JP2002313612A - チップ型抵抗器の製造方法、およびチップ型抵抗器 - Google Patents

チップ型抵抗器の製造方法、およびチップ型抵抗器

Info

Publication number
JP2002313612A
JP2002313612A JP2001116511A JP2001116511A JP2002313612A JP 2002313612 A JP2002313612 A JP 2002313612A JP 2001116511 A JP2001116511 A JP 2001116511A JP 2001116511 A JP2001116511 A JP 2001116511A JP 2002313612 A JP2002313612 A JP 2002313612A
Authority
JP
Japan
Prior art keywords
substrate
resistor
chip
manufacturing
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001116511A
Other languages
English (en)
Other versions
JP3958532B2 (ja
Inventor
Torayuki Tsukada
虎之 塚田
Hisahiro Kuriyama
尚大 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001116511A priority Critical patent/JP3958532B2/ja
Priority to US10/121,715 priority patent/US7380333B2/en
Publication of JP2002313612A publication Critical patent/JP2002313612A/ja
Application granted granted Critical
Publication of JP3958532B2 publication Critical patent/JP3958532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 集合基板を用いてチップ型抵抗器を製造する
途中の過程において、集合基板を切断した切断面にバリ
が生じないチップ型抵抗器、およびチップ型抵抗器の製
造方法を提供する。 【解決手段】 平面視長矩形状を呈した単位基板の上面
に抵抗体が形成されているチップ型抵抗器の製造方法で
あって、上記単位基板となる基板エリアを複数有する集
合基板に対して、各基板エリア上の所定領域に上記抵抗
体をそれぞれ形成する工程と、上記抵抗体の上面側に、
上記抵抗体を保護するための樹脂製のオーバーコート層
を、厚みが20μm〜100μmとなるようにかつ上記
各基板エリアに対してそれぞれの幅方向にはみ出すよう
にして形成する工程と、集合基板を上記オーバーコート
層が下になるように設置し、上記基板エリアに沿って切
断する工程と、を含むことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、たとえばプリン
ト配線基板に対して表面実装が可能なチップ型抵抗器の
製造方法、およびチップ型抵抗器に関する。
【0002】
【従来の技術】近年、プリント配線基板に対する実装密
度を向上させる目的で、種々の電子部品が表面実装可能
なチップ型に置き換えられつつある。上記チップ型電子
部品の代表的なものとしては、図18に示すようなチッ
プ型抵抗器が挙げられる。同図に示すように、このチッ
プ型抵抗器100は、平面視長矩形状の単位基板1と、
この単位基板1の両端部に形成された電極2と、単位基
板1の上面11に形成された抵抗体3とを有している。
電極2は、単位基板1の上面11に形成された第1上面
電極21aと、単位基板1の下面12に形成された下面
電極22と、単位基板1の端面13に形成された側面電
極23と、第1上面電極21aの上面に形成された第2
上面電極21bとからなり、上記抵抗体3は、第1上面
電極21a同士を繋げるように形成されている。また、
抵抗体3の上面側には、抵抗体3を保護するためのオー
バーコート層4が形成されている。なお、抵抗体3とオ
ーバーコート層4との間には、抵抗体3の抵抗値を設定
する際に抵抗体3を保護するアンダーコート層5が形成
されている。
【0003】このようなチップ型抵抗器100を製造す
る際には、図19に示すように、単位基板1となる基板
エリア1aを複数有する集合基板10が用いられる。こ
の集合基板10は、所定の厚みを有する平板状に形成さ
れており、形成材料としては、一般的に、アルミナセラ
ミックが用いられている。上記基板エリア1aは、たと
えば、マトリクス状に配列され、各基板エリア1a間に
は、縦切断線L1および横切断線L2に沿って集合基板
10を切断する際に除去される余剰部分18,19が設
けられる。
【0004】この集合基板10を用いてチップ型抵抗器
100を製造するには、まず、上記上面電極21aとな
る上面導体パターン20aと、上記下面電極21bとな
る下面導体パターンとを形成する。上面導体パターン2
0aは、図20に示すように、横方向に互いに隣り合う
基板エリア1a間に跨るように形成される。上記下面導
体パターンは、上面導体パターン20aと対応するよう
に形成される。上面導体パターン20aおよび下面導体
パターン20bは、たとえば、銀などを含む電極用ペー
ストを印刷焼成するなどしてそれぞれ被膜状に一括形成
される。
【0005】次いで、図21に示すように、各基板エリ
ア1aに抵抗体3をそれぞれ形成する。抵抗体3は、各
基板エリア1aにおいて上記上面導体パターン20a同
士を掛け渡すように形成される。抵抗体3は、所定の電
気特性を有する抵抗体ペーストを印刷焼成することによ
って一括形成される。
【0006】次いで、図22に示すように、上記各抵抗
体3の上面を覆うようにアンダーコート層5を形成す
る。続いて、各基板エリア1aごとに所定の抵抗値を設
定する。具体的には、図23に示すように、抵抗体3に
対してレーザ加工等によるトリミングを施すことによっ
て、トリミング溝31を形成する。
【0007】次いで、トリミングによって生じる切り屑
等を取り除くために洗浄を行い、乾燥後、図24に示す
ように、オーバーコート層4(図24の斜線部分)を形
成する。オーバーコート層4は、少なくとも上記抵抗体
3の上面側が覆われるようにガラスなどにより形成され
る。そして、図25に示すように、各基板エリア1aに
おいてオーバーコート層4間から外部に露出していた上
面導体パターン20a(第1上面電極21a)を覆うよ
うに、樹脂銀などからなる第2上面電極21bを形成す
る。
【0008】次いで、この集合基板10を各基板エリア
1aの縦方向、すなわち切断線L1に沿って一次切断
し、細幅帯状の中間体を得る。次に、この中間体の切断
面に対して電極ペーストを印刷焼成して側面電極23を
形成した後、中間体を横切断線L2に沿って二次切断
し、基板エリア1a(単位基板1)ごとに分割されたチ
ップを得る。そして、各チップに対して、より詳細に
は、第2上面電極21b、下面電極22および側面電極
23の表面に対して、ニッケルメッキおよび半田メッキ
を施し、最終的にチップ型抵抗器100を得る。
【0009】
【発明が解決しようとする課題】ここで、平面視で0.
6mm×0.3mm以下の小型のチップ型抵抗器100
を製造する場合においては、集合基板10を精密に切断
するために、上記一次切断および二次切断において、回
転する円板状のブレードD(図26(a)ないし図26
(c)参照)を用いてダイシングを行うダイシングソー
方式が採用される。
【0010】しかしながら、アルミナセラミックから形
成された集合基板10は、硬度が比較的大きく被削性が
乏しいので、集合基板10の切断時において、厚み方向
に最後まで切断されずに不要部分として切断面に残る、
いわゆるバリ生じることがあった。より詳細には、切断
の際に、集合基板10は、図26(a)に示すように、
シート状の基体91に粘着層92が形成されている粘着
シート9上に、上記オーバーコート層4が上になるよう
に載置される。ブレードDとしては、たとえば厚みが4
0μm程度、直径が50mm程度のものが用いられ、集
合基板10の切断の際には、ブレードDを所定の回転数
で回転させつつ上方から下方に向けて移動させるように
して操作する。
【0011】集合基板10は、ブレードDの回転によっ
て削られるようにして、上面から裏面にかけて順次切断
されていく。このとき、図26(a)に示すように、ブ
レードDを下方に向けて移動させる力の一部がブレード
Dの厚さ方向に働き、この力(以下、「分断力F」とい
う)によって、集合基板10は、ブレードDをはさんで
左右に押し広げられようとする。被削性が優れた部材を
切断する場合、ブレードDを下方に移動させる力の大部
分がこの部材を切断しようとする力となるため、分断力
Fは小となるが、被削性が乏しい集合基板10を切断す
る場合、ブレードDを移動させる力を大とする必要があ
るため、分断力Fは大きくなる。この分断力Fよりも、
ブレードDの先端から粘着シート9までの間の被切断部
分111における結合力(引張り強さ)と、粘着シート
9の粘着力との合計が小となる場合、図26(b)に示
すように、切断の途中で被切断部分111が割れてしま
う。
【0012】上記一次切断時には、切断するにつれて被
切断部分111の厚みが薄くなり、その結合力が小さく
なっていっても、中間体の平面視における面積が比較的
大であるため、中間体と粘着シート9との間の粘着力が
大となり、切断の途中で被切断部分111は割れること
がない。
【0013】しかしながら、上記二次切断時には、切断
により得られるチップ100′の平面視における面積が
比較的小であるため、粘着シート9との間の粘着力が小
となり、切断の途中で被切断部分111が割れてしまう
ことがある。このとき、図26(c)に示すように、中
間体100″の位置は、粘着シート9上で維持されるた
め、ブレードDをさらに下方に移動させることにより、
中間体100″における被切断部分111の切り残し部
分111aが切断され、切断面が平坦となるが、チップ
100′は、粘着シート9から一旦剥離してブレードD
から遠方に離れてしまう。したがって、チップ100′
における被切断部分111の切り残し部分111bは切
断されず、これがバリVとなる。
【0014】なお、切断途中における被切断部分111
の割れは、被切断部分111の厚みdが25μm程度と
なった際に生じることが本願発明者らの実験により求め
られている。
【0015】本願発明は、上記した事情のもとで考え出
されたものであって、集合基板を用いてチップ型抵抗器
を製造する途中の過程において、集合基板を切断した切
断面にバリが生じないチップ型抵抗器の製造方法、およ
びチップ型抵抗器を提供することをその課題とする。
【0016】
【発明の開示】上記課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【0017】すなわち、本願発明の第1の側面により提
供されるチップ型抵抗器の製造方法は、平面視長矩形状
を呈した単位基板の上面に抵抗体が形成されているチッ
プ型抵抗器の製造方法であって、上記単位基板となる基
板エリアを複数有する集合基板に対して、各基板エリア
上の所定領域に上記抵抗体をそれぞれ形成する工程と、
上記抵抗体の上面側に、上記抵抗体を保護するための樹
脂製のオーバーコート層を、厚みが20μm〜100μ
mとなるようにかつ上記各基板エリアに対してそれぞれ
の幅方向にはみ出すようにして形成する工程と、集合基
板を上記オーバーコート層が下になるように設置し、上
記基板エリアに沿って切断する工程と、を含むことを特
徴としている。
【0018】上記オーバーコート層の厚みは、より好ま
しくは、25μm〜50μmとされる。
【0019】本願発明の第1の側面においては、上記集
合基板を切断する際に、集合基板は、その下面から上面
側に形成したオーバーコート層にかけて順次切断されて
いく。集合基板の切断に際しては、回転する円板状のブ
レードを上方から下方に向って移動させるように操作す
る。このようなブレードを移動させる力は、その一部が
ブレードの厚み方向に作用し、切断すべき被切断部分
を、ブレードを挟んで左右に押し広げようとする。これ
により、従来では、集合基板の厚みが切断過程で薄く
(25μm程度)なったときに、切断途中で被切断部分
が割れることがあった。しかしながら、本願発明の第1
の側面においては、集合基板の厚みが25μmに達した
際には、被切断部分の厚みは全体として、オーバーコー
ト層を含めて25μm以上となる。したがって、切断途
中で集合基板が割れるのを防止することができる。
【0020】この後、切断が進行して、被切断部分の厚
みが全体として25μmに達した際には、被切断部分は
全てオーバーコート層ということになる。このオーバー
コート層は、樹脂により形成されているので、集合基板
よりも被削性が優れている。したがって、切断途中にお
いて、ブレードを下方に移動させる力は、その大部分が
オーバーコート層を切断しようとする力となり、オーバ
ーコート層は、最後までブレードによって切断される。
【0021】つまり、従来のように、切断により個片と
されつつあるチップが、切断途中でブレードから遠方に
離れてしまうことがなく、集合基板をその厚み方向全体
にわたってブレードにより切断することができる。した
がって、チップの両切断面全域が平坦となる。その結
果、得られたチップ型抵抗器の切断面にバリが生じるの
を防止することができる。
【0022】本願発明の第2の側面により提供されるチ
ップ型抵抗器の製造方法は、単位基板の上面に抵抗体が
形成されているチップ型抵抗器の製造方法であって、上
記単位基板の上面側となる第1基板エリアを複数有する
第1原基板と、上記各第1基板エリアと対応する第2基
板エリアを複数有しかつ上記第1原基板よりも被削性が
優れた材料により厚みが20μm〜100μmとなるよ
うに形成された第2原基板とを貼り合わせることにより
集合基板を形成する工程と、上記集合基板に対して、上
記各第1基板エリア上の所定領域に上記抵抗体をそれぞ
れ形成する工程と、上記集合基板を上記第2原基板が下
になるように設置し、上記第1基板エリアおよび第2基
板エリアに沿って切断する工程と、を含むことを特徴と
している。
【0023】上記第2原基板の厚みは、より好ましく
は、25μm〜50μmとされる。
【0024】好ましい実施の形態においては、上記第2
原基板は、窒化アルミニウムから形成されている。
【0025】好ましい実施の形態においてはまた、上記
第2原基板は、ホルステライトから形成されている。
【0026】本願発明の第2の側面においては、上記第
2原基板は、上記第1原基板よりも被削性が優れた材料
により厚みが20μm〜100μm(より好ましくは、
25μm〜50μm)となるように形成されており、ま
た、切断に際して集合基板は、上記第2原基板が下にな
るように設置される。すなわち、本願発明の第2の側面
においては、上記第1原基板が、本願発明の第1の側面
に係るチップ型抵抗器の製造方法における集合基板に対
応し、上記第2原基板が、本願発明の第1の側面に係る
チップ型抵抗器の製造方法におけるオーバーコート層に
対応しているとみなすことができる。したがって、第2
原基板は、切断途中で上記第1原基板が割れるのを防止
することができるとともに、厚み方向全体にわたってブ
レードによって切断され、切断途中でそれ自体が割れる
のが防止されうる。その結果、得られたチップ型抵抗器
の切断面にバリが生じるのを防止することができる。
【0027】本願発明の第3の側面により提供されるチ
ップ型抵抗器の製造方法は、単位基板の上面に抵抗体が
形成されているチップ型抵抗器の製造方法であって、上
記単位基板となる基板エリアを複数有する集合基板に対
して、各基板エリアの下面にチップ型抵抗器の電極の一
部となる下面導体パターンを、厚みが20μm〜100
μmとなるようにかつ上記各基板エリアに対してその幅
方向にはみ出すように形成する工程と、上記集合基板に
対して、上記各基板エリア上の所定領域に上記抵抗体を
それぞれ形成する工程と、上記集合基板を上記下面導体
パターンが下になるように設置し、上記基板エリアに沿
って切断する工程と、を含むことを特徴としている。
【0028】上記下面導体パターンの厚みは、より好ま
しくは、25μm〜50μmとされる。
【0029】本願発明の第3の側面においては、チップ
型抵抗器の電極の一部となる上記下面導体パターンは、
その厚みが20μm〜100μm(より好ましくは、2
5μm〜50μm)となるように形成されており、ま
た、切断に際して集合基板は、上記下面導体パターンが
下になるように設置される。一般に、チップ型抵抗器の
電極を形成するための導体パターンは、金属を含んだ電
極用ペーストを印刷焼成することにより形成されるの
で、集合基板よりも被削性が優れている。これらのこと
により、本願発明の第3の側面においては、上記下面導
体パターンが、本願発明の第1の側面に係るチップ型抵
抗器の製造方法におけるオーバーコート層に対応すると
みなすことができる。したがって、上記下面導体パター
ンは、切断途中で集合基板が割れるのを防止することが
できるとともに、厚み方向全体にわたってブレードによ
って切断され、切断途中でそれ自体が割れるのが防止さ
れうる。その結果、得られたチップ型抵抗器の切断面に
バリが生じるのを防止することができる。
【0030】本願発明の第4の側面により提供されるチ
ップ型抵抗器は、本願発明の第1の側面ないし第3の側
面のいずれかにより提供されるチップ型抵抗器の製造方
法によって製造されたことを特徴としている。
【0031】したがって、このチップ型抵抗器は、本願
発明の第1の側面に係るチップ型抵抗器の製造方法ない
し第3の側面に係るチップ型抵抗器の製造方法について
上述したのと同様の利点を享受することができる。
【0032】なお、具体的には、このチップ型抵抗器
は、平面サイズが、0.6mm×0.3mmよりも小さ
いものとされる。
【0033】本願発明のその他の特徴および利点につい
ては、以下に行う発明の実施の形態の説明から、より明
らかになるであろう。
【0034】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照して具体的に説明する。な
お、以下においては、平面視0.6mm×0.3mm以
下の小型のチップ型抵抗器を製造するものとする。
【0035】図1は、本願発明に係るチップ型抵抗器の
製造方法の第1の実施形態により製造されたチップ型抵
抗器の内部構成を示す概略断面図である。なお、この図
では、電極の露出表面に形成されるニッケルメッキ層お
よび半田メッキ層が省略されている。図2ないし図10
(c)は、本願発明に係るチップ型抵抗器の製造方法の
第1の実施形態を説明するための図である。なお、これ
らの図において、従来例を示す図18ないし図26
(c)に表された部材、部分等と同等のものにはそれぞ
れ同一の符号を付してある。
【0036】図1に表れているように、チップ型抵抗器
Aは、表面実装部品として形成されたものであって、単
位基板1と、この単位基板1の両端部に形成された一対
の電極2と、単位基板1の上面に形成された抵抗体3と
を備えている。
【0037】上記単位基板1は、平面視長矩形状を呈し
ており、アルミナセラミックから形成されている。単位
基板1の厚みは、たとえば、平面視0.6mm×0.3
mmのチップ型抵抗器の場合、0.18mm程度とされ
ている。
【0038】上記電極2は、単位基板1の両端部上面1
1に形成された第1上面電極21aと、単位基板1の下
面12に形成された下面電極22と、第1上面電極21
aの上面に形成された第2上面電極21bと、単位基板
1の端面13に形成された側面電極23とからなる。第
1上面電極21aおよび下面電極22は、たとえば金あ
るいは銀からなり、たとえば7μm〜15μm程度の厚
みを有している。第2上面電極21bは、たとえば銀の
粒子が樹脂で固められた、いわゆる樹脂銀からなり、抵
抗体3と直接的に接触する第1上面電極21aの電気的
特性を維持するために形成される。側面電極23は、た
とえば金あるいは銀からなり、第1上面電極21aおよ
び第2上面電極21bと下面電極22とを導通接続する
ように形成されている。なお、第2上面電極21b、下
面電極22および側面電極23のうち、外部に露出して
いる部分には、図示しないニッケルメッキ層および半田
メッキ層が形成されている。
【0039】上記抵抗体3は、上記第1上面電極21a
同士を掛け渡すように形成されている。この抵抗体3
は、所定の電気的抵抗特性を有する金属あるいは酸化金
属などからなり、たとえばレーザ加工によるトリミング
によってトリミング溝が形成されることにより、所定の
抵抗値を有するように調整されている。
【0040】上記抵抗体3の上面には、アンダーコート
層5が形成されている。このアンダーコート層5は、上
記したトリミングの際に抵抗体3の表面を保護するため
のものであり、たとえばガラスなどから形成される。な
お、このアンダーコート層5は、たとえば抵抗体3が薄
膜状とされている場合などでは、形成されない場合があ
る。
【0041】上記抵抗体3の上面側には、上記したトリ
ミング後の抵抗体3を保護するためのオーバーコート層
4Aが形成されている。オーバーコート層4Aは、樹脂
により形成されているため、上記単位基板1よりも硬度
が小さく被削性が優れている。また、オーバーコート層
4Aは、その厚みtが、好ましくは、20μm〜100
μm、より好ましくは、25μm〜50μmとなるよう
に形成されている。
【0042】次に、上記チップ型抵抗器Aの製造方法に
ついて説明する。なお、以下において、チップ型抵抗器
Aには、上記したアンダーコート層5が形成されるもの
とする。
【0043】このチップ型抵抗器Aを製造する際には、
まず、単位基板1となる基板エリア1aを複数有する集
合基板10を用意する。この集合基板10は、上記単位
基板1に対応して、アルミナセラミックにより所定の厚
みを有する平板状に形成されている。この第1の実施形
態では、集合基板10は、図2に示すように、上記各基
板エリア1aがマトリクス状に配列されている。各基板
エリア1a間には、縦切断線L1および横切断線L2に
沿って集合基板10を切断する際に除去される縦余剰部
分18および横余剰部分19がそれぞれ設けられてい
る。縦余剰部分18および横余剰部分19の幅は、後述
するブレードDの厚みに応じて設定される。
【0044】次いで、上記上面電極21aの原形となる
上面導体パターン20aを集合基板10の上面に、上記
下面電極21bの原形となる下面導体パターンを集合基
板10の下面に、それぞれ形成する。上面導体パターン
20aおよび下面導体パターンは、たとえばスクリーン
印刷法などを用いることによってそれぞれ一括形成され
る。すなわち、スクリーン印刷法によれば、まず、上面
導体パターン20a(下面導体パターン)に対応した印
刷パターンが開口するように形成されているスクリーン
を集合基板10上に載置し、微細な粒径を有する金ある
いは銀の粉末を含んだ電極用ペーストを、スキージなど
によりスクリーンの開口部から押し込む。そして、スク
リーンを集合基板10上から取り除いて、電極用ペース
トを乾燥させた後、塗布した電極用ペーストを炉内で焼
成する。
【0045】上記上面導体パターン20aは、図3に示
すように、各基板エリア1aの両端部近傍にそれぞれ形
成されるとともに、横方向に互いに隣り合う基板エリア
1a間に跨るように形成される。すなわち、基板エリア
1aの幅方向に延びている縦余剰部分18上にも形成さ
れる。上記下面導体パターンは、上面導体パターン20
aと対応するように形成される。
【0046】次いで、図4に示すように、各基板エリア
1aの上面に上記抵抗体3をそれぞれ形成する。抵抗体
3は、各基板エリア1aにおいて上面導体パターン20
a同士を掛け渡すように形成される。この抵抗体3は、
たとえばスクリーン印刷法などを用いて一括焼成され
る。この場合、たとえば金属などの導電成分をガラスフ
リットなどに混入させて、所定の電気的抵抗特性が得ら
れるように形成された抵抗体ペーストが所定箇所に印刷
焼成される。
【0047】次いで、図5に示すように、上記各抵抗体
3の上面にそれを覆うように、アンダーコート層5を形
成する。アンダーコート層5は、ガラス成分を含んだ絶
縁性ペーストを印刷焼成することによって形成され、た
とえば抵抗体3と平面視で略同等の面積を有するように
される。
【0048】次いで、図6に示すように、チップ型抵抗
器Aの抵抗値を所定の値に設定するために、上記各抵抗
体3に対してトリミングを行う。具体的には、測定プロ
ーブ(図示せず)を上記各上面導体パターン20aに接
触させて各抵抗体3の抵抗値を測定しながら、各抵抗体
3をアンダーコート層5の上から、たとえばレーザ加工
によって切除する。この結果、抵抗体3およびアンダー
コート層5には、たとえば略L字状のトリミング溝31
が形成される。トリミングを行った後、集合基板10
は、全体的に洗浄され、トリミングによって生じた切り
屑などが除去される。
【0049】次いで、図7に示すように、各基板エリア
1aに対して、上記オーバーコート層4Aの原形となる
樹脂層4Aaを形成する。この樹脂層4Aaは、上記抵
抗体3(アンダーコート層5)の全上面を覆うととも
に、各基板エリア1aに対してそれぞれの幅方向にはみ
出すようにして形成され、この第1の実施形態では、縦
方向に互いに隣り合う基板エリア1a間で連続した帯状
に形成される。すなわち、基板エリア1aの長手方向に
延びている上記横余剰部分19上にも形成される。
【0050】この樹脂層4Aaは、スクリーン印刷法に
より一括形成される。より詳細には、まず、樹脂層4A
aの形状に対応した印刷パターンが開口するように形成
されているスクリーンを集合基板10上に載置し、溶融
した樹脂をスキージなどによりスクリーンの開口部から
押し込む。そして、スクリーンを集合基板10上から取
り除いて、樹脂を乾燥させた後、塗布した樹脂を加熱硬
化する。
【0051】また、樹脂層4Aaは、オーバーコート層
4Aの厚みに対応して、その厚みtが、好ましくは、2
0μm〜100μm、より好ましくは、25μm〜50
μmとなるように形成される。この場合、スクリーン印
刷の際に、スクリーンとして、この値に応じた厚みを有
するものを用いることによって、樹脂層4Aaを所望の
厚みとすることができる。
【0052】次いで、図8に示すように、各基板エリア
1aに対して上記第2上面電極21bを形成する。第2
上面電極21bは、上記第1上面電極のうち、樹脂層4
Aa間から露出している部分の上面を覆うように形成さ
れる。この第2上面電極21bもスクリーン印刷法によ
り形成され、電極用ペーストとしては、微細な粒径を有
する銀の粉末にガラス粉末を添加して樹脂で分散させ
た、いわゆる樹脂銀ペーストが用いられる。
【0053】次いで、集合基板10を縦方向に切断する
一次切断を行う。すなわち、上記切断線L1に沿って集
合基板10を切断し、縦方向に延びた中間体A″(図9
参照)を得る。この切断工程では、チップ型抵抗器Aが
0.6mm×0.3mm以下の小型のチップ型抵抗器で
あるため、精密な切断を行うために、回転する円板状の
ブレードDなどを用いてダイシングを行うダイシングソ
ー方式が採用される。ブレードDとしては、たとえば、
ダイヤモンド片を含む砥石などからなり、厚みが40μ
m程度、直径が50mm程度のものが用いられる。切断
の際には、ブレードDを所定の回転数で回転させつつ上
方から下方に向けて移動させるようにして操作する。
【0054】次いで、図9に示すように、上記中間体
A″における両切断面に、それぞれ側面電極23を形成
する。各側面電極23は、上記第1上面電極21aおよ
び第2上面電極21bと上記下面電極22とを導通する
ように形成される。この側面電極23は、電極用ペース
トを印刷焼成することによって形成される。
【0055】次いで、上記中間体A″を横方向に切断す
る二次切断を行う。すなわち、上記横切断線L2に沿っ
て中間体A″を切断し、基板エリア1a(単位基板1)
ごとに分割されたチップA′を得る。そして、第2上面
電極21b、下面電極22、および側面電極23の露出
した部分に対して、ニッケルメッキおよび半田メッキを
施すことにより、図示しないメッキ層を形成し、チップ
型抵抗器Aを得る。
【0056】以下、二次切断について詳細に説明する。
なお、中間体A″において、裏面側の層(集合基板がな
す層)のことを、「アルミナ層」と表現する。
【0057】二次切断においては、図10(a)に示す
ように、上記中間体A″を上記樹脂層4Aa(オーバー
コート層4A)が下になるようにシート状の粘着シート
9上に載置して、上記ブレードDを用いたダイシングを
行う。この粘着シート9は、シート状の基体91の上面
に粘着層92を有してなり、この粘着層92を上にして
切断台T上に固定されている。粘着シート9としては、
たとえば基体91が50μm厚、粘着層92が80μm
厚程度のものが用いられ、この第1の実施形態では、常
温においては粘着力が比較的大きく、かつ、加熱した際
には粘着力が低下する熱剥離シートが用いられる。これ
により、中間体A″を切断する際には、これを比較的強
固に仮固定することが可能となり、精密な切断を行うこ
とが可能となる。また、切断した個々のチップA′を移
動させる際には、粘着シート9を加熱して粘着力を低下
させた後、吸着コレットなどを用いて各チップA′を容
易に移動させることができる。
【0058】ブレードDは、上記一次切断時と同様に、
所定の回転数で回転しつつ上方から下方に向けて移動す
るように操作される。中間体A″は、ブレードDの回転
によって削られるようにして、アルミナ層10aから樹
脂層4Aaにかけて順次切断されていく。このとき、ブ
レードDを下方に向けて移動させる力の一部は、ブレー
ドDの厚さ方向に作用し、この力(以下、「分断力F」
という)によって、中間体A″は、ブレードDをはさん
で左右に押し広げられようとする。また、中間体A″
(および切断されつつあるチップA1′)は、粘着シー
ト9の粘着力Nにより、位置がずれないようにされる。
さらに、中間体A″は、ブレードDの先端から粘着シー
ト9までの被切断部分15Aにおける結合力(引張り強
さ)Mによって、ブレードDをはさんだ左右の結合を維
持しようとする。一般に、分断力Fよりも、粘着力Nと
結合力Mとの合計が小さくなった場合、切断の途中で被
切断部分15Aが割れてしまう。
【0059】アルミナ層10aは比較的硬く被削性が乏
しいので、アルミナ層10aが切断されている間は、ブ
レードDを下方に移動させる力を大とする必要があるた
め、分断力Fが大きくなってしまう。これにより、従来
では、被切断部分15Aが切断するにつれて薄くなって
被切断部分15Aの厚み、すなわちアルミナ層10aの
厚みが25μm程度に達した際に、結合力Mが小さくな
ることによって、被切断部分15Aが割れてしまうこと
があった。しかしながら、この第1の実施形態では、ア
ルミナ層10aの厚みが25μmに達した場合でも、被
切断部分15Aの厚み全体としては、樹脂層4Aaを含
めて25μm以上となる。したがって、アルミナ層10
aには、樹脂層4Aaの結合力が作用するため、アルミ
ナ層10aは切断途中で割れることがない。
【0060】また、樹脂層4Aaの厚みtは、上述した
ように、好ましくは20μm〜100μm、より好まし
くは25μm〜50μmとされているので、切断が進行
して、図10(b)に示すように、被切断部分15Aの
厚みが全体として25μmに達した際には、被切断部分
15Aは全て、樹脂層4Aaということになる。樹脂層
4Aaは、上述したように、比較的被削性が優れている
ので、ブレードDを下方に移動させる力の大部分が樹脂
層4Aaを切断しようとする力となるため、分断力F
は、小さくなる。これにより、樹脂層4Aの切断途中に
おいても、被切断部分15Aが割れるのを防止すること
ができる。
【0061】したがって、切断されつつあるチップ
1′が粘着シート9から一旦剥離してブレードDから
遠方に離れるのを防止することができるので、図6
(c)に示すように、ブレードDをさらに下方に移動さ
せれば、中間体A″および切断されつつあるチップ
1′をその厚み方向全体にわたって、ブレードDによ
って切断することができる。その結果、得られたチップ
A′は、両切断面が全体にわたって平坦となる。すなわ
ち、バリが生じるのを防止することができる。
【0062】次に、本願発明に係るチップ型抵抗器およ
びチップ型抵抗器における他の実施形態について説明す
る。
【0063】図11は、本願発明に係るチップ型抵抗器
の製造方法の第2の実施形態により製造されたチップ型
抵抗器の内部構成を示す概略断面図である。なお、この
図では、電極の露出表面に形成されるニッケルメッキ層
および半田メッキ層が省略されている。図12ないし図
14(c)は、本願発明に係るチップ型抵抗器の製造方
法の第2の実施形態を説明するための図である。なお、
これらの図においては、上記実施形態と同一または類似
の要素には、上記実施形態と同一符号を付している。
【0064】図11に表われているように、この第2の
実施形態により製造されるチップ型抵抗器Bは、2層構
造の単位基板1Aと、この単位基板1Aの上面11Aの
両端部に形成された第1上面電極21aと、単位基板1
Aの下面12Aの両端部に形成された下面電極22と、
第1上面電極21a同士を繋げるように形成された抵抗
体3と、この抵抗体3の上面側に形成されたオーバーコ
ート層4と、第1上面電極21aの上面に形成された第
2上面電極21bと、単位基板1Aの両端面13Aに形
成された側面電極23とを備えている。なお、上記抵抗
体3とオーバーコート層4との間には、上記したのと同
様のアンダーコート層5が形成されている。すなわち、
このチップ型抵抗器Bは、上記チップ型抵抗器Aにおい
て、上記単位基板1の代わりに2層構造の単位基板1A
を、上記オーバーコート層4Aの代わりに上記オーバー
コート層4を具備しており、これらの点が第1の実施形
態に係るチップ型抵抗器Aと異なっている。
【0065】上記単位基板1Aは、アルミナセラミック
(酸化アルミニウム)から形成されている第1基板層1
Aaと、この第1基板層1Aaよりも被削性が優れた材
料によって所定の厚みを有するように形成された第2基
板層1Abとからなる。第1基板層1Aaおよび第2基
板層1Abは、平面視において互いに同一形状、同一サ
イズに形成されており、第1基板層1Aaが単位基板1
Aの上面側となるように積層されるとともに互いに密着
するように固着されている。また、単位基板1Aは、上
記単位基板1と同様に、平面視長矩形状とされており、
その全体としての厚みは、たとえば、チップ型抵抗器B
を平面視0.6mm×0.3mmのチップ型抵抗器とす
る場合、0.18mm程度とされている。
【0066】上記第2基板層1Abは、具体的には、窒
化アルミニウム、あるいはホルステライトなどの絶縁体
から形成されている。窒化アルミニウムおよびホルステ
ライトは、モース硬度が両者ともに、7.0〜7.5程
度であり、アルミナセラミック(モース硬度=8.5〜
9.0程度)よりも柔らかい。したがって、第2基板層
1Abは、第1基板層1Aaよりも被削性が優れること
となる。また、第2基板層1Abの厚みtは、好ましく
は、20μm〜100μm、より好ましくは、25μm
〜50μmとされている。
【0067】このチップ型抵抗器Bを製造する際には、
まず、図12に示すように、上記単位基板1Aの上面1
1A、すなわち上記第1基板層1Aaとなる第1基板エ
リア1Aa′を有する第1原基板10Aaと、この第1
基板エリア1Aa′に対応する第2基板エリア1Ab′
を有する第2原基板10Abとを貼り合わせて集合基板
10Aを形成する。
【0068】上記第1原基板10Aaは、上記集合基板
10と同様に、各第1基板エリア1Aa′がマトリクス
状に配列されているとともに、縦切断線L1と横切断線
L2とが設定されている。また、各第1基板エリア1A
a′間には、上記縦余剰部分18および横余剰部分19
と同様の縦余剰部分18Aおよび横余剰部分19Aが設
定されている。
【0069】上記第2基板エリア1Ab′は、上記第2
基板層1Abとなる部分であって、第2原基板10Ab
は、第1基板層1Aaよりも被削性が優れた材料によ
り、厚みtが、好ましくは20μm〜100μm、より
好ましくは25μm〜50μmとなるように形成されて
いる。また、この第2原基板10Abは、この第2の実
施形態では、平面視において第1原基板10Aaと同等
の面積を有している。
【0070】次いで、上記上面電極21aの原形となる
上面導体パターン20aを集合基板10Aの上面、すな
わち上記第1原基板10Aaの表面に形成し、上記下面
電極21bの原形となる下面導体パターンを集合基板1
0の下面、すなわち上記第2原基板10Abに形成す
る。上面導体パターン20aおよび下面導体パターン
は、それぞれ、第1の実施形態における上面導体パター
ン20aおよび下面導体パターンと同等のものであっ
て、第1の実施形態における上面導体パターン20aお
よび下面導体パターンについて上述したのと同様に、た
とえばスクリーン印刷法などを用いることによって一括
形成されるとともに、同様の形状に形成される。
【0071】次いで、上記各第1基板エリア1Aa′に
上記抵抗体3を形成した後、上記アンダーコート層5を
形成し、各抵抗体3に対してアンダーコート層5の上か
らトリミングを行う。これらの工程は、上記した第1の
実施形態と同様に行なわれる。
【0072】次いで、この集合基板10Aを洗浄した
後、これを乾燥させ、上記オーバーコート層4を形成す
る。このオーバーコート層4は、少なくとも抵抗体3が
覆われる程度の大きさに形成されればよく、この第2の
実施形態では、各抵抗体3が確実に覆われるように、図
13に示すように、縦方向に互いに隣り合う第1基板エ
リア1Aa′間で連続する帯状に形成される。すなわ
ち、基板エリア1aの長手方向に延びている上記横余剰
部分19A上にも形成されている。また、オーバーコー
ト層4は、ガラスなどにより、抵抗体3を保護しうる程
度に薄く形成されればよい。
【0073】次いで、各第1基板エリア1Aa′に対し
て上記第2上面電極21bを形成した後、この集合基板
10A、すなわち第1原基板10Aaおよび第2原基板
10Abを上記切断線L1に沿って縦方向に切断し、得
られた中間体B″における両切断面に、それぞれ側面電
極23を形成する。これらの工程についても上記した第
1の実施形態と同様に行なわれる。
【0074】次いで、上記中間体B″を横方向に切断す
る二次切断を行う。すなわち、上記横切断線L2に沿っ
て中間体B″を切断し、単位基板1Aごとに分割された
チップB′を得る。そして、第2上面電極21b、下面
電極22、および側面電極23の露出した部分に対し
て、ニッケルメッキおよび半田メッキを施すことによ
り、図示しないメッキ層を形成し、チップ型抵抗器Bを
得る。
【0075】二次切断においては、図14(a)に示す
ように、上記中間体B″を上記第2原基板10Abが下
になるように上記粘着シート9上に載置して、上記ブレ
ードDを操作する。中間体B″は、ブレードDの回転に
よって削られながら、上記オーバーコート層4から第1
原基板10Aaおよび第2原基板10Abにかけて順次
切断されていく。このとき、上記中間体A″の切断時と
同様に、中間体B″(および切断されつつあるチップB
1′には、ブレードDの厚さ方向に働く分断力F、粘着
シート9の粘着力Nが作用すると同時に、中間体B″
は、ブレードDの先端から粘着シート9までの被切断部
分15Bにおける結合力Mによって、ブレードDをはさ
んだ左右の結合を維持しようとする。
【0076】第1原基板10Aaは、上述したように、
アルミナセラミックにより形成されているので、被削性
が乏しいため、第1原基板10Aaが切断されている間
は、上記分断力Fが大きくなってしまう。しかしなが
ら、この第2の実施形態では、第1原基板A10aの厚
みが25μmに達した場合でも、被切断部分15Bの厚
み全体としては、第2原基板10Abを含めて25μm
以上となる。したがって、第1原基板10Aaには、第
2原基板10Abの結合力が作用するため、第1原基板
10Aaの切断途中において、被切断部分15Bが割れ
ることがない。
【0077】また、第2原基板10Abの厚みは、上述
したように、好ましくは20μm〜100μm、より好
ましくは25μm〜100μmとされているので、切断
が進行して、図14(b)に示すように、被切断部分1
5Bの厚みが全体として25μmに達した際には、被切
断部分15Bは全て、第2原基板10Abということに
なる。第2原基板10Abは、上述したように、比較的
被削性が優れているので、第2原基板10Abの切断途
中においても、被切断部分15Bが割れるのを防止する
ことができる。
【0078】したがって、切断されつつあるチップ
1′が粘着シート9から一旦剥離してブレードDから
遠方に離れるのを防止することができるので、図14
(c)に示すように、ブレードDをさらに下方に移動さ
せれば、中間体B″および切断されつつあるチップ
1′をその厚み方向全体にわたって、ブレードDによ
って切断することができる。その結果、バリが生じるの
を防止することができる。
【0079】図15は、本願発明に係るチップ型抵抗器
の製造方法の第3の実施形態により製造されたチップ型
抵抗器の内部構成を示す概略断面図である。なお、この
図では、電極の露出表面に形成されるニッケルメッキ層
および半田メッキ層が省略されている。図16ないし図
17(c)は、本願発明に係るチップ型抵抗器の製造方
法の第3の実施形態を説明するための図である。なお、
これらの図においては、上記実施形態と同一または類似
の要素には、上記実施形態と同一符号を付している。
【0080】図15に表われているように、この第3の
実施形態により製造されるチップ型抵抗器Cは、上記単
位基板1と、この単位基板1の上面11の両端部に形成
された第1上面電極21aと、単位基板1の下面12の
両端部に所定厚みとなるように形成された下面電極22
Aと、第1上面電極21a同士を繋げるように形成され
た抵抗体3と、この抵抗体3の上面側に形成されたオー
バーコート層4と、第1上面電極21aの上面に形成さ
れた第2上面電極21bと、単位基板1の両端面13に
形成された側面電極23とを備えている。なお、上記抵
抗体3とオーバーコート層4との間には、上記したのと
同様のアンダーコート層5が形成されている。すなわ
ち、チップ型抵抗器Cは、上記チップ型抵抗器Aにおい
て、上記下面電極22の代わりに所定厚みを有する下面
電極22Aを、上記オーバーコート層4Aの代わりに上
記オーバーコート層4を具備してなり、これらの点が第
1の実施形態に係るチップ型抵抗器Aと異なっている。
【0081】上記下面電極22Aは、上記上面電極21
aと同様に、たとえば、金あるいは銀などを含む電極用
ペーストを印刷焼成したものである。したがって、下面
電極22Aは、アルミナセラミックからなる単位基板1
よりも硬度が小さく被削性が優れている。また、下面電
極22Aの厚みtは、好ましくは、20μm〜100μ
m、より好ましくは、25μm〜50μmとされる。
【0082】このチップ型抵抗器Cを製造する際には、
まず、第1の実施形態と同様に、上記集合基板10を用
意する。
【0083】次いで、上記上面電極端子21aの原形と
なる上面導体パターン20aを集合基板10の上面に形
成する。この上面導体パターン20aは、第1の実施形
態における上面導体パターン20aと同様に、たとえば
スクリーン印刷法などを用いることによって一括形成さ
れるとともに、同様の形状に形成される。
【0084】次いで、図16に示すように、上記下面電
極22Aの原形となる下面導体パターン20Abを集合
基板10の裏面に形成する。この下面導体パターン20
Abは、各基板エリア1aに対してその幅方向にはみ出
すように形成され、この第3の実施形態では、縦方向に
互いに隣り合う基板エリア1a間に連続する帯状に形成
される。すなわち、基板エリア1aの長手方向に延びて
いる上記横余剰部分19上にも形成される。
【0085】この下面導体パターン20Abは、スクリ
ーン印刷法により一括形成される。より詳細には、たと
えば、まず、下面導体パターン20Abに対応した印刷
パターンが開口するように形成されているスクリーンを
集合基板10上に載置し、微細な粒径を有する金あるい
は銀の粉末を含んだ電極用ペーストなどを、スキージな
どによりスクリーンの開口部から押し込む。そして、ス
クリーンを集合基板10上から取り除いて、電極用ペー
ストを乾燥させた後、塗布した電極用ペーストを炉内で
焼成する。
【0086】また、下面導体パターン20Abは、下面
電極22Aと対応して、その厚みtが、好ましくは、2
0μm〜100μm、より好ましくは、25μm〜50
μmとなるように形成される。したがって、スクリーン
印刷の際に、スクリーンとして、この値に応じた厚みを
有するものを用いることによって、下面導体パターン2
0Abを上記した所望の厚みとすることができる。
【0087】なお、上面導体パターン20Aaを形成す
る工程と、下面導体パターン20Abを形成する工程と
は、いずれの工程を先に行ってもよい。
【0088】次いで、上記基板エリア1aに上記抵抗体
3を形成した後、上記アンダーコート層5を形成し、各
抵抗体3に対してアンダーコート層5の上からトリミン
グを行う。これらの工程は、上記した第1の実施形態と
同様に行なわれる。
【0089】次いで、この集合基板10Aを洗浄した
後、これを乾燥させ、上記オーバーコート層4を形成す
る。これらの工程は、上記した第2の実施形態と同様に
行なわれる。
【0090】次いで、各基板エリア1aに対して上記第
2上面電極21bを形成した後、この集合基板10を上
記切断線L1に沿って縦方向に切断し、得られた中間体
C″における両切断面に、それぞれ上記側面電極23を
形成する。これらの工程についても上記した第1の実施
形態と同様に行なわれる。
【0091】次いで、上記中間体C″を横方向に切断す
る二次切断を行う。すなわち、上記横切断線L2に沿っ
て中間体C″を切断し、基板エリア1a(単位基板1)
ごとに分割されたチップC′を得る。そして、第2上面
電極21b、下面電極22、および側面電極23の露出
した部分に対して、ニッケルメッキおよび半田メッキを
施すことにより、図示しないメッキ層を形成し、チップ
型抵抗器Cを得る。
【0092】二次切断においては、図17(a)に示す
ように、上記中間体C″を上記下面導体パターン20A
bが下になるように上記粘着シート9上に載置して、ブ
レードDを操作する。中間体C″は、ブレードDの回転
によって切削されながら、アルミナ層10aから下面導
体パターン20Abにかけて順次切断されていく。この
とき、中間体C″(および切断されつつあるチップ
1′)には、ブレードDの厚さ方向に働く分断力F、
粘着シート9の粘着力Nが作用すると同時に、中間体
C″は、ブレードDの先端から粘着シート9までの被切
断部分15Cにおける結合力Mによって、ブレードDを
はさんだ左右の結合を維持しようとする。
【0093】アルミナ層10aは、上述したように、比
較的被削性が乏しいため、アルミナ層10aが切断され
ている間は、上記分断力Fが大きくなってしまう。しか
しながら、この第3の実施形態では、アルミナ層10a
の厚みが25μmに達した場合でも、被切断部分15C
の厚み全体としては、下面導体パターン20Abを含め
て25μm以上となる。したがって、アルミナ層10a
には、下面導体パターン20Abの結合力が作用するた
め、アルミナ層10aの切断途中において、被切断部分
15Cは割れることがない。
【0094】また、下面導体パターン20Abの厚みt
は、上述したように、好ましくは20μm〜100μ
m、より好ましくは25μm〜100μmとされている
ので、切断が進行して、図17(b)に示すように、被
切断部分15Cの厚みが全体として25μmに達した際
には、被切断部分15Cは全て、下面導体パターン20
Abということになる。下面導体パターン20Abは、
上述したように、比較的被削性が優れているので、下面
導体パターン20Abの切断途中においても、被切断部
分15Cが割れるのを防止することができる。
【0095】したがって、切断されつつあるチップ
1′が粘着シート9から一旦剥離してブレードDから
遠方に離れるのを防止することができるので、ブレード
Dをさらに下方に移動させれば、図17(c)に示すよ
うに、中間体C″および切断されつつあるチップC1
をその厚み方向全体にわたって、ブレードDによって切
断することができる。その結果、バリが生じるのを防止
することができる。
【0096】以上、説明してきたように、本願発明に係
るチップ型抵抗器の製造方法によれば、バリが生じてい
ない平坦な切断面を有するチップ型抵抗器を得ることが
できる。
【0097】もちろん、この発明の範囲は上述した実施
の形態に限定されるものではない。たとえば、上記第1
上面電極21aの形状は、平面視で矩形状に限らず、こ
れを他の形状としてもよい。
【0098】また、上記縦余剰部分18(18A)およ
び横余剰部分19(19A)は、上記ブレードDの厚み
に対応した幅を有するように設定されているが、これら
の幅が大となるように設定することもできる。このよう
な場合、集合基板10(10A)を切断する際に、各基
板エリア1a(第1基板エリア1Aa′)間を2回にわ
けて切断することによって、より精度の高いチップ型抵
抗器を製造することができる。
【図面の簡単な説明】
【図1】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態により製造されたチップ型抵抗器の内部構
成を示す概略断面図である。
【図2】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略平面図である。
【図3】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略平面図である。
【図4】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略平面図である。
【図5】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略平面図である。
【図6】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略平面図である。
【図7】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略斜視図である。
【図8】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略平面図である。
【図9】本願発明に係るチップ型抵抗器の製造方法の第
1の実施形態を説明するための概略斜視図である。
【図10】本願発明に係るチップ型抵抗器の製造方法の
第1の実施形態を説明するための概略図であり、(a)
ないし(c)は、集合基板の切断工程における一連の断
面図である。
【図11】本願発明に係るチップ型抵抗器の製造方法の
第2の実施形態により製造されたチップ型抵抗器の内部
構成を示す概略断面図である。
【図12】本願発明に係るチップ型抵抗器の製造方法の
第2の実施形態を説明するための概略斜視図である。
【図13】本願発明に係るチップ型抵抗器の製造方法の
第2の実施形態を説明するための概略平面図である。
【図14】本願発明に係るチップ型抵抗器の製造方法の
第2の実施形態を説明するための概略図であり、(a)
ないし(c)は、集合基板の切断工程における一連の断
面図である。
【図15】本願発明に係るチップ型抵抗器の製造方法の
第3の実施形態により製造されたチップ型抵抗器の内部
構成を示す概略斜視図である。
【図16】本願発明に係るチップ型抵抗器の製造方法の
第3の実施形態を説明するための概略斜視図である。
【図17】本願発明に係るチップ型抵抗器の製造方法の
第3の実施形態を説明するための概略図であり、(a)
ないし(c)は、集合基板の切断工程における一連の断
面図である。
【図18】従来のチップ型抵抗器の製造方法により製造
されたチップ型抵抗器の内部構成を示す概略断面図であ
る。
【図19】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図20】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図21】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図22】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図23】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図24】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図25】従来のチップ型抵抗器の製造方法を説明する
ための概略平面図である。
【図26】従来のチップ型抵抗器の製造方法を説明する
ための概略図であり、(a)ないし(d)は、集合基板
の切断工程における一連の断面図である。
【符号の説明】
1,1A 単位基板 1a 基板エリア 1Aa′ 第1基板エリア 1Ab′ 第2基板エリア 3 抵抗体 4,4A オーバーコート層 5 アンダーコート層 10,10A 集合基板 10Aa 第1原基板 10Ab 第2原基板 20Ab 下面導体パターン A,B,C チップ型抵抗器
フロントページの続き Fターム(参考) 5E032 BA04 BB01 CA02 CC03 CC14 CC16 CC18 5E033 AA18 BB02 BC01 BD01 BE02 BG02 BH02

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 平面視長矩形状を呈した単位基板の上面
    に抵抗体が形成されているチップ型抵抗器の製造方法で
    あって、 上記単位基板となる基板エリアを複数有する集合基板に
    対して、各基板エリア上の所定領域に上記抵抗体をそれ
    ぞれ形成する工程と、 上記抵抗体の上面側に、上記抵抗体を保護するための樹
    脂製のオーバーコート層を、厚みが20μm〜100μ
    mとなるようにかつ上記各基板エリアに対してそれぞれ
    の幅方向にはみ出すようにして形成する工程と、 集合基板を上記オーバーコート層が下になるように設置
    し、上記基板エリアに沿って切断する工程と、を含むこ
    とを特徴とする、チップ型抵抗器の製造方法。
  2. 【請求項2】 単位基板の上面に抵抗体が形成されてい
    るチップ型抵抗器の製造方法であって、 上記単位基板の上面側となる第1基板エリアを複数有す
    る第1原基板と、上記各第1基板エリアと対応する第2
    基板エリアを複数有しかつ上記第1原基板よりも被削性
    が優れた材料により厚みが20μm〜100μmとなる
    ように形成された第2原基板とを貼り合わせることによ
    り集合基板を形成する工程と、 上記集合基板に対して、上記各第1基板エリア上の所定
    領域に上記抵抗体をそれぞれ形成する工程と、 上記集合基板を上記第2原基板が下になるように設置
    し、上記第1基板エリアおよび第2基板エリアに沿って
    切断する工程と、を含むことを特徴とする、チップ型抵
    抗器の製造方法。
  3. 【請求項3】 上記第2原基板は、窒化アルミニウムか
    ら形成されている、請求項2に記載のチップ型抵抗器の
    製造方法。
  4. 【請求項4】 上記第2原基板は、ホルステライトから
    形成されている、請求項2に記載のチップ型抵抗器の製
    造方法。
  5. 【請求項5】 単位基板の上面に抵抗体が形成されてい
    るチップ型抵抗器の製造方法であって、 上記単位基板となる基板エリアを複数有する集合基板に
    対して、各基板エリアの下面にチップ型抵抗器の電極の
    一部となる下面導体パターンを、厚みが20μm〜10
    0μmとなるようにかつ上記各基板エリアに対してその
    幅方向にはみ出すように形成する工程と、 上記集合基板に対して、上記各基板エリア上の所定領域
    に上記抵抗体をそれぞれ形成する工程と、 上記集合基板を上記下面導体パターンが下になるように
    設置し、上記基板エリアに沿って切断する工程と、を含
    むことを特徴とする、チップ型抵抗器の製造方法。
  6. 【請求項6】 請求項1ないし5のいずれかに記載の製
    造方法によって製造されたことを特徴とする、チップ型
    抵抗器。
JP2001116511A 2001-04-16 2001-04-16 チップ抵抗器の製造方法 Expired - Fee Related JP3958532B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001116511A JP3958532B2 (ja) 2001-04-16 2001-04-16 チップ抵抗器の製造方法
US10/121,715 US7380333B2 (en) 2001-04-16 2002-04-15 Chip resistor fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001116511A JP3958532B2 (ja) 2001-04-16 2001-04-16 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2002313612A true JP2002313612A (ja) 2002-10-25
JP3958532B2 JP3958532B2 (ja) 2007-08-15

Family

ID=18967238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001116511A Expired - Fee Related JP3958532B2 (ja) 2001-04-16 2001-04-16 チップ抵抗器の製造方法

Country Status (2)

Country Link
US (1) US7380333B2 (ja)
JP (1) JP3958532B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335488A (ja) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JP2014165194A (ja) * 2013-02-21 2014-09-08 Rohm Co Ltd チップ抵抗器、およびチップ抵抗器の製造方法
JP2017163165A (ja) * 2017-06-21 2017-09-14 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
JP2019135782A (ja) * 2019-04-15 2019-08-15 ローム株式会社 チップ抵抗器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727798B2 (en) * 2002-09-03 2004-04-27 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
JP4771835B2 (ja) * 2006-03-06 2011-09-14 株式会社リコー トナー及び画像形成方法
DE102006052748A1 (de) * 2006-08-14 2008-04-30 Rohde & Schwarz Gmbh & Co. Kg Oszilloskop-Tastkopf
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP4503046B2 (ja) * 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
KR20140094619A (ko) 2009-09-04 2014-07-30 비쉐이 데일 일렉트로닉스, 인코포레이티드 저항 온도 계수 보상을 갖춘 저항기
TW201409493A (zh) * 2012-08-24 2014-03-01 Ralec Electronic Corp 晶片式排列電阻器及其製造方法
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
DE102018115205A1 (de) * 2018-06-25 2020-01-02 Vishay Electronic Gmbh Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten
CN116420197A (zh) 2020-08-20 2023-07-11 韦沙戴尔电子有限公司 电阻器、电流感测电阻器、电池分流器、分流电阻器及制造方法
CN114765086A (zh) * 2021-01-12 2022-07-19 国巨电子(中国)有限公司 电阻器的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210879A (ja) 1988-06-29 1990-01-16 Seiko Epson Corp 発光ダイオードアレイ
JP2937774B2 (ja) 1994-09-30 1999-08-23 東光株式会社 セラミック電子部品の製造方法
JPH1126204A (ja) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JPH1187102A (ja) 1997-09-05 1999-03-30 Taiyo Yuden Co Ltd チップ部品用セラミック基板及びその製造方法
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
JPH11224802A (ja) 1998-02-04 1999-08-17 Rohm Co Ltd チップ型抵抗器の構造及びその製造方法
JPH11307323A (ja) 1998-04-27 1999-11-05 Rohm Co Ltd チップ型抵抗器の製造方法
JP3358990B2 (ja) 1998-06-22 2002-12-24 ローム株式会社 チップ型抵抗器の製造方法
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP3852649B2 (ja) * 1998-08-18 2006-12-06 ローム株式会社 チップ抵抗器の製造方法
JP2000068104A (ja) 1998-08-18 2000-03-03 Rohm Co Ltd チップ型電子部品の構造及びその製造方法
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
JP3738176B2 (ja) * 2000-08-03 2006-01-25 三洋電機株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335488A (ja) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd チップ抵抗器の製造方法
JP2014165194A (ja) * 2013-02-21 2014-09-08 Rohm Co Ltd チップ抵抗器、およびチップ抵抗器の製造方法
US9711265B2 (en) 2013-02-21 2017-07-18 Rohm Co., Ltd. Chip resistor and method for making the same
US9881719B2 (en) 2013-02-21 2018-01-30 Rohm Co., Ltd. Chip resistor and method for making the same
US10102948B2 (en) 2013-02-21 2018-10-16 Rohm Co., Ltd. Chip resistor and method for making the same
JP2017163165A (ja) * 2017-06-21 2017-09-14 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
JP2019135782A (ja) * 2019-04-15 2019-08-15 ローム株式会社 チップ抵抗器

Also Published As

Publication number Publication date
US7380333B2 (en) 2008-06-03
JP3958532B2 (ja) 2007-08-15
US20020148106A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
JP2002313612A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2003045703A (ja) チップ抵抗器及びその製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JP4295035B2 (ja) チップ抵抗器の製造方法
JP2007173281A (ja) 電子部品の製造方法
JP4671511B2 (ja) 配線基板の製造方法
JPH08236325A (ja) チップ抵抗器の製造方法
JP3353037B2 (ja) チップ抵抗器
JP3826046B2 (ja) 抵抗器およびその製造方法
JP3940589B2 (ja) セラミック配線基板の製造方法
JP3767084B2 (ja) 抵抗器の製造方法
JP2775718B2 (ja) チップ抵抗器とその製造方法
JP3846311B2 (ja) 多連チップ抵抗器の製造方法
JP2003151425A (ja) チップ型電流ヒューズ及びその製造方法
JP3159963B2 (ja) チップ抵抗器
JPH03284894A (ja) 厚膜回路基板及びその製造方法
JP3435419B2 (ja) チップ抵抗器
JP3812442B2 (ja) 多連チップ抵抗器の製造方法
JPH08102454A (ja) セラミック電子部品の製造方法
JPH10275706A (ja) 角形チップ抵抗器
JPH07211504A (ja) 表面実装型電子部品の端子電極とその製造方法
JP2003209001A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees