JPH08236325A - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法

Info

Publication number
JPH08236325A
JPH08236325A JP8004988A JP498896A JPH08236325A JP H08236325 A JPH08236325 A JP H08236325A JP 8004988 A JP8004988 A JP 8004988A JP 498896 A JP498896 A JP 498896A JP H08236325 A JPH08236325 A JP H08236325A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
substrate
resistor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8004988A
Other languages
English (en)
Other versions
JP3012875B2 (ja
Inventor
Sunao Osato
直 大郷
Koji Azuma
紘二 東
Mitsuru Yokoyama
充 横山
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11598999&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08236325(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP8004988A priority Critical patent/JP3012875B2/ja
Publication of JPH08236325A publication Critical patent/JPH08236325A/ja
Application granted granted Critical
Publication of JP3012875B2 publication Critical patent/JP3012875B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 ハンダくわれに強く、回路基板にハンダ付け
した際の固着力が大きく、製造が容易なチップ抵抗器の
製造方法を提供する。 【解決手段】 絶縁性セラミック基板13の表面にメタ
ルグレーズ系の第1電極6を印刷形成する。基板13の
裏面に第1電極6と対向する位置にもメタルグレーズ系
の第2電極7を印刷形成する。第1電極6が直接接続さ
れる抵抗体3を印刷形成した後、その上をガラスコート
11で覆う。第1及び第2電極6及び7及び抵抗体3が
形成された基板をその表裏面端部に第1及び第2電極6
及び7が位置する状態にスクライブする。スクライブ後
の各基板の側端部にレジン含有銀塗料を略コの字状に塗
布し低温で加熱処理して第3電極8を形成する。第1、
第2及び第3電極の外面側にNiメッキを処理する。基
板13をスクライブする前又はハンダメッキ処理後に抵
抗体にトリミングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、チップ状の絶縁
体基板の表面に抵抗体が設けられ、この基板の両端部に
電極が形成されたチップ抵抗器の製造方法に関する。
【0002】
【従来の技術】従来、チップ抵抗器の電極の構造は、ガ
ラスをバインダに用いてAg−Pt等を成分とするいわ
ゆるメタルグレーズペーストを塗布し焼成して形成した
ものである。
【0003】また、特公昭58−46161号公報に開
示されているように、メタルグレーズによる電極を、熱
硬化性樹脂中にAgを混入したAg−レジン系の導電性
ペーストによって内包し加熱硬化させて電極を形成した
ものがある。
【0004】
【発明が解決しようとする課題】上記従来の技術の前者
の場合、ハンダ付けの際にメタルグレーズ中のAg粒子
がハンダと合金し、いわゆるハンダくわれが生じ、ハン
ダ強度が低下するとともに、ハンダの付け直しもできな
いという問題点がある。さらに、この場合電極は抵抗体
が設けられた際にのみ形成されているので、回路基板に
ハンダ付けした際の固着力強度が低いという問題点があ
る。
【0005】また、上記従来の技術の後者の場合、メタ
ルグレーズの電極をAg−レジンペーストで全体的に被
わなければならず、極めて小さいチップ抵抗器の電極部
を正確に内包するように塗布するのは比較的難しい上、
樹脂で電極全体を被うため電極をハンダ付けした後のハ
ンダ強度が弱いという問題点がある。
【0006】この発明は上記従来の技術の問題点に鑑み
て成されたもので、ハンダくわれに強く、回路基板にハ
ンダ付けした際の固着力が大きく、製造も容易なチップ
抵抗器の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】この発明は、絶縁性セラ
ミック基板の表面にメタルグレーズ系の第1電極を印刷
形成する工程と、基板裏面の前記基板を挟んでこの第1
電極と対向する位置にもメタルグレーズ系の第2電極を
印刷形成する工程と前記第1電極が直接接続される抵抗
体を印刷形成してガラスコートする工程と、第1、第2
電極及び抵抗体が形成された基板をその表裏面端部に第
1、第2電極が位置する状態にスクライブする工程と、
スクライブ後の各基板の側端部にレジン含有銀塗料を略
コの字状に表裏面の第1、第2電極上に一部重畳する状
態に厚く直接に塗布し低温で加熱処理して第3電極を形
成する工程と、第1、第2及び第3電極の外面側にNi
メッキ処理する工程と、基板をスクライブする前又はハ
ンダメッキ処理後に抵抗体にトリミングしてからレジン
コートを施す工程とからなることを特徴とするチップ抵
抗器の製造方法である。
【0008】この発明の方法により製造するチップ抵抗
器は、絶縁体基板の両端部の表裏面及び端面に設けた第
1、第2、第3電極をNiメッキで覆ってハンダくわれ
を防ぎ、さらにハンダメッキ処理してNiメッキ層のハ
ンダ濡れ性を改善してある。また基板の下面側では第3
電極を第2電極に一部重畳して設けてあるため、電極が
段状に形成され、本発明チップ抵抗器をプリント回路基
板に取り付けた際、電極の下面側と回路基板との間に生
じた隙間にハンダが回り込み、本発明の方法で製造する
チップ抵抗器が小さくても充分な固着力が得られるよう
になっている。
【0009】さらに本発明のチップ抵抗器の製造方法で
は、スクライブ後の基板の粗い両側面を含む側端部にレ
ジン含有銀塗料を表裏面の第1、第2電極に一部重畳し
て塗布し、低温で加熱処理してAg−レジン系の第3電
極を形成するものであるから、基板に対する固着力が強
く、また第3電極が適度の柔軟性を有するので、大きな
機械的強度が得られる。
【0010】くわえて、メッキ工程において第3電極及
びレジンコートがメッキ液の浸透を効果的に防ぐので、
電極や抵抗体に剥離等の欠陥を生じ難い。
【0011】
【発明の実施の形態】以下この発明の一実施例について
図面に基づいて説明する。
【0012】この実施例で製造するチップ抵抗器1は、
図1に示すように、セラミックの基板2の表面に凸型の
抵抗体3が印刷形成され、この両端に電極4が設けられ
ている。抵抗体3は、酸化ルテニウム約10μの厚みに
設け、レーザー又はサンドブラストにより凸型の底辺か
ら上方に向ってトリミング溝5を形成し、抵抗値のトリ
ミングが成されている。
【0013】このチップ抵抗器1の電極4は、抵抗体3
が直接接続している第1電極6と、この第1電極6と基
板2をはさんで対向して形成された第2電極7を有し、
この第1、第2電極6,7は、Ag−Pd、Ag−Pt
等のメタルグレーズペーストを印刷形成したものであ
る。さらに、第1、第2電極6,7をはさんで基板の端
面に、キシレン又はエポキシフェノール樹脂にAgを混
入したAg−レジン系の導電性ペーストによる第3電極
8が設けられ、この第3電極8は、第1、第2電極6,
7を一部被覆するように設けられ、両者の導通を図って
いる。そして、この第1、第2、第3電極全体を覆って
Niメッキ9及びハンダメッキ10が施されている。
【0014】また、抵抗体3の表面には、ガラスコート
11及びレジンコート12を施して保護している。
【0015】このチップ抵抗器の製造方法は、図3Aな
いしFに示すように、先ず、基板となるセラミック板1
3のスリット14を挟んで所定間隔で第1電極6となる
メタルグレーズペーストを複数列印刷して、900℃近
い温度で焼成する。さらに同様にして第2電極7も第1
電極6と対向する位置に形成する。次に、図3Bに示す
ように、第1電極6の間のセラミック板13上にマトリ
ックス状に抵抗体3を印刷形成し、平均850℃の温度
で焼成する。そして、図3Cに示すように、抵抗体3の
表面にガラスコート11を施し平均650℃の温度で焼
成する。この後、セラミック板13を各チップ抵抗器毎
に縦横に設けられたスリット14に沿って切断(スクラ
イブ)し、図3Dに示すように、基板2の端面にAg−
レジン系の導電性ペーストの第3電極8を20μ程度の
厚みに塗布し、200℃程度の温度で硬化させる。そし
て、図3E,Fに示すように、Niメッキ9、ハンダメ
ッキ10を各々順次施し、第1、第2、第3電極6,
7,8を被覆する。
【0016】この場合、スリット14は基板の両側より
設けられているため、セラミック基板端面に、樹脂を一
部重畳する状態で塗布すると、電気的にも機械的にも良
好な状態が得られる。
【0017】この方法によるとセラミック基板端面にお
いて、端子電極が剥がれやスラック等の欠陥が生じなく
なる。なお図1のように端子電極は側端部5面に形成す
ることもできる。
【0018】最後に、各チップ抵抗器の抵抗体3をトリ
ミングして抵抗値を調整し、エポキシ樹脂等のレジンコ
ート12を施し200℃付近の温度で硬化させる。
【0019】また、トリミングは、図3Cの状態で行う
こともあり、この場合はその後レジンコート12を施し
て図3D以下の工程を行う。これによって、セラミック
板13をチップ毎に分離しない状態で抵抗値のトリミン
グを行うので効率良くトリミング作業を行うことがで
き、しかもレジンコート12によって、後のメッキ作業
時にも抵抗体に悪影響を与えることもない。
【0020】この実施例のチップ抵抗器によれば、ハン
ダくわれに対して電極4の耐性が向上し、しかも、回路
基板の曲げに対しても、メタルグレーズ系のみででき電
極とを比べ柔軟性が高いので強い。また、ハンダ付けの
際の回路基板に対する固着力も第1、第2電極6,7が
回路基板に強固にハンダ付けされるので、極めて強く、
第3電極をAg−レジン系にしたことによる固着力の低
下は生じない。
【0021】尚、この発明のチップの抵抗器の抵抗体
は、金属皮膜抵抗体、炭素皮膜抵抗体等その用途に合わ
せて適宜選択し得るものである。またメタルグレーズペ
ースト、Ag−レジン系導電性ペーストの成分は、適宜
他の添加物が入っていても良い。本願のものは抵抗体上
にガラスコートを施しトリミングしているが、適宜公知
の方法で変更しうるものであり、他の抵抗体を用いたチ
ップ部品にも同様に応用でき、この実施例のものに限定
されるものではない。
【0022】このチップ抵抗器は、基板の両面に設けた
メタルグレーズ系の第1、第2電極にまたがって基板の
端面にAg−レジン系の第3電極を設け、この第1、第
2、第3電極を覆うNiメッキ層及び該Niメッキ層を
覆うハンダメッキ層を形成したので、ハンダくわれに強
く、回路基板への付け直しが可能である。また基板の下
面側の第2電極に一部重畳して第3電極を設けたので、
基板の下面側の電極で段差が形成され、回路基板へハン
ダ付けした際、下面側電極と回路基板の間に生じる隙間
にハンダが回り込んで強い固着力が得られる。しかも基
板の端面に設けたAg−レジン系の第3電極が適度の柔
軟性を有するので、回路基板の曲げに対しても十分に耐
え得るものである。
【0023】
【発明の効果】本発明によるチップ抵抗器の製造方法
は、スクライブ後の基板側端部面にレジン含有銀塗料を
表裏面の第1、第2電極上に一部重畳する状態で直接に
塗布し低温で加熱処理して第3電極を形成するので、切
断されたままの粗い基板断面に対し直接に接合し第3電
極の接着力が強い。またハンダ付け用電極にメッキ処理
する際、第3電極がメッキ液の浸透を効果的に防止し、
電極に剥れやクラック等の欠陥を生ずることのない高品
質の製品を製造し得る。またメッキ前にレジンコートを
すればメッキ液に弱い抵抗体をレジンコートにより保護
するので、抵抗体の特性も維持できる。
【0024】従って、今日の実装密度の高度化の要求に
よりチップ抵抗器も小型化しているが、電極が小さくて
も十分な固着力が得られ、電気製品の小型軽量化、信頼
性、耐久性及び生産性の向上に大きく寄与するものであ
る。
【図面の簡単な説明】
【図1】 図1はこの発明の方法で製造するチップ抵抗
器の一実施例の平面図である。
【図2】 図2は図1のA−A断面図である。
【図3】 (A),(B),(C),(D),(E),
(F)は本発明のチップ抵抗器の製造工程を示す縦断面
図である。
【符号の説明】
1 チップ抵抗器 2 基板 3 抵抗体 4 電極 5 トリミング溝 6 第1電極 7 第2電極 8 第3電極 9 Niメッキ 10 ハンダメッキ 11 ガラスコート 12 レジンコート 13 セラミック板 14 スリット
フロントページの続き (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性セラミック基板の表面にメタルグ
    レーズ系の第1電極を印刷形成する工程と、基板裏面の
    前記基板を挟んでこの第1電極と対向する位置にもメタ
    ルグレーズ系の第2電極を印刷形成する工程と、前記第
    1電極が直接接続される抵抗体を印刷形成してガラスコ
    ートする工程と、第1、第2電極及び抵抗体が形成され
    た基板をその表裏面端部に第1、第2電極が位置する状
    態にスクライブする工程と、スクライブ後の各基板の側
    端部にレジン含有銀塗料を略コの字状に表裏面の第1、
    第2電極上に一部重畳する状態に厚く直接に塗布し低温
    で加熱処理して第3電極を形成する工程と、第1、第2
    及び第3電極の外面側にNiメッキ処理する工程と、N
    iメッキ層にさらにハンダメッキ処理する工程と、基板
    をスクライブする前又はハンダメッキ処理後に抵抗体に
    トリミングしてからレジンコートを施す工程とからなる
    ことを特徴とするチップ抵抗器の製造方法。
JP8004988A 1996-01-16 1996-01-16 チップ抵抗器の製造方法 Expired - Lifetime JP3012875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8004988A JP3012875B2 (ja) 1996-01-16 1996-01-16 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8004988A JP3012875B2 (ja) 1996-01-16 1996-01-16 チップ抵抗器の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62267839A Division JPH01109702A (ja) 1987-10-22 1987-10-22 チップ抵抗器とその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP31188698A Division JP3323140B2 (ja) 1987-10-22 1998-11-02 チップ抵抗器
JP20465499A Division JP3323156B2 (ja) 1999-07-19 1999-07-19 チップ抵抗器

Publications (2)

Publication Number Publication Date
JPH08236325A true JPH08236325A (ja) 1996-09-13
JP3012875B2 JP3012875B2 (ja) 2000-02-28

Family

ID=11598999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8004988A Expired - Lifetime JP3012875B2 (ja) 1996-01-16 1996-01-16 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP3012875B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810614A1 (en) * 1996-05-29 1997-12-03 Matsushita Electric Industrial Co., Ltd. A resistor and its manufacturing method
EP0829886A2 (en) * 1996-09-11 1998-03-18 Matsushita Electric Industrial Co., Ltd. Chip resistor and a method of producing the same
EP0841668A1 (de) * 1996-11-11 1998-05-13 Isabellenhütte Heusler GmbH KG Elektrischer Widerstand und Verfahren zu seiner Herstellung
JP2002231503A (ja) * 2001-02-06 2002-08-16 Kamaya Denki Kk チップ形抵抗器およびその製造方法
DE102013219571A1 (de) * 2013-09-27 2015-04-02 Infineon Technologies Ag Vertikaler Shunt-Widerstand

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810614A1 (en) * 1996-05-29 1997-12-03 Matsushita Electric Industrial Co., Ltd. A resistor and its manufacturing method
US6150920A (en) * 1996-05-29 2000-11-21 Matsushita Electric Industrial Co., Ltd. Resistor and its manufacturing method
EP0829886A2 (en) * 1996-09-11 1998-03-18 Matsushita Electric Industrial Co., Ltd. Chip resistor and a method of producing the same
EP0829886A3 (en) * 1996-09-11 1998-04-29 Matsushita Electric Industrial Co., Ltd. Chip resistor and a method of producing the same
US5907274A (en) * 1996-09-11 1999-05-25 Matsushita Electric Industrial Co., Ltd. Chip resistor
US6314637B1 (en) 1996-09-11 2001-11-13 Matsushita Electric Industrial Co., Ltd. Method of producing a chip resistor
EP0841668A1 (de) * 1996-11-11 1998-05-13 Isabellenhütte Heusler GmbH KG Elektrischer Widerstand und Verfahren zu seiner Herstellung
JP2002231503A (ja) * 2001-02-06 2002-08-16 Kamaya Denki Kk チップ形抵抗器およびその製造方法
JP4504577B2 (ja) * 2001-02-06 2010-07-14 釜屋電機株式会社 チップ形抵抗器の製造方法
DE102013219571A1 (de) * 2013-09-27 2015-04-02 Infineon Technologies Ag Vertikaler Shunt-Widerstand
DE102013219571B4 (de) 2013-09-27 2019-05-23 Infineon Technologies Ag Leistungshalbleitermodul mit vertikalem Shunt-Widerstand

Also Published As

Publication number Publication date
JP3012875B2 (ja) 2000-02-28

Similar Documents

Publication Publication Date Title
JPH08236325A (ja) チップ抵抗器の製造方法
JP3118509B2 (ja) チップ抵抗器
JPH0553281B2 (ja)
JP3167968B2 (ja) チップ抵抗器の製造方法
US4694568A (en) Method of manufacturing chip resistors with edge around terminations
JP3323140B2 (ja) チップ抵抗器
JP3323156B2 (ja) チップ抵抗器
JP3435419B2 (ja) チップ抵抗器
JP3447728B2 (ja) チップ抵抗器
JP2806802B2 (ja) チップ抵抗器
JP3159963B2 (ja) チップ抵抗器
JPH07283004A (ja) チップ抵抗器及びその製造方法
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP3110677B2 (ja) チップ抵抗器
JP3353037B2 (ja) チップ抵抗器
JPH09120905A (ja) チップ電子部品及びその製造方法
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JP3297642B2 (ja) チップ抵抗器
JP2775718B2 (ja) チップ抵抗器とその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JP2866808B2 (ja) チップ抵抗器の製造方法
JPH10163002A (ja) チップ型電子部品とその製造方法
JPH08124701A (ja) チップ型抵抗器及びその製造方法
JP2003338401A (ja) 厚膜型チップ抵抗器及びその製造方法
JPH11191517A (ja) チップ型複合機能部品

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991005

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term