JPH11191517A - チップ型複合機能部品 - Google Patents

チップ型複合機能部品

Info

Publication number
JPH11191517A
JPH11191517A JP9359023A JP35902397A JPH11191517A JP H11191517 A JPH11191517 A JP H11191517A JP 9359023 A JP9359023 A JP 9359023A JP 35902397 A JP35902397 A JP 35902397A JP H11191517 A JPH11191517 A JP H11191517A
Authority
JP
Japan
Prior art keywords
electrodes
pair
electrode
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9359023A
Other languages
English (en)
Other versions
JP4059967B2 (ja
Inventor
Yutaka Nomura
豊 野村
Katsumi Takeuchi
勝己 竹内
Masato Shimada
真人 嶋田
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP35902397A priority Critical patent/JP4059967B2/ja
Publication of JPH11191517A publication Critical patent/JPH11191517A/ja
Application granted granted Critical
Publication of JP4059967B2 publication Critical patent/JP4059967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】抵抗値のバラツキの範囲が小さいチップ型複合
機能部品を提供する。 【解決手段】絶縁基板1の基板表面1bの両端部に一対
の表面電極5,7を形成する。一方の表面電極5の外側
端部5aを残し且つ基板表面1bの一部を覆うように表
面電極5aの上に誘電体層9を形成する。表面電極7と
接触しないように誘電体層の上に中間電極11を形成す
る。中間電極11と表面電極7との間に位置する凹部1
5を埋めるように基板表面1b上に絶縁材料からなるア
ンダーコート層13を形成する。一端が表面電極7と接
続され且つ他端が中間電極11と接続される抵抗体層1
7をアンダーコート層13の上に形成する。抵抗体層1
7、中間電極11及び誘電体層9の露出部分を覆う絶縁
材料からなるオーバーコート層19,21を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁基板上にコン
デンサと抵抗体を備えたチップ型複合機能部品に関する
ものであるである。
【0002】
【従来の技術】電子機器のコンパクト化に伴って、各種
の電子部品にも小型化及び薄型化と機能の集約化が求め
られている。チップ型複合機能部品の実用化もその一例
であり、抵抗体とコンデンサをひとつの基板上に形成し
たチップ型複合機能部品も製造されている。
【0003】特開平5−90072号公報には、アルミ
ナ基板上に厚膜抵抗体およびコンデンサを形成したチッ
プ複合型機能素子が示されている。厚膜抵抗体は一方の
一次電極と中間電極との間に形成されており、コンデン
サの厚膜誘電体は他方の一次電極に接続された上部電極
と中間電極との間に配置されている。そしてこの例で
は、コンデンサは結晶化ガラスで被覆され、更に厚膜抵
抗体と結晶ガラスで被覆されたコンデンサは非晶質ガラ
スで被覆されている。
【0004】また特開平8−339910号公報にも、
絶縁基板上にコンデンサ部および抵抗体部を形成したチ
ップ複合型機能素子が示されている。コンデンサ部は外
部電極に接続されている下部電極と一方の上部電極との
間に厚膜誘電体を備えて構成され、コンデンサ部の表面
は保護ガラス層により被覆されている。抵抗体部は、上
部電極に接続された電極と他方の外部電極との間に配置
され、抵抗体部の表面は保護層によって被覆されてい
る。さらに保護ガラス層および保護層はオーバーコート
によって覆われている。
【0005】さらに、特開平9−186004号公報に
は、絶縁基板上にコンデンサ部および抵抗体部を有する
C−R複合電子部品が示されている。コンデンサ部は一
方の端子電極から延びる上部電極と下部電極間との間に
厚膜誘電体膜が配置された構造を有しており、上部電極
は結晶化ガラス膜により覆われている。また抵抗体部は
コンデンサ部の下部電極と他方の端子電極との間に配置
されている。そして抵抗体部および結晶化ガラスにより
覆われたコンデンサ部は非晶質ガラス膜および第一の樹
脂保護膜により被覆されている。さらに抵抗体部の上の
第一の樹脂保護膜の上には、抵抗体部とコンデンサ部と
の上に形成された第一の樹脂保護膜の段差を解消するた
めに、更に第二の保護膜が形成されている。
【0006】
【発明が解決しようとする課題】しかしながら、前述し
た従来の各種のチップ型複合部品では、抵抗体が接続さ
れる電極間に凹部が存在するために、抵抗体の抵抗値の
バラツキの範囲が大きくなり、電気的特性の調整が難し
くなる問題がある。また従来のチップ型複合機能部品で
は、抵抗体部とコンデンサ部の層構造の相違から生じる
保護膜表面の段差を少なくして保護膜表面の印刷性を改
善するために、保護膜を複雑な多層構造にしている。そ
のため従来の部品では、保護膜の形成工数が増えて、こ
れが製造コストを下げることの大きな障害になってい
た。
【0007】本発明の目的は、抵抗値のバラツキの範囲
が小さいチップ型複合機能部品を提供することにある。
【0008】本発明の他の目的は、保護膜の構造が簡単
で、しかも印刷性に優れたチップ型複合機能部品を提供
することにある。
【0009】
【課題を解決するための手段】上記目的を達成する本発
明のチップ型複合機能部品の構成について以下に説明す
る。本発明のチップ型複合機能部品では、セラミック基
板のような絶縁性材料からなる絶縁基板の基板表面の両
端部に一対の表面電極が形成されている。一対の表面電
極は、例えば導電性ガラスペーストを用いて形成するこ
とができる。また半田付け性を良好にするためには、絶
縁基板の基板裏面の両端部に導電性ガラスペーストを用
いて一対の裏面電極を形成してよい。導電性ガラスペー
ストとは、ガラスペースト中に銀やパラジウム等の導電
性粉末が混練されたものであり、メタルグレーズペース
トとも呼ばれる。
【0010】また一対の表面電極の一方の表面電極の外
側端部を残し且つ一対の表面電極間に位置する基板表面
の一部を覆うように一方の表面電極と基板表面とに跨が
って誘電体層が形成されている。この誘電体層の材質は
任意であるが、後に説明する絶縁材料によって形成され
る層がガラス材料を主材料とする場合には、焼成温度が
高くなるため、誘電体層の材質も耐熱性の高い材料が好
ましい。例えば、鉛リラクサーやチタン酸バリウム等か
ら形成される結晶性誘電体層が好ましい。誘電体層の上
には、一方の表面電極と接触しないように中間電極が形
成されている。この中間電極も、前述の導電性ガラスペ
ーストを用いて形成することができる。
【0011】そして中間電極と一対の表面電極の他方の
表面電極との間に位置する凹部を埋めるように基板表面
上には、絶縁材料からなるアンダーコート層が形成され
ている。アンダーコート層を形成する絶縁材料も任意で
あるが、例えばガラス材料により形成することができ
る。このアンダーコート層の上には、他方の表面電極の
外側端部を残すように一端が他方の表面電極と接続され
且つ他端が中間電極のアンダーコート層側の端部と接続
されるように抵抗体層が形成されている。抵抗体層は、
厚膜でも薄膜でもよいが、厚膜で形成する場合には、抵
抗体ペーストをアンダーコート層の上にスクリーン印刷
によって塗布して抵抗体層を形成する。本発明では、中
間電極と一対の表面電極の他方の表面電極との間に位置
する凹部がアンダーコート層によって埋められているた
め、抵抗体層を形成する際に、抵抗体層の形成が容易で
ある上、抵抗体層の厚みをコントロールすることが可能
となり、その結果抵抗体層の抵抗値のバラツキを小さく
できるという効果が得られる。また前述の凹部をアンダ
ーコート層によって埋めると、抵抗体層の形成位置を従
来よりも上側に上げることができ、誘電体層の上の中間
電極の表面と抵抗体層の表面との高低差があまり大きく
ならない。そのため、抵抗体層、中間電極及び誘電体層
の露出部分を覆うように絶縁材料によって形成されるオ
ーバーコート層の形成が容易になる。具体的には、オー
バーコート層の表面に印刷性に影響を与えるような大き
な段差が設けられないように、オーバーコート層を形成
することが容易になる。
【0012】オーバーコート層の材質及び層数は任意で
ある。前述の表面の段差を解消するためには、オーバー
コート層を下部オーバーコート層と上部オーバーコート
層の二層構造によって形成するのが好ましい。これは一
層構造で表面に大きな段差が現れない程度の厚みを出す
のと比べて、二層構造で表面に大きな段差が現れない程
度の厚みを出す方が容易なためである。二層構造でオー
バーコート層を形成する場合、下部オーバーコート層を
ガラス材料で形成し、上部オーバコート層はガラス材料
またはレジン材料で形成するのが好ましい。上部オーバ
コート層をレジン材料で形成すると、製造コストを下げ
ることができる。
【0013】また一対の表面電極の外側端部を覆うよう
に絶縁基板の両端部には、半田付け可能な一対の側面電
極が形成されている。側面電極の構造は任意である。前
述の裏面電極を形成する場合には、この一対の側面電極
は、一対の表面電極の外側端部を覆い且つ一対の表面電
極の外側端部と一対の裏面電極と跨がって形成されるこ
とになる。この場合には、側面電極を、一対の表面電極
の外側端部と一対の裏面電極と跨がって導電性レジンペ
ーストにより形成された端面電極と、一対の表面電極の
外側端部と一対の裏面電極と端面電極を覆うメッキ層と
から構成することができる。このような構造の側面電極
は半田付け性に優れている。
【0014】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態の一例を詳細に説明する。図1は、本発明のチッ
プ型複合機能部品の実施の形態の断面図であり、図2
(A)〜(J)は、図1の実施の形態を製造する場合の
工程を示す工程図である。なお図2の工程図は、理解を
容易にするために1個の部品のみを示してあるが、実際
には大きな絶縁基板を用いて1回に多数の部品を製造し
ている。また図2においては、断面を示すハッチングの
表記を示さずに、その工程で形成される部分にハッチン
グを付して理解を容易にしてある。図2の工程図を用い
てチップ型複合機能部品の製造方法を説明しながら図1
のチップ型複合機能部品の構造を説明する。
【0015】図1及び図2において、1はセラミック基
板からなる絶縁基板である。実際上は、図2(A)〜
(I)に示された絶縁基板1は基板表面または基板裏面
に升目状にV字溝が形成された大形の多数個取り用の基
板の一部をなしている。最初に、図2(B)に示すよう
に、絶縁基板1の基板裏面1aの両端部に一対の導電性
ガラスペーストを用いてスクリーン印刷により一対の裏
面電極3,3が形成される。一対の裏面電極3,3は、
絶縁基板1の長手方向に沿う幅寸法がほぼ等しい。導電
性ガラスペーストとしては、Ag−Pdガラスペースト
が用いられており、裏面電極3,3を形成するために、
この導電性ガラスペーストは、約850℃の温度で焼成
されている。
【0016】次に、絶縁基板1の基板表面1bの両端部
に一対の表面電極5及び7を形成する。表面電極5及び
7は、裏面電極3,3と同様にAg−Pdガラスペース
トを用いて形成されている。但し、一方の表面電極5は
裏面電極3と対向する外側端部5aとこの外側端部5a
より内側に位置して(表面電極7側に向かって延て)、
コンデンサ部の下側電極を構成する内側部分5bとを有
している。これに対して他方の表面電極7は、対向する
裏面電極3とほぼ同様の形状を有している。なお実際に
は、絶縁基板1の長手方向と直交し基板裏面または基板
表面が延びる方向に沿う方向の寸法(図1で見て紙面の
前後方向の寸法)は、裏面電極3のほうが表面電極7よ
りも大きくなっている。これは半田付け強度を大きくす
るためである。
【0017】次に、図2(D)に示すように、一方の表
面電極5の外側端部5aを残し且つ一対の表面電極5,
7間に位置する基板表面1bの一部を覆うように表面電
極5の内側部分5bと基板表面1bとに跨がって誘電体
層9を形成する。この誘電体層9は、ガラスをバインダ
として鉛リラクサーやチタン酸バリウム等を誘電体主成
分として含有する誘電体材料ペーストを用いてスクリー
ン印刷と焼成とを行って形成される。焼成温度は、約8
50℃である。このようにして形成された誘電体層9
は、結晶性誘電体層である。誘電体層9の基板表面1b
上に延びる部分は、後に説明する中間電極11と表面電
極7とが短絡する危険性を回避する目的に形成されてい
る。
【0018】次に、図2(E)に示すように、誘電体層
9の上に、表面電極5及び7と接触しないように中間電
極11を形成する。この中間電極11も、Ag−Pdガ
ラスペーストを用いて、スクリーン印刷と焼成により形
成されている。但し、焼成温度は、誘電体層9の焼成温
度と同じ約850℃である。
【0019】次に、図2(F)に示すように、中間電極
11と表面電極7との間に形成される凹部15を埋める
ように、基板表面1b上に絶縁材料からなるアンダーコ
ート層13を形成する。アンダーコート層13もスクリ
ーン印刷と焼成により形成される。このアンダーコート
層13を形成する絶縁材料は任意であるが、この例では
オーバーコート層の一部をガラス材料により形成するた
め、オーバーコート層形成時の熱の影響を受けないよう
にするために、ガラス材料によりアンダーコート層13
を形成してある。凹部15を埋めるといっても、凹部1
5をアンダーコート層13で完全に埋める必要はなく、
絶縁基板1の基板表面1bと表面電極7の表面及び中間
電極11の表面との間の段差が、抵抗体17の形成に大
きな障害とならない程度に、凹部15をアンダーコート
層13で埋めればよい。
【0020】次に、図2(G)に示すように、アンダー
コート層13の上には、表面電極.の外側端部7aを残
すように一端が表面電極7と接続され且つ他端が中間電
極11のアンダーコート層13側の端部と接続されるよ
うに抵抗体層17を形成する。この例の抵抗体層17
は、抵抗体ペーストを用いてスクリーン印刷と焼成によ
り形成された厚膜抵抗体である。具体的には、ガラスを
バインダとして酸化ルテニウム等の金属酸化物を主成分
とする抵抗体ガラスペーストを用いて抵抗体層17を形
成した。この抵抗体ガラスペーストの焼成温度は、約8
50℃であった。なお抵抗体層17の厚みは、誘電体層
9の上に位置する中間電極11の表面と抵抗体層17の
表面との間の高低差があまり大きくならないようにする
のが好ましい。中間電極11と表面電極5の他方の表面
電極7との間に位置する凹部がアンダーコート層13に
よって埋められているため、抵抗体層17を形成する際
に、抵抗体層17の形成が容易である上、抵抗体層17
の厚みをコントロールすることが可能となり、その結果
抵抗体層17の抵抗値のバラツキを小さくできる。
【0021】次に、図2(H)に示すように、抵抗体層
17、中間電極11及び誘電体層9の露出部分を覆うよ
うに絶縁材料によって下部オーバーコート層19を形成
する。この下部オーバーコート層19は、ガラスペース
ト材料によって形成する。このガラスペースト材料の焼
成温度は、約850℃である。なお、必要であれば下部
オーバーコート層19を形成する前に、予め抵抗体層1
7をレーザートリミングする。次に図2(I)に示すよ
うに、下部オーバーコート層19を全体的に覆い且つ表
面電極5及び7の外側端部を残すように上部オーバーコ
ート層21を形成する。この上部オーバーコート層21
は、ガラス材料または合成樹脂材料のいずれで形成して
もよい。この例では合成樹脂材料で上部オーバーコート
層21を形成している。具体的には、エポキシ系樹脂、
フェノール系樹脂等の合成樹脂ペーストを下部オーバー
コート層19の上に塗布して、これを焼成して上部オー
バーコート層21をする。焼成温度は、約200℃であ
る。合成樹脂ペーストを用いると、焼成温度を低くする
ことができ、製造コストを下げることができる。
【0022】図2(I)の工程までは、多数個取り用の
大形セラミック基板をベースに行われる。そして次に図
2(J)に示すように側面電極23,23を形成する段
階で、多数個取り用の大形セラミック基板の分割が行わ
れる。側面電極23,23は、表面電極5及び7の外側
端部5a及び7aを覆い且つ表面電極5及び7の外側端
部5a及び7aと一対の裏面電極3,3とに跨がって形
成される。その結果、絶縁基板1の長手方向の両端面も
側面電極23,23によって覆われている。側面電極2
3,23の構造は、図1に示す通り、表面電極5及び7
の外側端部5a及び7aと一対の裏面電極3,3とに跨
がるように導電性レジンペーストにより形成された端面
電極23aと、表面電極5及び7の外側端部5a及び7
aと裏面電極3,3と端面電極23aを覆うニッケルメ
ッキ層23bと、ニッケルメッキ層23bを全体的に覆
う半田メッキ層23cとから構成されている。(この構
造は、出願人の特許出願に関わる特公平5−53281
号公報に詳しく説明されている。)端面電極23aを形
成する場合には、多数個取り用の大形セラミック基板を
両側に複数のチップ状基板の電極が位置するように短冊
状に切断する。そしてこの短冊状の基板の両側に導電性
レジンペーストを塗布して、これを焼成して端面電極2
3aを形成する。導電性レジンペーストは、エポキシ樹
脂に銀粉末を含有したいわゆる低温銀ペーストまたは樹
脂銀ペーストである。この導電性レジンペーストの焼成
温度は、約200℃である。端面電極23aを形成した
後に、短冊状の基板を個々のチップ状基板に分割し、そ
の後メッキ層23b及び23cを形成して、チップ型複
合機能部品の製造を完了する。
【0023】図3は、本発明のチップ型複合機能部品の
他の実施の形態の断面図である。図1の例と相違するの
は、表面電極5の内側端部5bの先に、アンダーコート
層13を形成する際に、アンダーコート層13を形成す
る材料で同時に絶縁層14を形成している点にある。こ
の絶縁層14を設けると、誘電体層9及び中間電極11
が基板表面1bの上に延びるために曲がる湾曲部分と表
面電極5の内側端部5bとの間の距離が長くなる。言い
換えると、誘電体層9の厚みが最も薄くなる湾曲部分の
下に絶縁層14が位置することになり、表面電極5の内
側端部5bと中間電極11との間で短絡が発生する可能
性が全くなくなる利点が得られる。その他の点は、図1
の例と同じである。
【0024】なお上記各例では、下部オーバーコート層
19と上部オーバーコート層21とによりオーバーコー
ト層を形成しているが、オーバーコート層を1層構造に
してよいのは勿論である。
【0025】
【発明の効果】以上のように、本発明によれば、中間電
極と一対の表面電極の他方の表面電極との間に位置する
凹部がアンダーコート層によって埋められているため、
抵抗体層を形成する際に、抵抗体層の形成が容易である
上、抵抗体層の厚みをコントロールすることが可能とな
り、その結果抵抗体層の抵抗値のバラツキを小さくでき
るという効果が得られる。また前述の凹部をアンダーコ
ート層によって埋めると、抵抗体層の形成位置を従来よ
りも上側に上げることができ、誘電体層の上の中間電極
の表面と抵抗体層の表面との高低差があまり大きくなら
ない。そのため本発明によれば、抵抗体層、中間電極及
び誘電体層の露出部分を覆うオーバーコート層の表面に
印刷性に影響を与えるような大きな段差が形成されるこ
とのないオーバーコート層を簡単に形成することができ
る。
【図面の簡単な説明】
【図1】 本発明のチップ型複合機能部品の実施の形態
の断面図である。
【図2】 (A)〜(J)は、図1の実施の形態を製造
する場合の工程を示す工程図である。
【図3】 本発明のチップ型複合機能部品の他の実施の
形態の断面図である。
【符号の説明】
1 絶縁基板 3 裏面電極 5,7 表面電極 9 誘電体層 11 中間電極 13 アンダーコート層 15 凹部 17 抵抗体層 19 下部オーバーコート層 21 上部オーバーコート層 23 側面電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性材料からなる絶縁基板と、前記絶
    縁基板の基板表面の両端部に形成された一対の表面電極
    と、前記一対の表面電極の一方の表面電極の外側端部を
    残し且つ前記一対の表面電極間に位置する前記基板表面
    の一部を覆うように前記一方の表面電極と前記基板表面
    とに跨がって形成された誘電体層と、前記一方の表面電
    極と接触しないように前記誘電体層の上に形成された中
    間電極と、前記中間電極と前記一対の表面電極の他方の
    表面電極との間に位置する凹部を埋めるように前記基板
    表面上に形成された絶縁材料からなるアンダーコート層
    と、前記他方の表面電極の外側端部を残すように一端が
    前記他方の表面電極と接続され且つ他端が前記中間電極
    の前記アンダーコート層側の端部と接続されるように前
    記アンダーコート層の上に形成された抵抗体層と、前記
    抵抗体層、前記中間電極及び前記誘電体層の露出部分を
    覆う絶縁材料からなるオーバーコート層と、前記一対の
    表面電極の前記外側端部を覆うように前記絶縁基板の両
    端部に形成された半田付け可能な一対の側面電極とを具
    備してなるチップ型複合機能部品。
  2. 【請求項2】 セラミック基板からなる絶縁基板と、前
    記絶縁基板の基板表面の両端部に形成された一対の表面
    電極と、前記絶縁基板の基板裏面の両端部に形成された
    一対の裏面電極と、前記一対の表面電極の一方の表面電
    極の外側端部を残し且つ前記一対の表面電極間に位置す
    る前記基板表面の一部を覆うように前記一方の表面電極
    と前記基板表面とに跨がって形成された誘電体層と、前
    記一方の表面電極と接触しないように前記誘電体層の上
    に形成された中間電極と、前記中間電極と前記一対の表
    面電極の他方の表面電極との間に位置する凹部を埋める
    ように前記基板表面上に形成された絶縁材料からなるア
    ンダーコート層と、前記他方の表面電極の外側端部を残
    すように一端が前記他方の表面電極と接続され且つ他端
    が前記中間電極の前記アンダーコート層側の端部と接続
    されるように前記アンダーコート層の上に形成された抵
    抗体層と、前記抵抗体層、前記中間電極及び前記誘電体
    層の露出部分を覆う絶縁材料からなるオーバーコート層
    と、前記一対の表面電極の前記外側端部を覆い且つ前記
    一対の表面電極の前記外側端部と前記一対の裏面電極と
    跨がって形成された半田付け可能な一対の側面電極とを
    具備してなるチップ型複合機能部品。
  3. 【請求項3】 前記オーバーコート層は、下部オーバー
    コート層と上部オーバーコート層の二層構造からなる請
    求項1または2に記載のチップ型複合機能部品。
  4. 【請求項4】セラミック基板からなる絶縁基板と、前記
    絶縁基板の基板表面の両端部に導電性ガラスペーストを
    用いて形成された一対の表面電極と、前記絶縁基板の基
    板裏面の両端部に導電性ガラスペーストを用いて形成さ
    れた一対の裏面電極と、前記一対の表面電極の一方の表
    面電極の外側端部を残し且つ前記一対の表面電極間に位
    置する前記基板表面の一部を覆うように前記一方の表面
    電極と前記基板表面とに跨がって形成された結晶性誘電
    体層と、前記一方の表面電極と接触しないように前記誘
    電体層の上に導電性ガラスペーストを用いて形成された
    中間電極と、前記中間電極と前記一対の表面電極の他方
    の表面電極との間に位置する凹部を埋めるように前記基
    板表面上にガラス材料により形成されたアンダーコート
    層と、前記他方の表面電極の外側端部を残すように一端
    が前記他方の表面電極と接続され且つ他端が前記中間電
    極の前記アンダーコート層側の端部と接続されるように
    前記アンダーコート層の上に形成された厚膜の抵抗体層
    と、前記抵抗体層、前記中間電極及び前記誘電体層の露
    出部分を覆うガラス材料からなる下部オーバーコート層
    と、前記下部オーバーコート層を覆うガラス材料または
    レジン材料からなる上部オーバーコート層と、前記一対
    の表面電極の前記外側端部を覆い且つ前記一対の表面電
    極の前記外側端部と前記一対の裏面電極とに跨がって形
    成された半田付け可能な一対の側面電極とを具備してな
    るチップ型複合機能部品。
  5. 【請求項5】 前記側面電極は、前記一対の表面電極の
    前記外側端部と前記一対の裏面電極と跨がって導電性レ
    ジンペーストにより形成された端面電極と、前記一対の
    表面電極の前記外側端部と前記一対の裏面電極と前記端
    面電極を覆うメッキ層とからなる請求項4に記載のチッ
    プ型複合機能部品。
JP35902397A 1997-12-26 1997-12-26 チップ型複合機能部品 Expired - Fee Related JP4059967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35902397A JP4059967B2 (ja) 1997-12-26 1997-12-26 チップ型複合機能部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35902397A JP4059967B2 (ja) 1997-12-26 1997-12-26 チップ型複合機能部品

Publications (2)

Publication Number Publication Date
JPH11191517A true JPH11191517A (ja) 1999-07-13
JP4059967B2 JP4059967B2 (ja) 2008-03-12

Family

ID=18462351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35902397A Expired - Fee Related JP4059967B2 (ja) 1997-12-26 1997-12-26 チップ型複合機能部品

Country Status (1)

Country Link
JP (1) JP4059967B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826031B2 (en) 2001-09-06 2004-11-30 Noritake Co., Limited Ceramic electronic component and production method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2705819C2 (ru) * 2017-12-27 2019-11-12 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный технологический университет "СТАНКИН" (ФГБОУ ВО "МГТУ "СТАНКИН") Способ формирования интерметаллидных покрытий системы Ti-Al на поверхностях из алюминиевых сплавов

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826031B2 (en) 2001-09-06 2004-11-30 Noritake Co., Limited Ceramic electronic component and production method therefor

Also Published As

Publication number Publication date
JP4059967B2 (ja) 2008-03-12

Similar Documents

Publication Publication Date Title
JPH01302803A (ja) チップ抵抗およびその製造方法
JPH08306503A (ja) チップ状電子部品
JP2839092B2 (ja) 圧電複合部品及びその製造方法
US5790385A (en) One-chip electronic composite component
JP4059967B2 (ja) チップ型複合機能部品
JP4046178B2 (ja) チップ抵抗器およびその製造方法
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JP4295035B2 (ja) チップ抵抗器の製造方法
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
KR100477831B1 (ko) 칩형복합전자소자및그의제조방법
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JP2001118705A (ja) チップ型抵抗器
JP2806802B2 (ja) チップ抵抗器
JPH08236325A (ja) チップ抵抗器の製造方法
JPH0945830A (ja) チップ状電子部品
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPS6342514Y2 (ja)
JPH0653004A (ja) 角形チップ抵抗器およびその製造方法
JP2755212B2 (ja) 負特性サーミスタの製造方法
JP3323140B2 (ja) チップ抵抗器
JPH0677001A (ja) チップ状電子部品及びその製造方法
JP2001284101A (ja) 積層型チップサーミスタ及びその製造方法
JPH09120904A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees