JPH09120904A - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JPH09120904A
JPH09120904A JP8124971A JP12497196A JPH09120904A JP H09120904 A JPH09120904 A JP H09120904A JP 8124971 A JP8124971 A JP 8124971A JP 12497196 A JP12497196 A JP 12497196A JP H09120904 A JPH09120904 A JP H09120904A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
resistor
pair
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8124971A
Other languages
English (en)
Other versions
JP3110677B2 (ja
Inventor
Sunao Osato
直 大郷
Koji Azuma
紘二 東
Mitsuru Yokoyama
充 横山
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14898758&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09120904(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP08124971A priority Critical patent/JP3110677B2/ja
Publication of JPH09120904A publication Critical patent/JPH09120904A/ja
Application granted granted Critical
Publication of JP3110677B2 publication Critical patent/JP3110677B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】信頼性の高いチップ抵抗器を提供することにあ
る。 【構成】絶縁性セラミック基板2の基板表面の両端部に
一対の電極6,6を形成する。一対の電極6,6に接続
されるように基板表面上に抵抗体3を印刷形成する。抵
抗体3を覆うようにガラスコート11を施す。第3電極
8をキシレンフェノール樹脂又はエポキシフェノール樹
脂にAgを混入したAg−レジン系の導電性ペーストに
より形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ状の絶縁性
セラミック基板の表面に抵抗体が設けられ、この基板の
両端部に電極が形成されたチップ抵抗器に関するもので
ある。
【0002】
【従来の技術】チップ抵抗器の基本構造は、絶縁性セラ
ミック基板の表面の両端部に一対の電極が形成され、こ
れら一対の電極に接続されるように基板表面上に抵抗体
が印刷形成される構造である。そして従来から、回路基
板への半田付けに用いる電極構造としては、種々のもの
が提案されている。また抵抗体をレーザトリミングする
ために、抵抗体の表面にガラスコートを施すことも行わ
れている。更に、トリミングを終了した後に、前述のガ
ラスコート(下側ガラスコート)の上に更にガラスコー
ト(上側ガラスコート)を施した構造のチップ抵抗器も
提案されている。
【0003】
【発明が解決しようとする課題】従来は、下側ガラスコ
ートの上を更に覆う材料としては、下側ガラスコートと
性質が同じガラスコートが最もよいとの固定観点から、
抵抗体の上に二重のガラスコートを施していた。しかし
ながら下側ガラスコートの上に更に上側ガラスコートを
施す構造では、上側ガラスコートを焼成する際に、チッ
プ抵抗器を再度高温(例えば650℃)にさらす必要が
ある。抵抗体は高温にさらされると、トリミングした抵
抗値が変化しやすくなる問題が発生する。また上側ガラ
スコートを施すと、レーザトリミングの痕跡が深い場
合、また広い場合に痕跡中に気泡を取り込んだ状態で焼
成されることがあり、上側ガラスコートにひび割れが発
生しやすい。また気泡を残さずにトリミングの痕跡中に
ガラスを流し込んだとしてもどうしても段差ができやす
くなるため、この段差が原因となってひび割れを起こし
やすいという問題もある。また、通常ガラスコートは高
価であり、高温度で焼成する必要があるため、電力を大
量に消費する問題があり、製造コストを下げることがで
きない。更にガラスコート上に特性表示等を印刷をする
場合、印刷性が悪く、表示インクが付着しにくいという
問題点もある。
【0004】また従来のチップ抵抗器においては、特に
チップ抵抗器が実装された回路基板に曲げ力が加わり、
回路基板の電極に半田付け接続されたチップ抵抗器の電
極に無理な力が加わると、基板の両端に設けられた一対
の電極にクラックが入ったり接続不良が発生することが
あり、信頼性が低くなる問題があった。
【0005】本発明の目的は、抵抗値のバラツキが少な
くしかも信頼性の高いチップ抵抗器を提供することにあ
る。
【0006】本発明の他の目的は、信頼性の高いチップ
抵抗器を提供することにある。
【0007】
【課題を解決するための手段】本発明は、絶縁性セラミ
ック基板の基板表面の両端部に一対の電極が形成され、
一対の電極に接続されるように基板表面上に抵抗体が印
刷形成され、抵抗体を覆うようにガラスコートが施され
ているチップ抵抗器を改良の対象として、ガラスコート
の上に全体的にレジンコートを施す。
【0008】レジンの硬化温度は200℃程度であるた
め、ガラスコートの上にレジンコートを施しても、従来
のように再度ガラスコートを施す場合と比べて、トリミ
ング抵抗値が影響を受けることは殆どない。したがって
本発明によれば、抵抗値のバラツキの少ないチップ抵抗
器を得ることができる。またレジンコートを施した場合
には、抵抗値が影響を受けることはほとんどない。また
レジンコートを形成するためのレジンは粘度を自由に変
化させることができるので、レジンを適宜の粘度とする
ことによりレーザトリミングの痕跡が深い場合でも、ま
た広い場合でも痕跡中にスムーズにレジンが入り込み
(図2のように)、気泡を取り込む心配がない。また、
レジンはガラスに比較して柔らかく、多少の段差が発生
してもひび割れが発生することもない。更にレジンコー
トはガラスコートと比べて厚さを厚く形成できるので、
レジンコートの厚みをある程度厚くすると、トリミング
の痕跡の周囲にレジンコートが極端に薄くなるような部
分ができることはなく、湿気やメッキ液が浸入するのを
防止することができる。またレジンコートは、表示イン
クの印刷性がよく精密な印刷が行える。更にレジンコー
トを形成する工程は、低温度の焼成工程であるため、設
備が安価でしかも電力を消費することが少なく、製造コ
ストを下げることができる。従って本発明によれば、抵
抗値の変化が少なく、しかも抵抗値のばらつきの少ない
チップ抵抗器を得ることができるほか、経年変化が少な
く耐湿性,耐溶剤性,耐メッキ液性に優れたチップ抵抗
器を廉価に得られる。
【0009】また本発明では、一対の電極を絶縁性セラ
ミック基板の基板表面の両端部に形成されたメタルグレ
ーズ系の一対の第1電極とし、また絶縁性セラミック基
板の基板裏面の両端部に第1電極と対向するように形成
されたメタルグレーズ系の一対の第2電極を設け、更に
絶縁性セラミック基板の端面を覆い且つ第1電極と第2
電極とを接続するように導電ペーストにより形成された
一対の第3電極を設け、第1電極,第2電極及び第3電
極を覆うようにメッキ層を形成してもよい。そして第3
電極をその両端部がそれぞれ第1電極及び第2電極の表
面上に一部重畳するように形成する。
【0010】このように絶縁性基板の両端部の表裏面及
び端面に設けた第1,第2,第3電極をNiメッキで覆
うとハンダくわれを防ぐことができ、さらにハンダメッ
キ処理してNiメッキ層のハンダ濡れ性を改善すること
ができる。また基板の下面側では第3電極を第2電極に
一部重畳して設けてあるため、電極が段状に形成され、
本発明のチップ抵抗器をプリント回路基板に取り付けた
際、電極の下面側と回路基板との間に生じた隙間にハン
ダが回り込み、本発明のチップ抵抗器が小さくても充分
な固着力が得られる。
【0011】更に本発明では、第3電極をキシレンフェ
ノール樹脂又はエポキシフェノール樹脂にAgを混入し
たAg−レジン系の導電性ペーストにより形成する。こ
のような導電性ペーストで第3電極を形成すると、基板
の端面に設けたAg−レジン系の第3電極が適度の柔軟
性を有するようになり、回路基板の曲げに対しても十分
に耐えることができる。この第3電極の構造は、ガラス
コートの上にレジンコートを施さない場合にも効果を発
揮する。
【0012】
【発明の実施の形態】以下本発明の一実施例を図面に基
づいて説明する。
【0013】この実施例のチップ抵抗器1は、図1に示
すように、セラミックの基板2の表面に凸型の抵抗体3
が印刷され、この両端に電極4が設けられている。抵抗
体3は、酸化ルテニウム約10μの厚みに設け、レーザ
又はサンドブラストにより凸型の底辺から上方に向って
トリミング溝5を形成し、抵抗値のトリミングが成され
ている。
【0014】このチップ抵抗器1の電極4は、抵抗体3
が直接に接続している第1電極6と、この第1電極6と
基板2をはさんで対向して形成された第2電極7を有
し、この第1,第2電極6,7はAg−Pd、Ag−P
t等のメタルグレーズペーストを印刷形成したものであ
る。さらに、第1,第2電極6,7をはさんで基板2の
端面に、キシレンフェノール樹脂又はエポキシフェノー
ル樹脂にAgを混入したAg−レジン系の導電性ペース
トによる第3電極8が設けられ、この第3電極8は、第
1,第2電極6,7を一部被覆するように設けられ、両
者の導通を図っている。そして、この第1,第2,第3
電極全体を覆ってNiメッキ9及びハンダメッキ10が
施されている。
【0015】また、抵抗体3の表面には、ガラスコート
11及びレジンコート12を施して保護している。
【0016】この実施例のチップ抵抗器の製造方法は、
図3AないしFに示すように、先ず基板となるセラミッ
ク板13のスリット14をはさんで所定間隔で第1電極
6となるメタルグレーズペーストを複数列印刷して、9
00℃近い温度で焼成する。さらに同様にして第2電極
7も第1電極6と対向する位置に形成する。次に、図3
Bに示すように、第1電極6の間のセラミック板13上
にマトリクス状に抵抗体3を印刷形成し、平均850℃
の温度で焼成する。そして、図3Cに示すように、抵抗
体3の表面にガラスコート11を施し平均650℃の温
度で焼成する。この後、セラミック板13を各チップ抵
抗器毎に縦横に設けられたスリット14に沿って切断
(スクライブ)し、図3Dに示すように、基板2の端面
にAg−レジン系の導電性ペーストの第3電極8を20
μ程度の厚みに塗布し、200℃程度の温度で硬化させ
る。そして、図3E,Fに示すように、Niメッキ9,
ハンダメッキ10を各々順次施し、第1,第2,第3電
極6,7,8を被覆する。
【0017】この場合、スリット14は基板の両側より
設けられているため、セラミック基板端面に、樹脂を一
部重畳する状態で塗布すると、電気的にも機械的にも良
好な状態が得られる。
【0018】この方法によるとセラミック基板端面にお
いて、端子電極の剥がれやクラック等の欠陥が生じなく
なる。
【0019】最後に、各チップ抵抗器の抵抗体3をトリ
ミングして抵抗値を調整し、エポキシ樹脂等のレジンコ
ート12を施し200℃付近の温度で硬化させる。
【0020】また、トリミングは、図3Cの状態で行う
こともあり、この場合はその後レジンコート12を施し
て図3D以下の工程を行う。これによって、セラミック
板13をチップ毎に分離しない状態で抵抗値のトリミン
グを行うので効率良くトリミング作業を行うことがで
き、しかもレジンコート12によって、後のメッキ作業
時にも抵抗体に悪影響を与えることもない。
【0021】この実施例のチップ抵抗器によれば、ハン
ダくわれに対して電極4の耐性が向上し、しかも、回路
基板の曲げに対しても、メタルグレーズ系のみでできた
電極と比べ柔軟性が高いので電極が強い。また、ハンダ
付けの際の回路基板に対する固着力も、第1,第2電極
6,7が回路基板に強固にハンダ付けされるので、極め
て強く、第3電極をAg−レジン系にしたことによる固
着力の低下は生じない。
【0022】尚、この発明のチップの抵抗器の抵抗体
は、金属皮膜抵抗体、炭素皮膜抵抗体等その用途に合わ
せて適宜選定し得るものである。またメタルグレーズペ
ースト、Ag−レジン系導電性ペーストの成分は、適宜
他の添加物が入っていても良い。本願のものは抵抗体上
にガラスコートを施しトリミングしているが、適宜公知
の方法で変更しうるものであり、他の抵抗体を用いたチ
ップ部品にも同様に応用でき、この実施例のものに限定
されるものではない。
【0023】本実施例のチップ抵抗器は、基板の両面に
設けたメタルグレーズ系の第1,第2電極にまたがって
基板の端面にAg−レジン系の第3電極を設け、この第
1,第2,第3電極を覆うNiメッキ層及び該Niメッ
キ層を覆うハンダメッキ層を形成したので、ハンダくわ
れに強く、回路基板への付け直しが可能である。また基
板の下面側の第2電極に一部重畳して第3電極を設けた
ので、基板の下面側の電極で段差が形成され、回路基板
へハンダ付けした際、下面側電極と回路基板の間に生じ
る隙間にハンダが回り込んで強い固着力が得られる。し
かも基板の端面に設けたAg−レジン系の第3電極が適
度の柔軟性を有するので、回路基板の曲げに対しても十
分に耐え得るものである。また本実施例のように、スク
ライブ後の基板側端部面にレジン含有銀塗料を表裏面の
第1,第2電極上に一部重畳する状態で直接塗布し低温
で加熱処理して第3電極を形成すると、切断されたまま
の粗い基板断面に対し直接に接合し第3電極の接着力が
強い。またハンダ付け用電極にメッキ処理する際、第3
電極がメッキ液の浸透を効果的に防止し、電極に剥れや
クラック等の欠陥を生ずることのない高品質の製品を製
造し得る。またメッキ前にレジンコートをすればメッキ
液に弱い抵抗体をレジンコートにより保護するので、抵
抗体の特性も維持できる。
【0024】従って、今日の実装密度の高度化の要求に
よりチップ抵抗器も小型化しているが、電極が小さくて
も十分な固着力が得られ、電気製品の小型軽量化、信頼
性、耐久性及び生産性の向上に大きく寄与するものであ
る。
【0025】
【発明の効果】本発明によれば、抵抗値の変化が少な
く、しかも抵抗値のばらつきの少ないチップ抵抗器を得
ることができるほか、経年変化が少なく耐湿性,耐溶剤
性,耐メッキ液性に優れたチップ抵抗器を廉価に得られ
る。
【0026】特に、基板の端面に設けたAg−レジン系
の第3電極が適度の柔軟性を有するため、チップ抵抗器
が実装される回路基板の曲げに対しても十分に耐えるこ
とができて、信頼性が増す利点がある。
【図面の簡単な説明】
【図1】本発明のチップ抵抗器の一実施例の平面図であ
る。
【図2】図1のA−A断面図である。
【図3】A,B,C,D,E,Fはこの実施例のチップ
抵抗器の製造工程を示す横断面図である。
【符号の説明】
1 チップ抵抗器 2 基板 3 抵抗体 4 電極 5 トリミング溝 6 第1電極 7 第2電極 8 第3電極 9 Niメッキ 10 ハンダメッキ 11 ガラスコート 12 レジンコート 13 セラミック板 14 スリット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性セラミック基板の基板表面の両端
    部に一対の電極が形成され、前記一対の電極に接続され
    るように前記基板表面上に抵抗体が印刷形成され、前記
    抵抗体を覆うようにガラスコートが施されているチップ
    抵抗器であって、 前記ガラスコートの上に全体的にレジンコートが施され
    ており、 前記一対の電極はメタルグレーズ系の第1電極からな
    り、 前記絶縁性セラミック基板の基板裏面の両端部には前記
    第1電極と対向するように形成されたメタルグレーズ系
    の一対の第2電極が更に設けられ、 前記絶縁性セラミック基板の端面を覆い且つ前記第1電
    極と前記第2電極とを接続するように導電ペーストによ
    り形成された一対の第3電極が設けられ、 前記第1電極,前記第2電極及び前記第3電極を覆うよ
    うにメッキ層が形成されており、 前記第3電極はその両端部がそれぞれ前記第1電極及び
    第2電極の表面上に一部重畳するように形成されてお
    り、 前記第3電極はキシレンフェノール樹脂又はエポキシフ
    ェノール樹脂にAgを混入したAg−レジン系の導電性
    ペーストにより形成されていることを特徴とするチップ
    抵抗器。
  2. 【請求項2】絶縁性セラミック基板の基板表面の両端部
    に一対の電極が形成され、前記一対の電極に接続される
    ように前記基板表面上に抵抗体が印刷形成され、前記抵
    抗体を覆うようにガラスコートが施されているチップ抵
    抗器であって、 前記一対の電極はメタルグレーズ系の第1電極からな
    り、 前記絶縁性セラミック基板の基板裏面の両端部には前記
    第1電極と対向するように形成されたメタルグレーズ系
    の一対の第2電極が更に設けられ、 前記絶縁性セラミック基板の端面を覆い且つ前記第1電
    極と前記第2電極とを接続するように導電ペーストによ
    り形成された一対の第3電極が設けられ、 前記第1電極,前記第2電極及び前記第3電極を覆うよ
    うにメッキ層が形成されており、 前記第3電極はその両端部がそれぞれ前記第1電極及び
    第2電極の表面上に一部重畳するように形成されてお
    り、 前記第3電極はキシレンフェノール樹脂又はエポキシフ
    ェノール樹脂にAgを混入したAg−レジン系の導電性
    ペーストにより形成されていることを特徴とするチップ
    抵抗器。
JP08124971A 1996-05-20 1996-05-20 チップ抵抗器 Expired - Lifetime JP3110677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08124971A JP3110677B2 (ja) 1996-05-20 1996-05-20 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08124971A JP3110677B2 (ja) 1996-05-20 1996-05-20 チップ抵抗器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP37266698A Division JP3159963B2 (ja) 1987-10-22 1998-12-28 チップ抵抗器

Publications (2)

Publication Number Publication Date
JPH09120904A true JPH09120904A (ja) 1997-05-06
JP3110677B2 JP3110677B2 (ja) 2000-11-20

Family

ID=14898758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08124971A Expired - Lifetime JP3110677B2 (ja) 1996-05-20 1996-05-20 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3110677B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419241B1 (ko) * 2000-11-02 2004-02-19 주식회사 이노칩테크놀로지 고주파 칩 저항 소자 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590659U (ja) * 1992-05-11 1993-12-10 花王株式会社 ディスクカートリッジ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119501U (ja) * 1981-01-16 1982-07-24
JPS59185801U (ja) * 1983-05-26 1984-12-10 アルプス電気株式会社 チツプ抵抗
JPS61245501A (ja) * 1985-04-23 1986-10-31 ティーディーケイ株式会社 高電圧用抵抗器
JPS61268001A (ja) * 1984-12-28 1986-11-27 コーア株式会社 チツプ状電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119501U (ja) * 1981-01-16 1982-07-24
JPS59185801U (ja) * 1983-05-26 1984-12-10 アルプス電気株式会社 チツプ抵抗
JPS61268001A (ja) * 1984-12-28 1986-11-27 コーア株式会社 チツプ状電子部品
JPS61245501A (ja) * 1985-04-23 1986-10-31 ティーディーケイ株式会社 高電圧用抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419241B1 (ko) * 2000-11-02 2004-02-19 주식회사 이노칩테크놀로지 고주파 칩 저항 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JP3110677B2 (ja) 2000-11-20

Similar Documents

Publication Publication Date Title
JP3118509B2 (ja) チップ抵抗器
CN108140460B (zh) 芯片电阻器
JPH0553281B2 (ja)
JP2806802B2 (ja) チップ抵抗器
JP3012875B2 (ja) チップ抵抗器の製造方法
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP3110677B2 (ja) チップ抵抗器
JP3447728B2 (ja) チップ抵抗器
JP3825576B2 (ja) チップ抵抗器の製造方法
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JP3167968B2 (ja) チップ抵抗器の製造方法
JP3297642B2 (ja) チップ抵抗器
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JP3159963B2 (ja) チップ抵抗器
JP3370685B2 (ja) 角形チップ抵抗器の製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JP3435419B2 (ja) チップ抵抗器
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP3323156B2 (ja) チップ抵抗器
JP3353037B2 (ja) チップ抵抗器
JP3323140B2 (ja) チップ抵抗器
JPH09120905A (ja) チップ電子部品及びその製造方法
JPH07283004A (ja) チップ抵抗器及びその製造方法
JP3159440B2 (ja) 角形チップ抵抗器
JP2775718B2 (ja) チップ抵抗器とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8