JP2018037447A - セラミックス配線基板の製造方法 - Google Patents

セラミックス配線基板の製造方法 Download PDF

Info

Publication number
JP2018037447A
JP2018037447A JP2016166932A JP2016166932A JP2018037447A JP 2018037447 A JP2018037447 A JP 2018037447A JP 2016166932 A JP2016166932 A JP 2016166932A JP 2016166932 A JP2016166932 A JP 2016166932A JP 2018037447 A JP2018037447 A JP 2018037447A
Authority
JP
Japan
Prior art keywords
layer
plating
forming step
ceramic
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016166932A
Other languages
English (en)
Other versions
JP6738690B2 (ja
Inventor
功司 泉原
Koji Izumihara
功司 泉原
達哉 加藤
Tatsuya Kato
達哉 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2016166932A priority Critical patent/JP6738690B2/ja
Publication of JP2018037447A publication Critical patent/JP2018037447A/ja
Application granted granted Critical
Publication of JP6738690B2 publication Critical patent/JP6738690B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】導体層であるAuメタライズ上にNi又はNi系合金により好適に被膜を形成できるセラミックス配線基板の製造方法を提供すること。【解決手段】セラミックス基板3上に配線5を形成したセラミックス配線基板1の製造方法において、配線5を形成する工程として、導体層形成工程と第1表面層形成工程と第2表面層形成工程とを有する。導体層形成工程では、Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層11を、セラミックス基板3上に形成する。第1表面層形成工程では、導体層11の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層13を形成する。第2表面層形成工程では、第1表面層13の表面を覆うように、Au又はAu合金からなる第2表面層15を形成する。【選択図】図1

Description

本発明は、例えば高周波帯域の信号伝達を効率良く行うことができるセラミックス配線基板の製造方法に関する。
従来、高周波帯域の信号伝達を効率よく行うことができるセラミックス配線基板の導体には、低抵抗である、Au、Ag、Cuが、目的に応じて用いられる。
ここで、Agは、湿度の高い状態で電界が加わった場合には、マイグレーションが発生して電気的不具合(ショート等)が発生するおそれがあり、高信頼性を考えた場合、Agの使用には、検討の余地がある。
また、Cuについては、応用性の観点から、例えば焼成雰囲気において、大気雰囲気中で焼成することができる抵抗体を設ける場合、酸化による特性損失が生じるため、その使用には検討の余地がある。
従って、高信頼性及び応用性(例えば大気雰囲気焼成)の要求に対しては、Au導体の使用が適切であると考えられる。なお、このAu導体は、例えばAuからなる又はAuを主成分とするAuメタライズによって形成される。
また、セラミックス配線基板の組み付け工程の一例として、半田実装方法があるが、Auメタライズを使用したセラミックス配線基板に従来の半田実装方法を用いると、半田によりAuメタライズが合金化されて吸収される現象(いわゆるAuメタライズの半田食われ)が発生し、Au導体のパターンが消失することがある。
この対策として、図6に示すように、セラミックス基板(P1)上のAuメタライズ(P2)の表面に、Ni又はNi系合金からなる第1被膜(P3)を設けるとともに、第1被膜(P3)の表面に、Au又はAu系合金からなる第2被膜(P4)を設ける技術が知られている。
なお、前記Auメタライズ中には、用途により、Bi等の成分が含まれる事例がある。
また、下記特許文献1には、上述した技術に関連した内容として、Auメタライズ上に、無電解メッキによって、Ni系合金被膜を形成する技術が開示されている。
特開平8−306816号公報
しかしながら、上述した従来技術により、Auメタライズ上に、無電解メッキによって、Ni系合金の被膜を形成する場合には、Bi等の成分がNiメッキの際の触媒毒として機能するので、Auメタライズ上にNi系合金の被膜を形成することは容易ではない。
また、これとは別のセラミックス配線基板の製造方法として、スパッタリング法によって形成した金属層の表面にメッキを施す方法がある。しかし、スパッタリングにより形成される金属層として一般的に使用されるTiは磁性体であり、高周波帯域での渦電流損失が大きいといった問題が考えられるため、必ずしも好ましくはない。
本発明は、かかる背景に鑑みてなされたものであり、Auメタライズである導体層の表面に、Ni又はNi系合金により好適に被膜を形成できるセラミックス配線基板の製造方法を提供するものである。
(1)本発明の第1局面は、セラミックス基板上に配線を形成したセラミックス配線基板の製造方法において、前記配線を形成する工程として、Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層を、前記セラミックス基板上に形成する導体層形成工程と、前記導体層の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層を形成する第1表面層形成工程と、前記第1表面層の表面を覆うように、Au又はAu合金からなる第2表面層を形成する第2表面層形成工程と、を有する。
本第1局面では、導体層形成工程にて、Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層(即ち、Auメタライズ)を、セラミックス基板上に形成する。
また、第1表面層形成工程にて、導体層の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層(例えば被膜)を形成する。
さらに、第2表面層形成工程にて、第1表面層の表面を覆うように、Au又はAu合金からなる第2表面層を形成する。
つまり、従来のように、無電解メッキによって第1表面層を形成する場合には、導体層に含まれるBi、Pb、Cu、Sn、Zn、Wやその化合物が無電解Niメッキの触媒毒等となるので、第1表面層を形成することが容易ではない。それに対して、本第1局面では、電解メッキによって第1表面層を形成するので、導体層にBi、Pb、Cu、Sn、Zn、Wやその化合物が含まれている場合でも、好適に第1表面層を形成することができる。
また、導体層中に、Bi、Pb、Cu、Sn、Zn、Wやその化合物を添加しても、第1表面層の形成に悪影響を及ぼしにくいので、それらの物質を添加することによる各種の効果を発揮することができる。例えばBiを添加することにより、導体層とセラミックス基板との接合性を向上させることができる。
さらに、本第1局面では、スパッタリング法によってTiからなる金属層を形成するのではなく、Auを主成分とする導体層に電解メッキによって第1表面層を形成するので、Tiを用いた場合の問題(即ち、高周波帯域での渦電流損失が大きいといった問題)が生じにくいという利点がある。
なお、Auを主成分とする場合には、Au単体の場合も含まれる。
(2)本発明の第2局面は、前記第2表面層形成工程では、電解メッキ、無電解メッキ、スパッタリング、蒸着、溶射のいずれか1種の方法により、前記第2表面層を形成する。
本第2局面は、第2表面層の好適な形成方法を例示している。
(3)本発明の第3局面は、前記導体層形成工程と前記第1表面層形成工程との間に、前記導体層を形成した前記セラミックス基板の第1主面側の表面と該第1主面と反対側の第2主面側の表面とを覆うように、導電性を有する下地金属層を形成する下地金属層形成工程と、前記第1主面及び前記第2主面の前記下地金属層の表面を覆うように、メッキレジストを形成するレジスト形成工程と、前記第1主面側の前記メッキレジストを除去するレジスト除去工程と、前記第1主面側の前記下地金属層をエッチングにより除去するエッチング工程と、を有する。
本第3局面は、導体層形成工程と第1表面層形成工程との間に実施される好適な処理を例示している。
これにより、導体層を形成した後に、好適に第1表面層を形成できる。
なお、本発明においては、以下のような構成を採用できる。
セラミックス基板は、セラミックスを主成分とする基板であり、導体層は、Auを主成分とする導電層である。なお、ここで主成分とは、その成分が質量%で最も多く含有されることを示している。
配線、導体層、第1表面層、第2表面層は、導電性を有している。
導体層の表面を第1表面層で覆う場合には、その表面が露出しないように、表面全体が第1表面層により覆われる。また、第1表面層の表面を第2表面層で覆う場合には、その表面が露出しないように、表面全体が第2表面層により覆われる。
セラミックス基板を構成する材料としては、例えば、アルミナ等の各種のセラミックスや、各種のガラスセラミックスを採用できる。
Bi、Pb、Cu、Sn、Zn、Wの化合物としては、例えば、各種の酸化物(例えば、酸化ビスマス、酸化亜鉛等)を採用できる。
第1表面層のNi合金としては、例えば、Ni−Co、Fe−Ni、Fe−Cr−Ni、等を採用できる。前記第2表面層のAu合金としては、例えば、Au−Cu、Au−Ag、Au−Co、Au−Ni、Au−Cu−Ag、Au−Cu−Cd、Au−Cu−Cd−Ag等を採用できる。
メッキレジストは、メッキによって被膜が形成されることを防ぐマスキングの構成(いわゆるレジストマスク)である。このメッキレジストとしては、例えば、感光性樹脂等を採用できる。
下地金属層としては、例えば、Ti、Cu、Mo、W、Mo−Mn等を採用できる。
実施形態のセラミックス配線基板を厚み方向に破断した断面を模式的に示す断面図である。 実施形態のセラミックス配線基板の製造方法の一部を、セラミックス配線基板を厚み方向に破断して模式的に示す説明図である。 実施形態のセラミックス配線基板の製造方法の一部を、セラミックス配線基板を厚み方向に破断して模式的に示す説明図である。 実施形態のセラミックス配線基板の製造方法においてレジストマスクの形成方法を模式的に示す説明図である。 実施形態のセラミックス配線基板の製造方法において電解メッキを示す説明図である。 従来技術の説明図である。
[1.実施形態]
[1−1.構成]
まず、本実施形態におけるセラミックス配線基板の構成について説明する。
図1に示すように、セラミックス配線基板1は、ガラスセラミックスからなる基板本体であるセラミックス基板3と例えば電極パッド等の配線5とを備えている。なお、ガラスセラミックスの組成は、例えばガラス成分とセラミック成分との質量比が1:1である。また、セラミックス基板3としては、例えばアルミナが96質量%のアルミナ焼結体を採用してもよい。
セラミックス基板3は、板状に形成されており、表面である第1主面7と裏面である第2主面9とを有している。ここで、セラミックス基板3の第1主面7とは、セラミックス基板3の厚み方向の一方側の面(図1では上方の面)のことであり、第2主面9とは、セラミックス基板3の厚み方向の他方側の面のことである。
セラミックス基板3の厚みは、例えば1mmである。セラミックス基板3の第1主面7には、配線5が設けられている。
なお、セラミックス基板3の内部には、図示しないが、導電性を有するビアや内部配線層が設けられており、配線5は、ビアや内部配線層と電気的に接続されている。なお、後述する電解メッキを行うために、Auメタライズ層11は、図示しないが、ビアや内部配線層を介して、第2主面9上の導電性を有する導体層と電気的に接続されている。
配線5は、導体層であるAuメタライズ層11、第1表面層であるNi−Coメッキ層13、第2表面層であるAuメッキ層15を有する。以下、各層11〜15について説明する。
Auメタライズ層11は、セラミックス基板3の第1主面7に設けられている。このAuメタライズ層11は、金(Au)を主成分とするメタライズ層であり、Au以外に例えばビスマス(Bi)を含んでいる。詳しくは、Auメタライズ層11は、質量比でAu:Bi=85:1の合金層である。なお、Biはセラミックス基板3との接合性を向上させるために、添加されている。
Auメタライズ層11は、セラミックス基板3と共に同時焼成により形成されている。Auメタライズ層11の厚みは、例えば5〜20μmである。
なお、ここでは、Auメタライズ層11にBiを含む例を挙げるが、Biではなく、例えばBiの化合物、或いは、鉛(Pb)、銅(Cu)、スズ(Sn)、亜鉛(Zn)、タングステン(W)のうちの少なくとも1種、又はその化合物を含んでいてもよい。
Auメタライズ層11の表面には、後述する電解メッキによって、Ni−Coメッキ層13が設けられている。Ni−Coメッキ層13は、Auメタライズ層11の全表面を覆うように設けられており、その厚みは、例えば0.5〜6μmである。なお、NiとCoの質量比として、Co含有量が例えば40質量%未満(但しCoを含む)を採用できる。
また、Ni−Coメッキ層13に代えて、Ni又は他のNi合金からなるメッキ層を採用できる。なお、Ni合金としては、Fe−Ni、Fe−Cr−Ni等の合金を採用できる。
Ni−Coメッキ層13の表面には、後述する電解メッキによって、Auメッキ層15が設けられている。Auメッキ層15は、Ni−Coメッキ層13の全表面を覆うように設けられており、その厚みは、例えば0.05〜5.0μmである。
また、Auメッキ層15に代えて、Au合金からなるメッキ層を採用できる。なお、Au合金としては、Au−Cu、Au−Ag、Au−Co、Au−Ni、Au−Cu−Ag、Au−Cu−Cd、Au−Cu−Cd−Ag等の合金を採用できる。また、Auメッキ層15を形成する方法としては、電解メッキ以外に、例えば無電解メッキ等のような周知の方法を採用できる。
なお、上述したセラミックス配線基板1には、半田実装方法やワイヤボンディング法等により、半導体チップ等の電子部品や、金具や、別の基板等(図示略)が実装される。
[1−2.製造方法]
次に、セラミックス配線基板1の製造方法について説明する。
<導体層形成工程>
まず、図2(a)に示すように、セラミックス基板3及びAuメタライズ層11を同時焼成により形成する。
具体的には、ガラスとアルミナの混合物を材料とするセラミックグリーンシートを、周知の方法(例えばドクターブレード法)によって作製する。
なお、セラミックグリーンシートの表面には、Auを材料とする金属ペーストを、スクリーン印刷等の方法で塗布する。また、このセラミックグリーンシートには、前記Auを材料とする金属のビア導体(図示せず)も形成する。
そして、これら複数のセラミックグリーンシートを積層した積層体を作製する。
そして、前記積層体(即ち複数のセラミックグリーンシート)と金属ペーストとビア導体とを、焼成温度900〜1400℃で同時焼成する。
これにより、セラミックス基板3及びAuメタライズ層11を形成する。つまり、セラミックス基板3の第1主面7上に、導体層であるAuメタライズ層11を形成する。
なお、Auメタライズ層11と第2主面9上の導体層とは、ビア(即ち、各セラミックグリーンシートに形成されたビア導体が焼成されたビア)等を介して電気的に接続されている。
<下地金属層形成工程>
次に、図2(b)に示すように、Auメタライズ層11を形成したセラミックス基板3の第1主面7側の表面全体と第2主面9側の表面全体とを覆うように、それぞれ導電性を有する下地金属層21、23を形成する。
具体的には、まず、スパッタリングによって、第1主面7側と第2主面9側との両側に、それぞれTiからなるTi層21a、23aを全面にわたり形成する。Ti層21a、23aの厚みは、それぞれ例えば0.2μmである。
次に、各Ti層21a、23aの表面に、スパッタリングによって、それぞれCuからなるCu層21b、23bを全面にわたり形成する。Cu層21b、23bの厚みは、それぞれ例えば0.5μmである。
なお、この下地金属層21、23は、Auメタライズ層11と電源との間で導通を確保し、電解メッキを行うために形成されるものである。
<レジスト形成工程>
次に、図4に示すように、下地金属層21、23等が形成されたセラミックス基板3の第1主面7側と第2主面9側とに対して、それぞれ感光性レジスト液33を全面にわたり塗布する。
具体的には、液供給装置31から感光性レジスト液33をロールコーター39に垂らし、ロールコーター39を矢印A方向に回転させて、ロールコーター39の表面に感光性レジスト液33を付着させる。
また、金属からなる板37の所定位置に前記セラミックス基板3を配置し、その板37をベルトコンベアー35に乗せ、ロールコーター39を板37に接触する状態として、ベルトコンベアー35を駆動して板37を進行方向に移動させる。
この過程を経て、ロールコーター39によって、セラミックス基板3上に感光性レジスト液33を塗布する。なお、この塗布の工程は、第1主面7側と第2主面9側とに対して同様に実施する。
その後、図2(c)に示すように、感光性レジスト液33を乾燥させて、下地金属層21、23(詳しくはCu層21b、23b)を覆うように、それぞれメッキレジスト(レジストマスク)25、27を形成する。
<レジスト除去工程>
次に、図2(d)に示すように、セラミックス基板3の第1主面7側の露光を行う。なお、露光はレジストマスク25を除去したい箇所に行うが、ここでは、第1主面7側に全面に対して露光を行う。
そして、第1主面7側のレジストマスク25を現像液に浸して、第1主面7上のレジストマスク25を除去する。
<エッチング工程>
次に、図3(a)に示すように、第1主面7側の下地金属層21をエッチングにより除去する。
つまり、周知のエッチング液(例えば無機酸や有機酸)を用いてエッチング処理を行って、下地金属層21を除去する。
<第1表面層形成工程>
次に、図3(b)に示すように、Auメタライズ層11の表面を覆うように、電解メッキによって、Ni−Coメッキ層13を形成する。
電解メッキは、図5に示す装置を用いて行う。
詳しくは、直流電源41の陽極43にNi電極45を接続するとともに、陰極47に被メッキ物(ここでは、前記エッチング工程までによって得られたセラミックス基板3)HMを接続する。なお、被メッキ物HMについては、陰極47とAuメタライズ層11とが電気的に接続されるように、電気的な導通部分(例えばビア、内部配線層、下地金属層23)が構成されている。
そして、Ni電極45と被メッキ物HMを、メッキ液49中に入れ、直流電源41により電圧を印加することによって、周知の電解メッキを行う。なお、メッキ液49としては、NiイオンとCoイオンを含むメッキ液、例えば、NiとCoとの質量比として、Co含有量が例えば40質量%未満(但しCoを含む)のメッキ液を用いる。
なお、メッキ条件としては、例えば、印加電圧0.20〜1.00A/dm、メッキ時間60min、メッキ液の温度40〜50℃等を採用できる。
<第2表面層形成工程>
次に、図3(c)に示すように、Ni−Coメッキ層13の表面を覆うように、電解メッキによって、Auメッキ層15を形成する。
電解メッキは、前記図5と同様な装置を用いて行うので、図5を用いて説明する。
詳しくは、直流電源41の陽極43にPt電極46を接続するとともに、陰極47に被メッキ物(ここでは、前記第1表面層形成工程までによって得られたセラミックス基板3)HMを接続する。
そして、Pt電極45と被メッキ物HMを、メッキ液49中に入れ、直流電源41により電圧を印加することによって、周知の電解メッキを行う。なお、メッキ液49としては、Auイオンを含むメッキ液を用いる。
なお、メッキ条件としては、例えば、印加電圧0.10〜0.50A/dm、メッキ時間90sec、メッキ液の温度60〜70℃等を採用できる。
これによって、セラミックス基板3の第1主面7上に、配線5が形成される。
<後工程>
次に、図3(d)に示すように、配線5が形成されたセラミックス基板3を、アセトンに浸して、第2主面9側のレジストマスク27を除去する。
その後、図3(e)に示すように、例えば無機酸や有機酸のようなエッチング液を用いて、下地金属層23を除去し、セラミックス配線基板1を完成する。
[1−3.効果]
次に、本実施形態のセラミックス配線基板1の製造方法による効果を説明する。
本実施形態のセラミックス配線基板1の製造方法によれば、導体層形成工程にて、Biを含み、Auを主成分とする導体層であるAuメタライズ層11を、セラミックス基板3上に形成する。
また、第1表面層形成工程にて、電解メッキによって、Auメタライズ層11の表面全体を覆うように、第1表面層であるNi−Coメッキ層13を形成する。
さらに、第2表面層形成工程にて、電解メッキによって、Ni−Coメッキ層13の表面全体を覆うように、第2表面層であるAuメッキ層15を形成する。
つまり、本実施形態では、電解メッキによって、Auメタライズ層11上にNi−Coメッキ層13を形成するので、Auメタライズ層11中に触媒毒(即ち無電解Niメッキの際の触媒毒)であるBiが含まれていても、好適にNi−Coメッキ層13を形成することができる。
また、本実施形態では、Auメタライズ層11の材料中に、Biやその化合物(例えば触媒毒となる成分等)を添加しても、Ni−Coメッキ層13の形成に悪影響を及ぼしにくいので、それらの物質を添加することによる効果を発揮することができる。例えば、Biやその化合物を添加することにより、Auメタライズ層11とセラミックス基板3との接合性を向上させることができる。
さらに、本実施形態では、Auメタライズ層11上に電解メッキによってNi−Coメッキ層13を形成するので、従来のスパッタリングの際にTiを用いた場合の問題(即ち、高周波帯域での渦電流損失が大きいといった問題)が生じにくいという利点がある。
[2.他の実施形態]
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
(1)例えば、第1表面層形成工程では、電解メッキによって、Ni−Coメッキ層のような合金からなる第1表面層を形成したが、それ以外に、Ni単体を電解メッキすることによって、第1表面層を形成してもよい。
(2)また、第1表面層をNi合金によって形成する場合には、Ni合金として、例えばNi−Co、Fe−Ni、Fe−Cr−Ni等を採用できる。
(3)第2表面層形成工程では、電解メッキ以外に、例えば、無電解メッキ、スパッタリング、蒸着、溶射のいずれか1種の方法により、Auメッキ層等の第2表面層を形成してもよい。
(4)また、第2表面層を形成する場合には、Au単体ではなく、Au合金により第2表面層を形成してもよい。
この第2表面層のAu合金としては、例えば、Au−Cu、Au−Ag、Au−Co、Au−Ni、Au−Cu−Ag、Au−Cu−Cd、Au−Cu−Cd−Ag等を採用できる。また、各Au合金の組成(質量比)としては、それぞれ、Au以外の成分含有量が10質量%以下の範囲を採用できる。
(5)前記実施形態の後工程において、第1主面側の配線を保護するために、第1主面側にレジストマスクを形成し、その後、第2主面側の下地金属層を除去してもよい。その場合には、第2主面側の下地金属層を除去した後に、第1主面側のレジストマスクを備えたセラミックス基板をアセトンに浸けて、そのレジストマスクを除去する。
(6)なお、上述した各実施形態の構成要素を適宜組み合わせることも可能である。
1…セラミックス配線基板
3…セラミックス基板
5…配線
7…第1主面
9…第2主面
11…Auメタライズ層(導体層)
13…Ni−Coメッキ層(第1表面層)
15…Auメッキ層(第2表面層)
21、23…下地金属層
25、27…メッキレジスト(レジストマスク)

Claims (3)

  1. セラミックス基板上に配線を形成したセラミックス配線基板の製造方法において、
    前記配線を形成する工程として、
    Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層を、前記セラミックス基板上に形成する導体層形成工程と、
    前記導体層の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層を形成する第1表面層形成工程と、
    前記第1表面層の表面を覆うように、Au又はAu合金からなる第2表面層を形成する第2表面層形成工程と、
    を有することを特徴とするセラミックス配線基板の製造方法。
  2. 前記第2表面層形成工程では、電解メッキ、無電解メッキ、スパッタリング、蒸着、溶射のいずれか1種の方法により、前記第2表面層を形成することを特徴とする請求項1に記載のセラミックス配線基板の製造方法。
  3. 前記導体層形成工程と前記第1表面層形成工程との間に、
    前記導体層を形成した前記セラミックス基板の第1主面側の表面と該第1主面と反対側の第2主面側の表面とを覆うように、導電性を有する下地金属層を形成する下地金属層形成工程と、
    前記第1主面及び前記第2主面の前記下地金属層の表面を覆うように、メッキレジストを形成するレジスト形成工程と、
    前記第1主面側の前記メッキレジストを除去するレジスト除去工程と、
    前記第1主面側の前記下地金属層をエッチングにより除去するエッチング工程と、
    を有することを特徴とする請求項1又は2に記載のセラミックス配線基板の製造方法。

JP2016166932A 2016-08-29 2016-08-29 セラミックス配線基板の製造方法 Expired - Fee Related JP6738690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016166932A JP6738690B2 (ja) 2016-08-29 2016-08-29 セラミックス配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016166932A JP6738690B2 (ja) 2016-08-29 2016-08-29 セラミックス配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018037447A true JP2018037447A (ja) 2018-03-08
JP6738690B2 JP6738690B2 (ja) 2020-08-12

Family

ID=61567628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016166932A Expired - Fee Related JP6738690B2 (ja) 2016-08-29 2016-08-29 セラミックス配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6738690B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694072U (ja) * 1979-12-19 1981-07-25
JPH01238132A (ja) * 1988-03-18 1989-09-22 Oki Electric Ind Co Ltd 半田接続用電極及び半田接続用電極の製造方法
JPH02126700A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd ガラスセラミックス多層回路基板焼結体
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板
JP2002069699A (ja) * 2000-09-04 2002-03-08 Hitachi Ltd 電子部品の電気めっき方法
JP2006120667A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd プリント基板の製造方法およびプリント基板
JP2007096007A (ja) * 2005-09-29 2007-04-12 Cmk Corp プリント配線板及びその製造方法
JP2012049462A (ja) * 2010-08-30 2012-03-08 Fujikura Ltd 差動信号伝送回路及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694072U (ja) * 1979-12-19 1981-07-25
JPH01238132A (ja) * 1988-03-18 1989-09-22 Oki Electric Ind Co Ltd 半田接続用電極及び半田接続用電極の製造方法
JPH02126700A (ja) * 1988-11-07 1990-05-15 Hitachi Ltd ガラスセラミックス多層回路基板焼結体
JPH09293956A (ja) * 1996-04-26 1997-11-11 Kyocera Corp 配線基板
JP2002069699A (ja) * 2000-09-04 2002-03-08 Hitachi Ltd 電子部品の電気めっき方法
JP2006120667A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd プリント基板の製造方法およびプリント基板
JP2007096007A (ja) * 2005-09-29 2007-04-12 Cmk Corp プリント配線板及びその製造方法
JP2012049462A (ja) * 2010-08-30 2012-03-08 Fujikura Ltd 差動信号伝送回路及びその製造方法

Also Published As

Publication number Publication date
JP6738690B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
CN104575937B (zh) 片式电子组件及其制造方法
US9773611B2 (en) Chip electronic component and manufacturing method thereof
JP6297082B2 (ja) セラミック基板およびその製造方法
GB1265375A (ja)
JP2002083515A (ja) 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
JP6738690B2 (ja) セラミックス配線基板の製造方法
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JPS5846161B2 (ja) 耐熱性絶縁体基板の導電端子
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JPH05183017A (ja) Tab用テープキャリア
KR20110055272A (ko) 솔더층이 증착된 인쇄회로기판 및 그 제조방법
JPH10149945A (ja) 積層セラミックチップ部品及びその製造方法
JPH10340625A (ja) 導電性ペーストおよびその製造方法およびそれを用いたプリント配線基板
JP2002252124A (ja) チップ型電子部品及びその製造方法
JP2004165294A (ja) 電子部品およびその製造方法
JP2774183B2 (ja) 電磁シールドプリント基板の製造方法
JPH08306584A (ja) 外部接続電極付電子部品及び回路モジュール
JPH04206910A (ja) 積層コイルの製造方法
JP2864730B2 (ja) 電圧依存性非直線抵抗体上への電極形成方法
RU159892U1 (ru) Многослойная печатная плата
JP2003037010A (ja) チップ積層型電子部品およびその製造方法
JPS61121389A (ja) セラミツク配線板
JP2023031643A (ja) 配線基板およびその製造方法
JP3512554B2 (ja) 配線基板
TWI235631B (en) Surface insulation method for multi-layered chip-type ceramic over-voltage suppressor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6738690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees