JPH01238132A - 半田接続用電極及び半田接続用電極の製造方法 - Google Patents
半田接続用電極及び半田接続用電極の製造方法Info
- Publication number
- JPH01238132A JPH01238132A JP63065304A JP6530488A JPH01238132A JP H01238132 A JPH01238132 A JP H01238132A JP 63065304 A JP63065304 A JP 63065304A JP 6530488 A JP6530488 A JP 6530488A JP H01238132 A JPH01238132 A JP H01238132A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- electrode
- layer
- heat
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004020 conductor Substances 0.000 claims abstract description 68
- 238000005476 soldering Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 14
- 238000007772 electroless plating Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 7
- 229910018104 Ni-P Inorganic materials 0.000 claims description 5
- 229910018536 Ni—P Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000004952 Polyamide Substances 0.000 claims description 4
- 229920002647 polyamide Polymers 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 19
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 abstract description 7
- 229910001120 nichrome Inorganic materials 0.000 abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000007888 film coating Substances 0.000 abstract 1
- 238000009501 film coating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 93
- 239000010408 film Substances 0.000 description 58
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 238000000206 photolithography Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005496 eutectics Effects 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は基板等の下地上に設けられ、外部回路、能動
素子或いは受動素子といった外部素子が半田付けされる
電極及びその製造方法に関する。
素子或いは受動素子といった外部素子が半田付けされる
電極及びその製造方法に関する。
(従来の技術)
従来、配線導体のパターンが形成された基板(以下、回
路基板と称する。)に外部回路、能動素子或いは受動素
子といった外部素子を実装する技術が実用化されできて
いる。この外部素子の搭載は、通常はこれを回路基板の
配線導体からなる電極に半田付けして行っている。
路基板と称する。)に外部回路、能動素子或いは受動素
子といった外部素子を実装する技術が実用化されできて
いる。この外部素子の搭載は、通常はこれを回路基板の
配線導体からなる電極に半田付けして行っている。
一方、この種の回路基板、特に混成集積回路においでは
、その配線導体としで、耐食性が署しく良くしかも信頼
性が高いという観点から、Au導体が多く用いられでい
る。このようなAu導体からなる電極に対し外部素子を
半田付けしようとする場合、Auとのヌレ性が良いこと
及びS n / Pn系はんだの中では最も低い溶融温
度を保つことかでき熱的影Wを最小限にすることが可能
、また共晶のため固定から液体へ速やかに転移し短時間
の接合が可能などがらSn/Pb63/37共品はんだ
か用いられている。しかし、この共晶はんたは一瞬にし
てこのAuをはんだ中に拡散させるためAu導体が消失
してしまう。
、その配線導体としで、耐食性が署しく良くしかも信頼
性が高いという観点から、Au導体が多く用いられでい
る。このようなAu導体からなる電極に対し外部素子を
半田付けしようとする場合、Auとのヌレ性が良いこと
及びS n / Pn系はんだの中では最も低い溶融温
度を保つことかでき熱的影Wを最小限にすることが可能
、また共晶のため固定から液体へ速やかに転移し短時間
の接合が可能などがらSn/Pb63/37共品はんだ
か用いられている。しかし、この共晶はんたは一瞬にし
てこのAuをはんだ中に拡散させるためAu導体が消失
してしまう。
これがため、この共晶はんだを用いて半田付けを行うけ
れども、Au導体に直接半田付けするのではなく、この
共晶はんだとの拡散係数が小ざくしかもはんだヌし性の
良好なCu膜でAu導体を被覆してこのCu膜に直接半
田付けする方法が提案されでいる(例えば文献: 「高
密度実装に於る基板技術」、株式会社総合技術センター
、第152頁〜第153頁を参照)。
れども、Au導体に直接半田付けするのではなく、この
共晶はんだとの拡散係数が小ざくしかもはんだヌし性の
良好なCu膜でAu導体を被覆してこのCu膜に直接半
田付けする方法が提案されでいる(例えば文献: 「高
密度実装に於る基板技術」、株式会社総合技術センター
、第152頁〜第153頁を参照)。
第3図は、この従来のCuはんだバリヤー式の電極構造
を主として説明するための概略的断面図であり、10は
下地としてのアルミナ基板、12はこの下地上にバター
ニングして設けられているAu配線導体層の端子部で電
極の一部分を形成しでいる。14はこのAu導体層の端
子部12の上側に接着層として蒸着により設けられてい
るCr接着層、16はこの接着層14上に蒸着により設
けられた、電解めっきの下地層としてのCu下地層、1
8はCu下地層16上に電解めっきで析出されフォトリ
ソグラフィー技術でバターニングされたCu膜解めっき
層である。そして、これら+2.14.16.18が電
極20ヲ形成し、この電極20に対し外部素子(点線2
2で示す、)に半田付け(点線22で示す。)により接
続する構造となっている。26はこの電極20以外の部
分、従って、Au導体層の端子部12以外のAU導体層
部分を保護しでいるオーバーガラスであり、このオーバ
ーガラス26によって半田の流出と拡散の防止を図って
いる。
を主として説明するための概略的断面図であり、10は
下地としてのアルミナ基板、12はこの下地上にバター
ニングして設けられているAu配線導体層の端子部で電
極の一部分を形成しでいる。14はこのAu導体層の端
子部12の上側に接着層として蒸着により設けられてい
るCr接着層、16はこの接着層14上に蒸着により設
けられた、電解めっきの下地層としてのCu下地層、1
8はCu下地層16上に電解めっきで析出されフォトリ
ソグラフィー技術でバターニングされたCu膜解めっき
層である。そして、これら+2.14.16.18が電
極20ヲ形成し、この電極20に対し外部素子(点線2
2で示す、)に半田付け(点線22で示す。)により接
続する構造となっている。26はこの電極20以外の部
分、従って、Au導体層の端子部12以外のAU導体層
部分を保護しでいるオーバーガラスであり、このオーバ
ーガラス26によって半田の流出と拡散の防止を図って
いる。
(発明が解決しようとする課題)
しかしながら、このような従来のAu導体層を含む電極
構造であると、以下のような問題点があった。
構造であると、以下のような問題点があった。
■Au導体層の端子部上にM接Cuをめっき析出させる
ことが出来ないので、Cuのめっき析出を容易にするた
めのCr接着層及びCu下地層といった補助層の蒸着プ
ロセスが必要となり、従って、製品自体が高価となるこ
と。
ことが出来ないので、Cuのめっき析出を容易にするた
めのCr接着層及びCu下地層といった補助層の蒸着プ
ロセスが必要となり、従って、製品自体が高価となるこ
と。
■ざらに、これら補助層を必要としているため、Cu電
解めっき層の形成後、このめっき層を電極部分に画成す
るためにフォトリソグラフィー技術によるバターニング
が必要になる。このようなバターニング等の工程数の増
加は製品の量産性を悪くし、製造歩留りを低下させ、し
がも、低価格で製品を製造することが困難となること。
解めっき層の形成後、このめっき層を電極部分に画成す
るためにフォトリソグラフィー技術によるバターニング
が必要になる。このようなバターニング等の工程数の増
加は製品の量産性を悪くし、製造歩留りを低下させ、し
がも、低価格で製品を製造することが困難となること。
■また、半田付けされる端子部以外のAu導体層部分を
オーバーガラスで被覆する際の焼成温度は800℃以上
と高いので、薄膜回路等の高温作業が出来ない回路基板
に対しでは、この従来の技術の適用が困難であること。
オーバーガラスで被覆する際の焼成温度は800℃以上
と高いので、薄膜回路等の高温作業が出来ない回路基板
に対しでは、この従来の技術の適用が困難であること。
この発明の目的は、工程数が少なく、安価に製造出来、
しがも半田付けの信頼性が高い構造の半田接続用電極及
びその製造方法を提供することにある。
しがも半田付けの信頼性が高い構造の半田接続用電極及
びその製造方法を提供することにある。
(課題を解決するための手段)
この目的の達成を図るため、この発明の半田接続用電極
は Au導体層と、 このAu導体層を被覆する耐熱性絶縁膜と、この耐熱性
絶縁膜に設けられたコンタクトホールに前述のAu導体
層の端子部と接触しで設けられた含Ni層と を具えることを特徴とする。
は Au導体層と、 このAu導体層を被覆する耐熱性絶縁膜と、この耐熱性
絶縁膜に設けられたコンタクトホールに前述のAu導体
層の端子部と接触しで設けられた含Ni層と を具えることを特徴とする。
ざらに、この半田接続用電極の製造に当り、下地上にA
u導体層のパターンを形成する工程と、 このAu導体層を含む下地の全面に耐熱性絶縁物を含む
塗布溶液を塗布して耐熱性絶縁膜を形成する工程と、 この耐熱性絶縁膜に、前述のAu導体層の端子部ヲ露出
するコンタクトホールを形成する工程と、 このコシタクトホール中のAu導体層の端子部上に含N
i層を形成する工程とを含むことを特徴とする。
u導体層のパターンを形成する工程と、 このAu導体層を含む下地の全面に耐熱性絶縁物を含む
塗布溶液を塗布して耐熱性絶縁膜を形成する工程と、 この耐熱性絶縁膜に、前述のAu導体層の端子部ヲ露出
するコンタクトホールを形成する工程と、 このコシタクトホール中のAu導体層の端子部上に含N
i層を形成する工程とを含むことを特徴とする。
この製造工程において、コンタクトホールの形成は耐熱
性絶縁膜の硬化の前或いは後のいずれかに行うことが出
来る。
性絶縁膜の硬化の前或いは後のいずれかに行うことが出
来る。
ざらに、これら発明の構成に追加しで、好ましくは、含
Ni層上に該含Ni層の不動態化を防止するための例え
ばAu層のような不動態防止層を設けるのが好適である
。
Ni層上に該含Ni層の不動態化を防止するための例え
ばAu層のような不動態防止層を設けるのが好適である
。
ざらに、これら各発明において、含Ni層を無電解めっ
きで形成するのが好適である。
きで形成するのが好適である。
ざらに、これら各発明の好適実施例においては、耐熱性
絶縁膜をポリイミド膜、ポリアミド膜、シリコン酸化物
を主成分とする塗布溶液を塗布後加熱硬化して得られた
膜及びソルダレジスト膜から選ばれた一種とするのが良
い。
絶縁膜をポリイミド膜、ポリアミド膜、シリコン酸化物
を主成分とする塗布溶液を塗布後加熱硬化して得られた
膜及びソルダレジスト膜から選ばれた一種とするのが良
い。
さらに、これら各発明において、好ましくは、含Ni#
を無電解めっきで形成するのが良い、このの含Ni層を
、Ni単体層、N i −P層或はN−8層とするのが
好適である。
を無電解めっきで形成するのが良い、このの含Ni層を
、Ni単体層、N i −P層或はN−8層とするのが
好適である。
(作用)
上述したようなこの発明の半田接続用電極の構造及び当
該電極の製造方法によれば、Au導体層上に耐熱性絶縁
膜を塗布し、この耐熱性絶縁膜のAu導体層の端子部に
該当する箇所のみにコンタクトホールを形成し、この耐
熱性絶縁膜をマスクとして含Ni層を形成し、また、必
要に応じてこの含Ni層上に該めっき層の不動態化を防
止するためのAul!!設ければ良い。
該電極の製造方法によれば、Au導体層上に耐熱性絶縁
膜を塗布し、この耐熱性絶縁膜のAu導体層の端子部に
該当する箇所のみにコンタクトホールを形成し、この耐
熱性絶縁膜をマスクとして含Ni層を形成し、また、必
要に応じてこの含Ni層上に該めっき層の不動態化を防
止するためのAul!!設ければ良い。
また、Au導体層上に設けた耐熱性絶縁膜として用いる
ポリイミド膜、ポリアミド膜、シリコン酸化物を主成分
とする塗布溶液を塗布後加熱硬化しで得られた膜及びソ
ルダレジスト膜の膜はいずれも硬化温度が300 ”C
程度と低く、防湿性を具えているので、Au導体層に対
する防湿保護膜として充分に機能すると共に、半田溶融
時にAu導体層上への半田の流出及び拡散を防止するこ
とが出来る。
ポリイミド膜、ポリアミド膜、シリコン酸化物を主成分
とする塗布溶液を塗布後加熱硬化しで得られた膜及びソ
ルダレジスト膜の膜はいずれも硬化温度が300 ”C
程度と低く、防湿性を具えているので、Au導体層に対
する防湿保護膜として充分に機能すると共に、半田溶融
時にAu導体層上への半田の流出及び拡散を防止するこ
とが出来る。
また、Au導体層形成後のフォトリソグラフィー工程は
耐熱性絶縁膜のコンタクトホールの形成の一回の工程の
みとなり、従来よりも工程数が少なく、安価に製造出来
る。
耐熱性絶縁膜のコンタクトホールの形成の一回の工程の
みとなり、従来よりも工程数が少なく、安価に製造出来
る。
ざらに、含Ni層はAu導体層への半田拡散を防止する
バリアとなっているので、半田付けの信頼性が高いと共
に、これをアディティブに無電解めっきによってコンタ
クトホール内のみに形成出来るので、フォトリソグラフ
ィー工程が必要とならず、従って、パターン精度の劣化
を来す恐れがない。また、含Ni層を、特に、無電解め
っきによるNi−P層とする場合には、Au導体層に対
し横方向からも均一の厚みで析出しかつ安価に形成出来
る。
バリアとなっているので、半田付けの信頼性が高いと共
に、これをアディティブに無電解めっきによってコンタ
クトホール内のみに形成出来るので、フォトリソグラフ
ィー工程が必要とならず、従って、パターン精度の劣化
を来す恐れがない。また、含Ni層を、特に、無電解め
っきによるNi−P層とする場合には、Au導体層に対
し横方向からも均一の厚みで析出しかつ安価に形成出来
る。
ざらに、含Ni層上にAu層を設けておけば、含Ni層
の不動態化を防止することが出来る。
の不動態化を防止することが出来る。
(実施例)
以下、図面を参照して、この発明の半田接続用電極及び
その製造方法の実施例につき説明する。
その製造方法の実施例につき説明する。
尚、図はこの発明が理解出来る程度に概略的に示しであ
る1こすぎず、従って、各構成成分の寸法、形状、配M
閉係、その他の諸条件は以下説明する実施例にのみ限定
されるものではない。
る1こすぎず、従って、各構成成分の寸法、形状、配M
閉係、その他の諸条件は以下説明する実施例にのみ限定
されるものではない。
また、この発明を半田接続用電極の製造方法の実施例を
説明することによって半田接続用電極自体の構造につい
ても併せて説明する。
説明することによって半田接続用電極自体の構造につい
ても併せて説明する。
尚、この実施例では、Au配線導体層にフリップチップ
素子を半田付けして接続する例を想定しで説明するが、
この発明はこの例にのみ限定されるものではない。
素子を半田付けして接続する例を想定しで説明するが、
この発明はこの例にのみ限定されるものではない。
第1図はこの発明の半田接続用電極の製造工程図であり
、各図はその主要工程段階での断面図を示す。
、各図はその主要工程段階での断面図を示す。
先ず、第1図(A)に示すように、−例としてアルミナ
基板30とNiCr膜32とからなる下地34上にAu
導体層36のパターンを設ける。この工程は、先ず、ア
ルミナ基板30の全面上に通常の蒸着法によって、50
0Aの膜厚のNiCr膜と2umの膜厚のAu膜を順次
に成膜し、続いて通常の2オドリングラフイー技術を用
いて今度はAu膜及びNiCr膜の順序でパターニング
し、Au導体層36の配線パターンを形成する。この時
、当然NiCr膜32も配線パターンと同一のパターン
となっている。尚、この実施例では、下地34としてア
ルミナ基板30とNiCr膜32の組み合せ構成としで
いるが、これに同等限定されるものではなく、所要に応
じで選定することが出来る。例えば、アルミナ基板の代
わりにガラス基板、その他の任意好適な基板であっても
良く、これら基板にAu配線導体層が形成出来れば良い
。
基板30とNiCr膜32とからなる下地34上にAu
導体層36のパターンを設ける。この工程は、先ず、ア
ルミナ基板30の全面上に通常の蒸着法によって、50
0Aの膜厚のNiCr膜と2umの膜厚のAu膜を順次
に成膜し、続いて通常の2オドリングラフイー技術を用
いて今度はAu膜及びNiCr膜の順序でパターニング
し、Au導体層36の配線パターンを形成する。この時
、当然NiCr膜32も配線パターンと同一のパターン
となっている。尚、この実施例では、下地34としてア
ルミナ基板30とNiCr膜32の組み合せ構成としで
いるが、これに同等限定されるものではなく、所要に応
じで選定することが出来る。例えば、アルミナ基板の代
わりにガラス基板、その他の任意好適な基板であっても
良く、これら基板にAu配線導体層が形成出来れば良い
。
また、このAu導体層の配線パターンが形成されている
基板は厚膜回路基板、薄膜回路基板又は多層配線基板用
の基板であっても良い。
基板は厚膜回路基板、薄膜回路基板又は多層配線基板用
の基板であっても良い。
次に、第1図(8)に示すように、第1図(A)のAu
導体層の配線パターンが形成されている基板の全面に耐
熱性絶縁膜38を形成した後これにコンタクトホール4
0ヲ形成する。
導体層の配線パターンが形成されている基板の全面に耐
熱性絶縁膜38を形成した後これにコンタクトホール4
0ヲ形成する。
この場合、先ず、耐熱ff:絶縁物例えば感光性ポリイ
ミドを含む塗布溶液をこの基板の全面にほぼ1.5ur
nの膜厚で塗布しで、耐熱性絶縁膜38を成膜する0次
に、通常のフォトリソグラフィー技術を用いて、フリ・
シブチップ素子の接続のためのAu導体層36の端子部
36aに至るコンタクトホール40ヲエツチング形成す
る。従って、このコンタクトホール40内においてAu
導体層38の端子部36aの表面が露出する。
ミドを含む塗布溶液をこの基板の全面にほぼ1.5ur
nの膜厚で塗布しで、耐熱性絶縁膜38を成膜する0次
に、通常のフォトリソグラフィー技術を用いて、フリ・
シブチップ素子の接続のためのAu導体層36の端子部
36aに至るコンタクトホール40ヲエツチング形成す
る。従って、このコンタクトホール40内においてAu
導体層38の端子部36aの表面が露出する。
この実施例では、耐熱性絶縁膜38としてポリイミド膜
を形成したが、これを用いる代わりに、ポリアミド膜、
シリコン酸化物(SiO2)を主成分とする塗布溶液を
塗布後加熱硬化して得られた膜及びンルダレジスト膜の
うちの一種の膜を用いることも出来る。耐熱性絶縁膜@
38として使用可能ないずれの膜も硬化温度が300℃
程度と低く、しかも防湿性を具えている。この耐熱性締
縛膜38はコンタウドホール40に露出した部分以外の
Au導体層36の領域を被覆しているので、Au導体層
に対する防湿保護膜はもとより半田溶融時にAu導体層
上への半田の流出及び拡散防止膜として充分に機能する
。
を形成したが、これを用いる代わりに、ポリアミド膜、
シリコン酸化物(SiO2)を主成分とする塗布溶液を
塗布後加熱硬化して得られた膜及びンルダレジスト膜の
うちの一種の膜を用いることも出来る。耐熱性絶縁膜@
38として使用可能ないずれの膜も硬化温度が300℃
程度と低く、しかも防湿性を具えている。この耐熱性締
縛膜38はコンタウドホール40に露出した部分以外の
Au導体層36の領域を被覆しているので、Au導体層
に対する防湿保護膜はもとより半田溶融時にAu導体層
上への半田の流出及び拡散防止膜として充分に機能する
。
また、耐熱性絶縁膜38の加熱便化は、使用する材料の
種類に応じて、コンタクトホール40ヲ形成するフォト
リソグラフィー技術によるエツチング工程の前又は後の
いずれに行っても良く、その順序は問わない。
種類に応じて、コンタクトホール40ヲ形成するフォト
リソグラフィー技術によるエツチング工程の前又は後の
いずれに行っても良く、その順序は問わない。
続いて、この実施例においては、第1図(C)に示すよ
うに、コンタクトホール40に露出しでいるAu導体層
36を例えばPd(lを含む溶液で活性化した後、この
コンタクトホール40に含Ni層42を形成する。この
実施例では、含Ni層42をNi−P膜とし、Ni−P
の無電解めっきによってめっき析出させて膜厚がほぼ2
umの膜として形成する。このNi−P膜の代わりに、
Ni膜、その他の任意好適な含Ni層を設けることも出
来る。無電解めっきで含Ni層42ヲ形成すると、Au
導体層に対して横方向からも均一の厚みでこの層42ヲ
析出させることが出来る。
うに、コンタクトホール40に露出しでいるAu導体層
36を例えばPd(lを含む溶液で活性化した後、この
コンタクトホール40に含Ni層42を形成する。この
実施例では、含Ni層42をNi−P膜とし、Ni−P
の無電解めっきによってめっき析出させて膜厚がほぼ2
umの膜として形成する。このNi−P膜の代わりに、
Ni膜、その他の任意好適な含Ni層を設けることも出
来る。無電解めっきで含Ni層42ヲ形成すると、Au
導体層に対して横方向からも均一の厚みでこの層42ヲ
析出させることが出来る。
このようにして、耐熱絶線膜38のコンタクトホール4
0中の、Au導体層36の端子部36a上に含Ni層4
2が形成されることによって、当該含Ni層を外部素子
と半田付されるべき接続端子とする電極を具えた回路基
板が得られる(第1図(C))。
0中の、Au導体層36の端子部36a上に含Ni層4
2が形成されることによって、当該含Ni層を外部素子
と半田付されるべき接続端子とする電極を具えた回路基
板が得られる(第1図(C))。
この場合、この含Ni層42が何等かの原因によって不
動態化する恐れを回避するための任意好適な不働態化防
止層44ヲ設けても良い(第1図(D))。この実施例
では、不m態化防止膜44として無電解めっきによって
Au膜to、5μmの膜厚にめっき析出させる。
動態化する恐れを回避するための任意好適な不働態化防
止層44ヲ設けても良い(第1図(D))。この実施例
では、不m態化防止膜44として無電解めっきによって
Au膜to、5μmの膜厚にめっき析出させる。
このようにして製造されたこの発明の半田接続用電極は
、Au導体層と、耐熱性絶縁膜と、この耐熱性絶縁膜に
設けられたコシタクトホール中にAu導体層の端子部と
接触して設けられた含Ni層とを有する構造となってい
る。
、Au導体層と、耐熱性絶縁膜と、この耐熱性絶縁膜に
設けられたコシタクトホール中にAu導体層の端子部と
接触して設けられた含Ni層とを有する構造となってい
る。
第2図は、このように製造された回路基板に半田付けに
よって外部素子としてフリップチップ素子を接続した状
態を示す断面図である0図中、44は半田、46は外部
素子であるフリップチップ素子である。
よって外部素子としてフリップチップ素子を接続した状
態を示す断面図である0図中、44は半田、46は外部
素子であるフリップチップ素子である。
この発明は上述した実施例にのみ限定されるものではな
く多くの変形又は変更をなし得るものである6例えば、
膜厚、その他の数値的条件、形状、配MrlA係等は単
なる一例にすぎず、従って、実施例に限定されるもので
はない。
く多くの変形又は変更をなし得るものである6例えば、
膜厚、その他の数値的条件、形状、配MrlA係等は単
なる一例にすぎず、従って、実施例に限定されるもので
はない。
又、上述した実施例では半田を共晶半田として説明して
いるがこの発明は共晶半田以外の他の好適な半田に対し
ても適用出来る。
いるがこの発明は共晶半田以外の他の好適な半田に対し
ても適用出来る。
(発明の効果)
上述した説明からも明らかなように、この発明の半田接
続用電極の構造によれば、Au導体層はこれを被覆する
耐熱性絶縁膜のコンタクトホールに設けた含Ni層を介
して外部素子と半田付けされるので、半田とAu導体層
とが直接接触することが無く、従って、半田がAu導体
層に流入したり拡散したりすることがなく、信頼性の高
い半田付が行える。
続用電極の構造によれば、Au導体層はこれを被覆する
耐熱性絶縁膜のコンタクトホールに設けた含Ni層を介
して外部素子と半田付けされるので、半田とAu導体層
とが直接接触することが無く、従って、半田がAu導体
層に流入したり拡散したりすることがなく、信頼性の高
い半田付が行える。
又、この耐熱性絶縁膜は防湿保薄膜はもとより半田流出
及び拡散防止膜としても作用する効果を有している。
及び拡散防止膜としても作用する効果を有している。
ざらに、この発明の半田接続用電極の構造によれば、構
造が簡単なので、製造工程数が従来よりも少なくで済み
、特にAu導体層の形成後のフォトリソグラフィー工程
はコンタクトホールの形成のための1回の工程のみであ
るので、製品の量産性を悪化したり製造歩留りを低下さ
せたりする恐れが無く、しかも、安価に製造出来る。
造が簡単なので、製造工程数が従来よりも少なくで済み
、特にAu導体層の形成後のフォトリソグラフィー工程
はコンタクトホールの形成のための1回の工程のみであ
るので、製品の量産性を悪化したり製造歩留りを低下さ
せたりする恐れが無く、しかも、安価に製造出来る。
同様に、この発明の半田接続用電極の製造方法によれば
、半田拡散のバリアとしても作用する含Ni層を付加的
(アディティブ)に設けるので、そのためのフォトリソ
グラフィー工程が必要なく、従って、工程数が従来より
も低減する。また、この含Ni層を耐熱性絶縁膜をマス
クとして無電解めっきで形成することが出来るので、安
価に製造出来る。
、半田拡散のバリアとしても作用する含Ni層を付加的
(アディティブ)に設けるので、そのためのフォトリソ
グラフィー工程が必要なく、従って、工程数が従来より
も低減する。また、この含Ni層を耐熱性絶縁膜をマス
クとして無電解めっきで形成することが出来るので、安
価に製造出来る。
従って、この発明はサーマルヘッド、薄膜集積回路等の
混成IC基板、微細パタンを必要とする電子バイパス、
その他の精密機械に適用して好適である。
混成IC基板、微細パタンを必要とする電子バイパス、
その他の精密機械に適用して好適である。
第1図(A)〜(D)はこの発明の半田接続用電極及び
その製造方法の説明に供する製造工程図、 第2図はこの発明の説明に供する、回路基板にフリップ
チップ素子を半田付けした状態を示す断面図、 第3図は従来の半田接続用電極及びその製造方法の説明
に供する断面図である。 30・・・基板(例えばアルミナ基板)32− N i
Cr膜、 34 ・・・下地36・・・Au導体
層 36a・・・(Au導体層の)端子部 38・・・耐熱性絶縁膜、 40・・・コンタクトホ
ール42・・・含Ni層(例えばNi−P層)44・・
・不171態防止層(例えばAu層)。
その製造方法の説明に供する製造工程図、 第2図はこの発明の説明に供する、回路基板にフリップ
チップ素子を半田付けした状態を示す断面図、 第3図は従来の半田接続用電極及びその製造方法の説明
に供する断面図である。 30・・・基板(例えばアルミナ基板)32− N i
Cr膜、 34 ・・・下地36・・・Au導体
層 36a・・・(Au導体層の)端子部 38・・・耐熱性絶縁膜、 40・・・コンタクトホ
ール42・・・含Ni層(例えばNi−P層)44・・
・不171態防止層(例えばAu層)。
Claims (11)
- (1)下地上に設けられたAu導体層の端子部に外部素
子を半田付して接続するための電極において、 前記Au導体層と、 該Au導体層を被覆する耐熱性絶縁膜と、 該耐熱性絶縁膜に設けられたコンタクトホールに前記A
u導体層の端子部と接触して設けられた含Ni層と を具えることを特徴とする半田接続用電極。 - (2)耐熱性絶縁膜をポリイミド膜とした請求項1記載
の半田接続用電極。 - (3)耐熱性絶縁膜をポリアミド膜とした請求項1記載
の半田接続用電極。 - (4)耐熱性絶縁膜を、シリコン酸化物を主成分とする
塗布溶液を塗布後加熱硬化して得られた膜とした請求項
1記載の半田接続用電極。 - (5)耐熱性絶縁膜をソルダレジスト膜とした請求項1
記載の半田接続用電極。 - (6)含Ni層をNi−P層とした請求項1〜5のいず
れか一つに記載の半田接続用電極。 - (7)含Ni層を無電解めっき層とした請求項1〜6の
いずれか一つに記載の半田接続用電極。 - (8)含Ni層上に該含Ni層の不動態化を防止するた
めの不動態化防止層を具えた請求項1〜7のいずれか一
つに記載の半田接続用電極。 - (9)下地上にAu導体層のパターンを形成する工程と
、 該Au導体層を含む下地の全面に耐熱性絶縁物を含む塗
布溶液を塗布して耐熱性絶縁膜を形成する工程と、 該耐熱性絶縁膜に、前記Au導体層の端子部を露出する
コンタクトホールを形成する工程と、該コンタクトホー
ル中の前記Au導体層の端子部上に含Ni層を形成する
工程とを含むことを特徴とする半田接続用電極の製造方
法。 - (10)含Ni層を無電解めっきで形成する請求項9記
載の半田接続用電極の製造方法。 - (11)コンタクトホールの形成は耐熱性絶縁膜の硬化
の前後のいずれかに行う請求項9又は10に記載の半田
接続用電極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63065304A JPH01238132A (ja) | 1988-03-18 | 1988-03-18 | 半田接続用電極及び半田接続用電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63065304A JPH01238132A (ja) | 1988-03-18 | 1988-03-18 | 半田接続用電極及び半田接続用電極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01238132A true JPH01238132A (ja) | 1989-09-22 |
Family
ID=13283036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63065304A Pending JPH01238132A (ja) | 1988-03-18 | 1988-03-18 | 半田接続用電極及び半田接続用電極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01238132A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1143776A1 (en) * | 1998-07-22 | 2001-10-10 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
JP2018037447A (ja) * | 2016-08-29 | 2018-03-08 | 日本特殊陶業株式会社 | セラミックス配線基板の製造方法 |
-
1988
- 1988-03-18 JP JP63065304A patent/JPH01238132A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1143776A1 (en) * | 1998-07-22 | 2001-10-10 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
US6809415B2 (en) | 1998-07-22 | 2004-10-26 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
EP1143776A4 (en) * | 1998-07-22 | 2006-05-03 | Ibiden Co Ltd | PRINTED PCB AND THEIR MANUFACTURING PROCESS |
JP2018037447A (ja) * | 2016-08-29 | 2018-03-08 | 日本特殊陶業株式会社 | セラミックス配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3549208B2 (ja) | 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法 | |
US4967313A (en) | Electronic circuit and method of production thereof | |
US6107119A (en) | Method for fabricating semiconductor components | |
US6774495B2 (en) | Solder terminal and fabricating method thereof | |
US5842626A (en) | Method for coupling surface mounted capacitors to semiconductor packages | |
JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
US20060049516A1 (en) | Nickel/gold pad structure of semiconductor package and fabrication method thereof | |
JPH0364925A (ja) | 集積回路チツプ実装構造及びその形成方法 | |
JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
US6095397A (en) | Solder deposit support | |
JP3119927B2 (ja) | 半導体装置 | |
US5061552A (en) | Multi-layer ceramic substrate assembly and a process for manufacturing same | |
US6897141B2 (en) | Solder terminal and fabricating method thereof | |
JP2004047510A (ja) | 電極構造体およびその形成方法 | |
JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 | |
JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
JPH0137876B2 (ja) | ||
JPS5850421B2 (ja) | 薄膜回路 | |
US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
JP3472601B2 (ja) | 半導体装置 | |
JP2760360B2 (ja) | はんだバンプとその製造方法 | |
JPH05144821A (ja) | 半導体装置 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
JPH06252310A (ja) | リードフレームならびにその製造方法 |