JP2002083515A - 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法 - Google Patents

導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法

Info

Publication number
JP2002083515A
JP2002083515A JP2000271319A JP2000271319A JP2002083515A JP 2002083515 A JP2002083515 A JP 2002083515A JP 2000271319 A JP2000271319 A JP 2000271319A JP 2000271319 A JP2000271319 A JP 2000271319A JP 2002083515 A JP2002083515 A JP 2002083515A
Authority
JP
Japan
Prior art keywords
hole conductor
conductive paste
powder
electronic component
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000271319A
Other languages
English (en)
Other versions
JP3757771B2 (ja
Inventor
Kazuhito Oshita
一仁 大下
Yoshiki Nakagawa
良樹 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000271319A priority Critical patent/JP3757771B2/ja
Priority to US09/939,467 priority patent/US6623663B2/en
Priority to TW090121057A priority patent/TW516353B/zh
Priority to KR10-2001-0054817A priority patent/KR100443664B1/ko
Priority to CNB011326964A priority patent/CN1192696C/zh
Priority to DE10143919A priority patent/DE10143919B4/de
Publication of JP2002083515A publication Critical patent/JP2002083515A/ja
Application granted granted Critical
Publication of JP3757771B2 publication Critical patent/JP3757771B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Conductive Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

(57)【要約】 【課題】 外部端子電極となるビアホール導体を形成し
ている生の積層体のビアホール導体が位置する部分を、
ダイシングソーによって分断し、分断面に露出したビア
ホール導体の一部をもって外部端子電極を与えようとす
るとき、ビアホール導体の形態が崩れたり、焼成後に、
導電性金属焼結体に亀裂が生じたりすることがある。 【解決手段】 ビアホール導体８を形成するための導電
性ペーストとして、溶剤およびバインダを含む、５〜１
８重量％の有機ビヒクルと、粒径範囲が０．１〜５０μ
ｍであり、かつ球状または粒状の形態を有する、８０〜
９３重量％の導電性金属粉末と、粒径範囲が０．１〜５
０μｍであり、溶剤に不溶であり、かつ吸水性の小さ
い、２〜１０重量％のポリプロピレン粉末のような樹脂
粉末とを含むものを用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、導電性ペースト
およびそれを用いる積層セラミック電子部品の製造方法
に関するもので、特に、ビアホール導体を形成するのに
適した導電性ペーストおよびそれを用いる積層セラミッ
ク電子部品の製造方法に関するものである。
【０００２】
【従来の技術】この発明にとって興味ある従来技術とし
て、特開平１１−３２９８９５号公報に記載されたもの
がある。
【０００３】この公報には、積層セラミック電子部品の
製造方法が開示され、基本的には、集合電子部品を作製
した上で、これを所定の切断線に沿って切断することに
よって複数の積層セラミック電子部品を取り出すように
することが記載されている。
【０００４】より詳細には、外部端子電極となるビアホ
ール導体を形成しているセラミックグリーンシートとこ
のようなビアホール導体を形成していないセラミックグ
リーンシートとを積層することによって、生の積層体を
作製し、ビアホール導体を分断するように、生の積層体
に溝を形成し、それによって、ビアホール導体の一部を
溝の内面上に露出させ、次いで、この生の積層体を焼結
させるように焼成し、その後、焼結後の積層体を、溝に
沿って分割することによって、ビアホール導体の一部を
もって外部端子電極が与えられた積層セラミック電子部
品を取り出すことが行なわれる。
【０００５】この従来技術によれば、その配置ピッチを
細かくしても、外部端子電極を容易に形成することがで
き、溝に沿う分割前の集合電子部品の状態にある焼結後
の積層体の段階で、個々の積層セラミック電子部品の特
性測定を行なうことができる。
【０００６】他方、特開平１０−１７２３４５号公報に
は、ビアホール導体を形成するために有利に用いられる
導電性ペーストが記載されている。この導電性ペースト
は、そこに含まれる溶剤に不溶な結晶セルロースのよう
な樹脂からなる樹脂粉末が添加されており、これによっ
て、焼成時にビアホール導体の亀裂やその周囲のセラミ
ック部分の割れなどが生じず、導通信頼性が高く、半田
付け性およびめっき付与性に優れた、ビアホール導体を
形成することができる、とされている。
【０００７】
【発明が解決しようとする課題】しかしながら、特開平
１０−３２９８９５号公報に記載された積層セラミック
電子部品の製造方法において、ビアホール導体を形成す
るための導電性ペーストとして、特開平１０−１７２３
４５号公報に記載されたものを用いたとしても、ビアホ
ール導体の一部をもって外部端子電極を与えるため、ビ
アホール導体の一部を露出させるように、生の積層体
に、ビアホール導体を分断する溝を形成する工程を実施
するに際して、ダイシングソーを用いた場合、ビアホー
ル導体を形成するための導電性ペースト中に存在する樹
脂粉末が吸水することにより、体積膨張し、ビアホール
導体の形態が崩れる、という問題が生じることがある。
ダイシングソーを適用するとき、通常、水をかけること
が行なわれるためである。
【０００８】そこで、この発明の目的は、上述したよう
な問題を解決し得る導電性ペーストおよびそれを用いる
積層セラミック電子部品の製造方法を提供しようとする
ことである。
【０００９】
【課題を解決するための手段】この発明は、ビアホール
導体を形成しているセラミックグリーンシートを含む複
数の積層されたセラミックグリーンシートをもって構成
される生の積層体を作製する工程と、ビアホール導体に
よって外部端子電極を形成するため、生の積層体のビア
ホール導体が位置する部分を分断することによって、分
断面にビアホール導体の一部を露出させる工程とを備え
る、積層セラミック電子部品の製造方法において、上述
したビアホール導体を形成するために用いる導電性ペー
ストにまず向けられるものであって、上述した技術的課
題を解決するため、この導電性ペーストが、溶剤および
バインダを含む、５〜１８重量％の有機ビヒクルと、粒
径範囲が０．１〜５０μｍであり、かつ球状または粒状
の形態を有する、８０〜９３重量％の導電性金属粉末
と、粒径範囲が０. １〜５０μｍであり、上記溶剤に不
溶であり、かつ吸水性の小さい、２〜１０重量％の樹脂
粉末とを含むことを特徴としている。
【００１０】上述した導電性金属粉末として、たとえ
ば、銅粉末が用いられる。
【００１１】また、樹脂粉末は、ポリプロピレン粉末で
あることが好ましい。
【００１２】この発明に係る導電性ペーストは、他の局
面によれば、導電性金属粉末と、有機ビヒクルと、２〜
１０重量％のポリプロピレン粉末とを含むことを特徴と
している。この発明に係る導電性ペーストは、前述した
ようなビアホール導体を形成するために用いられるだけ
でなく、他の用途にも向けることができる。
【００１３】上述の他の局面による導電性ペーストにお
いて、導電性金属粉末が８０〜９３重量％含み、かつ有
機ビヒクルが５〜１８重量％含むことが好ましい。
【００１４】この発明は、また、ビアホール導体を形成
しているセラミックグリーンシートを含む複数の積層さ
れたセラミックグリーンシートをもって構成される生の
積層体を作製する工程と、ビアホール導体によって外部
端子電極を形成するため、生の積層体のビアホール導体
が位置する部分を分断することによって、分断面にビア
ホール導体の一部を露出させる工程と、分断面にビアホ
ール導体の一部を露出させている生の積層体を焼結させ
るように焼成する工程とを備える積層セラミック電子部
品の製造方法にも向けられ、この製造方法において、ビ
アホール導体を形成するための導電性ペーストとして、
上述したような導電性ペーストを用いることを特徴とし
ている。
【００１５】
【発明の実施の形態】図１は、この発明の一実施形態に
よる製造方法によって得られた積層セラミック電子部品
１の外観を示す斜視図である。積層セラミック電子部品
１は、図示したチップ状の形態で適宜の回路基板上に実
装されるが、図１では、このような回路基板側に向けら
れる面を上方に向けた状態で、積層セラミック電子部品
１が図示されている。
【００１６】積層セラミック電子部品１は、導体膜また
はビアホール導体のような内部配線導体を内部に形成し
た状態で、複数のセラミック層を積層してなる積層体チ
ップ２を備えている。積層体チップ２のたとえば４つの
側面の各々には、積層体チップ２の外表面に露出する外
部端子電極３が形成されている。これら外部端子電極３
は、図示しないが、上述した内部配線導体のいずれかに
電気的に接続されている。
【００１７】このような積層セラミック電子部品１は、
次のような製造方法によって製造される。
【００１８】まず、図２に示すような生のマザー積層体
４が作製される。マザー積層体４は、所定の分割線５に
沿って分割することにより、複数の積層セラミック電子
部品１を与えるもので、分割線５によって区画される各
領域に個々の積層セラミック電子部品１のための内部配
線導体（図示せず。）を分布させながら、複数のマザー
セラミックグリーンシート６および７が積層されてなる
ものである。
【００１９】マザー積層体４の図２における比較的上部
に位置するマザーセラミックグリーンシート６には、ビ
アホール導体８が、分割線５に沿う分割によって分断さ
れる位置に設けられている。このビアホール導体８は、
その一部をもって、図１に示した外部端子電極３を与え
るためのものである。
【００２０】上述したマザー積層体４を得るため、たと
えば、以下のような工程が実施される。
【００２１】まず、ドクターブレード法などにより、シ
ート成形を行なうことによって、マザーセラミックグリ
ーンシート６および７を得る。これらマザーセラミック
グリーンシート６および７のうち、比較的上部に位置す
るマザーセラミックグリーンシート６には、ビアホール
導体８を設けるための貫通孔がパンチング等によって形
成される。
【００２２】また、図２では図示されないが、内部配線
導体としての導体膜間を電気的に接続するビアホール導
体を設けるため、マザーセラミックグリーンシート６お
よび７の特定のものには、同様の方法により、貫通孔が
形成される。
【００２３】次に、マザーセラミックグリーンシート６
および７の特定のものの上には、内部配線導体としての
導体膜が導電性ペーストの印刷により形成される。この
とき、前述した貫通孔に導電性ペーストが充填される。
これら導電性ペーストは、次いで、乾燥される。
【００２４】なお、貫通孔への導電性ペーストの充填と
導体膜のための導電性ペーストの印刷とは、別の工程を
もって実施されてもよい。
【００２５】また、外部端子電極３となるビアホール導
体８を形成するための導電性ペーストの組成については
後述するが、このビアホール導体８を形成するための導
電性ペーストと内部配線導体としてのビアホール導体を
形成するための導電性ペーストとは、互いに異なる組成
を有していてもよい。
【００２６】次に、上述したようなマザーセラミックグ
リーンシート６および７が積層され、プレスされる。こ
れによって、生のマザー積層体４が得られる。このマザ
ー積層体４において、複数のマザーセラミックグリーン
シート６の各々に設けられたビアホール導体８は、厚み
方向に整列した状態となっている。
【００２７】次に、図３に示すように、生のマザー積層
体４のビアホール導体８が位置する部分に、ビアホール
導体８が分断されるように、分割線５（図２参照）に沿
って溝９が形成される。この溝９の形成によって、ビア
ホール導体８の一部が溝９の内面上に露出する状態とな
る。また、溝９によって囲まれた個々の積層セラミック
電子部品１となるべき部分は、互いに他のものに対して
電気的に独立した状態となる。
【００２８】上述した溝９の形成には、ダイサーが用い
られ、ダイサーによる溝９の形成時には、水がかけられ
る。
【００２９】なお、溝９の底面とそれに対向するマザー
積層体４の下面とには、それぞれ、スリット１０および
１１が設けられてもよい。また、スリット１０および１
１は、いずれか一方が省略されてもよい。
【００３０】図３において、内部配線導体としてのいく
つかの導体膜１２および１３が図示されている。また、
導体膜１２がビアホール導体８に電気的に接続されてい
る状態も図示されている。
【００３１】次に、生の積層体４を焼結させるため、焼
成工程が実施される。その後、必要に応じて、焼結後の
マザー積層体４の表面に、導体膜および抵抗体膜が形成
され、また、オーバーコートが施され、またソルダーレ
ジストが付与される。また、必要に応じて、ビアホール
導体８の一部をもって与えられた外部端子電極３や導体
膜にめっきが施される。
【００３２】以上の工程を終えたとき、マザー積層体４
に含まれる複数の積層セラミック電子部品１は、互いに
他のものに対して電気的に独立しているので、溝９によ
って分断されたビアホール導体８の各部分によって与え
られた外部端子電極３を介して、個々の積層セラミック
電子部品１の特性を測定することができる。
【００３３】このように、特性が測定された後、良品と
判定された積層セラミック電子部品１上には、必要に応
じて、複合化のための他の電子部品が実装される。
【００３４】次に、マザー積層体４は、分割線５（図
２）すなわち溝９（図３）に沿って分割される。この分
割は、マザー積層体４を溝９に沿って割ることによって
容易に達成され、前述したスリット１０および１１は、
このような分割をより容易にする。
【００３５】このようにして、マザー積層体４から、図
１に示すような積層セラミック電子部品１が取り出され
る。この積層セラミック電子部品１の外部端子電極３
は、ビアホール導体８の一部をもって与えられたもので
ある。
【００３６】なお、外部端子電極３を与えるためのビア
ホール導体８は、図示の実施形態では、断面が円形とさ
れたが、四角形等の他の形状に変更されてもよい。ま
た、外部端子電極を、より広い面積で露出させるように
するため、１つの外部端子電極を、断面の一部が互いに
重なり合った複数のビアホール導体つまり横長のビアホ
ール導体によって与えるようにしてもよい。
【００３７】また、個々の積層セラミック電子部品１の
特性測定の能率性や、個々の積層セラミック電子部品１
に関連して実施される導体膜や抵抗体膜の形成またはめ
っき等の能率性を考慮しないならば、生のマザー積層体
４の段階で、分割線５に沿う分割を行ない、分割後の積
層体チップ２（図１参照）の状態で焼成工程を実施する
ようにしてもよい。
【００３８】また、ビアホール導体８を形成するため、
積層前のマザーセラミックグリーンシート６の各々に設
けられた貫通孔に導電性ペーストを充填するようにして
も、あるいは、複数のマザーセラミックグリーンシート
６が積層された状態で、直列する貫通孔内に一挙に導電
性ペーストを充填するようにしてもよい。
【００３９】また、上述した実施形態では、図３に示す
ように、溝９は、１つの積層セラミック電子部品１とな
るべき部分を取り囲みかつ連続的に延びるように形成さ
れたが、単に、ビアホール導体８が位置する部分におい
てのみ断続的に形成されてもよい。この場合、溝は、貫
通孔によって与えられてもよい。
【００４０】また、図示の実施形態では、積層セラミッ
ク電子部品１を製造するため、マザー積層体４を作製
し、これを分割することによって複数の積層セラミック
電子部品１を取り出すようにしたが、単に１つの積層セ
ラミック電子部品１を得るための積層体を作製し、この
積層体に形成されたビアホール導体が位置する部分に、
溝を形成し、溝を通る分割線に沿って分割することによ
って、積層体の周囲部分を除去し、その結果、単に１つ
の積層セラミック電子部品１を取り出すようにしてもよ
い。
【００４１】以上のような製造方法において、外部端子
電極３となるビアホール導体８を形成するための導電性
ペーストとして、溶剤およびバインダを含む、５〜１８
重量％の有機ビヒクルと、粒径範囲が０．１〜５０μｍ
であり、かつ球状または粒状の形態を有する、８０〜９
３重量％の導電性金属粉末と、粒径範囲が０．１〜５０
μｍであり、上述の溶剤に不溶であり、かつ吸水性の小
さい、２〜１０重量％の樹脂粉末とを含むものが用いら
れる。
【００４２】これによって、ダイシングソーを適用しな
がら、生のマザー積層体４のビアホール導体８が位置す
る部分を分断するように溝９を形成しようとするとき、
ビアホール導体８を形成するための乾燥後の導電性ペー
スト中に存在する樹脂粉末が吸水しにくく、そのため、
体積膨張による導電性ペーストの形態の崩れを防止する
ことができる。
【００４３】また、焼成工程において、この樹脂粉末が
導電性金属粉末の焼結収縮を遅らせ、そのため、焼成後
の導電性金属焼結体に亀裂が生じたり、その周囲のセラ
ミック部分に割れが生じたりすることを抑制することが
できる。
【００４４】また、樹脂粉末は、焼成の過程で分解して
消失するため、このビアホール導体８によって与えられ
た外部端子電極３の半田付け性やめっき付与性を優れた
ものとすることができる。
【００４５】前述したように、導電性ペーストにおい
て、球状または粒状の導電性金属粉末を用いるようにし
たのは、このように球状または粒状の導電性金属を用い
ることにより、貫通孔内での導電性金属粉末の充填性が
向上するためである。
【００４６】また、導電性金属粉末の粒径を０．１〜５
０μｍの範囲としたのは、粒径が０．１μｍ未満になる
と、導電性ペーストの粘度が増大するとともに、導電性
金属粉末として卑金属粉末を用いた場合には、金属粉末
の表面が酸化されやすく、導通抵抗特性が劣化しやすく
なるためであり、他方、粒径が５０μｍを超えると、ス
クリーン印刷法を用いるのに適さなくなるからである。
【００４７】また、導電性金属粉末の含有量を８０〜９
３重量％としたのは、含有量が８０重量％未満になる
と、貫通孔内での導電性金属粉末の充填密度が不十分に
なるためであり、他方、含有量が９３重量％を超える
と、固形分量が多くなりすぎて、ペースト化するのが困
難になるためである。
【００４８】また、導電性ペーストにおいて、溶剤に不
溶であり、かつ吸水性の小さい樹脂粉末の粒径を０．１
〜５０μｍとしたのは、粒径が０．１μｍ未満になる
と、導電性ペーストの粘度が増大するためであり、他
方、粒径が５０μｍを超えると、スクリーン印刷法を用
いるのに適さなくなるためである。
【００４９】なお、この樹脂粉末についても、充填性を
向上させる見地からすれば、球状または粒状のものを用
いることが好ましいが、その含有量が比較的少ないこと
もあり、偏平なフレーク状のものなどを用いることもで
きる。
【００５０】また、この樹脂粉末の含有量を２〜１０重
量％としたのは、含有量が２重量％未満の場合、ビアホ
ール導体８の分断後の外部端子電極３内にある導電性金
属焼結体に亀裂が生じやすいためであり、他方、１０重
量％を超えると、外部端子電極３の内部に空洞が多数発
生しやすく、導通抵抗特性が劣化しやすくなるととも
に、半田付け性およびめっき付与性が劣化しやすくなる
ためである。
【００５１】また、導電性ペーストにおいて、有機ビヒ
クルとしては、通常、厚膜形成用の導電性ペーストに用
いられる種々の有機ビヒクルを用いることができ、マザ
ーセラミックグリーンシート６において用いられるバイ
ンダとの組み合わせを考慮して、適当な有機ビヒクルを
選択することが好ましい。なお、好ましい有機ビヒクル
の例として、有機バインダであるエチルセルロース樹脂
をテルピネオール系の溶剤に溶解したものを挙げること
ができる。
【００５２】前述した導電性金属粉末としては、たとえ
ば、銅粉末を有利に用いることができる。なお、銅粉末
のほか、導電性金属粉末としては、場合によっては、銅
化合物、ニッケルなどの卑金属もしくはその合金、金、
銀、白金、パラジウムなどの貴金属もしくはその合金か
らなる粉末を用いることもできる。
【００５３】また、溶剤に不溶であり、かつ吸水性の小
さい樹脂粉末としては、好ましくは、ポリプロピレン粉
末が用いられる。
【００５４】また、この発明に係る導電性ペーストは、
前述したような外部端子電極３となるビアホール導体８
を形成するために用いるといった特定的な用途に向けら
れるとき、特に有利であるが、他の用途に向けられても
よい。たとえば、この導電性ペーストは、積層セラミッ
ク電子部品における配線導体としての導体膜やビアホー
ル導体を形成するために用いることも、積層セラミック
電子部品以外の電子部品において導体膜等を形成するた
めに用いることもできる。
【００５５】このように導電性ペーストが種々の用途に
向けられ得ることを考慮したとき、この発明において規
定される導電性ペーストの組成に関する条件は、導電性
金属粉末と、有機ビヒクルと、２〜１０重量％のポリプ
ロピレン粉末とを含むということで十分であることもあ
る。
【００５６】以下に、この発明に係る導電性ペーストの
効果を確認するために実施した実験例について説明す
る。なお、言うまでもないが、この実験例において用い
たセラミックまたはバインダ等の種類や、多層セラミッ
ク基板の構造などについては、一例にすぎず、この発明
の範囲内において、種々の変形を加えたり、種々の代替
を施したりすることができる。
【００５７】
【実験例】まず、セラミック材料として、ＢａＯ−Ａｌ
2 Ｏ3 −ＳｉＯ2 系のガラス複合材料の粉末を準備し
た。次いで、この粉末に、有機バインダとしてのポリビ
ニルブチラールおよび有機溶剤としてのトルエンを加え
て混練し、原料スラリーを得た。そして、この原料スラ
リーをドクターブレード法によりシート状に成形し、セ
ラミックグリーンシートを作製した。次いで、このセラ
ミックグリーンシートに、パンチングによって、ビアホ
ール導体のための貫通孔を形成した。
【００５８】他方、粒径範囲が０．１〜５０μｍであ
り、かつ球状の銅粉末と、粒径範囲が０．１〜５０μｍ
の樹脂粉末と、エチルセルロース系樹脂をテルピネオー
ル系溶剤に溶解した有機ビヒクルとを用意した。そし
て、これら銅粉末、樹脂粉末および有機ビヒクルを、表
１に示す組成となるように、３本ロールミルによって混
練し、試料１〜１１の各々に係る導電性ペーストを作製
した。
【００５９】なお、表１において、試料１〜１０につい
ては、樹脂粉末としてポリプロピレン粉末を用い、試料
１１については、樹脂粉末として結晶セルロース粉末を
用いた。
【００６０】
【表１】
【００６１】次に、先に作製したセラミックグリーンシ
ートに形成されたビアホール導体のための貫通孔に、ス
クリーン印刷法を用いて、各試料に係る導電性ペースト
を充填し、乾燥させた後、同じくスクリーン印刷法によ
り、配線導体としての導体膜をセラミックグリーンシー
ト上に形成した。
【００６２】次に、上述の複数のセラミックグリーンシ
ートを積層し、プレスすることによって、生の積層体を
作製した。そして、この生の積層体のビアホール導体が
位置する部分に、ダイシングソーを用いて、ビアホール
導体を分断するように溝を形成し、この溝の形成によっ
て、溝の内面上にビアホール導体の一部を露出させた。
また、この溝の底面とそれに対向する積層体の下面と
に、それぞれ、スリットを設けた。
【００６３】次いで、上述の生の積層体を、窒素雰囲気
中において、９８０℃の温度で１〜２時間焼成し、それ
によって焼結された積層体を得た。そして、この積層体
を溶剤で脱脂処理し、それによって、前述のようにビア
ホール導体の分断により与えられた外部端子電極および
他の導体膜の表面の油分および酸化膜を除去した後、パ
ラジウム溶液による活性化処理を行ない、次いで、無電
解ニッケルめっきを施した。
【００６４】次に、このようにして得られたマザーの状
態にある積層体を、溝に沿って分割し、それによって、
互いに独立した複数の積層セラミック電子部品を得た。
【００６５】以上のような積層セラミック電子部品の完
成後または製造工程の途中において、表１に示すような
いくつかの項目について評価した。
【００６６】表１において、「ダイシング時のビアホー
ル導体の崩れ」については、ダイシングソーを用いて、
ビアホール導体を分断するように溝を形成した後の試料
について、分断されたビアホール導体の形態を観察する
ことにより、その崩れの有無を評価したものである。
【００６７】「外部端子電極の亀裂」は、ビアホール導
体によって与えられた焼結後の外部端子電極の断面を露
出させるように、得られた積層セラミック電子部品を切
断し、この外部端子電極の断面を実体顕微鏡によって観
察することにより、導電性金属焼結体の亀裂の有無を評
価したものである。
【００６８】「セラミックの割れ」は、上述の「外部端
子電極の亀裂」の場合と同様、外部端子電極近傍のセラ
ミック部分の断面を実体顕微鏡で観察することによっ
て、セラミック部分の割れの有無を評価したものであ
る。
【００６９】「めっき付与性」は、ビアホール導体を分
断して与えられた外部端子電極の表面に形成された無電
解めっき膜の表面を走査型電子顕微鏡で観察することに
よって評価したものである。
【００７０】「半田付け性」は、同じく外部端子電極の
表面に対して半田付けを実施し、その半田付け状態を評
価したものである。
【００７１】表１において、試料番号に＊を付したもの
は、この発明の範囲外の比較例に相当する。
【００７２】表１を参照して、試料９のように、銅粉末
の含有量が９３重量％を超えると、ペースト化すること
ができず、特性を評価することができなかった。
【００７３】また、試料１０のように、銅粉末の含有量
が８０重量％を下回る場合には、ダイシング時のビアホ
ール導体の形態の崩れが生じるとともに、外部端子電極
の亀裂が生じるばかりでなく、貫通孔への導電性ペース
トの充填が不十分となった。また、めっき付与性および
半田付け性に関しても、それほど良好な結果が得られな
かった。
【００７４】また、試料１および２のように、樹脂粉末
すなわちポリプロピレン粉末の含有量が２重量％を下回
る場合には、外部端子電極に亀裂の発生が認められた。
【００７５】他方、試料８のように、樹脂粉末すなわち
ポリプロピレン粉末の含有量が１０重量％を超える場合
には、外部端子電極に亀裂の発生が認められるばかりで
なく、空洞が認められ、また、めっき付与性および半田
付け性が悪いという結果が得られた。
【００７６】また、試料１１のように、樹脂粉末とし
て、結晶セルロース粉末を用いた場合には、ダイシング
時に樹脂粉末が吸水することにより体積膨張し、ビアホ
ール導体の形態の崩れが生じてしまうという結果を招い
た。
【００７７】これらに対して、試料３〜７のように、樹
脂粉末としてポリプロピレン粉末を用いながら、銅粉末
が８０〜９３重量％、樹脂粉末が２〜１０重量％および
有機ビヒクルが５〜１８重量％の各範囲内にある場合に
は、ダイシング時にビアホール導体のための導電性ペー
ストの形態が崩れることがなく、焼成後において、外部
端子電極に亀裂が生じたり、セラミックに割れが生じた
りせず、しかも、外部端子電極において、優れためっき
付与性および半田付け性を与えることができた。
【００７８】これは、樹脂粉末として、導電性ペースト
中の溶剤に不溶であり、かつ吸水性の小さいポリプロピ
レン粉末を導電性ペースト中に所定量含有させたことに
よるものであり、これによって、ビアホール導体のため
の貫通孔への導電性ペーストの充填性を向上させるとと
もに、吸水による体積膨張を生じさせず、焼成時には、
導電性金属粉末の焼結による収縮を遅らせて、亀裂の発
生およびセラミックの割れを抑制し、かつ、焼成後に
は、この樹脂粉末が分解し、消失して、めっき付与性お
よび半田付け性に悪影響を及ぼさないようにすることが
できる。
【００７９】
【発明の効果】以上のように、この発明に係る導電性ペ
ーストによれば、溶剤に不溶であり、かつ吸水性の小さ
い樹脂粉末を所定の割合で含有しているので、以下のよ
うな効果が奏される。
【００８０】ビアホール導体を形成するために、この導
電性ペーストを用いると、ビアホール導体のための貫通
孔への導電性ペーストの充填性を向上させることがで
き、したがって、貫通孔への導電性ペーストの充填不良
による不都合の発生を防止することができる。
【００８１】この導電性ペーストを、外部端子電極とな
るビアホール導体を形成するために用いると、ダイシン
グソーを適用して、生の積層体のビアホール導体が位置
する部分を分断しようとするとき、ビアホール導体とな
るべき導電性ペーストの形態が崩れることがなくなる。
また、焼成時に、樹脂粉末が、導電性金属粉末の焼結に
よる収縮を遅らせ、焼成後の導電性金属焼結体に亀裂が
発生することを抑制するとともに、ビアホール導体近傍
のセラミック部分に割れが発生することを抑制すること
ができる。
【００８２】導電性ペーストに含まれる樹脂粉末は、焼
成後には、分解し、消失するので、導電性ペーストによ
って与えられた導体のめっき付与性や半田付け性に悪影
響を及ぼすことはない。
【００８３】これらのことから、この導電性ペーストを
用いることによって、導通信頼性が高く、めっき付与性
や半田付け性に優れた導体を得ることができる。
【００８４】特に、積層セラミック電子部品の外部端子
電極を形成するため、この導電性ペーストを用いてビア
ホール導体を形成し、生の積層体のビアホール導体が位
置する部分を分断することによって、分断面にビアホー
ル導体の一部を露出させ、この露出したビアホール導体
の一部をもって外部端子電極を与えるようにすれば、こ
の外部端子電極についての導通信頼性を高いものとする
ことができるとともに、積層セラミック電子部品を効率
良く製造することができる。
【００８５】導電性ペーストに含まれる導電性金属粉末
として、銅粉末が用いられると、比抵抗が小さく、マイ
グレーションが発生しにくい導体を比較的安価で得るこ
とができる。
【００８６】また、溶剤に不溶であり、かつ吸水性の小
さい樹脂粉末として、ポリプロピレン粉末を用いると、
この発明の効果を確実に奏させることができ、たとえば
良好な電気的特性を有する外部端子電極のような導体を
有する積層セラミック電子部品を確実に製造することが
可能になる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法によって
得られた積層セラミック電子部品１の外観を示す斜視図
である。
【図２】図１に示した積層セラミック電子部品１を得る
ために作製されるマザー積層体４を示す斜視図である。
【図３】図２に示したマザー積層体４に溝９を形成した
状態を示す拡大斜視図である。
【符号の説明】
１ 積層セラミック電子部品 ２ 積層体チップ ３ 外部端子電極 ４ マザー積層体 ５ 分割線 ６，７ マザーセラミックグリーンシート ８ ビアホール導体 ９ 溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｌ Ｆターム(参考） 4J002 AA001 AB031 BB122 DA066 DA076 DA086 DA116 DC006 FA082 FA086 FD116 GQ02 HA08 5E082 AB03 BC40 CC03 FG26 FG54 GG10 GG11 GG28 JJ12 JJ15 JJ23 LL01 LL03 MM24 5G301 DA03 DA05 DA06 DA10 DA11 DA12 DA42 DA44 DD01

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ビアホール導体を形成しているセラミッ
    クグリーンシートを含む複数の積層されたセラミックグ
    リーンシートをもって構成される生の積層体を作製する
    工程と、前記ビアホール導体によって外部端子電極を形
    成するため、生の前記積層体の前記ビアホール導体が位
    置する部分を分断することによって、分断面に前記ビア
    ホール導体の一部を露出させる工程とを備える、積層セ
    ラミック電子部品の製造方法において、前記ビアホール
    導体を形成するために用いる導電性ペーストであって、 溶剤およびバインダを含む、５〜１８重量％の有機ビヒ
    クルと、 粒径範囲が０．１〜５０μｍであり、かつ球状または粒
    状の形態を有する、８０〜９３重量％の導電性金属粉末
    と、 粒径範囲が０．１〜５０μｍであり、前記溶剤に不溶で
    あり、かつ吸水性の小さい、２〜１０重量％の樹脂粉末
    とを含む、導電性ペースト。
  2. 【請求項２】 前記導電性金属粉末は、銅粉末である、
    請求項１に記載の導電性ペースト。
  3. 【請求項３】 前記樹脂粉末は、ポリプロピレン粉末で
    ある、請求項１または２に記載の導電性ペースト。
  4. 【請求項４】 導電性金属粉末と、有機ビヒクルと、２
    〜１０重量％のポリプロピレン粉末とを含む、導電性ペ
    ースト。
  5. 【請求項５】 前記導電性金属粉末を８０〜９３重量％
    含み、かつ前記有機ビヒクルを５〜１８重量％含む、請
    求項４に記載の導電性ペースト。
  6. 【請求項６】 ビアホール導体を形成するために用いら
    れる、請求項４または５に記載の導電性ペースト。
  7. 【請求項７】 ビアホール導体を形成しているセラミッ
    クグリーンシートを含む複数の積層されたセラミックグ
    リーンシートをもって構成される生の積層体を作製する
    工程と、 前記ビアホール導体によって外部端子電極を形成するた
    め、生の前記積層体の前記ビアホール導体が位置する部
    分を分断することによって、分断面に前記ビアホール導
    体の一部を露出させる工程と、 前記分断面に前記ビアホール導体の一部を露出させてい
    る生の前記積層体を焼結させるように焼成する工程とを
    備え、 前記ビアホール導体を形成するための導電性ペーストと
    して、請求項１ないし６のいずれかに記載の導電性ペー
    ストを用いることを特徴とする、積層セラミック電子部
    品の製造方法。
JP2000271319A 2000-09-07 2000-09-07 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法 Expired - Lifetime JP3757771B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000271319A JP3757771B2 (ja) 2000-09-07 2000-09-07 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
US09/939,467 US6623663B2 (en) 2000-09-07 2001-08-24 Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same
TW090121057A TW516353B (en) 2000-09-07 2001-08-27 Electro-conductive paste and method for manufacturing a multilayer ceramic electronic part using the same
KR10-2001-0054817A KR100443664B1 (ko) 2000-09-07 2001-09-06 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법
CNB011326964A CN1192696C (zh) 2000-09-07 2001-09-07 导电浆和用它制造多层陶瓷电子部件的方法
DE10143919A DE10143919B4 (de) 2000-09-07 2001-09-07 Elekrisch leitende Paste und Verfahren zur Herstellung eines mehrlagigen keramischen elektronischen Bauteils unter verwendung dieser Paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271319A JP3757771B2 (ja) 2000-09-07 2000-09-07 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2002083515A true JP2002083515A (ja) 2002-03-22
JP3757771B2 JP3757771B2 (ja) 2006-03-22

Family

ID=18757626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271319A Expired - Lifetime JP3757771B2 (ja) 2000-09-07 2000-09-07 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法

Country Status (6)

Country Link
US (1) US6623663B2 (ja)
JP (1) JP3757771B2 (ja)
KR (1) KR100443664B1 (ja)
CN (1) CN1192696C (ja)
DE (1) DE10143919B4 (ja)
TW (1) TW516353B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124155A (ja) * 2007-11-16 2009-06-04 Samsung Electro-Mechanics Co Ltd 多層セラミックコンデンサの製造方法
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
JP2010080682A (ja) * 2008-09-26 2010-04-08 Tdk Corp 積層型電子部品の製造方法およびセラミックグリーンシート
CN111148351A (zh) * 2019-12-18 2020-05-12 惠州市金百泽电路科技有限公司 一种带台阶槽的5g小型基站电源功放模块pcb的加工方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
WO2006013731A1 (ja) 2004-08-06 2006-02-09 A. L. M. T. Corp. 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
US20060054190A1 (en) 2004-09-14 2006-03-16 Bti Holding, Inc. Plate washing system with ultrasonic cleaning of pipes
US7342183B2 (en) 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
EP2142771A1 (en) * 2007-05-02 2010-01-13 Perkins Engines Company Limited Exhaust treatment system implementing selective doc bypass
KR101412822B1 (ko) * 2012-09-06 2014-06-27 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US10147533B2 (en) 2015-05-27 2018-12-04 Samsung Electro-Mechanics Co., Ltd. Inductor
TWI634822B (zh) * 2017-04-19 2018-09-01 南亞電路板股份有限公司 電路板結構及其製造方法
US11421116B2 (en) * 2018-10-19 2022-08-23 Fujikura Kasei Co., Ltd. Electroconductive paste
US10716209B2 (en) * 2018-10-29 2020-07-14 Intel Corporation Fiber weave-sandwiched differential pair routing technique
CN113733294B (zh) * 2021-08-25 2023-03-24 杭州正向增材制造技术有限公司 三维电路构建方法和三维打印机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613722B2 (ja) * 1986-11-27 1994-02-23 ホソカワミクロン株式会社 金属粉末の樹脂被覆方法
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
JP3257532B2 (ja) 1992-07-27 2002-02-18 株式会社村田製作所 積層電子部品の製造方法およびその特性測定方法
JP3353400B2 (ja) * 1993-07-22 2002-12-03 株式会社村田製作所 多層セラミック基板の製造方法
JPH10172345A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック基板の製造方法
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
JP3539195B2 (ja) * 1998-03-25 2004-07-07 株式会社村田製作所 導電ペーストおよびそれを用いたセラミック基板の製造方法
CA2269378C (en) * 1998-04-17 2008-04-01 Ajinomoto Co., Inc. Curable resin composition

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905862B1 (ko) * 2007-02-26 2009-07-02 삼성전기주식회사 집적된 적층형 칩 커패시터 모듈 및 이를 구비하는 집적회로 장치
US7889479B2 (en) 2007-02-26 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Integrated multilayer chip capacitor module and integrated circuit apparatus having the same
JP2009124155A (ja) * 2007-11-16 2009-06-04 Samsung Electro-Mechanics Co Ltd 多層セラミックコンデンサの製造方法
US7926154B2 (en) 2007-11-16 2011-04-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multi-layer ceramic condenser
JP2010080682A (ja) * 2008-09-26 2010-04-08 Tdk Corp 積層型電子部品の製造方法およびセラミックグリーンシート
CN111148351A (zh) * 2019-12-18 2020-05-12 惠州市金百泽电路科技有限公司 一种带台阶槽的5g小型基站电源功放模块pcb的加工方法

Also Published As

Publication number Publication date
US6623663B2 (en) 2003-09-23
DE10143919A1 (de) 2002-04-25
CN1192696C (zh) 2005-03-09
US20020050586A1 (en) 2002-05-02
JP3757771B2 (ja) 2006-03-22
KR100443664B1 (ko) 2004-08-09
DE10143919B4 (de) 2009-04-09
CN1348329A (zh) 2002-05-08
TW516353B (en) 2003-01-01
KR20020020234A (ko) 2002-03-14

Similar Documents

Publication Publication Date Title
JP3757771B2 (ja) 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法
US6120708A (en) Conductive paste and method for producing ceramic substrate using the same
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JP3422233B2 (ja) バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
US5985461A (en) Electroconductive paste, and method for producing ceramic substrate using it
JP4333594B2 (ja) 導電性ペースト及びセラミック電子部品
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP3818030B2 (ja) 多層基板の製造方法
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2012186269A (ja) セラミック多層基板
JP2002043757A (ja) 多層基板及びその製造方法
JPH10149945A (ja) 積層セラミックチップ部品及びその製造方法
JP3879276B2 (ja) セラミック多層基板の製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP4507378B2 (ja) 積層セラミック電子部品の製造方法および導電性ペースト
JPH0714421A (ja) バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JPH11186727A (ja) 配線基板およびその製造方法
JP2006196840A (ja) 配線基板およびその製造方法
JP2000058375A (ja) 積層セラミック電子部品及びその製造方法
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JPH11103169A (ja) ガラスセラミック配線基板
JPS5917294A (ja) 複合積層セラミツク部品とその製造方法
JP3145614B2 (ja) セラミック配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3757771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

EXPY Cancellation because of completion of term