WO2006013731A1 - 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード - Google Patents

集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード Download PDF

Info

Publication number
WO2006013731A1
WO2006013731A1 PCT/JP2005/013402 JP2005013402W WO2006013731A1 WO 2006013731 A1 WO2006013731 A1 WO 2006013731A1 JP 2005013402 W JP2005013402 W JP 2005013402W WO 2006013731 A1 WO2006013731 A1 WO 2006013731A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
light emitting
hole
insulating member
main surface
Prior art date
Application number
PCT/JP2005/013402
Other languages
English (en)
French (fr)
Inventor
Kenjiro Higaki
Daisuke Takagi
Sadamu Ishidu
Yasushi Tsuzuki
Original Assignee
A. L. M. T. Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A. L. M. T. Corp. filed Critical A. L. M. T. Corp.
Priority to EP05766358A priority Critical patent/EP1775766A4/en
Priority to JP2006531379A priority patent/JP4012936B2/ja
Priority to US10/589,747 priority patent/US7649270B2/en
Priority to CN200580008032.5A priority patent/CN1930680B/zh
Priority to CA2552908A priority patent/CA2552908C/en
Publication of WO2006013731A1 publication Critical patent/WO2006013731A1/ja
Priority to US11/987,170 priority patent/US7737562B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Definitions

  • the present invention relates to a ceramic aggregate substrate formed integrally with a plurality of plate-like insulation members arranged in the same plane, and the insulation member obtained by cutting out the aggregate substrate for each region. Formed using the semiconductor element mounting member, a semiconductor device such as an imaging device or a light emitting diode component formed using the semiconductor element mounting member, and the light emitting diode component. Light emitting diodes.
  • the semiconductor element mounting member includes, for example, one surface of the insulating member as a main surface for mounting a semiconductor element, and the opposite surface as an external connection surface for connection with another member, and a semiconductor surface on the main surface.
  • Multiple electrode layers for element mounting, multiple electrode layers for connection to other members are formed on the external connection surface, and each electrode layer on both sides is formed in multiple through holes that penetrate the insulating member It is formed in a structure that is individually connected through the conductive layer and via conductor.
  • the semiconductor element mounting member is conventionally a ceramic green as a precursor of an insulating member.
  • the sheet is generally manufactured by a so-called cofire method (for example,
  • Patent Documents 1 and 2 That is, the ceramic green sheet is formed into a planar shape corresponding to the outer shape of the insulating member, and after forming a through hole at the predetermined position, in the case of a via conductor, the ceramic green sheet that is the basis thereof is formed.
  • a semiconductor element mounting member is manufactured by simultaneously firing the ceramic liner sheet and the conductive paste while filling the through hole with the conductive paste that is fired simultaneously with the firing of the conductive paste.
  • a conductive paste is applied to the surface of the ceramic green sheet formed in a predetermined planar shape to serve as the main surface and the external connection surface of the insulating member.
  • a plating metal layer is laminated on the base metal layer, whereby the main surface, And the electrode layer of the external connection surface is formed.
  • Patent Document 1 Japanese Patent Laid-Open No. 11-135906
  • Patent Document 2 JP 2002-232017
  • a ceramic aggregate substrate integrally formed in a shape in which a plurality of plate-like insulating members are arranged on the same plane by the cofire method individual regions of the aggregate substrate are formed. It has been studied to produce a plurality of insulating members at once by cutting them out by dicing or the like.
  • a ceramic green sheet having a large area including a plurality of regions to be insulating members has a large amount of shrinkage at the time of firing, and the whole does not shrink uniformly and shrinks unevenly. It was. For example, a rectangular ceramic green sheet shrinks so that the vicinity of the center of each side is larger than the corner of the rectangle and enters inward.
  • a large ceramic green sheet including a plurality of regions to be insulating members is pre-fired to form a single aggregate substrate, and a plurality of insulating green members are formed on the aggregate substrate.
  • an insulating member is manufactured by setting a region and forming a through hole for each region by laser processing or the like and then cutting out each region.
  • the through-holes formed are formed simultaneously with or before and after the step of forming the electrode layer by chemical plating, electric plating, or the like on the main surface side and the external connection surface side of the insulating member, respectively.
  • a conductive layer connecting both electrode layers is formed.
  • the through hole formed by laser processing is formed in a tapered shape in which the diameter gradually decreases from the laser incident side to the output side.
  • the surface and the inner surface of the through hole intersect at an acute angle, and the portion of the corner that intersects at an acute angle has poor adhesion to the metallization formed by physical vapor deposition, printing, plating, etc., and the film thickness is not uniform. Therefore, when the electrode layer and the conductive layer are formed on the insulating member, there is a problem that connection failure between the electrode layer and the conductive layer is likely to occur.
  • An object of the present invention is to manufacture a ceramic green sheet through a step of forming a through hole and then to form a conductive layer formed in the through hole and an electrode formed on a main surface or an external connection surface.
  • An object of the present invention is to provide an assembly board that can be reliably connected to a layer without causing poor connection.
  • Another object of the present invention is to provide a semiconductor element mounting member formed using an insulating member cut out for each region of the aggregate substrate, and an imaging device formed using the semiconductor element mounting member,
  • An object of the present invention is to provide a semiconductor device such as a light emitting diode constituent member and a light emitting diode formed using the light emitting diode constituent member.
  • a collective substrate of the present invention is a board in which one side is a main surface for mounting a semiconductor element and the opposite side is an external connection surface for connection to another member.
  • a through hole penetrating in the thickness direction of the insulating member is formed in at least one of the positions straddling the line, and an inner surface forming each through hole is formed on the main surface side and the outer connection surface side. From the opening to the smallest hole provided in one place in the thickness direction of the insulating member
  • the aggregate substrate of the present invention is preferably manufactured by firing a plate-like precursor as a base material and then forming through holes.
  • the collective substrate of the present invention is used for connecting an electrode layer for mounting a semiconductor element formed on the main surface side of a region to be an insulating member and another member formed on the external connection surface side. It is preferable to provide an electrode layer and a conductive layer formed in the through hole and connecting the electrode layer on the main surface side and the electrode layer on the external connection surface side.
  • the semiconductor element mounting member of the present invention is manufactured by cutting out the aggregate substrate of the present invention including the electrode layer and the conductive layer for each region.
  • the semiconductor element mounting member of the present invention includes an insulating member in which a region for mounting a semiconductor element is set on a main surface, and a frame laminated on the main surface so as to surround the region. It is preferable that the thermal expansion coefficient of the insulating member and the frame body is 10 X 10-6 Z ° C or less, and the thermal expansion coefficient of the frame body and the thermal expansion coefficient of the insulating member are difference is preferably not more than 3 X 10- 6 Z ° C for.
  • the semiconductor element mounting member of the present invention includes at least 80% of the area of the region for mounting the semiconductor element surrounded by the frame on the main surface of the insulating member, and includes at least an electrode layer for mounting the semiconductor element It is preferably covered with a metal layer.
  • the imaging device of the present invention includes the semiconductor element mounting member of the present invention and the semiconductor element mounting.
  • An image sensor as a semiconductor element mounted in a region surrounded by a frame on the main surface of the insulating member of the mounting member, and joined to the upper surface of the frame to seal the inside of the frame; And a lid that also serves as a translucent plate material.
  • a semiconductor device of the present invention includes the semiconductor element mounting member of the present invention and a semiconductor element mounted on a main surface of an insulating member among the semiconductor element mounting members. Element force It is sealed with a sealing material.
  • the semiconductor device of the present invention includes the electrode layer and the conductive layer, and the minimum hole portion of the through hole is filled with a conductive material forming the conductive layer, and the through hole is closed in the thickness direction.
  • a semiconductor element is mounted on the main surface of each region of the collective substrate that is to be an insulating member, and then the entire surface of the collective substrate on the main surface side on which the semiconductor element is mounted is sealed with a sealing material.
  • the collective substrate is manufactured by cutting out each region together with the sealing material, and at least a part of the through hole after cutting is formed on a side surface intersecting the main surface and the external connection surface of the insulating member.
  • the semiconductor device of the present invention is characterized in that the semiconductor element is a light emitting element and the sealing material is at least one of a phosphor and a protective resin. It is what.
  • the light emitting diode component of the present invention it is preferable that at least a part of the outermost surface of the electrode layer on the main surface of the insulating member is formed of Ag, A, or A1 alloy.
  • the light-emitting diode of the present invention includes a package having a recess, the light-emitting diode component of the present invention mounted on the bottom surface of the recess of the package, and a seal for sealing the recess in the opening of the recess.
  • V is provided with a sealing cap or a lens which has a material power capable of transmitting light of the light-emitting diode constituent member which is bonded.
  • the inner surface forming the through hole has a minimum hole provided at one location in the thickness direction of the insulating member from the opening on the main surface side of the insulating member and the external connection surface side. Since each of the main surfaces, the external connection surface, and the inner surface of the through hole has an obtuse angle, the opening size is tapered so as to gradually decrease. Will be crossed. Therefore, according to the collective substrate of the present invention, physical vapor deposition, When forming electrode layers and conductive layers by printing, plating, etc., metallized peeling at the corners and uneven film thickness are greatly reduced, resulting in poor connection between the electrode layer and the conductive layer. Thus, the semiconductor device can be reliably connected and the reliability of the semiconductor device can be improved more than before.
  • the thermal conductivity of the collective substrate of the present invention is lOWZmK or more, it is possible to increase the heat dissipation of the semiconductor element mounting member and cope with the higher output of the semiconductor element. Further, the thermal expansion coefficient of the collective substrate, 10 the X 10- 6 Z ° C below that, inflated by Netsu ⁇ history or the like of driving the device, subjected to any excessive stress to the semiconductor element when deflated, the device is It is possible to reliably prevent breakage or disconnection from the electrode layer to cause poor bonding.
  • the aggregate substrate of the present invention is manufactured by firing a plate-like precursor such as a ceramic green sheet and then forming a through hole, the precursor is uneven.
  • the uneven displacement of the through hole due to the contraction is eliminated.
  • the electrode layer is formed on the main surface of the insulating member and the external connection surface of the collective substrate of the present invention, and the conductive layer is formed on the inner surface of the through hole, the electrode layer and the conductive layer are It is possible to connect securely without causing poor connection. Therefore, according to the semiconductor element mounting member of the present invention manufactured by cutting out the assembly board of the present invention for each region, the semiconductor element mounted on the main surface is divided between the two electrode layers and the conductive layer. It is possible to reliably connect to other members without causing poor connection or the like.
  • the electrode layer is formed by a conventionally known method such as solder bonding or wire bonding. By various connection methods, it is possible to more securely and electrically connect to the electrode layer provided on the other member.
  • a region for mounting a semiconductor element is set on the main surface of the insulating member, and a frame is formed on the main surface of the insulating member so as to surround the region. product
  • the mounted semiconductor element can be sealed by bonding a lid on the frame body.
  • the semiconductor element is an image sensor
  • the image sensor is sealed in such a manner that the image sensor can be exposed through the lid by using a lid that also has a light-transmitting material force. can do.
  • the coefficient of thermal expansion of the insulating member and the frame of the semiconductor element mounting member of the present invention is 10
  • At least 80% of the area of the semiconductor element mounting member of the present invention for mounting the semiconductor element surrounded by the frame on the main surface of the insulating member is at least for mounting the semiconductor element.
  • the semiconductor layer is covered with a metal layer including an electrode layer, for example, when the semiconductor element is an image pickup element, the metal layer functions as a light shielding layer, and light incident from behind the image pickup element through the insulating member is used.
  • the sensitivity of the image sensor can be improved.
  • the semiconductor element is a light emitting element, the light emitting efficiency of the light emitting diode can be improved by causing the metal layer to function as a reflective layer.
  • the image pickup device of the present invention after mounting an image pickup device as a semiconductor element in a region surrounded by a frame on the main surface of the insulating member of the semiconductor element mounting member including the frame, Since it is configured by joining a lid that also serves as a translucent plate material on the frame, the image sensor can be sealed in a state where exposure through the lid is possible. it can.
  • the semiconductor device of the present invention has a structure in which a semiconductor element is mounted on a main surface of a semiconductor element mounting member manufactured by cutting an aggregate substrate into each region and sealed with a sealing material. Therefore, it can be handled in the same way as a conventional chip of a semiconductor element, and can be mounted on a mounting portion of another member such as a wiring board. It is also possible to inspect for defects before mounting on the mounting part. Moreover, since it is not necessary to directly touch the semiconductor element during mounting work, it is possible to suppress the occurrence of damage to the element due to static electricity as much as possible.
  • the semiconductor device of the present invention is mounted on the main surface of the semiconductor substrate using a collective substrate in which the minimum hole portion of the through hole is filled with a conductive material and closed in the thickness direction, and a sealing material Sealed
  • the sealing material can be prevented from leaking to the opposite surface side through the through hole during the sealing. . Therefore, for example, a specific region on one side of the collective substrate on which one side of the semiconductor element is mounted can be omitted, and the entire surface can be protected with a sealing material. It becomes possible to promote further downsizing.
  • the conductive layer formed on the inner surface of the exposed through hole is formed on the solder fillet. It can function as a formation part. For this reason, when the semiconductor device is mounted on the mounting portion of the other member by soldering, the formed solder fillet assists the external connection electrode layer, thereby improving the mounting reliability.
  • the light-emitting diode component of the present invention uses a light-emitting element as a semiconductor element in the semiconductor device of the present invention, and at least one of a phosphor and a protective resin as a sealing material. Therefore, it is handled in the same way as a conventional light emitting element chip, and a mounting portion of a light emitting diode knock-out or a substrate of a surface light emitting body configured by arranging a large number of light emitting elements in a planar shape. It can be mounted on a mounting portion or the like. In addition, it is possible to determine whether the light emitting element is good or to check the color of light emission before mounting on these mounting portions. Furthermore, since it is not necessary to directly touch the light emitting element during the mounting operation or the like, the occurrence of damage to the element due to static electricity or the like can be suppressed as much as possible.
  • the light-emitting diode constituent members of the present invention when at least a part of the outermost surface of the electrode layer on the main surface of the insulating member is formed of Ag, A, or A1 alloy, light from the light-emitting element is emitted.
  • light having a wavelength of 600 nm or less which is suitable for emitting white light in combination with a phosphor, can be reflected to the front side of the light emitting diode component as efficiently as possible to improve the light emission efficiency.
  • the light emitting diode of the present invention uses the light emitting diode component of the present invention, it can be efficiently manufactured without wasting the expensive light emitting diode.
  • FIG. 1 is an enlarged plan view of a part of an aggregate substrate serving as an insulating member for mounting an image pickup device as an example of an embodiment of the aggregate substrate of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of a through hole portion in the collective substrate.
  • FIG. 3 is an enlarged cross-sectional view of a through hole portion in an insulating member cut out from a collective substrate.
  • FIG. 4 is a plan view showing the main surface side of the insulating member.
  • FIG. 5 is a plan view showing a semiconductor element mounting member formed by joining a frame body on the main surface.
  • FIG. 6 is a bottom view showing the external connection surface side of the insulating member.
  • FIG. 7 shows a semiconductor element mounting member in which an image sensor as a semiconductor element is mounted on an element mounting region on the main surface of an insulating member, and a light-transmitting lid is mounted on the frame. It is sectional drawing of the imaging device formed by joining.
  • FIG. 8 is an enlarged plan view of a part of the collective substrate serving as an insulating member for mounting a light-emitting element as another example of the collective substrate of the present invention.
  • FIG. 9 is an enlarged cross-sectional view of a through hole portion in the collective substrate.
  • FIG. 10 is an enlarged cross-sectional view of a through hole portion in an insulating member obtained by cutting out the collective substrate.
  • FIG. 11 is a plan view showing the main surface side of the insulating member.
  • FIG. 12 is a bottom view showing the external connection surface side of the insulating member.
  • FIG. 13 shows a light-emitting diode constituent member in which a light-emitting element as a semiconductor element is mounted on the main surface of an insulating member of a semiconductor element mounting member and sealed with phosphor and Z or protective resin. It is sectional drawing.
  • FIG. 14 is a cross-sectional view showing a light emitting diode in which a light emitting diode component is mounted on a package.
  • FIG. 15 is a side view of the semiconductor element mounting member of the present invention as viewed from the direction of the arrow V in FIG. 17 in which the through hole portion is enlarged in another example of the embodiment.
  • FIG. 16 is a side view showing a state of the same through hole before forming a conductive layer on the inner surface of the through hole.
  • FIG. 17 is a plan view showing the main surface side of the semiconductor element mounting member of the above example.
  • FIG. 18 is a bottom view showing the external connection surface side.
  • FIG. 19 is an enlarged plan view of the through-hole portion before the insulating member that is the basis of the semiconductor element mounting member of the above example is cut out by the collective substrate.
  • FIG. 20 is a cross-sectional view taken along line BB in FIG.
  • FIG. 21 is an enlarged plan view of a deformed portion of a through hole.
  • FIG. 22 is a cross-sectional view taken along line BB in FIG.
  • FIG. 1 is an enlarged plan view of a part of the collective substrate 1 as an example of an embodiment of the collective substrate 1 according to the present invention, which is an insulating member 2 for mounting an image pickup device.
  • . 2 is an enlarged cross-sectional view of a portion of the through hole 11 in the collective substrate 1
  • FIG. 3 is an enlarged cross-sectional view of the portion of the through hole 11 in the insulating member 2 cut out of the collective substrate 1.
  • is there. 4 is a plan view showing the main surface 21 side of the insulating member 2
  • FIG. 5 is a plan view showing a semiconductor element mounting member BL formed by joining the frame body 4 on the main surface 21.
  • 6 is a bottom view showing the external connection surface 22 side of the insulating member 2.
  • FIG. 7 shows that the imaging element PE1 as a semiconductor element is mounted on the element mounting region 21a on the main surface 21 of the insulating member 2 of the semiconductor element mounting member BL, and a light-transmitting lid is provided on the frame body 4.
  • 3 is a cross-sectional view of an imaging device PE2 formed by joining a body FL.
  • the collective substrate 1 of this example is entirely formed in a flat plate shape by ceramic, and forms a predetermined planar shape (rectangular shape in the figure) to be a plate-like insulating member 2. ) And a constant width region lb for removal by dicing provided in a vertical and horizontal matrix between each region la so as to partition the plurality of regions la. Is included.
  • a one-dot chain line in the figure is a boundary line L for partitioning the regions la and lb. Further, a plurality of (eight in the figure) through-holes 11 are formed across the boundary line L at positions corresponding to the two long sides parallel to each other in each region la! The
  • the aggregate substrate 1 is manufactured by firing a ceramic precursor (ceramic green sheet or the like) as a base and forming it into a flat plate shape, and then forming through holes 11 by post-processing. I like it.
  • a ceramic precursor ceramic green sheet or the like
  • the through hole 11 can be formed with high positional accuracy, which is difficult to form with the conventional cofire method.
  • each through hole 11 has two first and second surfaces, respectively.
  • the taper surface is composed of l lb and 11c.
  • the first tapered surface l ib is the smallest hole portion 11a having a circular planar shape provided at one position in the thickness direction of the insulating member 2 from the main surface 21 side (the upper surface side in the figure) of the insulating member 2.
  • it is formed in a conical taper shape so that the opening diameter gradually decreases, and the main surface 21 opens in a circular shape.
  • the second taper surface 11c is formed in a conical taper shape so that the opening diameter gradually decreases from the external connection surface 22 side (the lower surface side in the figure) of the insulating member 2 to the minimum hole portion 11a.
  • the external connection surface 22 has a circular opening.
  • Various methods can be considered as a method of forming the through-hole 11 having the shape shown in the figure on the assembled substrate 1 that has been previously baked and formed into a flat plate shape by post-processing. It is preferable to form by a method using a method. That is, with reference to FIGS. 1 and 2, the circular region corresponding to the opening of the through hole 11 on the external connection surface 22 side of the collective substrate 1 is exposed, and the other regions are protected with a resist film. Then, the exposed region of the aggregate substrate 1 is selectively perforated in the thickness direction by the sandblast method to form the second taper surface 11c.
  • the circular region corresponding to the opening of the through hole 11 is exposed, and the other region is protected with a resist film, and the aggregate substrate 1 is formed by the sandblast method.
  • the exposed area is selectively drilled in the thickness direction to form a 1 lb first tapered surface.
  • the opening size becomes smaller as drilling progresses, so both tapered surfaces l lb and 11c are formed in a conical taper shape, and both tapered surfaces l
  • the connecting portion of lb and 11c is the minimum hole portion 11a, and the through hole 11 is formed.
  • the opening diameter of the minimum hole 11a and the thickness direction of the insulating member 2 of the minimum hole 11a are adjusted.
  • the formation position can be arbitrarily controlled.
  • the first tapered surface l ib and the main surface 21 continuous therewith intersect at an obtuse angle ⁇ , and the second tapered surface 11c and
  • the corners of the first tapered surface l ib and the main surface 21 and the first 2 themes Separation of metallization and non-uniform film thickness at the corners of the par surface l ie and the external connection surface 22 can be greatly reduced, resulting in poor connection between the electrode layers 31 and 32 and the conductive layer 33. It becomes possible to make a reliable connection immediately. Therefore, it is possible to improve the reliability of the imaging device PE2.
  • both tapered surfaces l lb and 11c intersect each other at an acute angle in the through hole 11, the adhesion of the metallization at the portion of the minimum hole 11a which is the corner of the both decreases, and the conductive layer 33 Force There is a risk of discontinuity at the minimum hole 11a or uneven metallization.
  • both tapered surfaces l lb and 11c are also obtuse at an angle ⁇ .
  • the aggregate substrate 1 preferably has a thermal conductivity of lOWZmK or more. If the thermal conductivity is 10W ZmK or more, it is possible to increase the heat dissipation of the semiconductor element mounting member BL and cope with higher output of the image sensor PE1. Furthermore, the collective substrate 1, the thermal expansion coefficient is preferably not less 10 X 10- 6 Z ° C. If the thermal expansion coefficient of less 10 X 10- 6 Z ° C, expansion due to heat history of when the device driving dynamic, excessive stress on the imaging element PE1 upon contraction Te Kuwawatsu, the element PE1 is broken Or disconnection can be prevented.
  • Materials for forming the aggregate substrate 1 satisfying these conditions include A1N, Al 2 O, SiC, S
  • the thermal conductivity of the collective substrate 1 is 80 WZmK or more, particularly 150 WZmK or more, even within the above range, in order to achieve a high thermal conductivity, A1N or SiC preferable. In view of reducing the difference in thermal expansion coefficient from the image sensor PE1, A1N or Al 2 O is preferable.
  • the aggregate substrate 1 is preferably formed by 2 3. However, considering the balance between the mechanical strength and other physical properties of the collective substrate 1 or the manufacturing cost, the collective substrate 1
  • the thermal conductivity in the range of the, in particular, preferred instrument thermal expansion coefficient not more than 300WZmK also within the scope of the, in particular, 4 X 10- 6 ⁇ 7 X 10- 6 Z ° C
  • 4 X 10- 6 ⁇ 7 X 10- 6 Z ° C Preferably
  • the main surface 21 of the collective substrate 1 has an electrode layer 31 for mounting a semiconductor element
  • the external connection surface 22 has an electrode layer 32 for connection to other members
  • the inner surface of the through hole 11 has both A conductive layer 33 that connects the electrode layers 31 and 32 is formed (FIGS. 1 to 6).
  • each electrode layer 31 on the main surface 21 side is formed independently corresponding to each through hole 11. Further, in the example shown in the figure, each electrode layer 31 has another one from the through hole 11 formed at a position corresponding to one of the two long sides of the rectangular parallel to each other in the region la to be the insulating member 2. It is formed in a rectangular shape extending in the direction of the long side of the side.
  • the electrode layer 32 on the external connection surface 22 side is also formed independently corresponding to each through hole 11 with a plurality of forces, and each electrode layer 32 is mutually connected in the region la that becomes the insulating member 2.
  • the conductive layer 33 is formed so as to cover the entire inner surface of the through hole 11 and to be connected to the electrode layer 31 on the main surface 21 side of the collective substrate 1 and the electrode layer 32 on the external connection surface 22 side. .
  • the metal layer 5 is formed on the main surface 21 in a state where a gap g is provided so as not to contact each electrode layer 31.
  • the metal layer 5 together with the electrode layer 31 functions as a light-shielding layer that covers the region 21a for mounting the semiconductor element surrounded by the frame body 4 in the main surface 21. That is, the metal layer 5 is used to improve the sensitivity of the image sensor PE1 by blocking light incident from behind the image sensor PE1 mounted in the region 21a through the insulating member 2.
  • the electrode layer 31 and the metal layer 5 are preferably formed so as to cover 80% or more of the area of the region 21a. Thereby, the electrode layer 31 and the metal layer 5 can sufficiently function as a light shielding layer.
  • the plurality of electrode layers 31 need to be separated from each other, and the metal layer 5 needs to be separated from each electrode layer 31. Therefore, a gap g is always required between the electrode layer 31 and the metal layer 5, and 100% of the area of the region 21 a, that is, the entire surface of the region 21 cannot be covered with the electrode layer 31 or the metal layer 5. In consideration of securing a sufficient gap g between the electrode layer 31 and the metal layer 5 to prevent a short circuit between the plurality of electrode layers 31.
  • the pole layer 31 and the metal layer 5 are preferably formed so as to cover 95% or less of the area of the region 21a.
  • Each electrode layer 31 may be formed to be large so as to cover 80 to 95% of the area of the region 21a, and the metal layer 5 may be omitted.
  • the electrode layers 31, 32 and the conductive layer 33 can all be formed of various conventionally known metal materials having excellent conductivity. Each layer is formed into a single layer structure or a multilayer structure of two or more layers using various metallization methods such as a wet plating method or a physical vapor deposition method such as a vacuum deposition method or a sputtering method. be able to. In the wet plating method, since a metal film having a sufficient thickness can be formed by a single treatment, the electrode layers 31, 32 and the conductive layer 33 may be formed in a single layer structure. A multilayer structure in which a surface layer with a thickness of 0.1-: LO / zm is laminated on one or two underlayers of Cu or M, which also has excellent metallic power such as Ag and Au. It may be formed.
  • the electrode layers 31, 32 and the conductive layer 33 are formed in a multilayer structure in which a plurality of functionally separated layers are stacked. In order from the closest side to the collective board 1,
  • the thickness of the adhesion layer is preferably about 0.01 to 1. O / zm, the thickness of the diffusion prevention layer is about 0.01-1 and the thickness of the surface layer is preferably about 0.1 to about LO / zm.
  • the electrode layers 31 and 32 and the conductive layer 33 may be formed in a multilayer structure by combining physical vapor deposition and wet plating.
  • an underlayer that also contains Cu and N is formed by wet plating, and further, Ag, It is possible to form a surface layer made of Al, Au or the like having excellent conductivity.
  • the surface of the electrode layer 31 on the main surface 21 side is, for example, connected to each terminal of the mounted image sensor PE1.
  • bonding pads such as Au may be provided.
  • the surface of the electrode layer 32 on the external connection surface 22 side is, for example, soldered between the electrode layer provided on the substrate of a digital camera or the like to improve the reliability when surface mounting. It is also possible to provide an anti-solder joint layer that also has Au force.
  • the electrode layers 31 and 32 having a single-layer structure are formed or arranged on the outermost layer of the electrode layers 31 and 32 having a multilayer structure. If present, the bonding pad and the solder joint layer may be omitted.
  • the metal layer 5 since the metal layer 5 is formed on the same surface as the electrode layer 31, it may be formed so as to have the same layer configuration at the same time as the electrode layer 31 is formed. However, since the metal layer 5 only needs to function as a light shielding layer, for example, even when the electrode layer 31 is formed in a multilayer structure as described above, the metal layer 5 has a sufficient thickness. It may be formed in a single layer structure having only one layer.
  • a metal mask or a mask formed by photolithography is used to expose the uncovered aggregate without being covered with the mask.
  • the surface of the substrate 1 may be selectively metallized by the wet plating method or physical vapor deposition method. Further, in order to make the electrode layers 31 and 32 have a multilayer structure, metallization with different metals may be repeated on the exposed surface of the insulating member 1.
  • the conductive layer 33 is formed when the electrode layer 31 or the metal layer 5 is formed on the main surface 21, or when the electrode layer 32 is formed on the external connection surface 22, or when both the operations are performed. By leaving the opening of the through hole 11 exposed without being covered with a mask, it is possible to form both the electrode layers 31 and 32 and the electrode layers 31 and 32 at the same time.
  • a semiconductor element mounting member BL for mounting the imaging element PE1 as a semiconductor element is manufactured.
  • the region lb defined by the boundary line L in the collective substrate 1 is removed by dicing or the like.
  • the remaining region la is separated apart, and a plurality of insulating members 2 are formed.
  • the frame body 4 is bonded onto the main surface 21 of each formed insulating member 2 via a bonding layer B1 made of, for example, a low-melting glass or the like, a frame on the main surface 21 is formed.
  • the region 21a exposed through the through-hole 41 of the body 4 is taken as a semiconductor element.
  • a semiconductor element mounting member BL, which is an element mounting portion for mounting the image element PE1, is manufactured (FIGS. 4 to 7).
  • a collective substrate that includes a plurality of regions to be the frame 4 in which a plurality of through holes 41 are arranged in accordance with the formation interval of the region la of the collective substrate is prepared.
  • 32, the conductive layer 33, and the metal layer 5 are joined to the main surface 21 side of the collective substrate 1 through the joining layer B1, and then the region lb of the collective substrate 1 and the assembly to be the frame 4 Even if the region of the substrate overlapping the region lb is removed by dicing or the like, a plurality of semiconductor element mounting members BL in which the insulating member 2 and the frame body 4 are laminated can be manufactured.
  • the frame body 4 has a thermal expansion coefficient in consideration of preventing the occurrence of deformation such as warpage in the state of being laminated with the insulating member 2, and reducing the difference in thermal expansion coefficient from the semiconductor element.
  • the frame body 4 is formed of the same material as the insulating member 2 so that the difference in thermal expansion coefficient is completely eliminated.
  • the frame 4 is also preferably made of A1N.
  • the body 4 is also preferably made of Al 2 O.
  • the frame 4 has a semiconductor element as an imaging element.
  • the light shielding material in order to block unnecessary light incident through the frame 4, it is preferable to form the light shielding material.
  • an imaging device PE2 of the present invention has an imaging element PE1 mounted in a region 21a of the semiconductor element mounting member BL, and a terminal (not shown) of the imaging element PE1.
  • a terminal (not shown) of the imaging element PE1.
  • the tip of the electrode layer 31 exposed in the region 21a is connected via the wire bonding WB, it is formed on the frame body 4 via a bonding layer B2 made of a resin such as low-melting glass.
  • the lid FL made of a translucent material is joined.
  • the imaging element PE1 can be sealed in a state where the imaging element PE1 can be exposed through the lid FL.
  • Each terminal of the image sensor PE1 is connected to an electrode layer or the like provided on a substrate of a digital camera or the like via a wire bonding WB, an electrode layer 31, a conductive layer 33, and an electrode layer 32.
  • FIG. 8 shows a light emitting device mounting example as another example of the embodiment of the collective substrate 1 of the present invention.
  • 3 is an enlarged plan view of a part of the collective substrate 1 that is the basis of the insulating member 2.
  • FIG. FIG. 9 is an enlarged cross-sectional view of the through-hole 11 portion of the collective substrate 1.
  • FIG. 10 is an enlarged cross-sectional view of the through-hole 11 portion of the insulating member 2 cut out of the collective substrate 1.
  • FIG. 11 is a plan view showing the main surface 21 side of the insulating member 2
  • FIG. 12 is a bottom view showing the external connection surface 22 side. Further, FIG.
  • FIG. 13 shows a case where the light emitting element LE1 as a semiconductor element is mounted on the main surface 21 of the insulating member 2 of the semiconductor element mounting member BL, and the phosphor and Z or protective resin FR as a sealing material.
  • FIG. 14 is a cross-sectional view showing a light-emitting diode LE3 in which the light-emitting diode constituent member LE2 is mounted on the package 7.
  • the collective substrate 1 of this example is still formed in a flat plate shape by ceramic, and has a predetermined planar shape (rectangular in the figure) that becomes a plate-like insulating member 2.
  • a one-dot chain line in the figure is a boundary line L for partitioning the regions la and lb.
  • a plurality of (three in the figure) through-holes 11 are formed at positions corresponding to two sides in the vertical direction in the figure, which are parallel to each other, in each region la. It is formed in the vicinity of
  • the aggregate substrate 1 is formed by firing a ceramic precursor (ceramic green sheet or the like) to form a flat plate, and then forming the through holes 11 by post-processing. Preferably, it is formed. As a result, the through hole 11 can be formed with high positional accuracy, which is difficult to form with the conventional cofire method.
  • the electrode layers 31 and 32 and the conductive layer 33 are also preferably formed on the surface of the aggregate substrate 1 after firing. In this case, an A1 layer, which has excellent light reflectivity but was difficult to form on the underlayer made of Mo, W, or the like formed by the cofire method by the plating method, is used for the electrode layer 31. Etc. can also be formed.
  • each through hole 11 is composed of first and second tapered surfaces l lb and 11c, respectively.
  • the first taper surface l ib extends from the main surface 21 side of the insulating member 2 (upper surface side in the figure) to one location in the thickness direction of the insulating member 2.
  • the provided planar shape is formed in a conical taper shape so that the opening diameter gradually decreases toward the circular hole 11a having a circular shape, and the main surface 21 opens in a circular shape.
  • the second taper surface 11c is formed in a conical taper shape so that the opening diameter gradually decreases from the external connection surface 22 side (the lower surface side in the figure) of the insulating member 2 to the minimum hole portion 11a.
  • the external connection surface 22 has a circular opening.
  • the electrode layers 31 and 32 and the conductive layer 33 When the electrode layers 31 and 32 and the conductive layer 33 are formed, the corners of the first tapered surface l ib and the main surface 21 and the corners of the first tapered surface 11c and the external connection surface 22 are formed. Metallization separation and film thickness non-uniformity can be greatly reduced. Therefore, the electrode layers 31 and 32 and the conductive layer 33 can be securely connected without causing poor connection, and the reliability of the light emitting diode component LE2 and the light emitting diode LE3 can be improved. It becomes.
  • the partial force of the minimum hole portion 11a is filled by the deposition of the conductive material 33a that forms the conductive layer 33.
  • the assembly substrate 1 is closed in the thickness direction.
  • the light emitting element LE1 mounted on the main surface 21 of each insulating member 2 of the collective substrate 1 is replaced with the phosphor and Z or protective resin FR as a sealing material.
  • the phosphor and Z or the protective resin FR can be prevented from leaking to the back surface of the collective substrate 1 through the through holes 11.
  • both the taper surfaces l lb and 11c also intersect at an obtuse angle of 0. Both tapers
  • the second tapered surface 11c includes a region la of the aggregate substrate 1 that becomes the insulating member 2, and a region lb between the regions la. Is formed at a position across the boundary line L. Then, when the region lb is removed by dicing or the like and each region la is cut out, the second taper is formed on the side surface 23 of the insulating member 2 constituting the semiconductor element mounting member BL as shown in FIGS. The conductive layer 33 force formed on the inner surface of the surface 11c is exposed through the opening l id.
  • the exposed conductive layer 33 is caused to function as a solder fillet forming portion, and the light emitting diode component LE2 is mounted on another member, for example, the package 7 of the light emitting diode LE3 shown in FIG. 14 by soldering.
  • the formed solder fillet assists the electrode layer 32 for external connection, and the mounting reliability can be improved.
  • the formation by the sand blast method described above is used as a method of forming the through-hole 11 having a strong shape by post-processing on the aggregate substrate 1 that has been baked and formed into a flat plate shape.
  • the method is preferably employed.
  • the opening diameter of the minimum hole 11a and the formation position of the minimum hole 11a in the thickness direction of the insulating member 1 are determined. It can be controlled arbitrarily.
  • the formation position in the thickness direction of insulating member 2 of minimum hole portion 11a controlled as described above is represented by a distance h from main surface 21 to minimum hole portion 11a.
  • the thickness exceeds 0 times the thickness t of the insulating member 2 and is 2/3 times or less.
  • taper surfaces l lb and 11c are secured above and below the minimum hole portion 11a, and the first taper surface l ib and the main surface 21 are crossed at an obtuse angle ⁇ , and the second taper surface 11c Outside
  • the connecting surface 22 can intersect at an obtuse angle ⁇ and formed on it.
  • the electrode layers 31, 32 and the conductive layer 33 can be reliably connected.
  • the exposed area of the conductive layer 33 on the second tapered surface 11c which is continuous with the electrode layer 32 on the side of the external connection surface 22 from the minimum hole portion 11a, is secured, and is sufficient as a solder fillet formation portion. It can also be made to function.
  • the through hole 11 may be deformed by connecting the first and second tapered surfaces l lb and 11c formed from both sides of the collective substrate 1 by the formation method using the sandblast method. It can also be formed reliably.
  • the conductive layer 33 functioning as a solder fillet forming portion on the second tapered surface 11c.
  • the distance h is the thickness t of the insulating member 2.
  • the force is less than 1Z2 times 0. Further, in order to reliably form the through hole 11 by the above forming method, the distance h is more preferable than a force of about 5 m to 50 m.
  • the opening diameter d of the minimum hole portion 11a is preferably 10 ⁇ m or more.
  • the minimum hole portion 11a having an opening diameter d of 10 / z m or more can be formed with relatively high accuracy when the through hole 11 is formed by a normal processing method such as the sandblast method. It is also possible to form each through hole 11 with the opening diameter d of the minimum hole portion 11a aligned, and no separate processing steps are required to form the minimum hole portion 11a. Therefore, the productivity of the semiconductor element mounting member BL can be improved and the cost can be reduced.
  • the opening diameter d of the minimum hole portion 11a is preferably 200 m or less. If the opening diameter d is 200 m or less, when the conductive layer 33 is formed on the inner surface of the through hole 11, the minimum hole portion 11a can be filled with the conductive material 33a more efficiently. And Z or protective grease FR can be prevented more reliably.
  • the opening diameter d of the above-mentioned / J hole ⁇ lla is 50 to 150 111. 75-125 / ⁇ ⁇ is even more preferable.
  • the collective substrate 1 preferably has a thermal conductivity of lOWZmK or more. It is preferably 80 WZmK or more, particularly 150 WZmK or more. In consideration of the balance with other physical properties such as mechanical strength and the manufacturing cost, the thermal conductivity of the aggregate substrate 1 is preferably 300 WZmK or less.
  • the thermal expansion coefficient of the collective substrate 1 is a 4 X 10- 6 ⁇ 7 X 10- 6 / ° C Is preferred.
  • Materials for forming the aggregate substrate 1 satisfying these conditions include A1N, Al 2 O, SiC, S
  • Insulating ceramics such as iN, BeO, and BN. Above all, especially high heat
  • A1N and Al 2 O are preferable in order to reduce the difference in thermal expansion coefficient from the light-emitting element LE1 in which A1N and SiC are preferred. Furthermore, if cost is the top priority
  • the main surface 21 of the collective substrate 1 has an electrode layer 31 for mounting a semiconductor element, and the external connection surface 22 has an electrode layer 32 for connection with another member, penetrating therethrough.
  • a conductive layer 33 that connects the electrode layers 31 and 32 is formed.
  • the minimum hole portion 11a of the through hole 11 is filled by depositing the conductive material 33a forming the conductive layer 33, and the through hole 11 before cutting out the insulating member 2 is formed in the collective substrate 1.
  • the state is closed in the thickness direction.
  • the thickness t in the thickness direction of the collective substrate 1 filled with the conductive material 33a in the minimum hole portion 11a is preferably 1Z50 to 1Z2 times the thickness t of the collective substrate 1. Thickness t 1S set
  • the thickness t of the substrate 1 is 1Z50 or more, it was closed due to its weight during sealing.
  • the exposed area of the conductive layer 33 functioning as a solder fillet forming portion is further increased, and at the time of sealing, the closed through-hole 11 is removed due to its weight and the like, and the phosphor and Z or protection Even more reliably, the oil FR leaks to the external connection surface 22 side.
  • the thickness t in the thickness direction of the aggregate substrate 1 filled with the conductive material 33a in the minimum hole portion 11a is 1Z20 to 1Z5 times the thickness t of the aggregate substrate 1.
  • the thickness t of the conductive layer 33 formed on the inner surface of the through hole 11 is 0 of the opening diameter d of the minimum hole portion 11a.
  • Thickness t force Opening diameter If it is more than 0.2 times d, it penetrates
  • the minimum hole portion 11a can be filled with the conductive material 33a more efficiently, so that leakage of phosphor and Z or protective resin FR can be more reliably performed. It becomes possible to prevent.
  • the thickness t is 1.0 times or less of the opening diameter d.
  • the thickness t of the conductive layer 33 is 0.3 to 0.5 times the opening diameter d of the minimum hole 11a, considering that the minimum hole 11a is filled with the conductive material 33a more efficiently.
  • the electrode layers 31 for mounting semiconductor elements are formed on the side of the main surface 21 of the region la to be the individual insulating members 2 of the collective substrate 1, two by two in the plane direction. It is provided in an isolated state. Further, the electrode layer 32 for external connection is formed on the external connection surface 22 side of the region la to be the individual insulating members 2 of the collective substrate 1, and two electrode layers 32 are separated from each other in the surface direction. By doing so, it is provided in an insulated state.
  • the two electrode layers 31 on the main surface 21 side and the two electrode layers 32 on the external connection surface 22 side correspond to each other on both the front and back surfaces of the collective substrate 1. 32 are connected via the conductive layer 33 on the inner surface of the through hole 11 formed at three locations on the outer peripheral edge side of the region la to be the insulating member 2.
  • the electrode layer 31 whose planar shape is formed in a substantially rectangular shape, and the main surface 21 of the through-hole 11 extended from the one side 31a of the electrode layer 31 in the direction of the through-hole 11
  • the extended electrode layer 3 lb reaching the periphery of the opening on the side and the conductive layer 33 on the inner surface of the through hole 11 are integrally formed and connected to each other.
  • the electrode layer 32 having a substantially rectangular planar shape and partially overlapping with the opening of the through hole 11 on the external connection surface 22 side, and the inner surface of the through hole 11
  • the conductive layer 33 is integrally formed and connected to each other.
  • the ratio of the total area of the electrode layer 32 provided on the external connection surface 22 to the area of the external connection surface 22 is preferably 30% or more.
  • the light-emitting diode component LE2 is placed between the electrode layer 32 on the external connection surface 22 side of the semiconductor element mounting member BL and the electrode layer provided on the substrate 7 of the light-emitting diode LE3 or the surface light emitter.
  • surface-mounting by soldering it is possible to secure a sufficient heat dissipation path between the semiconductor element mounting member BL and the package 7 or substrate, so that it is possible to increase the output of the light emitting diode LE3. Become.
  • the ratio of the total area of electrode layer 32 to the area of external connection surface 22 is preferably 50% or more. More preferably, it is 70% or more. However, in consideration of ensuring sufficient insulation between the electrode layers 32 when the two or more electrode layers 32 are formed apart from each other in the plane direction as described above, the electrode layers 32 The ratio of the total area to the area of the external connection surface 22 is preferably 90% or less.
  • the electrode layers 31 and 32 and the conductive layer 33 can be formed in a single layer structure or a multilayer structure of two or more layers using a metal material having excellent conductivity, as described above. .
  • a metal material having excellent conductivity as described above.
  • the surface of the electrode layer 31 is made of Ag, A or A1 alloy, etc., for reflecting light from the light emitting element LE1, particularly light with a short wavelength of 6 OOnm or less with high reflectance. You can provide a reflective layer! ⁇ .
  • A1 is particularly excellent in the reflectance of light having a short wavelength of 450 nm or less, and is preferable in terms of improving the light emission efficiency of the light emitting element LE1 having a short wavelength, which is used for emitting white light in combination with a phosphor. .
  • a reflective layer May be omitted.
  • the above-described anti-solder bonding layer having the same Au force may be formed on the surface of the electrode layer 32, or the electrode layer 32 having a single-layer structure is formed using Au as a conductive material.
  • the solder bonding layer may be omitted by arranging it on the outermost layer of the electrode layer 32 having a multilayer structure.
  • a semiconductor element mounting member BL for mounting a light emitting element LE1 as a semiconductor element is manufactured using the aggregate substrate 1, and a light emitting diode component LE2 is manufactured on the aggregate substrate 1 in order to manufacture the light emitting diode component LE2.
  • the light emitting element LE1 is mounted on the electrode layer 31 in each included region la, and the entire surface of the collective substrate 1 is sealed with a phosphor and / or a protective resin FR as a sealing material. Thereafter, the region lb of the collective substrate 1 is removed by dicing or the like. As a result, the remaining region la is separated into pieces to form the semiconductor element mounting member BL, and at the same time, the light emitting diode component LE2 shown in FIG. 13 is obtained.
  • the light emitting element LE1 is mounted by soldering the electrode layer 31 of the semiconductor element mounting member BL and the electrode layer (not shown) of the light emitting element LE1 through the solder layer SL.
  • a solder used for mounting the light emitting element LE1 in consideration of mounting the light emitting diode component LE2 on the cage 7 or the substrate in a later process, a relatively high melting point Au— It is preferable to use Sn-based, Au-Ge-based, Au-Si-based solder or the like.
  • the light emitting element LE1 may be mounted on the semiconductor element mounting member BL using an Au bump that is soldered.
  • the light emitting element LE1 and the electrode layer 31 may be connected by wire bonding.
  • the protective resin for sealing the light emitting element LE various conventionally known protective resins such as epoxy and silicone can be used.
  • a silicone-based resin is preferable.
  • the phosphor include various conventionally known phosphors that can emit white light in combination with the light emitting element LE1 that emits light having a wavelength of 600 nm or less, particularly 450 nm or less.
  • the light emitting element LE1 mounted on the electrode layer 31 is first sealed with the phosphor and then sealed with the protective resin so as to cover the phosphor. . It can also be sealed with a mixture of phosphor and protective resin.
  • the area of the semiconductor element mounting member BL ie, in this example, the area of the main surface 21 and the external connection surface 22 of the insulating member 2 is the area of the light emitting element LE1 mounted on the main surface 21 (main surface 21
  • the projected area is preferably 1.1 to 4 times. If the area of the semiconductor element mounting member BL exceeds four times the area of the light emitting element LE1, its outer shape should be made as small as possible to save space.
  • the light-emitting diode component BL2 formed by mounting the light-emitting element LE1 on the main surface 21 side of the semiconductor element mounting member BL is replaced with a conventional light-emitting element chip 1 While being handled as one member, there is a risk that it will not be possible to embed it in the light emitting diode LE3 knock 7 or mount it on the substrate of the surface light emitter.
  • the waste of material generated when the semiconductor element mounting member BL becomes too large and the light emitting element LE1 is defective may be almost the same as in the case of the conventional knocker.
  • the insulating member 2 having high heat conductivity and high material strength described above is expensive, it is preferable to reduce the area as much as possible even within the above range. That is, the area of the semiconductor element mounting member BL is preferably 3.5 times or less of the area of the light emitting element LE1, even within the above range, in consideration of eliminating waste of materials. 3. More preferably, it is 0 times or less.
  • the area of the semiconductor element mounting member BL is less than 1.1 times the area of the light emitting element LE1, the mounting operation of the light emitting element LE1 may be difficult. In particular, there is a possibility that sealing with a protective grease or the like on the side surface of the light emitting element LE1 is insufficient. In consideration of improving the mounting workability and sealing the light emitting element LE1 more securely with protective grease, the area of the semiconductor element mounting member BL is within the above range. In particular, the area of the light emitting element LE1 is preferably 1.3 times or more, and more preferably 1.5 times or more.
  • the thickness of the insulating member 2 is preferably 0.1 to lmm in consideration of making the volume of the semiconductor element mounting member BL as small as possible while ensuring sufficient strength. More preferably, it is 0.5 mm.
  • a surface light emitter can be constituted.
  • the light emitting diode component LE2 can also be used as the final form of the light emitting diode device. For example, it may be soldered to a desired position on a circuit board such as a printed circuit board or a backlight constituent member of a liquid crystal by a method such as reflow to function as a light emitting diode.
  • the light-emitting diode component LE2 has a recess 7a. Mounted on the two electrode layers 72 provided on the bottom surface of the recess 7a of the receptacle 7, and the opening 7b of the recess 7a is made of a material that can transmit light from the light emitting diode component LE2. Light-emitting diode LE3 can be obtained by sealing with cap or lens LS
  • the light emitting diode component LE2 is mounted by soldering the electrode layer 32 of the semiconductor element mounting member BL and the electrode layer 72 of the socket 7 via the solder layer SL1. At that time, a part of the melted solder is formed on the inner surface of the second tapered surface 11c in the through hole 11 and wraps around the conductive layer 33 exposed on the side surface 23 of the insulating member 2, so that the solder fillet SL2 is formed. Since it is formed, the mounting reliability is improved.
  • the substrate / cage 7 has a substrate 70 on which an electrode layer 72 is formed on the upper surface side, and a reflecting member 71 having a through-hole that is laminated on the substrate 70 and serves as a recess 7a.
  • the through hole of the reflecting member 71 is formed in a mortar shape extending outward from the bottom surface side toward the opening 7b side, and its inner surface is a reflecting surface 71a. Then, the light from the light emitting diode component LE2 can be reflected in the direction of the opening 7b by the surface of the reflecting surface 71a, and can be radiated more efficiently to the outside of the knock 7 through the lens LS.
  • the substrate 70 an insulating and heat-resistant substrate such as a ceramic substrate or a glass epoxy substrate is used. Further, as the reflecting member 71, in order to efficiently reflect the light from the light emitting diode constituting member LE2, the whole or at least the reflecting surface 71a is made of metal.
  • the through hole 11 shown in FIG. 9 may be formed at a position where the entirety of the through hole 11 enters the region la of the collective substrate 1.
  • the conductive layer 33 formed on the tapered surface 11c does not need to function as a solder fillet forming portion. Therefore, the through hole 11 may be completely filled with the conductive material 33a.
  • FIG. 15 is an enlarged side view of the through hole 11 in another example of the semiconductor element mounting member BL of the present invention, as viewed from the direction of the arrow V in FIG. 17, and FIG. 3 is a side view showing a state of the same through hole 11 before forming a conductive layer 33 on the inner surface of the through hole 11.
  • FIG. Fig. 17 is a plan view showing the main surface 21 side of the semiconductor element mounting member BL of the above example
  • Fig. 18 is an external view. It is a bottom view showing the connection surface 22 side.
  • FIG. 19 is a plan view in which the portion of the through hole 11 is enlarged before the insulating member 2 that is the basis of the semiconductor element mounting member BL of the above example is cut out from the collective substrate 1, and FIG. FIG.
  • semiconductor element mounting member BL of this example is configured in substantially the same manner as the examples of FIGS. 8 to 14 except for the shape of through hole 11. That is, referring to FIG. 17 and FIG. 18, the semiconductor element mounting member BL of this example has one side of the main surface 21 for mounting the light emitting element, and the opposite side the external connection surface for connection to other members. 2 for mounting light-emitting elements provided in an insulated state by being formed on the main surface 21 of the rectangular flat plate-shaped insulating member 2 and the main surface 21 of the insulating member 2 that are spaced apart from each other in the surface direction.
  • Two electrode layers 31 and two electrode layers 32 for connection to other members provided in an insulated state by being formed on the external connection surface 22 so as to be spaced apart from each other in the surface direction. .
  • the two electrode layers 31 on the main surface 21 side and the two electrode layers 32 on the external connection surface 22 side correspond to each other on both the front and back surfaces of the insulating member 2.
  • the electrode layer 31 that covers the entire surface of the main surface 21 and the inner surface of the through-hole 11 except that the planar shape is substantially rectangular and there is a gap having a constant width between the two electrode layers 31.
  • the conductive layer 33 is integrally formed and connected to each other.
  • the planar shape of the electrode layer 32 is formed in a substantially rectangular shape, and the electrode layer 32 extends from one side 32a of the electrode layer 32 in the direction of the through hole 11 so that the through hole 11 on the external connection surface 22 side.
  • the extended electrode layer 32b reaching the periphery of the opening and the conductive layer 33 on the inner surface of the through hole 11 are integrally formed and connected to each other.
  • a collective substrate 1 having a size including a plurality of insulating members 2 is prepared, and the collective substrate 1 is divided into a plurality of regions la that become insulating members 2 by boundary lines L.
  • the through hole 11 is formed at a predetermined position, the electrode layer 31 is formed on one side, the electrode layer 32 is formed on the opposite side, the conductive layer 33 is formed on the inner surface of the through hole 11, and the light emitting element LE1 is further formed on the electrode layer 31.
  • each through hole 11 is the first and second tapered surfaces l lb, 11c, respectively. It is configured.
  • the first tapered surface l ib opens from the main surface 21 side of the insulating member 2 (upper surface side in the drawing) from the other part of the through hole 11 provided at one location in the thickness direction of the insulating member 2. It is formed in a tapered shape so that the opening width gradually decreases toward the smallest hole portion 11a having a small width d and a flat surface shape having an oval shape, and the main surface 21 is opened in an oval shape.
  • the second taper surface 11c is formed in a taper shape so that the opening width gradually decreases from the external connection surface 22 side (the lower surface side in the figure) of the insulating member 2 to the minimum hole portion 11a. At the same time, the external connection surface 22 is opened in an oval shape.
  • the through hole 11 includes two regions la to be the semiconductor element mounting members BL defined by the boundary line L on the collective substrate 1, and a region lb to be removed between them by dicing or the like. It is formed across. Then, when the conductive layer 33 is formed on the inner surface of the through hole 11, the portion of the minimum hole portion 11a is filled by the deposition of the conductive material 33a forming the conductive layer 33, and the through hole 11 is formed as shown in FIG. In the state before cutting shown in FIG. 20, the assembled substrate 1 is closed in the thickness direction.
  • the side surface 23 of the insulating member 2 constituting the semiconductor element mounting member BL is shown in FIGS.
  • the conductive layer 33 formed on the inner surface of the second tapered surface 11c is exposed through the opening l id. Therefore, when the exposed conductive layer 33 is made to function as a solder fillet forming portion, the light emitting diode component LE2 is mounted on another member, for example, the package 7 of the light emitting diode LE3 by soldering. By the formed solder fillet, outside It is possible to improve the mounting reliability by assisting the electrode layer 32 for connection of parts.
  • the through hole 11 having the shape shown in the figure is preferably formed by the sandblast method.
  • the shape of the region exposed without being protected by the resist film corresponding to the opening of the through hole 11 is made into an oval shape, and the assembly is performed by the sand plast method.
  • the exposed region of the substrate 1 is selectively perforated in the thickness direction to form the second tapered surface 11c, and similarly on the opposite surface side, which is the main surface 21, to the opening of the through hole 11.
  • the exposed area of the aggregate substrate 1 is selectively perforated in the thickness direction by the sandblasting method using the oval shape of the area exposed without being protected by the resist film, and the first tapered surface.
  • the feature of the drilling by the sandblast method is that the opening size becomes smaller as the drilling progresses, so that the through hole 11 having the shape shown in FIGS. 19 and 20 is formed.
  • each part of the through hole 11 are preferably set in the same range for the same reason as in the previous example. That is, referring to FIGS. 15 and 16, the formation position of the minimum hole portion 11a in the thickness direction of the insulating member 2 is represented by the distance h from the main surface 21 to the minimum hole portion 11a, and The thickness t of the insulating member 1 is preferably in the range of more than 0 times the thickness t and 2Z3 times or less.
  • the opening width d of the minimum hole portion 11a is preferably 10 to 200 m, more preferably 50 to 150 ⁇ m, and even more preferably 75 to 125 ⁇ m. Yes.
  • the opening width d referred to here is an oblong shape corresponding to a shape in which a semicircle is connected to both ends of a rectangular central portion, in a direction perpendicular to the center line connecting the centers of the semicircles on both ends. It refers to the width.
  • the thickness t in the thickness direction of the insulating member 2 filled with the conductive material 33a in the minimum hole portion 11a is preferably 1Z50 to 1Z2 times the thickness t of the insulating member 1 1Z20 ⁇ : LZ5
  • the thickness t of the conductive layer 33 formed on the inner surface of the through hole 11 is preferably 0.2 to 1.0 times the opening width d of the smallest hole portion 11a. Double
  • each part other than the through hole 11 are preferably set in the same range for the same reason as in the previous example. That is, the area of the main surface 21 and the external connection surface 22 of the insulating member 2 is the same as the main surface 21.
  • the area of the light emitting element LEI to be mounted (projected area on the main surface 21) is preferably 1.1 to 4 times, 1.
  • the force is 3 to 3.5 times S, more preferably 1. It is even more preferable than the force S of 5 to 3.0 times.
  • the thickness of the insulating member 2 is preferably 0.1 to lmm, and more preferably 0.2 to 0.5 mm.
  • the ratio of the total area of the electrode layers 32 provided on the external connection surface 22 to the area of the external connection surface 22 is preferably 30% or more, and more preferably 50% or more. More preferably, it is 70% or more. Further, the ratio is preferably 90% or less.
  • the electrode layers 31 and 32 and the conductive layer 33 are each made of various known metal materials having excellent conductivity, such as a wet plating method, or a physical vapor deposition method such as a vacuum vapor deposition method or a sputtering method. Various metallization methods can be used to form a single layer structure or a multilayer structure of two or more layers.
  • the electrode layer 31 preferably has at least its surface formed of Ag, A or A1 alloy, etc.
  • the electrode layer 32 preferably has at least its surface formed of Au.
  • insulating member 2 has a thermal conductivity of more than LOWZmK, thermal expansion coefficient of 10 X 10- 6 Z ° half of this example includes a preferred instrument ceramic insulating member 2 to form the C following ceramic
  • the conductive element mounting member BL is formed by firing a ceramic precursor (ceramic Darin sheet or the like) that forms the insulating member 2 to form a plate-like aggregate substrate 1 and then post-processing the aggregate substrate 1.
  • a ceramic precursor ceramic Darin sheet or the like
  • the light-emitting diode component LE2 divides the collective substrate 1 having a size including the plurality of insulating members 2 into a plurality of regions la, and forms through holes 11 at predetermined positions.
  • the electrode layer 31 is formed on one side
  • the electrode layer 32 is formed on the opposite side
  • the conductive layer 33 is formed on the inner surface of the through hole 11, and the minimum hole portion 11a of the through hole 11 is filled with the volume of the conductive material 33a.
  • each region la is cut out individually to form the semiconductor element mounting member BL. Manufactured at the same time.
  • a surface light emitter is obtained.
  • the light emitting diode component LE2 can also be used as the final form of the light emitting diode device. For example, it can be soldered to a desired position on a circuit board such as a printed circuit board or a liquid crystal backlight constituent member by a reflow method to function as a light emitting diode.
  • the light-emitting diode component LE2 is mounted on the two electrode layers 72 provided on the bottom surface of the recess 7a of the package 7 of Fig. 14 by soldering via the solder layer SL1,
  • the opening 7b of the recess 7a is sealed with a sealing cap or lens LS made of a material that can transmit light from the light emitting diode component LE2
  • the light emitting diode LE3 can be obtained.
  • a part of the melted solder is formed on the inner surface of the second tapered surface 11c in the through hole 11 and wraps around the conductive layer 33 exposed on the side surface 23 of the insulating member 2 to form the solder fillet SL2 Therefore, the mounting reliability is improved.
  • the inner surface of the through hole 11 may be formed in a combination of the conical tapered shape of FIGS. 9 and 10 and the tapered shape of FIGS. 19 and 20. . That is, the inner surface of the through-hole 11 in the figure includes two first tapered surfaces l ib provided in two adjacent regions la serving as the semiconductor light emitting element mounting member BL, and the two regions la, respectively. 1 is provided across the region lb between the two first tapered surfaces l ib and the two minimum holes 11a provided in the two regions la. And a second tapered surface 11c.
  • the two first tapered surfaces l ib each have an opening diameter from the main surface 21a side (the upper side in the figure) of the insulating member 2 to the two smallest holes 11a having a circular planar shape. Is formed in a conical taper shape so as to be gradually reduced, and is opened circularly at the main surface 21 in each region la.
  • the second tapered surface 11c extends from the external connection surface 22 side (lower side in the figure) of the insulating member 2 to the two minimum hole portions 11a so that the planar shape thereof is at both ends of the rectangular central portion.
  • Each of the two minimum holes 11a is formed in an oval shape connecting concentric semicircles, and is formed in a tapered shape so that the opening width of the oval defined above is gradually reduced.
  • the external connection surface 22 is opened in an oval shape in a state of straddling two adjacent regions la and a region lb between them.
  • the through hole 11 is also formed by a sandblast method.
  • a sandblast method By using the sandblasting method, the shape of the region exposed on the one side of the collective substrate 1 corresponding to the opening of the through-hole 11 on the one surface side that becomes the external connection surface 22 without being protected by the resist film is made oval.
  • the exposed region of the collective substrate 1 is selectively perforated in the thickness direction to form an oval second tapered surface 11c, and on the opposite side to the main surface 21, an opening of the through hole 11 is formed.
  • the shape of the region exposed without being protected by the resist film is made circular, and the exposed region of the collective substrate 1 is selectively perforated in the thickness direction by the sandblasting method to form the second taper.
  • the conductive layer 33 is formed on the inner surface of the through hole 11, the portion of the minimum hole 11a is filled by the deposition of the conductive material 33a forming the conductive layer 33, and the assembled substrate before cutting out
  • the phosphor and Z or the protective resin FR can be prevented from leaking to the opposite side through the through hole 11.
  • the region lb between the adjacent regions la is removed by dicing or the like and the region la is cut out as an individual insulating member, the inner surface of the second tapered surface 11c in the through hole 11 is removed.
  • the conductive layer 33 formed is exposed at the side surface 23 of the insulating member 2, the conductive layer 33 can function as a solder fillet forming portion. It should be noted that the dimensions of each part of the through hole 11 and the dimensions of the other parts are preferably in the same range for the same reason as in the previous two examples.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　集合基板１は、セラミックグリーンシートを焼成後、貫通穴１１を形成して製造され、貫通穴１１の内面が、主面２１側、外部接続面２２側から、最小穴部１１ａにかけて、開口寸法が徐々に小さくなるテーパー面１１ｂ、１１ｃとされて、両テーパー面１１ｂ、１１ｃと、主面２１、外部接続面２２のなす角度θ1、θ2が、共に鈍角に設定される。半導体素子搭載部材ＢＬは、集合基板１を切り出した絶縁部材２を備える。撮像装置ＰＥ２は、絶縁部材２の主面２１側に接合した枠体４で囲まれた領域に撮像素子ＰＥ１を搭載し、蓋体ＦＬで閉じた。発光ダイオード構成部材ＬＥ２は、最小穴部１１ａを導電材料３３ａで埋めた絶縁部材２の主面２１に発光素子ＬＥ１を搭載し、蛍光体および／または保護樹脂ＦＲで封止した。発光ダイオードＬＥ３は、発光ダイオード構成部材ＬＥ２をパッケージ７に搭載した。

Description

明 細 書
集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイォー ド構成部材、および発光ダイオード
技術分野
[0001] 本発明は、板状の絶縁部材を、複数、同一平面上に配列した形状に一体に形成さ れる、セラミック製の集合基板と、前記集合基板を、各領域ごとに切り出した絶縁部材 を用いて形成される半導体素子搭載部材と、前記半導体素子搭載部材を用いて形 成される、撮像装置、発光ダイオード構成部材等の半導体装置と、前記発光ダイォ ード構成部材を用いて形成される発光ダイオードとに関するものである。
背景技術
[0002] 近年、デジタルカメラやカメラ付携帯電話の普及に伴って、 CCD撮像素子、 C-M OS撮像素子等の撮像素子の需要が急速に広まりつつある。また、画像の高画質ィ匕 の要求に応じるために、撮像素子の画素数が飛躍的に増加する傾向にある上、特に 、デジタル一眼レフカメラの普及に伴って、撮像素子の大型化も進展しつつある。ま た、近年、発光素子において、大光量の発光や、蛍光体と組み合わせる等して白色 の発光が可能となってきたことから、前記カメラ付携帯電話のフラッシュ等として、発 光素子を用いた発光ダイオードが広く利用されるようになってきて 、る。
[0003] そこで、前記撮像素子や発光素子等の半導体素子の高出力化に伴って、その性 能を十分に発揮させるために、例えば、 A1N等の、高い放熱性を有するセラミックか らなる、平板状の絶縁部材を用いた半導体素子搭載部材に対する需要が増カロしつ つある。前記半導体素子搭載部材は、例えば、前記絶縁部材の片面を、半導体素 子搭載のための主面、反対面を、他部材との接続のための外部接続面とすると共に 、主面に、半導体素子搭載用の複数の電極層、外部接続面に、他部材との接続用 の複数の電極層を形成し、さらに、両面の各電極層を、絶縁部材を貫通させた複数 の貫通穴内に形成した導電層やビア導体等を介して、個別に接続した構造に形成さ れる。
[0004] 前記半導体素子搭載部材は、従来、絶縁部材の前駆体としてのセラミックグリーン シートを用いて、いわゆるコファイア法によって製造されるのが一般的である（例えば
、特許文献 1、 2参照)。すなわち、セラミックグリーンシートを、絶縁部材の外形に対 応した平面形状に形成すると共に、その所定の位置に、貫通穴を形成した後、ビア 導体の場合は、そのもとになる、セラミックグリーンシートの焼成と同時に焼成されてビ ァ導体を形成する導電性のペーストを、貫通穴に充てんした状態で、セラミックダリー ンシートと導電性のペーストとを同時に焼成することで、半導体素子搭載部材が製造 される。
[0005] また、例えば、所定の平面形状に形成したセラミックグリーンシートの、絶縁部材の 主面、および外部接続面となる面に、導電性のペーストを、電極層の形状に対応す る所定の平面形状に印刷または塗布し、セラミックグリーンシートの焼成と同時に焼 成して下地金属層を形成した後、前記下地金属層の上に、めっき金属層を積層する こと〖こよって、前記主面、および外部接続面の電極層が形成される。
特許文献 1：特開平 11— 135906号公報
特許文献 2 :特開 2002— 232017号公報
発明の開示
発明が解決しょうとする課題
[0006] ところが、半導体素子搭載部材を、 1つずつ、コファイア法で製造していたのでは、 その生産性が低ぐ製造コストが高くつくという問題があった。そこで、板状の絶縁部 材を、複数、同一平面上に配列した形状に一体に形成された、セラミック製の集合基 板を、前記コファイア法で形成した後、前記集合基板の、個々の領域を、ダイシング 等によって切り出すことで、一度に複数の絶縁部材を製造することが検討された。し かし、絶縁部材となる領域を複数、包含する面積の大きなセラミックグリーンシートは 、焼成時の収縮量が大きい上、全体が一様に収縮せず、不均等に収縮するという問 題があった。例えば、矩形状のセラミックグリーンシートは、矩形の角よりも各辺の中 央部付近が大きく内方に入り込むように収縮する。
[0007] そのため、焼成前のセラミックグリーンシート上に、絶縁部材となる複数個の領域が 、きれいにまっすぐに並んで配列されるように、各領域の貫通穴を形成しても、焼成 時の収縮によって、貫通穴の形成位置が不均等にずれてしまうため、形成した集合 基板から、各領域を、ダイシング等によって個別に切り出すのが難しくなるという問題 があった。そこで、各領域がきれいに並んでいない状態でも、ダイシング等によって 個別に切り出すのを可能とするため、収縮による各領域の位置ずれを事前に見越し て、各領域の形成間隔を広めに設定することが考えられたが、その場合には、一枚 の集合基板上に形成できる領域の数が少なくなり、材料の無駄が多くなるという問題 かあつた。
[0008] そこで、絶縁部材となる領域を複数、包含する大きなセラミックグリーンシートを、あ らかじめ焼成して、一枚の集合基板を形成し、前記集合基板上に、絶縁部材となる 複数の領域を設定して、各領域ごとに、レーザー加工等によって貫通穴を形成した 後、各領域ごとに切り出して絶縁部材を製造することが検討されている。前記方法で は、絶縁部材の主面側、および外部接続面側に、それぞれ、化学めつき、電気めつ き等によって電極層を形成する工程と同時に、あるいは前後して、形成した貫通穴の 内面をメタライズすることで、両電極層を接続する導電層が形成される。
[0009] しかし、レーザー加工によって形成される貫通穴は、レーザーの入射側から出射側 へ向けて、その径が徐々に小さくなるテーパー状に形成されるため、レーザーの出射 側の面において、前記面と、貫通穴の内面とが鋭角で交わることになり、鋭角で交わ つた角の部分は、物理蒸着、印刷、めっき等で形成するメタライズの密着性が弱かつ たり、膜厚が不均一になったりしゃすいため、絶縁部材に電極層、導電層を形成する 際に、電極層と導電層との接続不良等を生じやすいという問題があった。
[0010] 本発明の目的は、セラミックグリーンシートを焼成した後、貫通穴を形成する工程を 経て製造され、前記貫通穴内に形成される導電層と、主面または外部接続面に形成 される電極層とを、接続不良等を生じることなぐ確実に接続することができる集合基 板を提供することにある。また、本発明の目的は、前記集合基板を、各領域ごとに切 り出した絶縁部材を用いて形成される半導体素子搭載部材と、前記半導体素子搭載 部材を用いて形成される、撮像装置、発光ダイオード構成部材等の半導体装置と、 前記発光ダイオード構成部材を用いて形成される発光ダイオードとを提供することに ある。
課題を解決するための手段 [0011] 前記の目的を達成するための、本発明の集合基板は、片面が、半導体素子搭載の ための主面、反対面が、他部材との接続のための外部接続面とされた板状の絶縁部 材を、複数、同一平面上に配列した形状に、セラミックによって一体に形成され、個 々の絶縁部材となる領域内の所定位置、および、各領域とその外側の領域との境界 線を跨ぐ位置のうちの少なくとも一方に、それぞれ、絶縁部材の厚み方向に貫通する 貫通穴が形成されていると共に、各貫通穴を形成する内面が、前記主面側および外 部接続面側の開口から、絶縁部材の厚み方向の 1箇所に設けた最小穴部にかけて
、それぞれ、開口寸法が徐々に小さくなるようにテーパー状に形成されていることを 特徴とするものである。また、前記本発明の集合基板は、その熱伝導率が、 10W/ mK以上であるのが好ましぐ熱膨張係数が、 10 X 10— 6Z°C以下であるのが好ましい 。また、前記本発明の集合基板は、そのもとになる板状の前駆体を焼成した後、貫通 穴を形成して製造されるのが好ましい。さらに、本発明の集合基板は、絶縁部材とな る領域の主面側に形成された、半導体素子搭載用の電極層と、外部接続面側に形 成された、他部材との接続用の電極層と、貫通穴内に形成された、主面側の電極層 と外部接続面側の電極層とを接続する導電層とを備えて ヽるのが好ま 、。
[0012] 本発明の半導体素子搭載部材は、前記電極層、導電層を備えた本発明の集合基 板を、各領域ごとに切り出して製造されることを特徴とするものである。前記本発明の 半導体素子搭載部材は、外部接続面の電極層の、最表面の少なくとも一部が、 Au によって形成されて 、るのが好まし！/、。
[0013] また、前記本発明の半導体素子搭載部材は、主面に、半導体素子搭載のための 領域が設定された絶縁部材と、前記主面上に、前記領域を囲むように積層された枠 体とを備えているのが好ましぐ前記絶縁部材と枠体の熱膨張係数が、共に 10 X 10— 6Z°C以下で、かつ、枠体の熱膨張係数と絶縁部材の熱膨張係数との差が、 3 X 10— 6 Z°C以下であるのが好ましい。さらに、前記本発明の半導体素子搭載部材は、絶縁 部材の主面の、枠体で囲まれた半導体素子搭載のための領域の面積の 80%以上 力 少なくとも、半導体素子搭載用の電極層を含む金属層によって覆われているの が好ましい。
[0014] 本発明の撮像装置は、前記本発明の半導体素子搭載部材と、前記半導体素子搭 載部材の、絶縁部材の主面の、枠体で囲まれた領域に搭載された、半導体素子とし ての撮像素子と、前記枠体の上面に、枠体内を密閉するために接合された、透光性 の板材カもなる蓋体とを備えていることを特徴とするものである。また、本発明の半導 体装置は、前記本発明の半導体素子搭載部材と、前記半導体素子搭載部材のうち 、絶縁部材の主面に搭載された、半導体素子とを備えていると共に、前記半導体素 子力 封止材で封止されていることを特徴とするものである。
[0015] また、本発明の半導体装置は、前記電極層、導電層を備えると共に、貫通穴の最 小穴部を、導電層を形成する導電材料によって埋めて、前記貫通穴を厚み方向に 閉じた状態とした集合基板の、個々の絶縁部材となる領域の主面に、半導体素子を 搭載し、次いで、前記集合基板の、半導体素子を搭載した主面側の全面を、封止材 で封止した後、前記集合基板を、封止材と共に、各領域ごとに切り出して製造され、 切り出した後の貫通穴の少なくとも一部が、絶縁部材の、主面および外部接続面と交 差する側面にぉ ヽて開放されて ヽることを特徴とするものである。
[0016] 本発明の発光ダイオード構成部材は、前記本発明の半導体装置の、半導体素子 が発光素子で、かつ、封止材が、蛍光体および保護樹脂のうちの少なくとも一方であ ることを特徴とするものである。また、前記本発明の発光ダイオード構成部材は、絶縁 部材の主面の電極層の、最表面の少なくとも一部が、 Ag、 Aほたは A1合金によって 形成されているのが好ましい。さらに、本発明の発光ダイオードは、凹部を有するパッ ケージと、前記パッケージの凹部の底面に搭載された、前記本発明の発光ダイォー ド構成部材と、凹部の開口に、前記凹部を密閉するために接合された、発光ダイォ ード構成部材カもの光を透過しうる材料力もなる封止キャップまたはレンズとを備えて V、ることを特徴とするものである。
発明の効果
[0017] 本発明の集合基板においては、貫通穴を形成する内面が、絶縁部材の主面側、お よび外部接続面側の開口から、絶縁部材の厚み方向の 1箇所に設けた最小穴部に かけて、それぞれ、開口寸法が徐々に小さくなるようにテーパー状に形成されている ため、前記主面、および外部接続面と、貫通穴の内面とは、いずれの面側において も、鈍角で交わることになる。そのため、本発明の集合基板によれば、物理蒸着、印 刷、めっき等によって電極層や導電層を形成する際に、角部におけるメタライズのは く離や膜厚の不均一を大幅に低減させて、電極層と導電層とを、接続不良等を生じ ることなぐ確実に接続することができ、半導体装置の信頼性を、これまでよりも向上さ せることが可能となる。
[0018] また、前記本発明の集合基板の熱伝導率を、 lOWZmK以上とすると、半導体素 子搭載部材の放熱性を高めて、半導体素子の高出力化に対応することが可能となる 。また、集合基板の熱膨張係数を、 10 X 10— 6Z°C以下とすると、素子駆動時の熱履 歴等によって膨張、収縮した際に半導体素子に過大な応力が加わって、前記素子が 破損したり、電極層との接合が外れて接合不良を生じたりするのを、確実に、防止す ることが可能となる。
[0019] また、前記本発明の集合基板を、そのもとになる、セラミックグリーンシート等の板状 の前駆体を焼成した後、貫通穴を形成して製造すると、前記前駆体の不均等な収縮 による、貫通穴の、不均等な位置ずれを生じることがなくなる。そのため、収縮による 位置ずれを事前に見越して、個々の絶縁部材となる領域の形成間隔を広めに設定 する必要がなくなり、一枚の集合基板上に形成できる領域の数を多くすることができ る上、材料の無駄を少なくすることが可能となる。
[0020] また、本発明の集合基板の、絶縁部材の主面、および外部接続面に電極層を形成 すると共に、貫通穴の内面に導電層を形成すると、前記電極層と導電層とを、接続不 良等を生じることなぐ確実に接続することができる。そのため、前記本発明の集合基 板を、各領域ごとに切り出して製造される本発明の半導体素子搭載部材によれば、 主面上に搭載される半導体素子を、前記両電極層と導電層とを介して、接続不良等 を生じることなぐ確実に、他部材と接続することが可能となる。また、前記本発明の 半導体素子搭載部材の、外部接続面の電極層の、最表面の少なくとも一部を、 Au によって形成すると、前記電極層を、はんだ接合や、ワイヤボンディング等の、従来 公知の種々の接続方法によって、他部材に設けた電極層と、より一層、確実に、導電 接続することが可能となる。
[0021] 前記本発明の半導体素子搭載部材の、絶縁部材の主面に、半導体素子搭載のた めの領域を設定すると共に、前記領域を囲むように、絶縁部材の主面上に枠体を積 層すると、前記領域に半導体素子を搭載した後、前記枠体の上に蓋体を接合するこ とで、搭載した半導体素子を封止することができる。特に、半導体素子が撮像素子で ある場合は、透光性の材料力もなる蓋体を使用することで、撮像素子に、蓋体を通し ての露光が可能な状態で、前記撮像素子を封止することができる。
[0022] 前記本発明の半導体素子搭載部材の、絶縁部材と枠体の熱膨張係数を、共に 10
X 10— 6Z°C以下とし、かつ、両者の熱膨張係数の差を、 3 X 10— 6Z°C以下とすると、 枠体の熱膨張係数を、絶縁部材と近づけることによって、両者の接合に反りが発生 するのを防止すると共に、熱履歴による接合不良等の発生を防止することができる。
[0023] 前記本発明の半導体素子搭載部材の、絶縁部材の主面の、枠体で囲まれた半導 体素子搭載のための領域の面積の 80%以上を、少なくとも、半導体素子搭載用の 電極層を含む金属層によって覆うようにすると、例えば、半導体素子が撮像素子であ る場合には、前記金属層を、遮光層として機能させて、絶縁部材を通して、撮像素子 の背後から入射する光を遮断して、撮像素子の感度を向上させることができる。また 、半導体素子が発光素子である場合は、前記金属層を反射層として機能させて、発 光ダイオードの発光効率を向上させることができる。
[0024] 本発明の撮像素子は、前記枠体を備えた半導体素子搭載部材の、絶縁部材の主 面の、枠体で囲まれた領域に、半導体素子としての撮像素子を搭載した後、前記枠 体の上に、透光性の板材カもなる蓋体を接合することで構成されるため、撮像素子に 、蓋体を通しての露光が可能な状態で、前記撮像素子を封止することができる。
[0025] 本発明の半導体装置は、集合基板を各領域ごとに切り出して製造された半導体素 子搭載部材の主面上に、半導体素子を搭載すると共に、封止材で封止した構造を 有しており、従来の、半導体素子のチップと同様に取り扱って、配線基板等の、他部 材の搭載部に搭載することができる。また、搭載部に搭載する前に、事前に、不良等 の有無を検査することもできる。しかも、搭載作業等の際に、半導体素子に直接に触 れなくてもよいため、静電気等による素子の破損の発生を極力、抑制することもできる
[0026] また、本発明の半導体装置を、貫通穴の最小穴部が導電材料で埋められて厚み 方向に閉じられた集合基板を用いて、その主面に半導体素子を搭載し、封止材で封 止した後、集合基板を、封止材と共に、各領域ごとに切り出して製造するようにすると 、前記封止時に、封止材が、貫通穴を通して反対面側に漏れるのを防止することが できる。そのため、例えば、集合基板の、半導体素子が搭載された片面側の特定の 領域を、限定的に封止する手間を省いて、その全面を、封止材で保護することができ 、半導体装置の、より一層の、小型化を推進することが可能となる。
[0027] また、集合基板力も切り出した後の貫通穴の少なくとも一部を、絶縁部材の側面に おいて開放するようにすると、露出した貫通穴の内面に形成した導電層を、はんだフ ィレットの形成部として機能させることができる。そのため、半導体装置を、他部材の 搭載部に、はんだ付けによって搭載する際に、形成したはんだフィレットによって外 部接続用の電極層を補助して、実装の信頼性を向上させることができる。
[0028] 本発明の発光ダイオード構成部材は、前記本発明の半導体装置のうち、半導体素 子として発光素子を用い、かつ、封止材として、蛍光体および保護樹脂のうちの少な くとも一方を用いて構成されるため、従来の、発光素子のチップと同様に取り扱って、 発光ダイオードのノ ッケージの搭載部や、多数の発光素子を面状に配列して構成さ れる面発光体の基板の搭載部等に搭載することができる。また、これらの搭載部に搭 載する前に、事前に、発光素子の良否の判定や、発光の色合いを調べることもできる 。さらに、搭載作業等の際に、発光素子に直接に触れなくてもよいため、静電気等に よる素子の破損の発生を極力、抑制することもできる。
[0029] 前記本発明の発光ダイオード構成部材のうち、絶縁部材の主面の電極層の、最表 面の少なくとも一部を、 Ag、 Aほたは A1合金によって形成すると、発光素子からの光 、特に、蛍光体と組み合わせて白色発光させるために好適な、波長 600nm以下の 光を、できるだけ効率よぐ発光ダイオード構成部材の前方側に反射させて、その発 光効率を向上させることができる。また、本発明の発光ダイオードは、前記本発明の 発光ダイオード構成部材を使用したものゆえ、高価な発光ダイオードのノ ッケージ等 を無駄にすることなぐ効率よく製造することができる。
図面の簡単な説明
[0030] [図 1]図 1は、本発明の集合基板の、実施の形態の一例としての、撮像素子搭載用の 絶縁部材のもとになる集合基板の一部を拡大した平面図である。 [図 2]図 2は、前記集合基板における、貫通穴の部分を拡大した断面図である。
[図 3]図 3は、集合基板を切り出した絶縁部材における、貫通穴の部分を拡大した断 面図である。
[図 4]図 4は、絶縁部材の、主面側を示す平面図である。
[図 5]図 5は、主面上に枠体を接合して形成した半導体素子搭載部材を示す平面図 である。
[図 6]図 6は、絶縁部材の、外部接続面側を示す底面図である。
[図 7]図 7は、半導体素子搭載部材の、絶縁部材の主面上の素子搭載領域に、半導 体素子としての撮像素子を搭載すると共に、枠体上に透光性の蓋体を接合して形成 した撮像装置の断面図である。
[図 8]図 8は、本発明の集合基板の、実施の形態の他の例としての、発光素子搭載用 の絶縁部材のもとになる集合基板の一部を拡大した平面図である。
[図 9]図 9は、前記集合基板における、貫通穴の部分を拡大した断面図である。
[図 10]図 10は、前記集合基板を切り出した絶縁部材における、貫通穴の部分を拡大 した断面図である。
[図 11]図 11は、絶縁部材の、主面側を示す平面図である。
[図 12]図 12は、絶縁部材の、外部接続面側を示す底面図である。
[図 13]図 13は、半導体素子搭載部材の、絶縁部材の主面に、半導体素子としての 発光素子を搭載して、蛍光体および Zまたは保護樹脂で封止した発光ダイオード構 成部材を示す断面図である。
[図 14]図 14は、発光ダイオード構成部材をパッケージに搭載した発光ダイオード示 す断面図である。
[図 15]図 15は、本発明の半導体素子搭載部材の、実施の形態の他の例における、 貫通穴の部分を拡大した図 17の V方向矢視側面図である。
[図 16]図 16は、貫通穴の内面に導電層を形成する前の、同じ貫通穴の状態を示す 側面図である。
[図 17]図 17は、前記例の半導体素子搭載部材の、主面側を示す平面図である。
[図 18]図 18は、外部接続面側を示す底面図である。 [図 19]図 19は、前記例の半導体素子搭載部材のもとになる絶縁部材を、集合基板 力 切り出す前の、貫通穴の部分を拡大した平面図である。
[図 20]図 20は、図 19の B— B線断面図である。
[図 21]図 21は、貫通穴の変形部を拡大した平面図である。
[図 22]図 22は、図 21の B— B線断面図である。
発明の実施の形態
[0031] 図 1は、本発明の集合基板 1の、実施の形態の一例としての、撮像素子搭載用の絶 縁部材 2のもとになる集合基板 1の一部を拡大した平面図である。また、図 2は、前記 集合基板 1における、貫通穴 11の部分を拡大した断面図、図 3は、集合基板 1を切り 出した絶縁部材 2における、貫通穴 11の部分を拡大した断面図である。また、図 4は 、絶縁部材 2の、主面 21側を示す平面図、図 5は、主面 21上に枠体 4を接合して形 成した半導体素子搭載部材 BLを示す平面図、図 6は、絶縁部材 2の、外部接続面 2 2側を示す底面図である。さらに、図 7は、半導体素子搭載部材 BLの、絶縁部材 2の 主面 21上の素子搭載領域 21aに、半導体素子としての撮像素子 PE1を搭載すると 共に、枠体 4上に透光性の蓋体 FLを接合して形成した撮像装置 PE2の断面図であ る。
[0032] 図 1を参照して、この例の集合基板 1は、全体がセラミックによって平板状に形成さ れたもので、板状の絶縁部材 2となる、所定の平面形状 (図では矩形状)を有する複 数の領域 laと、前記複数の領域 laを区画するように、各領域 laの間に縦横のマトリ タス状に設けられた、ダイシングによって除去するための一定幅の領域 lbとを包含し ている。図中の一点鎖線は、領域 la、 lbを区画するための境界線 Lである。また、各 領域 laの、互いに平行な 2長辺に対応する位置には、それぞれ、複数個（図では 8 個）ずつの貫通穴 11が、前記境界線 Lを跨 、で形成されて!ヽる。
[0033] 前記集合基板 1は、そのもとになるセラミックの前駆体 (セラミックグリーンシート等） を焼成して平板状に形成した後、後加工で、貫通穴 11を形成して作製するのが好ま しい。これにより、貫通穴 11を、従来のコファイア法では形成することが困難な、高い 位置精度でもって形成することができる。
[0034] 図 2を参照して、各貫通穴 11を形成する内面は、それぞれ、第 1および第 2の 2つ のテーパー面 l lb、 11cで構成されている。そのうち、第 1のテーパー面 l ibは、絶 縁部材 2の主面 21側（図において上面側）から、絶縁部材 2の厚み方向の 1箇所に 設けた、平面形状が円形の最小穴部 11aにかけて、開口径が徐々に小さくなるように 円錐テーパー状に形成されていると共に、主面 21で円形に開口されている。また、 第 2のテーパー面 11cは、絶縁部材 2の外部接続面 22側（図において下面側）から、 前記最小穴部 11aにかけて、開口径が徐々に小さくなるように円錐テーパー状に形 成されていると共に、外部接続面 22で円形に開口されている。
[0035] 図の形状を有する貫通穴 11を、あらかじめ焼成して平板状に形成した集合基板 1 に対して、後加工で形成する方法としては、種々の方法が考えられるが、特に、サン ドプラスト法を利用した方法によって形成するのが好ましい。すなわち、図 1および図 2を参照して、集合基板 1の外部接続面 22側の、貫通穴 11の開口に対応する円形 の領域を露出させ、それ以外の領域をレジスト膜で保護した状態で、サンドブラスト法 によって、集合基板 1の露出した領域を、選択的に、厚み方向に穿孔して第 2のテー パー面 11cを形成する。それと共に、主面 21側においても、同様に、貫通穴 11の開 口に対応する円形の領域を露出させ、それ以外の領域をレジスト膜で保護した状態 で、サンドブラスト法によって、集合基板 1の露出した領域を、選択的に、厚み方向に 穿孔して第 1のテーパー面 1 lbを形成する。
[0036] そうすると、サンドブラスト法による穿孔の特徴として、穿孔が進むほど、その開口寸 法が小さくなることから、両テーパー面 l lb、 11cが円錐テーパー状に形成されると 共に、両テーパー面 l lb、 11cの連結部が最小穴部 11aとされて、貫通穴 11が形成 される。前記方法では、両テーパー面 l lb、 11cを形成するための穿孔深さや穿孔 径を調整することで、最小穴部 11aの開口径や、前記最小穴部 11aの、絶縁部材 2 の厚み方向の形成位置を任意に制御することができる。
[0037] 前記の形状を有する貫通穴 11においては、第 1のテーパー面 l ibと、それと連続 する主面 21とが、鈍角である角度 Θ で交わると共に、第 2のテーパー面 11cと、それ
1
と連続する外部接続面 22とが、やはり鈍角である角度 Θ で交わることになる。そのた
2
め、例えば、物理蒸着、印刷、めっき等によって、図 3に示す電極層 31、 32や導電 層 33を形成する際に、第 1のテーパー面 l ibと主面 21との角部、および第 2のテー パー面 l ieと外部接続面 22との角部におけるメタライズのはく離や膜厚の不均一を 大幅に低減させることができ、電極層 31、 32と導電層 33とを、接続不良等を生じるこ となぐ確実に接続することが可能となる。そのため、撮像装置 PE2の信頼性を向上 させることが可會となる。
[0038] なお、前記貫通穴 11において、両テーパー面 l lb、 11cが鋭角で交わっていると、 両者の角部である最小穴部 11aの部分のメタライズの密着性が低下して、導電層 33 力 最小穴部 11aの部分で途切れたり、あるいはメタライズの膜厚が不均一になった りするおそれがある。厚みが均一で、最小穴部 11aの上下の部分が良好につながれ た導電層 33を形成するためには、両テーパー面 l lb、 11cも、鈍角である角度 Θ で
3 交わっているのが好ましい。両テーパー面 l lb、 11cのなす角度 Θ を鈍角にするた
3
めには、サンドブラスト法等による穿孔の条件を調整して、前記両テーパー面 l lb、 1 lcのテーパーの角度を調整すればよい。
[0039] 集合基板 1は、熱伝導率が lOWZmK以上であるのが好まし 、。熱伝導率が 10W ZmK以上であれば、半導体素子搭載部材 BLの放熱性を高めて、撮像素子 PE1の 高出力化に対応することが可能となる。また、集合基板 1は、熱膨張係数が 10 X 10— 6 Z°C以下であるのが好ましい。熱膨張係数が 10 X 10—6Z°C以下であれば、素子駆 動時の熱履歴等によって膨張、収縮した際に撮像素子 PE1に過大な応力が加わつ て、前記素子 PE1が破損したり、接合が外れたりするのを防止することが可能となる。
[0040] これらの条件を満足する集合基板 1を形成する材料としては、 A1N、 Al O、 SiC、 S
2 3 i N、 BeO、 BN等の絶縁性のセラミックを挙げることができ、コストの点では Al O力 S
3 4 2 3 好ましい。しかし放熱性を考慮すると、集合基板 1の熱伝導率は、前記の範囲内でも 80WZmK以上、特に、 150WZmK以上とするのが好ましぐかかる高い熱伝導率 を達成するためには A1Nまたは SiCが好ましい。また、撮像素子 PE1との熱膨張係 数の差を小さくすることを考慮すると、 A1Nまたは Al Oが好ましい。
2 3
[0041] したがって、放熱機能等を最優先するならば、前記のうちでも A1Nによって集合基 板 1を形成するのが、特に好ましぐ放熱機能がさほど要求されない場合には、 Al O
2 3 によって集合基板 1を形成するのが好ましい。ただし、機械的強度等の、集合基板 1 のその他の物性との兼ね合いや、あるいは、製造コスト等を考慮すると、集合基板 1 の熱伝導率は、前記の範囲内でも、特に、 300WZmK以下とするのが好ましぐ熱 膨張係数は、前記の範囲内でも、特に、 4 X 10—6〜7 X 10—6Z°Cとするのが好ましい
[0042] 前記集合基板 1の主面 21には、半導体素子搭載用の電極層 31、外部接続面 22 には、他部材との接続用の電極層 32、貫通穴 11の内面には、両電極層 31、 32間を 繋ぐ導電層 33が形成される（図 1〜図 6)。
[0043] 前記のうち、主面 21側の電極層 31は、複数個が、各貫通穴 11に対応して独立し て形成される。また、図の例では、個々の電極層 31は、絶縁部材 2となる領域 laの、 互いに平行な矩形の 2長辺のうちの 1辺に対応する位置に形成した貫通穴 11から、 もう 1辺の長辺の方向に向けて延設された矩形状に形成される。一方、外部接続面 2 2側の電極層 32は、やはり複数個力 各貫通穴 11に対応して独立して形成され、個 々の電極層 32は、絶縁部材 2となる領域 laの、互いに平行な矩形の 2長辺のうちの 1辺に対応する位置に形成した貫通穴 11から、もう 1辺の長辺の方向に向けて延設 された矩形状に形成される。さらに、導電層 33は、貫通穴 11の内面の全面を覆うと 共に、集合基板 1の主面 21側で電極層 31、外部接続面 22側で電極層 32と接続す るように形成される。
[0044] また、主面 21には、各電極層 31と接触しないように隙間 gを設けた状態で、金属層 5が形成される。金属層 5は、電極層 31と共に、前記主面 21のうち、枠体 4で囲まれ た、半導体素子搭載のための領域 21aを覆う遮光層として機能する。すなわち、金属 層 5は、絶縁部材 2を通して、前記領域 21aに搭載される撮像素子 PE1の背後から 入射する光を遮断して、撮像素子 PE1の感度を向上させるために用いられる。
[0045] 電極層 31と金属層 5とは、領域 21aの面積の 80%以上を覆うように形成するのが 好ましい。これにより、電極層 31と金属層 5とを、遮光層として十分に機能させること ができる。ただし、複数の電極層 31は、互いに離間している必要があり、また、金属 層 5も、各電極層 31とは互いに離間している必要がある。そのため、電極層 31、金属 層 5間には、必ず隙間 gが必要であり、領域 21aの面積の 100%、つまり、領域 21の 全面を、電極層 31や金属層 5で覆うことはできない。電極層 31と金属層 5との間に、 複数の電極層 31間の短絡を防止しうる十分な隙間 gを確保することを考慮すると、電 極層 31と金属層 5とは、領域 21aの面積の、 95%以下を覆うように形成するのが好ま しい。なお、各電極層 31を、領域 21aの面積の 80〜95%を覆うように、大きめに形 成して、金属層 5を省略することもできる。
[0046] 電極層 31、 32、および導電層 33は、いずれも、従来公知の種々の、導電性に優 れた金属材料等によって形成することができる。また、前記各層は、湿式めつき法や 、あるいは真空蒸着法、スパッタリング法等の物理蒸着法等の、種々のメタライズ法を 利用して、単層構造や、 2層以上の多層構造に形成することができる。湿式めつき法 では、 1回の処理によって十分な厚みを有する金属膜を形成することができるので、 電極層 31、 32や導電層 33は、単層構造に形成してもよいが、例えば、 Cuや Mから なる 1層または 2層の下地層の上に、 Ag、 Au等の導電性に優れた金属力もなる、厚 み 0. 1〜： LO /z mの表面層を積層した多層構造に形成してもよい。
[0047] 一方、物理蒸着法では、電極層 31、 32や導電層 33を、機能分離した複数の層を 積層した多層構造に形成するのが好ましぐかかる多層構造の例としては、例えば、 集合基板 1に近 ヽ側から順に、
(I) Ti、 Cr、 NiCr、 Ta、およびこれら金属の化合物等力もなり、集合基板 1との密着 性に優れた密着層、
(II) Pt、 Pd、 Cu、 Ni、 Mo、 NiCr等力 なり、次に述べる表面層を形成する金属の 拡散を防止する機能を有する拡散防止層、ならびに
(III) Ag、 Al、 Au等力もなり、導電性に優れた表面層
を積層した 3層構造等を挙げることができる。密着層の厚みは 0. 01〜1. O /z m程度 、拡散防止層の厚みは 0. 01-1. 程度、表面層の厚みは 0. 1〜： LO /z m程度 とするのが好ましい。
[0048] また、物理蒸着法と湿式めつき法とを組み合わせて、電極層 31、 32や導電層 33を 、多層構造に形成しても良い。例えば、物理蒸着法によって密着層と拡散防止層と を形成した上に、湿式めつき法によって、 Cuや N もなる下地層を形成し、さらに物 理蒸着法または湿式めつき法によって、 Ag、 Al、 Au等からなる導電性に優れた表面 層を形成することができる。
[0049] 主面 21側の電極層 31の表面には、例えば、搭載した撮像素子 PE1の各端子との 間を、ワイヤボンディング WB等を介して接続する際の信頼性を向上させるために、 A u等カゝらなるボンディングパッドを設けてもよい。また、外部接続面 22側の電極層 32 の表面には、例えば、デジタルカメラ等の基板に設けた電極層との間をはんだ付け 等することによって表面実装する際の信頼性を向上させるために、 Au等力もなる対 はんだ接合層を設けてもよ!ヽ。
[0050] ただし、前記のように、導電材料として Auを使用して、単層構造の電極層 31、 32を 形成したり、多層構造の電極層 31、 32の最表層に配置したりしている場合は、ボン デイングパッドや対はんだ接合層を省略してもよい。また、金属層 5は、電極層 31と 同じ面に形成されることから、電極層 31の形成と同時に、同じ層構成を有するように 形成すればよい。しかし、金属層 5は、単に遮光層として機能すればよいため、例え ば、電極層 31が、前記のような多層構造に形成される場合であっても、金属層 5は、 十分な厚みを有する 1層のみの単層構造に形成してもよい。
[0051] 電極層 31、 32、金属層 5をパターン形成するには、例えば、メタルマスクや、あるい は、フォトリソグラフィ一によるマスク等を使用して、前記マスクで覆われずに露出した 集合基板 1の表面を、前記湿式めつき法や物理蒸着法等によって選択的にメタライ ズすればよい。また、電極層 31、 32を多層構造とするためには、絶縁部材 1の露出 した表面に、異なる金属によるメタライズを繰り返し行えばよい。また、導電層 33は、 主面 21に電極層 31や金属層 5を形成する際に、あるいは外部接続面 22に電極層 3 2を形成する際に、あるいは前記両方の作業を行う際に、貫通穴 11の開口をマスク によって覆わずに露出した状態としておくことで、両電極層 31、 32と同時に、前記両 電極層 31、 32と接続された状態に形成すればよ!ヽ。
[0052] 前記電極層 31、 32、導電層 33、および金属層 5が形成された集合基板 1を用いて 、半導体素子としての撮像素子 PE1を搭載するための半導体素子搭載部材 BLを製 造するためには、前記集合基板 1のうち、境界線 Lによって区画された領域 lbを、ダ イシング等によって除去する。そうすると、残された領域 laがばらばらに分離して、複 数個の絶縁部材 2が形成される。その後、形成された個々の絶縁部材 2の主面 21上 に、例えば、榭脂ゃ低融点ガラス等カゝらなる接合層 B1を介して、枠体 4を接合すると 、主面 21の、枠体 4の通孔 41を介して露出した領域 21aが、半導体素子としての撮 像素子 PE1を搭載するための素子搭載部とされた、半導体素子搭載部材 BLが製造 される（図 4〜図 7)。
[0053] また、集合基板の領域 laの形成間隔と合わせて複数の通孔 41を配列した、複数 の枠体 4となる領域を内包する集合基板を作製し、それを、前記電極層 31、 32、導 電層 33、および金属層 5が形成された集合基板 1の主面 21側に、接合層 B1を介し て接合した後、集合基板 1のうち領域 lbと、枠体 4となる集合基板の、前記領域 lbと 重なる領域とを、ダイシング等によって除去しても、複数個の、絶縁部材 2と枠体 4と が積層された半導体素子搭載部材 BLを製造することができる。
[0054] 枠体 4は、絶縁部材 2と積層した状態での反り等の変形の発生を防止することや、 半導体素子との熱膨張係数の差を小さくすることなどを考慮すると、熱膨張係数が 1 O X 10— 6/°C以下、特に、 4 X 10— 6〜7 X 10— 6Z°Cで、かつ、絶縁部材 2の熱膨張係 数との差が 3 X 10— 6/°C以下、特に、 1 X 10— 6/°C以下である材料によって形成する のが好ましい。さらに言えば、絶縁部材 2と同じ材料で枠体 4を形成して、熱膨張係 数の差を全く無くしてしまうのが好ましい。例えば、絶縁部材 2を A1Nで形成する場合 は、枠体 4も A1Nで形成するのが好ましぐ絶縁部材 2を Al Oで形成する場合は、枠
2 3
体 4も Al Oで形成するのが好ましい。また、枠体 4は、半導体素子が撮像素子である
2 3
場合、前記枠体 4を通して入射する不要な光を遮断するために、遮光性の材料で形 成するのが好ましい。
[0055] 図 7を参照して、本発明の撮像装置 PE2は、前記半導体素子搭載部材 BLの領域 21aに、撮像素子 PE1を搭載すると共に、前記撮像素子 PE1の端子（図示せず)と、 電極層 31の、前記領域 21a内に露出した先端部とを、ワイヤボンディング WBを介し て接続した後、枠体 4上に、榭脂ゃ低融点ガラス等カゝらなる接合層 B2を介して、透光 性の材料からなる蓋体 FLを接合して構成される。力かる撮像装置 PE2によれば、撮 像素子 PE1に、蓋体 FLを通しての露光が可能な状態で、前記撮像素子 PE1を封止 することができる。撮像素子 PE1の各端子は、ワイヤボンディング WB、電極層 31、導 電層 33、および電極層 32を介して、デジタルカメラ等の基板に設けた電極層等と接 続される。
[0056] 図 8は、本発明の集合基板 1の、実施の形態の他の例としての、発光素子搭載用の 絶縁部材 2のもとになる集合基板 1の一部を拡大した平面図である。また、図 9は、前 記集合基板 1における、貫通穴 11の部分を拡大した断面図、図 10は、前記集合基 板 1を切り出した絶縁部材 2における、貫通穴 11の部分を拡大した断面図である。ま た、図 11は、絶縁部材 2の、主面 21側を示す平面図、図 12は、外部接続面 22側を 示す底面図である。さらに、図 13は、半導体素子搭載部材 BLの、絶縁部材 2の主面 21に、半導体素子としての発光素子 LE1を搭載すると共に、封止材としての、蛍光 体および Zまたは保護榭脂 FRで封止した発光ダイオード構成部材 LE2を示す断面 図、図 14は、発光ダイオード構成部材 LE2をパッケージ 7に搭載した発光ダイオード LE3を示す断面図である。
[0057] 図 8を参照して、この例の集合基板 1は、やはり、全体がセラミックによって平板状に 形成されたもので、板状の絶縁部材 2となる、所定の平面形状 (図では矩形状)を有 する複数の領域 laと、前記複数の領域 laを区画するように、各領域 laの間に縦横 のマトリクス状に設けられた、ダイシングによって除去するための一定幅の領域 lbとを 包含している。図中の一点鎖線は、領域 la、 lbを区画するための境界線 Lである。ま た、各領域 laの、互いに平行な、図において縦方向の 2辺に対応する位置には、そ れぞれ、複数個（図では 3個）ずつの貫通穴 11が、前記境界線 Lの近傍に形成され ている。
[0058] 前記集合基板 1は、先の例と同様に、そのもとになるセラミックの前駆体 (セラミック グリーンシート等）を焼成して平板状に形成した後、後加工で、貫通穴 11を形成して 作製するのが好ましい。これにより、貫通穴 11を、従来のコファイア法では形成するこ とが困難な、高い位置精度でもって形成することができる。また、電極層 31、 32や導 電層 33も、焼成後の集合基板 1の表面に形成するのが好ましい。その場合には、光 の反射率に優れるものの、コファイア法によって形成した Moや W等からなる下地層 の上に、めっき法によって形成することが困難であった A1製の層を、電極層 31等とし て形成することもできる。
[0059] 図 9を参照して、各貫通穴 11を形成する内面は、それぞれ、第 1および第 2の 2つ のテーパー面 l lb、 11cで構成されている。そのうち、第 1のテーパー面 l ibは、絶 縁部材 2の主面 21側（図において上面側）から、絶縁部材 2の厚み方向の 1箇所に 設けた、平面形状が円形の最小穴部 11aにかけて、開口径が徐々に小さくなるように 円錐テーパー状に形成されていると共に、主面 21で円形に開口されている。また、 第 2のテーパー面 11cは、絶縁部材 2の外部接続面 22側（図において下面側）から、 前記最小穴部 11aにかけて、開口径が徐々に小さくなるように円錐テーパー状に形 成されていると共に、外部接続面 22で円形に開口されている。
[0060] これにより、第 1のテーパー面 l ibと、それと連続する主面 21と力 鈍角である角度
Θ で交わると共に、第 2のテーパー面 11cと、それと連続する外部接続面 22とが、や
1
はり鈍角である角度 Θ で交わることになるため、例えば、物理蒸着、印刷、めっき等
2
によって、電極層 31、 32や導電層 33を形成する際に、第 1のテーパー面 l ibと主面 21との角部、および第 1のテーパー面 11cと外部接続面 22との角部におけるメタライ ズのはく離や膜厚の不均一を大幅に低減させることができる。そのため、電極層 31、 32と導電層 33とを、接続不良等を生じることなぐ確実に接続することができ、発光ダ ィオード構成部材 LE2、および発光ダイオード LE3の信頼性を向上させることが可 能となる。
[0061] 図 10を参照して、前記貫通穴 11は、その内面に導電層 33を形成した際に、最小 穴部 11aの部分力 導電層 33を形成する導電材料 33aの堆積によって埋められて、 切り出し前の状態において、集合基板 1の厚み方向に閉じられる。これにより、先に 説明したように、次工程で、前記集合基板 1の、各絶縁部材 2の主面 21に搭載した 発光素子 LE1を、封止材としての蛍光体および Zまたは保護榭脂 FRで封止する際 に、前記蛍光体および Zまたは保護榭脂 FRが、貫通穴 11を通して集合基板 1の裏 面に漏れるをの防止することができる。
[0062] しかし、導電層 33を形成する際に、貫通穴 11のうち、両テーパー面 l lb、 11cの角 部である最小穴部 11aの部分において、メタライズのはく離や膜厚の不均一が生じる と、最小穴部 11aを、導電材料 33aによって、良好に埋めることができないおそれが ある。最小穴部 11aを、導電材料 33aによって、良好に埋めることを考慮すると、両テ 一パー面 l lb、 11cも、鈍角である角度 0 で交わっているのが好ましい。両テーパー
3
面 l lb、 11cのなす角度 0 を鈍角にするためには、サンドブラスト法等による穿孔の
3
条件を調整して、両テーパー面 l lb、 11cのテーパーの角度を調整すればよい。 [0063] 図 8および図 9を参照して、前記貫通穴 11のうち、第 2のテーパー面 11cは、集合 基板 1の、絶縁部材 2となる領域 laと、各領域 la間の領域 lbとの間の、前記境界線 Lを跨ぐ位置に形成されている。そして、ダイシング等によって領域 lbを除去して各 領域 laを切り出すと、図 10〜図 12に示すように、半導体素子搭載部材 BLを構成す る絶縁部材 2の側面 23において、前記第 2のテーパー面 11cの内面に形成した導電 層 33力 開口 l idを介して露出される。そのため、露出された導電層 33をはんだフィ レットの形成部として機能させて、発光ダイオード構成部材 LE2を、他部材、例えば、 図 14に示す発光ダイオード LE3のパッケージ 7等に、はんだ付けによって搭載する 際に、形成したはんだフィレットによって、外部接続用の電極層 32を補助して、実装 の信頼性を向上させることが可能となる。
[0064] 力かる形状を有する貫通穴 11を、あら力じめ焼成して平板状に形成した集合基板 1に対して、後加工で形成する方法としては、先に説明した、サンドブラスト法による 形成方法が好適に採用される。前記方法では、両テーパー面 l lb、 11cの穿孔深さ や穿孔径を調整することで、最小穴部 11aの開口径や、前記最小穴部 11aの、絶縁 部材 1の厚み方向の形成位置を任意に制御することができる。
[0065] 図 9を参照して、前記のようにして制御される、最小穴部 11aの、絶縁部材 2の厚み 方向の形成位置は、主面 21から最小穴部 11aまでの距離 hで表して、前記絶縁部材 2の厚み tの 0倍を超えると共に、 2/3倍以下の範囲であるのが好ましい。これにより
0
、最小穴部 11aの上下にテーパー面 l lb、 11cを確保して、第 1のテーパー面 l ibと 主面 21とを、鈍角である角度 Θ で交わらせると共に、第 2のテーパー面 11cと外部
1
接続面 22とを、やはり鈍角である角度 Θ で交わらせることができ、その上に形成され
2
る電極層 31、 32と、導電層 33とを、確実に接続することができる。
[0066] また、最小穴部 11aより外部接続面 22側の、電極層 32と連続する、第 2のテーパー 面 11cにおける導電層 33の露出面積を確保して、はんだフィレットの形成部として十 分に機能させることもできる。さらに、前記サンドブラスト法を利用した形成方法によつ て、集合基板 1の両側から形成した第 1および第 2のテーパー面 l lb、 11cを繋ぐこと によって、貫通穴 11を、変形等を生じることなぐ確実に形成することもできる。なお、 第 2のテーパー面 11cにおける、はんだフィレットの形成部として機能する導電層 33 の露出面積を十分に確保することを考慮すると、前記距離 hは、絶縁部材 2の厚み t
0 の 1Z2倍以下であるの力 さらに好ましい。また、前記の形成方法によって貫通穴 1 1を確実に形成するためには、前記距離 hは、 5 m〜50 m程度であるの力 より 一層、好ましい。
[0067] また、図 9を参照して、最小穴部 11aの開口径 dは、 10 μ m以上であるのが好まし い。開口径 dが 10 /z m以上である最小穴部 11aは、前記サンドブラスト法等の、通常 の加工方法による貫通穴 11の形成において、比較的、精度良く形成することができ る。また、個々の貫通穴 11ごとの、最小穴部 11aの開口径 dを揃えた状態で形成する ことも可能であり、最小穴部 11aを形成するために、別の加工工程等を必要としない ことから、半導体素子搭載部材 BLの生産性を向上させて、コストダウンを図ることが できる。
[0068] また、前記最小穴部 11aの開口径 dは、 200 m以下であるのが好ましい。開口径 dが 200 m以下であれば、貫通穴 11の内面に導電層 33を形成した際に、最小穴 部 11aを、より効率よぐ導電材料 33aによって埋めることができるため、蛍光体およ び Zまたは保護榭脂 FRの漏れ等を、より一層、確実に防止することが可能となる。
[0069] なお、貫通穴 11の最小穴部 11aを、サンドブラスト法等の、通常の加工方法によつ て、さらに確実に貫通させることと、貫通穴 11の内面に導電層 33を形成した際に、最 小穴部 11aを、さらに効率よぐ導電材料 33aによって埋めることとを考慮すると、前 記最 /Jヽ穴咅 llaの開口径 dは、 50〜150 111でぁるのカ 子ましく、 75〜125 /ζ πιで あるの力 より一層、好ましい。
[0070] 集合基板 1は、半導体素子搭載部材 BLの放熱性を高めて、発光素子 LE1の高出 力化に対応することを考慮すると、熱伝導率が lOWZmK以上であるのが好ましぐ 中でも 80WZmK以上、特に、 150WZmK以上であるのが好ましい。また、機械的 強度等の、その他の物性との兼ね合いや、製造コスト等を考慮すると、集合基板 1の 熱伝導率は、 300WZmK以下であるのが好ましい。
[0071] また、集合基板 1は、素子駆動時の熱履歴等によって膨張、収縮した際に、発光素 子 LE1に過大な応力が加わって、前記素子 LE1が破損したり、接合が外れたりする のを防止することを考慮すると、熱膨張係数が 10 X 10— 6Z°C以下であるのが好まし い。また、機械的強度等の、その他の物性との兼ね合いや、製造コスト等を考慮する と、集合基板 1の熱膨張係数は、 4 X 10— 6〜7 X 10— 6/°Cであるのが好ましい。
[0072] これらの条件を満足する集合基板 1を形成する材料としては、 A1N、 Al O、 SiC、 S
2 3 i N、 BeO、 BN等の絶縁性のセラミックを挙げることができる。中でも、特に、高い熱
3 4
伝導率を達成するためには、 A1N、 SiCが好ましぐ発光素子 LE1との熱膨張係数の 差を小さくするためには、 A1N、 Al Oが好ましい。さらに、コストを最優先するならば
2 3
、 AI Oが好ましい。
2 3
[0073] 前記各図を参照して、前記集合基板 1の主面 21には、半導体素子搭載用の電極 層 31、外部接続面 22には、他部材との接続用の電極層 32、貫通穴 11の内面には 、両電極層 31、 32間を繋ぐ導電層 33が形成される。
[0074] それと共に、貫通穴 11の最小穴部 11aが、導電層 33を形成する導電材料 33aを 堆積させることで埋められて、絶縁部材 2を切り出す前の貫通穴 11が、集合基板 1の 厚み方向に閉じた状態とされる。これにより、電極層 31上に発光素子 LE1を搭載し て封止する際に、蛍光体および Zまたは保護榭脂 FRが、貫通孔 11を通して反対面 側に漏れるのを防止して、例えば、集合基板 1の、発光素子 LE1が搭載された主面 2 1側の特定の領域を限定的に封止する手間を省き、その全面を、前記蛍光体および Zまたは保護榭脂 FRで封止することができるため、発光ダイオード構成部材 LE2の 小型化をさらに推進することが可能となる。
[0075] 最小穴部 11aの、導電材料 33aによって埋められる、集合基板 1の厚み方向の厚 み tは、集合基板 1の厚み tの 1Z50〜1Z2倍であるのが好ましい。厚み t 1S 集合
1 0 1 基板 1の厚み tの 1Z50以上であれば、封止時に、その重み等によって、閉じられた
0
貫通穴 11が抜けて、蛍光体および Zまたは保護榭脂 FRが外部接続面 22側に漏れ るのを、確実に防止することができる。また厚み t力 集合基板 み t
1 1の厚 の
0 1Z2以 下であれば、最小穴部 11aより外部接続面 22側の、導電層 33の露出面積を確保し て、はんだフィレットの形成部として十分に機能させることが可能となる。
[0076] なお、はんだフィレットの形成部として機能する導電層 33の露出面積をさらに増加 させると共に、封止時に、その重み等によって、閉じられた貫通穴 11が抜けて、蛍光 体および Zまたは保護榭脂 FRが外部接続面 22側に漏れるのを、より一層、確実に 防止することを考慮すると、最小穴部 11aの、導電材料 33aによって埋められる、集 合基板 1の厚み方向の厚み tは、集合基板 1の厚み tの 1Z20〜1Z5倍であるのが
1 0
さらに好ましい。
[0077] 貫通穴 11の内面に形成される導電層 33の厚み tは、最小穴部 11aの開口径 dの 0
2
. 2〜1. 0倍であるのが好ましい。厚み t力 開口径 dの 0. 2倍以上であれば、貫通
2
穴 11の内面に導電層 33を形成した際に、最小穴部 11aを、より効率よぐ導電材料 33aによって埋めることができるため、蛍光体および Zまたは保護榭脂 FRの漏れ等 をより確実に防止することが可能となる。
[0078] ただし、厚み tが開口径 dの 1. 0倍を超えても、それ以上の効果が得られないだけ
2
でなぐ余分の導電材料 33aを必要とするため、最小穴部 11aを埋める際の効率が、 却って低下するおそれがある。したがって、厚み tは、開口径 dの 1. 0倍以下である
2
のが好ましい。なお、最小穴部 11aをより一層、効率よぐ導電材料 33aによって埋め ることを考慮すると、導電層 33の厚み tは、最小穴部 11aの開口径 dの 0. 3〜0. 5倍
2
であるのがさらに好ましい。
[0079] 半導体素子搭載用の電極層 31は、集合基板 1の、個々の絶縁部材 2となる領域 la の主面 21側に、それぞれ 2つずつ、互いに面方向に離間させて形成することで、絶 縁された状態で設けられている。また、外部接続用の電極層 32は、前記集合基板 1 の、個々の絶縁部材 2となる領域 laの外部接続面 22側に、やはり、それぞれ 2つず つ、互いに面方向に離間させて形成することで、絶縁された状態で設けられている。 そして、主面 21側の 2つの電極層 31と、外部接続面 22側の 2つの電極層 32とは、そ れぞれ、集合基板 1の表裏両面で対応するもの同士が、両電極層 31、 32の、絶縁 部材 2となる領域 laの外周縁側の、それぞれ 3箇所に形成した貫通穴 11の内面の 導電層 33を介して接続されている。
[0080] 詳しくは、その平面形状が略矩形状に形成された電極層 31と、前記電極層 31の一 側辺 31aから貫通穴 11の方向に延長されて、貫通穴 11の、主面 21側の開口の周囲 に達する延設電極層 3 lbと、貫通穴 11の内面の導電層 33とが一体に形成されて、 互いに接続されている。また、その平面形状が略矩形状で、かつ貫通穴 11の、外部 接続面 22側の開口と一部で重なるように形成された電極層 32と、貫通穴 11の内面 の導電層 33とが、同様に一体に形成されて、互いに接続されている。
[0081] 外部接続面 22に設ける電極層 32の面積の合計の、前記外部接続面 22の面積に 占める割合は、 30%以上であるのが好ましい。これにより、発光ダイオード構成部材 LE2を、半導体素子搭載部材 BLの外部接続面 22側の電極層 32と、発光ダイォー ド LE3のパッケージ 7や面発光体の基板に設けた電極層との間で、はんだ付けにより 表面実装する際に、半導体素子搭載部材 BLと、パッケージ 7や基板との間の放熱経 路を十分に確保することができるため、発光ダイオード LE3の高出力化を図ることが 可能となる。
[0082] なお、放熱経路をより一層、十分に確保することを考慮すると、電極層 32の面積の 合計の、外部接続面 22の面積に占める割合は、 50%以上であるのが好ましぐ 70 %以上であるのがさらに好ましい。ただし、 2つ以上の電極層 32を、前記のように互 いに面方向に離間させて形成する際の、両電極層 32間の絶縁性を十分に確保する ことを考慮すると、電極層 32の面積の合計の、外部接続面 22の面積に占める割合 は、 90%以下であるのが好ましい。
[0083] 電極層 31、 32、および導電層 33は、前記と同様に、導電性に優れた金属材料な どを用いて、単層構造や、 2層以上の多層構造に形成することができる。電極層 31、 32をパターン形成するためには、これも前記と同様の方法が採用される。電極層 31 の表面には、 Ag、 Aほたは A1合金等カゝらなり、発光素子 LE1からの光、特に、波長 6 OOnm以下の短波長の光を高 ヽ反射率で反射するための反射層を設けてもよ！ヽ。中 でも A1は、特に、 450nm以下の短波長の光の反射率に優れており、蛍光体と組み 合わせて白色発光させるために用いる、短波長の発光素子 LE1の発光効率を向上 できる点で好ましい。
[0084] なお、これらの金属を、導電材料として使用して、単層構造の電極層 31を形成した り、多層構造の電極層 31の最表層に配置したりしている場合は、反射層を省略して もよい。また、電極層 32の表面には、先に説明した、 Au等力もなる対はんだ接合層 を形成してもよいし、 Auを導電材料として使用して、単層構造の電極層 32を形成し たり、多層構造の電極層 32の最表層に配置したりすることで、対はんだ接合層を省 略してちよい。 [0085] 前記集合基板 1を用いて、半導体素子としての発光素子 LE1を搭載するための半 導体素子搭載部材 BLを製造すると共に、発光ダイオード構成部材 LE2を作製する ためには、集合基板 1に包含される各領域 laの電極層 31上に、それぞれ、発光素 子 LE1を搭載すると共に、集合基板 1の全面を、封止材としての蛍光体および/また は保護榭脂 FRで封止した後、集合基板 1の領域 lbをダイシング等によって除去する 。そうすると、残された領域 laがばらばらに分離されて、半導体素子搭載部材 BLが 形成されるのと同時に、図 13に示す発光ダイオード構成部材 LE2が得られる。発光 素子 LE1の搭載は、半導体素子搭載部材 BLの電極層 31と、発光素子 LE1の、図 示しない電極層とを、はんだ層 SLを介してはんだ付けすることによって行われる。
[0086] 発光素子 LE1の搭載に使用するはんだとしては、後工程でも、発光ダイオード構成 部材 LE2を、ノ^ケージ 7や基板に対してはんだ実装することを考慮すると、比較的 融点の高い Au—Sn系、 Au—Ge系、 Au— Si系等のはんだを用いるのが好ましい。 また、発光素子 LE1は、はんだ付けでなぐ Auバンプを用いて、半導体素子搭載部 材 BLに搭載しても良い。また、発光素子 LE1を、はんだや接着ペーストを用いて、 半導体素子搭載部材 BLに搭載した後、発光素子 LE1と、電極層 31とを、ワイヤボン デイングによって接続しても良い。
[0087] 発光素子 LE1を封止するための保護榭脂としては、エポキシ系、シリコーン系等の 、従来公知の、種々の保護樹脂が使用可能である。特に、耐熱性や紫外線に対する 耐性等を考慮すると、シリコーン系榭脂が好ましい。また、蛍光体としては、例えば波 長 600nm以下、特に、 450nm以下の短波長の光を放射する発光素子 LE1と組み 合わせて白色発光させることができる、従来公知の種々の蛍光体が挙げられる。蛍 光体と保護樹脂とを併用する場合は、電極層 31上に搭載した発光素子 LE1を、先 に、蛍光体で封止後、蛍光体を覆うように保護樹脂で封止するのが好ましい。また、 蛍光体と保護樹脂の混合物で封止することもできる。
[0088] 半導体素子搭載部材 BLの面積、すなわち、この例では、絶縁部材 2の、主面 21お よび外部接続面 22の面積は、主面 21に搭載する発光素子 LE1の面積 (主面 21上 への投影面積)の 1. 1〜4倍であるのが好ましい。半導体素子搭載部材 BLの面積が 、発光素子 LE1の面積の 4倍を超える場合には、その外形を極力、小さくして省スぺ 一ス化を図り、それによつて、半導体素子搭載部材 BLの主面 21側に発光素子 LE1 を搭載して形成される発光ダイオード構成部材 BL2を、従来の、発光素子のチップと 同様に、 1つの部材として取り扱いながら、発光ダイオード LE3のノ ッケージ 7に組み 込んだり、面発光体の基板に搭載したりすることができなくなるおそれがある。また、 半導体素子搭載部材 BLが大きくなりすぎて、発光素子 LE1の不良が生じた際に生 じる材料の無駄力 従来のノ ッケージの場合と、ほとんど変わらなくなってしまうおそ れもある。
[0089] 特に、先に説明した熱伝導率の高!、材料力 なる絶縁部材 2は高価であるので、そ の面積は、前記の範囲内でも、できるだけ小さくするのが好ましい。すなわち、半導 体素子搭載部材 BLの面積は、材料の無駄をなくすることを考慮すると、前記の範囲 内でも、特に、発光素子 LE1の面積の 3. 5倍以下とするのが好ましぐ 3. 0倍以下と するのがさらに好ましい。
[0090] また、半導体素子搭載部材 BLの面積が、発光素子 LE1の面積の 1. 1倍未満では 、発光素子 LE1の搭載作業が難しくなるおそれがある。また、特に、発光素子 LE1の 側面側における、保護榭脂等による封止が不十分になるおそれもある。なお、搭載の 作業性を向上させたり、発光素子 LE1を、保護榭脂等によって、より確実に封止した りすることを考慮すると、半導体素子搭載部材 BLの面積は、前記の範囲内でも、特 に、発光素子 LE1の面積の 1. 3倍以上とするのが好ましぐ 1. 5倍以上とするのがさ らに好ましい。
[0091] 絶縁部材 2の厚みは、強度を十分に確保しつつ、半導体素子搭載部材 BLの容積 をできるだけ小さくすることを考慮すると、 0. l〜lmmとするのが好ましぐ 0. 2〜0. 5mmとするのがさらに好ましい。
[0092] 前記の発光ダイオード構成部材 LE2を複数個、基板上に搭載すれば面発光体を 構成することができる。また、発光ダイオード構成部材 LE2は、発光ダイオードデバイ スの最終形態として使用することもできる。例えば、プリント回路基板等の回路基板や 、液晶のバックライト構成部材の所望の位置に、リフロー等の方法ではんだ実装して 、発光ダイオードとして機能させることもできる。
[0093] また、図 14を参照して、前記の発光ダイオード構成部材 LE2を、凹部 7aを有する ノ ッケージ 7の、凹部 7aの底面に設けた 2つの電極層 72上に搭載すると共に、凹部 7aの開口 7bを、発光ダイオード構成部材 LE2からの光を透過し得る材料にて形成し た封止キャップまたはレンズ LSで封止すると、発光ダイオード LE3を得ることができる
[0094] 発光ダイオード構成部材 LE2の搭載は、半導体素子搭載部材 BLの電極層 32と、 ノ ッケージ 7の電極層 72とを、はんだ層 SL1を介してはんだ付けすることによって行 われる。その際、溶融したはんだの一部が、貫通穴 11のうち、第 2のテーパー面 11c の内面に形成され、絶縁部材 2の側面 23において露出した導電層 33に回り込んで 、はんだフィレット SL2が形成されるため、実装の信頼性が向上する。
[0095] ノ¾ /ケージ 7は、図において上面側に、電極層 72が形成された基板 70と、前記基 板 70上に積層された、凹部 7aとなる通孔を有する反射部材 71とを備えている。また 、反射部材 71の通孔は、底面側から開口 7b側へ向けて外方に拡がったすり鉢状に 形成されており、その内面が、反射面 71aとされている。そして、発光ダイオード構成 部材 LE2からの光を、前記反射面 71aの表面によって開口 7bの方向に反射させて、 レンズ LSを通して、ノ ッケージ 7の外部に、より効率よく放射させることができる。
[0096] 基板 70としては、セラミック基板やガラスエポキシ基板等の、絶縁性でかつ耐熱性 の基板が用いられる。また、反射部材 71としては、発光ダイオード構成部材 LE2から の光を効率よく反射させるために、その全体または少なくとも反射面 71aが金属によ つて形成されたものが用いられる。
[0097] 前記図 9の貫通穴 11を、その全体が、集合基板 1の、領域 la内に入る位置に形成 することもできる。その場合は、テーパー面 11cが、絶縁部材 2の側面 23において露 出されないため、このテーパー面 11cに形成する導電層 33を、はんだフィレットの形 成部として機能させる必要がない。そのため、貫通穴 11を、導電材料 33aで完全に 埋めてしまっても良い。
[0098] 図 15は、本発明の半導体素子搭載部材 BLの、実施の形態の他の例における、貫 通穴 11の部分を拡大した、図 17の V方向矢視側面図、図 16は、貫通穴 11の内面 に導電層 33を形成する前の、同じ貫通穴 11の状態を示す側面図である。また、図 1 7は、前記例の半導体素子搭載部材 BLの、主面 21側を示す平面図、図 18は、外部 接続面 22側を示す底面図である。さらに、図 19は、前記例の半導体素子搭載部材 BLのもとになる絶縁部材 2を、集合基板 1から切り出す前の、貫通穴 11の部分を拡 大した平面図、図 20は、図 19の B— B線断面図である。
[0099] これらの図を参照して、この例の半導体素子搭載部材 BLは、貫通穴 11の形状以 外の点は、先の図 8〜図 14の例とほぼ同様に構成される。すなわち、図 17、図 18を 参照して、この例の半導体素子搭載部材 BLは、片面が、発光素子搭載のための主 面 21、反対面が、他部材との接続のための外部接続面 22とされる矩形平板状の絶 縁部材 2と、前記絶縁部材 2の主面 21に、互いに面方向に離間させて形成すること で、絶縁された状態で設けられる、発光素子搭載用の 2つの電極層 31と、外部接続 面 22に、互いに面方向に離間させて形成することで、絶縁された状態で設けられる、 他部材との接続用の 2つの電極層 32とを備えて 、る。
[0100] 主面 21側の 2つの電極層 31と、外部接続面 22側の 2つの電極層 32とは、それぞ れ、絶縁部材 2の表裏両面で対応するもの同士が、両電極層 31、 32の、絶縁部材 2 の外周縁側の、それぞれ 1ケ所に形成した、絶縁部材 2を厚み方向に貫通する貫通 穴 11の内面に形成した導電層 33を介して接続されて 、る。
[0101] 詳しくは、その平面形状が略矩形状で、なおかつ、 2つの電極層 31間に一定幅の 隙間を有する以外は、主面 21の全面を覆う電極層 31と、貫通穴 11の内面の導電層 33とが一体に形成されて、互いに接続されている。また、その平面形状が略矩形状 に形成された電極層 32と、前記電極層 32の一側辺 32aから貫通穴 11の方向に延 長されて、貫通穴 11の、外部接続面 22側の開口の周囲に達する延設電極層 32bと 、貫通穴 11の内面の導電層 33とが一体に形成されて、互いに接続されている。
[0102] 前記半導体素子搭載部材 BLと、その主面 21に発光素子 LE1が搭載され、蛍光体 および Zまたは保護樹脂で封止された発光ダイオード構成部材 LE2とを作製するた めには、先の例と同様に、複数個の絶縁部材 2を含む大きさを有する集合基板 1を用 意し、前記集合基板 1を、境界線 Lによって絶縁部材 2となる複数個の領域 laに区画 して、所定の位置に貫通穴 11を形成すると共に、片面に電極層 31、反対面に電極 層 32、貫通穴 11の内面に導電層 33を形成し、さらに、電極層 31上に発光素子 LE1 を搭載して、封止材としての蛍光体および Zまたは保護榭脂 FRで封止した後、各領 域 laを個別に切り出すことが行われる。
[0103] 図 15、図 16、図 19、および図 20を参照して、各貫通穴 11を形成する内面は、そ れぞれ、第 1および第 2の 2つのテーパー面 l lb、 11cで構成されている。そのうち、 第 1のテーパー面 l ibは、絶縁部材 2の主面 21側（図において上面側）から、絶縁部 材 2の厚み方向の 1箇所に設けた、貫通穴 11の他の部分より開口幅 dの小さい、平 面形状が長円形の最小穴部 11aにかけて、開口幅が徐々に小さくなるように、テーパ 一状に形成されていると共に、主面 21で長円形に開口されている。また、第 2のテー パー面 11cは、絶縁部材 2の外部接続面 22側（図において下面側）から、前記最小 穴部 11aにかけて、開口幅が徐々に小さくなるように、テーパー状に形成されている と共に、外部接続面 22で長円形に開口されている。
[0104] また、前記貫通穴 11は、集合基板 1上の、境界線 Lによって区画された 2つの、半 導体素子搭載部材 BLとなる領域 laと、その間の、ダイシング等によって除去される 領域 lbとに跨って形成されている。そして、貫通穴 11の内面に導電層 33を形成した 際に、最小穴部 11aの部分が、導電層 33を形成する導電材料 33aの堆積によって 埋められて、前記貫通穴 11が、図 19、図 20に示す切り出し前の状態において、集 合基板 1の厚み方向に閉じられている。
[0105] そのため、電極層 31上に発光素子 LE1を実装して封止する際に、蛍光体および Zまたは保護榭脂 FRが、貫通穴 11を介して反対面側に漏れるのを防止できることか ら、例えば、集合基板 1の、発光素子 LE1が搭載された主面 21側の特定の領域を限 定的に封止する手間を省いて、その全面を、蛍光体および Zまたは保護榭脂 Fire 封止することができ、発光ダイオード構成部材 LE2の小型化をさらに推進することが 可能となる。
[0106] また、ダイシング等によって領域 lbを除去して各領域 laを切り出すと、図 15〜図 1 8に示すように、半導体素子搭載部材 BLを構成する絶縁部材 2の側面 23にお 、て、 前記第 2のテーパー面 11cの内面に形成した導電層 33が、開口 l idを介して露出さ れる。そのため、露出された導電層 33を、はんだフィレットの形成部として機能させて 、発光ダイオード構成部材 LE2を、他部材、例えば、発光ダイオード LE3のパッケ一 ジ 7等に、はんだ付けによって搭載する際に、形成したはんだフィレットによって、外 部接続用の電極層 32を補助して、実装の信頼性を向上させることが可能となる。
[0107] 図の形状を有する貫通穴 11は、やはり、サンドブラスト法によって形成するのが好 ましい。すなわち、集合基板 1の、外部接続面 22となる片面側に、貫通穴 11の開口 に対応させて、レジスト膜で保護せずに露出させる領域の形状を長円形として、サン ドプラスト法によって、集合基板 1の露出した領域を、選択的に、厚み方向に穿孔し て第 2のテーパー面 11cを形成するとともに、主面 21となる反対面側においても、同 様に、貫通穴 11の開口に対応させて、レジスト膜で保護せずに露出させる領域の形 状を長円形として、サンドブラスト法によって、集合基板 1の露出した領域を、選択的 に、厚み方向に穿孔して第 1のテーパー面 l ibを形成すると、サンドブラスト法による 穿孔の特徴として、穿孔が進むほどその開口寸法が小さくなることから、図 19、図 20 に示す形状の貫通穴 11が形成される。
[0108] 貫通穴 11の各部の寸法は、先の例と同様の理由で、同様の範囲とするのが好まし い。すなわち、図 15, 16を参照して、最小穴部 11aの、絶縁部材 2の厚み方向の形 成位置は、主面 21から最小穴部 11aまでの距離 hで表して、前記絶縁部材 1の厚み t の 0倍を超え、かつ、 2Z3倍以下の範囲であるのが好ましぐ絶縁部材 1の厚み tの
0 0
1Z2倍以下であるのがさらに好ましい。また、 5 μ m〜50 μ m程度であるのがより一 層、好ましい。また、最小穴部 11aの開口幅 dは、 10〜200 mであるのが好ましぐ 50〜150 μ mであるのがさらに好ましぐ 75〜125 μ mであるのがより一層、好まし い。なお、ここで言う開口幅 dとは、矩形状の中央部の両端に、それぞれ半円を繋い だ形状に相当する長円の、両端の半円の中心間を結ぶ中心線と直交する方向の幅 を指すこととする。
[0109] 最小穴部 11aの、導電材料 33aによって埋められる、絶縁部材 2の厚み方向の厚 み tは、絶縁部材 1の厚み tの 1Z50〜1Z2倍であるのが好ましぐ 1Z20〜： LZ5
1 0
倍であるのがさらに好ましい。また、貫通穴 11の内面に形成される導電層 33の厚み t は、最小穴部 11aの開口幅 dの 0. 2〜1. 0倍であるのが好ましぐ 0. 3〜0. 5倍で
2
あるのがさらに好ましい。
[0110] 貫通穴 11以外の各部の寸法も、先の例と同様の理由で、同様の範囲とするのが好 ましい。すなわち、絶縁部材 2の、主面 21および外部接続面 22の面積は、主面 21に 搭載する発光素子 LEIの面積 (主面 21上への投影面積)の 1. 1〜4倍であるのが好 ましく、 1. 3〜3. 5倍であるの力 Sさらに好ましく、 1. 5〜3. 0倍であるの力 Sより一層、 好ましい。また、絶縁部材 2の厚みは、 0. l〜lmmとするのが好ましぐ 0. 2〜0. 5 mmとするのがさらに好ましい。
[0111] 外部接続面 22に設ける電極層 32の面積の合計の、前記外部接続面 22の面積に 占める割合は、 30%以上であるのが好ましぐ 50%以上であるのがさらに好ましぐ 7 0%以上であるのがより一層、好ましい。また、前記割合は、 90%以下であるのが好 ましい。
電極層 31、 32および導電層 33は、いずれも、従来公知の種々の、導電性に優れ た金属材料などによって、湿式めつき法や、あるいは真空蒸着法、スパッタリング法な どの物理蒸着法等の、種々のメタライズ法を利用して、単層構造や、 2層以上の多層 構造に形成することができる。電極層 31は、少なくともその表面を、 Ag、 Aほたは A1 合金等によって形成するのが好ましぐ電極層 32は、少なくともその表面を、 Auによ つて形成するのが好まし 、。
[0112] 絶縁部材 2は、熱伝導率が lOWZmK以上、熱膨張係数が 10 X 10— 6Z°C以下の セラミックによって形成するのが好ましぐセラミック製の絶縁部材 2を含むこの例の半 導体素子搭載部材 BLは、絶縁部材 2のもとになるセラミックの前駆体 (セラミックダリ ーンシート等)を焼成して板状の集合基板 1を形成した後、前記集合基板 1に対して 、後加工で、貫通穴 11、電極層 31、 32および導電層 33を形成する工程を経て作製 するのが好ましい。
[0113] 発光ダイオード構成部材 LE2は、前記のように、複数個の絶縁部材 2を含む大きさ を有する集合基板 1を複数個の領域 laに区画して、所定の位置に貫通穴 11を形成 し、片面に電極層 31、反対面に電極層 32、貫通穴 11の内面に導電層 33を形成す ると共に、前記貫通穴 11の最小穴部 11aを、導電材料 33aの体積によって埋めた状 態で、電極層 31上に発光素子 LE1を搭載して蛍光体および Zまたは保護榭脂 FR で封止した後、各領域 laを個別に切り出すことで、半導体素子搭載部材 BLを形成 するのと同時に製造される。
[0114] また、前記発光ダイオード構成部材 LE2を複数個、基板上に搭載すれば面発光体 を構成することができる。また、発光ダイオード構成部材 LE2は、発光ダイオードデバ イスの最終形態として使用することもできる。例えば、プリント回路基板等の回路基板 や、液晶のバックライト構成部材の所望の位置に、リフロー等の方法ではんだ実装し て、発光ダイオードとして機能させることもできる。
[0115] また、前記発光ダイオード構成部材 LE2を、図 14のパッケージ 7の、凹部 7aの底面 に設けた 2つの電極層 72上に、はんだ層 SL1を介してはんだ付けすることによって 搭載すると共に、凹部 7aの開口 7bを、発光ダイオード構成部材 LE2からの光を透過 し得る材料にて形成した封止キャップまたはレンズ LSで封止すると、発光ダイオード LE3を得ることができる。その際、溶融したはんだの一部が、貫通穴 11のうち、第 2の テーパー面 11cの内面に形成され、絶縁部材 2の側面 23において露出した導電層 3 3に回り込んで、はんだフィレット SL2が形成されるため、実装の信頼性が向上する。
[0116] 図 21、図 22に示すように、貫通穴 11の内面は、図 9、図 10の円錐テーパー状と、 図 19、図 20のテーパー状とを組み合わせた形状に形成してもよい。すなわち、図の 貫通穴 11の内面は、半導体発光素子搭載部材 BLとなる隣り合う 2つの領域 la内に 、それぞれ設けられた、 2つの第 1のテーパー面 l ibと、前記 2つの領域 laと、その間 の領域 lbとに跨って設けられて、前記 2つの第 1のテーパー面 l ibと、前記 2つの領 域 la内に設けられた 2つの最小穴部 11aを介して繋がれた、 1つの第 2のテーパー 面 11cとで構成されている。
[0117] 前記のうち、 2つの第 1のテーパー面 l ibは、それぞれ、絶縁部材 2の主面 21a側（ 図において上側）から、平面形状が円形の 2つの最小穴部 11aにかけて、開口径が 徐々に小さくなるように円錐テーパー状に形成されていると共に、それぞれの領域 la 内において、主面 21で円形に開口されている。また、第 2のテーパー面 11cは、絶縁 部材 2の外部接続面 22側（図において下側）から、前記 2つの最小穴部 11aにかけ て、その平面形状が、矩形状の中央部の両端に、それぞれ、前記 2つの最小穴部 11 aと同心状の半円を繋いだ長円形に形成され、かつ、先に定義した長円の開口幅が 徐々に小さくなるようにテーパー状に形成されていると共に、隣り合う 2つの領域 laと 、その間の領域 lbとに跨った状態で、外部接続面 22で長円形に開口されている。
[0118] 前記貫通穴 11は、やはりサンドブラスト法によって形成するのが好ましい。すなわち 、集合基板 1の、外部接続面 22となる片面側に、貫通穴 11の開口に対応させて、レ ジスト膜で保護せずに露出させる領域の形状を長円形として、サンドブラスト法によつ て、集合基板 1の露出した領域を、選択的に、厚み方向に穿孔して長円形の第 2の テーパー面 11cを形成するとともに、主面 21となる反対面側においては、貫通穴 11 の開口に対応させて、レジスト膜で保護せずに露出させる領域の形状を円形として、 サンドブラスト法によって、集合基板 1の露出した領域を、選択的に、厚み方向に穿 孔して、第 2のテーパー面 11cの長円の両端にそれぞれ 1つずつ、計 2つの第 1のテ 一パー面 l ibを形成すると、サンドブラスト法による穿孔の特徴として、穿孔が進むほ どその開口寸法が小さくなることから、図 21、図 22に示す形状の貫通穴 11が形成さ れる。
[0119] 前記貫通穴 11は、その内面に導電層 33を形成した際に、最小穴部 11aの部分が 、導電層 33を形成する導電材料 33aの堆積によって埋められて、切り出し前の集合 基板 1にお 、て厚み方向に閉じられて 、るため、蛍光体および Zまたは保護榭脂 F Rが貫通穴 11を介して反対側に漏れるのを防止することができる。また、隣り合う領 域 la間の領域 lbを、ダイシング等によって除去して、領域 laを個々の絶縁部材とし て切り出した際には、貫通穴 11のうち、第 2のテーパー面 11cの内面に形成した導 電層 33力 絶縁部材 2の側面 23において露出されるため、前記導電層 33を、はん だフィレットの形成部として機能させることができる。なお、貫通穴 11の各部の寸法、 およびそれ以外の各部の寸法は、いずれも、先の 2つの例と同様の理由で、同様の 範囲とするのが好ましい。
[0120] 本発明の構成は、以上で説明した各図の例のものには限定されず、本発明の要旨 を変更しな 、範囲で、種々の設計変更を施すことができる。

Claims

請求の範囲
[1] 片面が、半導体素子搭載のための主面、反対面が、他部材との接続のための外部 接続面とされた板状の絶縁部材を、複数、同一平面上に配列した形状に、セラミック によって一体に形成され、個々の絶縁部材となる領域内の所定位置、および、各領 域とその外側の領域との境界線を跨ぐ位置のうちの少なくとも一方に、それぞれ、絶 縁部材の厚み方向に貫通する貫通穴が形成されていると共に、各貫通穴を形成す る内面が、前記主面側および外部接続面側の開口から、絶縁部材の厚み方向の 1 箇所に設けた最小穴部にかけて、それぞれ、開口寸法が徐々に小さくなるようにテー
Figure imgf000035_0001
、ることを特徴とする集合基板。
[2] 熱伝導率が、 lOWZmK以上である請求項 1記載の集合基板。
[3] 熱膨張係数が、 10 X 10— 6Z°C以下である請求項 1記載の集合基板。
[4] 集合基板のもとになる板状の前駆体を焼成した後、貫通穴を形成して製造される請 求項 1記載の集合基板。
[5] 絶縁部材となる領域の主面側に形成された、半導体素子搭載用の電極層と、外部 接続面側に形成された、他部材との接続用の電極層と、貫通穴内に形成された、主 面側の電極層と外部接続面側の電極層とを接続する導電層とを備えている請求項 1 記載の集合基板。
[6] 請求項 5記載の集合基板を、各領域ごとに切り出して製造されることを特徴とする半 導体素子搭載部材。
[7] 外部接続面の電極層の、最表面の少なくとも一部力 Auによって形成されている 請求項 6記載の半導体素子搭載部材。
[8] 主面に、半導体素子搭載のための領域が設定された絶縁部材と、前記主面上に、 前記領域を囲むように積層された枠体とを備えている請求項 6記載の半導体素子搭 載部材。
[9] 絶縁部材と枠体の熱膨張係数が、共に 10 X 10— 6Z°C以下で、かつ、枠体の熱膨 張係数と絶縁部材の熱膨張係数との差が、 3 X 10— 6Z°C以下である請求項 8記載の 半導体素子搭載部材。
[10] 絶縁部材の主面の、枠体で囲まれた半導体素子搭載のための領域の面積の 80% 以上が、少なくとも、半導体素子搭載用の電極層を含む金属層によって覆われてい る請求項 8記載の半導体素子搭載部材。
[11] 請求項 8記載の半導体素子搭載部材と、前記半導体素子搭載部材の、絶縁部材 の主面の、枠体で囲まれた領域に搭載された、半導体素子としての撮像素子と、前 記枠体の上面に、枠体内を密閉するために接合された、透光性の板材からなる蓋体 とを備えて ヽることを特徴とする撮像装置。
[12] 請求項 6記載の半導体素子搭載部材と、前記半導体素子搭載部材のうち、絶縁部 材の主面に搭載された半導体素子とを備えていると共に、前記半導体素子が、封止 材で封止されて！/、ることを特徴とする半導体装置。
[13] 貫通穴の最小穴部を、導電層を形成する導電材料によって埋めて、前記貫通穴を 厚み方向に閉じた状態とした、請求項 5記載の集合基板の、個々の絶縁部材となる 領域の主面に、半導体素子を搭載し、次いで、前記集合基板の、半導体素子を搭載 した主面側の全面を、封止材で封止した後、前記集合基板を、封止材と共に、各領 域ごとに切り出して製造され、切り出した後の貫通穴の少なくとも一部力 絶縁部材 の、主面および外部接続面と交差する側面において開放されていることを特徴とする 半導体装置。
[14] 請求項 12または 13記載の半導体装置の、半導体素子が発光素子で、かつ、封止 材が、蛍光体および保護樹脂のうちの少なくとも一方であることを特徴とする発光ダイ オード構成部材。
[15] 絶縁部材の主面の電極層の、最表面の少なくとも一部力 Ag、 Aほたは A1合金に よって形成されている請求項 14記載の発光ダイオード構成部材。
[16] 凹部を有するパッケージと、前記パッケージの凹部の底面に搭載された、請求項 1 4記載の発光ダイオード構成部材と、凹部の開口に、前記凹部を密閉するために接 合された、発光ダイオード構成部材カゝらの光を透過しうる材料カゝらなる封止キャップま たはレンズとを備えていることを特徴とする発光ダイオード。
PCT/JP2005/013402 2004-08-06 2005-07-21 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード WO2006013731A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP05766358A EP1775766A4 (en) 2004-08-06 2005-07-21 COLLECTIVE SUBSTRATE, MOUNTING MEMBER FOR A SEMICONDUCTOR ELEMENT, SEMICONDUCTOR ELEMENT, ILLUMINATING DEVICE, ILLUMINATED DIODE COMPONENT AND LED LUMINAIRE
JP2006531379A JP4012936B2 (ja) 2004-08-06 2005-07-21 集合基板
US10/589,747 US7649270B2 (en) 2004-08-06 2005-07-21 Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
CN200580008032.5A CN1930680B (zh) 2004-08-06 2005-07-21 集合基板
CA2552908A CA2552908C (en) 2004-08-06 2005-07-21 Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
US11/987,170 US7737562B2 (en) 2004-08-06 2007-11-28 Semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004231085 2004-08-06
JP2004-231085 2004-08-06
JP2005-047481 2005-02-23
JP2005047481 2005-02-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/987,170 Continuation US7737562B2 (en) 2004-08-06 2007-11-28 Semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode

Publications (1)

Publication Number Publication Date
WO2006013731A1 true WO2006013731A1 (ja) 2006-02-09

Family

ID=35787022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013402 WO2006013731A1 (ja) 2004-08-06 2005-07-21 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード

Country Status (6)

Country Link
US (2) US7649270B2 (ja)
EP (1) EP1775766A4 (ja)
JP (1) JP4012936B2 (ja)
KR (1) KR100765945B1 (ja)
CA (1) CA2552908C (ja)
WO (1) WO2006013731A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258514A (ja) * 2006-03-24 2007-10-04 Electroplating Eng Of Japan Co Ｌｅｄの製造方法
JP2011071373A (ja) * 2009-09-28 2011-04-07 Kyocera Corp 配線基板
JP2011523502A (ja) * 2008-04-29 2011-08-11 ショット アクチエンゲゼルシャフト 高出力ｌｅｄ用のハウジング
US20110278627A1 (en) * 2006-12-21 2011-11-17 Geun-Ho Kim Light emitting device package and method for manufacturing the same
US11264542B2 (en) 2017-04-28 2022-03-01 Nichia Corporation Light-emitting device
JP7521565B2 (ja) 2022-09-30 2024-07-24 Ｔｏｐｐａｎホールディングス株式会社 ガラス基板、多層配線基板、およびガラス基板の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279488B2 (ja) * 2005-05-30 2013-09-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ケーシング本体およびケーシング本体の製造方法
JP2007324417A (ja) * 2006-06-01 2007-12-13 Sharp Corp 半導体発光装置とその製造方法
US20080035942A1 (en) * 2006-08-08 2008-02-14 Lg Electronics Inc. Light emitting device package and method for manufacturing the same
JP4665959B2 (ja) * 2007-11-30 2011-04-06 日本電気株式会社 真空パッケージ
JP4988629B2 (ja) * 2008-03-12 2012-08-01 日立オートモティブシステムズ株式会社 電子機器および車載モジュール
DE102008044641A1 (de) * 2008-04-28 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US7666711B2 (en) * 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
US8742588B2 (en) * 2008-10-15 2014-06-03 ÅAC Microtec AB Method for making via interconnection
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
US8309973B2 (en) * 2009-02-12 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based sub-mount for an opto-electronic device
US20100237379A1 (en) * 2009-03-19 2010-09-23 Wu-Cheng Kuo Light emitting device
FR2943848B1 (fr) * 2009-03-27 2012-02-03 Jean Pierre Medina Procede et machine de fabrication d'un semi-conducteur, du type cellule photovoltaique ou composant electronique similaire
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8187887B2 (en) 2009-10-06 2012-05-29 Massachusetts Institute Of Technology Method and apparatus for determining radiation
TWI578478B (zh) * 2010-01-20 2017-04-11 精材科技股份有限公司 晶片封裝體及其形成方法
KR20110094996A (ko) * 2010-02-18 2011-08-24 엘지이노텍 주식회사 발광소자 패키지, 그 제조방법 및 조명시스템
DE102010044987A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2637484B1 (en) * 2010-11-02 2018-09-12 Kyocera Corporation Multi-part wired substrate, wired substrate, and electronic device
CN102054914B (zh) * 2010-11-09 2013-09-04 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
CN102468374A (zh) 2010-11-11 2012-05-23 展晶科技(深圳)有限公司 发光二极管制造方法
US8742477B1 (en) * 2010-12-06 2014-06-03 Xilinx, Inc. Elliptical through silicon vias for active interposers
KR101232889B1 (ko) 2011-08-03 2013-02-13 (주) 이피웍스 관통형 비아를 구비한 반도체 기판 및 그 제조 방법
JP6225453B2 (ja) * 2012-05-24 2017-11-08 日亜化学工業株式会社 半導体装置
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
CN102969432A (zh) * 2012-10-25 2013-03-13 日月光半导体制造股份有限公司 发光二极管封装构造及其制造方法
EP3113586B1 (en) 2014-02-26 2018-11-28 NGK Insulators, Ltd. Insulating substrate having through-holes
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
CN117950248A (zh) * 2016-11-01 2024-04-30 Lg伊诺特有限公司 摄像头模块以及光学装置
TWI610403B (zh) 2017-03-03 2018-01-01 矽品精密工業股份有限公司 基板結構及其製法與電子封裝件
KR102019794B1 (ko) 2017-06-29 2019-09-09 주식회사 디아이티 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
JP6629391B2 (ja) 2018-06-27 2020-01-15 株式会社アドマップ ＳｉＣコート
US10440835B1 (en) * 2019-01-31 2019-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
CN111508925B (zh) * 2019-01-31 2024-04-23 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造部件承载件的方法
US10531577B1 (en) * 2019-01-31 2020-01-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
WO2020246812A1 (ko) * 2019-06-04 2020-12-10 엘지이노텍 주식회사 인쇄회로기판
US11848243B2 (en) 2021-03-05 2023-12-19 Infineon Technologies Austria Ag Molded semiconductor package having a substrate with bevelled edge
CN118158926B (zh) * 2024-05-11 2024-07-05 江苏普诺威电子股份有限公司 封装基板及其加工方法、半盲孔管脚单体及其加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235621A (ja) * 1994-02-22 1995-09-05 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
JPH11238830A (ja) * 1998-02-23 1999-08-31 Hitachi Cable Ltd 半導体パッケージ及びその製造方法
US20020050586A1 (en) 2000-09-07 2002-05-02 Murata Manufacturing Co., Ltd. Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same
US20020056913A1 (en) 1997-03-27 2002-05-16 Takahisa Eimori Semiconductor device and method of fabricating the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
JP2922682B2 (ja) 1991-09-27 1999-07-26 京セラ株式会社 固体撮像素子収納用パッケージ
JP3127195B2 (ja) 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
CN1139117C (zh) * 1995-03-20 2004-02-18 株式会社东芝 氮化硅电路板
JP3158018B2 (ja) 1995-07-17 2001-04-23 シャープ株式会社 横発光型ｌｅｄおよびその製造方法
WO1998013862A1 (fr) * 1996-09-24 1998-04-02 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur et son procede de fabrication
JPH1174410A (ja) 1997-08-28 1999-03-16 Citizen Electron Co Ltd 表面実装型チップ部品及びその製造方法
JP3518841B2 (ja) * 1997-10-29 2004-04-12 株式会社トクヤマ 基板およびその製造方法
CA2252113A1 (en) 1997-10-29 1999-04-29 Yoshihiko Numata Substrate and process for producing the same
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
US7205181B1 (en) * 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
JP3860336B2 (ja) * 1998-04-28 2006-12-20 日本特殊陶業株式会社 ガラスセラミック複合体
JP3501959B2 (ja) * 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
JP3769997B2 (ja) 1999-09-22 2006-04-26 セイコーエプソン株式会社 マルチチップパッケージの製造方法
CN100392835C (zh) * 1999-09-28 2008-06-04 松下电器产业株式会社 电子部件及其制造方法
US6452278B1 (en) * 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
JP4384339B2 (ja) 2000-06-30 2009-12-16 日本特殊陶業株式会社 連結セラミック配線基板の製造方法、および配線基板の製造方法。
JP4737842B2 (ja) 2001-01-30 2011-08-03 京セラ株式会社 発光素子収納用パッケージの製造方法
CN1200465C (zh) 2001-10-24 2005-05-04 翰立光电股份有限公司 显示元件的封装结构及其形成方法
JP3769514B2 (ja) 2002-03-20 2006-04-26 京セラ株式会社 配線基板
JP4038616B2 (ja) 2002-12-26 2008-01-30 株式会社村田製作所 多層セラミック基板の製造方法
JP3876259B2 (ja) 2004-08-04 2007-01-31 日本特殊陶業株式会社 セラミック基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235621A (ja) * 1994-02-22 1995-09-05 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
US20020056913A1 (en) 1997-03-27 2002-05-16 Takahisa Eimori Semiconductor device and method of fabricating the same
JPH11238830A (ja) * 1998-02-23 1999-08-31 Hitachi Cable Ltd 半導体パッケージ及びその製造方法
US20020050586A1 (en) 2000-09-07 2002-05-02 Murata Manufacturing Co., Ltd. Electroconductive paste and method for manufacturing a multilayer ceramic electronic part using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1775766A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258514A (ja) * 2006-03-24 2007-10-04 Electroplating Eng Of Japan Co Ｌｅｄの製造方法
US20110278627A1 (en) * 2006-12-21 2011-11-17 Geun-Ho Kim Light emitting device package and method for manufacturing the same
US8546838B2 (en) * 2006-12-21 2013-10-01 Lg Electronics Inc. Light emitting device package and method for manufacturing the same
JP2011523502A (ja) * 2008-04-29 2011-08-11 ショット アクチエンゲゼルシャフト 高出力ｌｅｄ用のハウジング
US8796709B2 (en) 2008-04-29 2014-08-05 Schott Ag Housing for high-power LEDs
JP2011071373A (ja) * 2009-09-28 2011-04-07 Kyocera Corp 配線基板
US11264542B2 (en) 2017-04-28 2022-03-01 Nichia Corporation Light-emitting device
US11411144B2 (en) 2017-04-28 2022-08-09 Nichia Corporation Light-emitting device
US11652192B2 (en) 2017-04-28 2023-05-16 Nichia Corporation Light-emitting device
JP7521565B2 (ja) 2022-09-30 2024-07-24 Ｔｏｐｐａｎホールディングス株式会社 ガラス基板、多層配線基板、およびガラス基板の製造方法

Also Published As

Publication number Publication date
US20090001396A1 (en) 2009-01-01
CA2552908A1 (en) 2006-02-09
US20080203420A1 (en) 2008-08-28
EP1775766A4 (en) 2010-06-09
CA2552908C (en) 2010-07-20
US7737562B2 (en) 2010-06-15
EP1775766A1 (en) 2007-04-18
KR100765945B1 (ko) 2007-10-10
JPWO2006013731A1 (ja) 2008-05-01
KR20060132684A (ko) 2006-12-21
JP4012936B2 (ja) 2007-11-28
US7649270B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
WO2006013731A1 (ja) 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
US7491980B2 (en) Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
TWI440229B (zh) 半導體發光裝置
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
CN1930680B (zh) 集合基板
JP6747799B2 (ja) 光素子搭載用パッケージ、光素子搭載用母基板および電子装置
JP3977414B1 (ja) 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP2009252930A (ja) 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール
JP2008198782A (ja) 発光装置
JP2005327818A (ja) 電子部品及びその製造方法
JP4369738B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2007201041A (ja) 半導体素子搭載用の支持体
WO2020203824A1 (ja) 電子素子実装用基板、および、電子装置
US20200075495A1 (en) Electronic device mounting board, electronic package, and electronic module
JP2004228550A (ja) 発光素子収納用パッケージおよび発光装置
JP2004221520A (ja) 発光素子収納用パッケージおよび発光装置
WO2023074811A1 (ja) 半導体パッケージおよび半導体装置
US20220361333A1 (en) Electronic element mounting substrate, electronic device, and electronic module
JP2004228100A (ja) 発光装置用部材および発光装置
JP2023061588A (ja) 光学部材、及び、発光装置
JP2004111556A (ja) 固体撮像素子収納用パッケージ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006531379

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2552908

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1020067015806

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10589747

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005766358

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580008032.5

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020067015806

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005766358

Country of ref document: EP