JPH1174410A - 表面実装型チップ部品及びその製造方法 - Google Patents

表面実装型チップ部品及びその製造方法

Info

Publication number
JPH1174410A
JPH1174410A JP9245927A JP24592797A JPH1174410A JP H1174410 A JPH1174410 A JP H1174410A JP 9245927 A JP9245927 A JP 9245927A JP 24592797 A JP24592797 A JP 24592797A JP H1174410 A JPH1174410 A JP H1174410A
Authority
JP
Japan
Prior art keywords
substrate
chip component
electrode
sealing resin
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9245927A
Other languages
English (en)
Inventor
Hirohiko Ishii
廣彦 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP9245927A priority Critical patent/JPH1174410A/ja
Publication of JPH1174410A publication Critical patent/JPH1174410A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 小形化が可能で、コスト／パフォーマンスの
改善と高信頼性が図れる表面実装型チップ部品の構成と
製造方法を提案する。 【解決手段】 導電性接着剤または半田等の導電部材で
充填したスルーホールを有する複数の上下面電極を設け
た集合基板に電子素子を配設し、電子素子を近接する電
極に接続し、集合基板の上面側を封止樹脂でモールド
し、封止樹脂と前記集合基板を同時に切断分割する製造
方法からなる表面実装型チップ部品で、スルーホール部
を含む上面側を樹脂封止することにより超小型の表面実
装型チップ部品を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子素子を樹脂モー
ルドした電子部品に関する。更に詳しくは、プリント基
板の表面実装に適した表面実装型チップ部品の構成及び
製造方法に関する。
【０００２】
【従来の技術】基板の上面に電子素子を配設し、電子素
子を含めて基板の上面側を封止樹脂でモールドした電子
部品はよく知られている。また、電子機器の小形化薄形
化傾向に従って、プリント基板へは表面実装が可能な電
子部品、即ち表面実装型チップ部品が求められており、
更に一層の小形化薄形化が期待されている。表面実装型
チップ部品（以下チップ部品）は、直方体ブロックに近
い形をしており、その底面または底面に近い側面に電極
端子があり、プリント基板上の配線パターンに配設さ
れ、その配線パターンと接した電極端子とを導電性接着
剤で容易に接続できる構成になっている場合が多い。以
下では、従来例のチップ部品の構成と製造方法について
説明する。
【０００３】図１２は従来例（１）のチップ部品の斜視
図である。図１３は従来例（２）のチップ部品の斜視図
である。図１４（ａ），（ｂ）〜図１７（ａ），（ｂ）
は従来例（１）の主な製造工程１〜４の説明図で、同図
（ａ）は集合基板の斜視図、同図（ｂ）はその部分断面
図ある。図１８（ａ），（ｂ）〜図２１（ａ），（ｂ）
は従来例（２）の主な製造工程１〜４の説明図で、同図
（ａ）は集合基板の斜視図、同図（ｂ）はその部分断面
図ある。図２２〜図２４は従来例の集合基板断面のスル
ーホール部詳細説明図である。
【０００４】図１２において、チップ部品２００は例え
ば紙フエノール材、ガラスエポキシ材等の基板２０２
と、基板２０２の上面にモールドされた封止樹脂２０１
とで構成される。基板２０２には銅箔がエッチング等で
形成された上面電極２１１ａ、２１２ａ及び下面電極２
１１ｂ、２１２ｂが設けられ、上面電極２１１ａ、２１
２ａ及び下面電極２１１ｂ、２１２ｂは夫々スルーホー
ル２１１ｅ 、２１２ｅによって接続されている。そし
て、前記スルーホール２１１ｅ、２１２ｅは後述するス
ルーホールを連ねたスルーホール列カット線上にあっ
て、ほぼその中心に沿って、基板２０２の厚み方向に切
断されてその断面はほぼ半円形に形成されている。例え
ば、発光または受光素子からなる電子素子２１１ｃは、
上面電極２１１ａにダイボンディング等によって配設さ
れ、電子素子２１１ｃのパッドはボンディングワイヤ２
１１ｄによって近接する上面電極２１２ａに接続され
る。叉、封止樹脂２０１はスルーホール２１１ｅ、２１
２ｅにモールド時に樹脂が流れ込むのを避けることや、
流れ込んだ樹脂がキュア後硬化して下面電極２１１ｂ、
２１２ｂの表面を覆ってプリント基板との間で導通不良
が生じるのを避けるために、スルーホール２１１ｅ、２
１２ｅより離して設けられている。従って、基板２０２
は封止樹脂２０１の大きさより大きくする必要があり、
チップ部品の小型化を困難にしていた。
【０００５】図１３においてチップ部品２５０は、重複
を避けて図１２との相違点のみを説明すれば、後述する
長穴スルーホールから形成される長穴スルーホール辺２
８１ａ、２８２ａが基板２５２の両端に設けられる。上
面電極２５１ａ、２５２ａ、下面電極２５１ｂ、２５２
ｂ、長穴スルーホール辺２８１ａ、２８２ａとの配設関
係は図１２と同様である。この場合も、図１２と同様
に、封止樹脂２５１はスルーホール辺２８１ａ、２８２
ａにモールド時に樹脂が流れ込むのを避けるために、ス
ルーホール辺２８１ａ、２８２ａより離して設けられて
いる。従って、基板２５２は封止樹脂２５１の大きさよ
り大きくする必要があり、同様に、チップ部品の小型化
を困難にしていた。
【０００６】次に、従来例（１）の製造方法について説
明する。図１４（ａ）及び同図（ｂ）の工程１におい
て、集合基板２０５のスルーホールは設計上決まる定間
隔離れたスルーホール列カット線Ｙ１、Ｙ２、…ＹＮ上
に配置される。同様に、前記上下面電極は設計上決まる
定間隔離れたチップカット線Ｘ１、Ｘ２、…ＸＮ内に配
設される。上面電極２１１ａ、２１２ａ、２１３ａ…及
びそれらと夫々対応する下面電極２１１ｂ、２１２ｂ、
２１３ｂ、…（図省略）は、スルーホール２１１ｅ、２
１２ｅ，２１３ｅ、…で接続されてＸ１，Ｘ２線内に縦
列に配設される。以下同様にして上下面電極列が集合基
板２０５に配設される。
【０００７】図１５（ａ）及び同図（ｂ）の工程２にお
いて、電子素子２１１ｃ、２１２ｃ、…は夫々上面電極
２１１ａ、２１２ａ、…にダイボンディング等で配設さ
れ、電子素子２１１ｃ、２１２ｃ、…のパッドは、近接
する上面電極２１３ａ、…にワイヤ２１１ｄ、２１２ｄ
でワイヤボンディング等によって接続される。
【０００８】図１６（ａ）及び同図（ｂ）の工程３にお
いて、集合基板２０５の上面に、窓枠２０３ａ、２０３
ｂ、２０３ｃ、…を有する金型２０３が前記スルーホー
ル列を覆うように、接着搭載される。
【０００９】図１７（ａ）及び同図（ｂ）の工程４にお
いて、金型２０３内に集合封止樹脂（例えばエポキシ系
樹脂）２０４ａ、２０４ｂ、２０４ｃが充填されてキュ
アされる。キュア硬化後、金型２０３を外してスルーホ
ール列カット線Ｙ１、Ｙ２、…ＹＮ及びチップカット線
Ｘ１、Ｘ２、…ＸＮに従って集合基板２０５を厚み方向
にダイシング、スライシングマシン等で切断すれば、図
１２のチップ部品２００を得ることができる。
【００１０】次に従来例（２）を示す製造工程を、従来
例（１）との重複を避けて説明する。図１８（ａ）及び
同図（ｂ）の工程１において、集合基板２５５の長穴ス
ルーホール２８１、２８２、…は設計上決まる定間隔離
れた位置に配置される。同様に、上面電極２６１ａ、２
６２ａ、…は設計上決まる定間隔離れたチップカット線
Ｘ１、Ｘ２、…ＸＮ内に配設され、前記上面電極と下面
電極２６１ｂ、２６２ｂ…は、長穴スルーホール２８
１、２８２、…で接続されてＸ１、Ｘ２線内に縦列に配
設される。以下同様にして上下面電極列が集合基板２５
５に配設される。
【００１１】図１９（ａ）及び同図（ｂ）の工程２にお
いて、電子素子２６１ｃ、２６２ｃ…は夫々上面電極２
６１ａ、２６３ａ、…にダイボンディング等で配設さ
れ、電子素子２６１ｃ、２６２ｃ、…のパッドは、近接
する上面電極２６２ａ、…にワイヤ２６１ｄ、２６２ｄ
でワイヤボンディング等によって接続される。
【００１２】図２０（ａ）及び同図（ｂ）の工程３にお
いて、集合基板２５５の上面に、窓枠２５３ａ、２５３
ｂ、…を有する金型２５３が長穴スルーホール２８１、
２８２を覆うように、接着搭載される。
【００１３】図２１（ａ）及び同図（ｂ）の工程４にお
いて、金型２５３内に集合封止樹脂（例えばエポキシ系
樹脂）２５４ａ、２５４ｂが充填されてキュアされる。
キュア硬化後に金型２５３を外してチップカット線Ｘ
１、Ｘ２、…ＸＮに従って集合基板２５５を厚み方向に
ダイシング、スライシングマシン等で切断すれば、長穴
スルーホール２８１、２８２はチップ部品の長穴スルー
ホール辺２８１ａ、２８２ａを形成して図１３のチップ
部品２５０を得ることができる。
【００１４】図２２は従来例（１）の集合基板２０５の
断面のスルーホール部詳細説明図を示すもので、金型２
０３がスルーホール２１１ｅ、２１２ｅ、…をふさいで
いるので封止樹脂２０４ａ、２０４ｂ、…の流れ込みは
生じない。従来例（２）の集合基板２５５の長穴スルー
ホールについても同様なので説明を省略する。
【００１５】図２３は、もう一つの従来例であり、レジ
スト２９０によってスルーホール２９１がふさがれてい
るので封止樹脂２９３の流れ込みは生じない。
【００１６】図２４は、更にもう一つの従来例であり、
電極と同じ銅箔やメッキ材２９４でスルーホール２９１
がふさがれているので封止樹脂２９３の流れ込みは生じ
ない。
【００１７】
【発明が解決しようとする課題】しかしながら、従来の
チップ部品には以下のような問題があった。従来例
（１）では、図１２に示すように封止樹脂２０１がスル
ーホール２１１ｅ 、２１２ｅにモールド時に流れこむ
のを避けるためや、流れ込んだ樹脂がキュア後硬化して
下面電極とプリント基板との間の導通不良が生ずるのを
避けるために、スルーホール２１１ｅ、２１２ｅを封止
樹脂２０１から離す必要がある。その結果、封止樹脂２
０１の大きさより基板２０２の方が大きく形成されてい
る。このために、チップ部品の小形化が困難であり、ま
た基板が大きい分だけ材料費が掛り、コスト／パフォー
マンスが改善されなかった。
【００１８】また、従来例（２）の場合も、上記従来例
（１）の場合と同様の理由により、長穴スルーホール２
８１、２８２は封止樹脂２５１から離す必要がある。そ
の結果、封止樹脂２５１の大きさより基板２５２の方が
大きく形成されている。スルーホールが長穴となり、製
造工程はやや簡略化されてはいるものの、課題として上
記従来例（１）と同様、チップ部品の小形化が困難であ
り、また基板が大きい分だけ材料費が掛り、コスト／パ
フォーマンスが改善されなかった。
【００１９】また、別の従来例を示すスルーホール部の
部分断面図、図２３では、レジスト２９０の蓋があるの
で封止樹脂２９３のスルーホール２９１への流れ込みは
生じないものの、レジスト２９０の下面部分で生じる気
泡２９２が抜けず、上面電極と下面電極をメッキで接続
することができず、導通不良が発生するという問題があ
った。
【００２０】また、もう一つの従来例を示すスルーホー
ル部の部分断面図、図２４では、電極と同じ銅箔やメッ
キ材２９４の蓋があるので、封止樹脂２９３のスルーホ
ール２９１への流れ込みは生じないものの、電極と同じ
銅箔やメッキ材２９４の下面部分で生じる気泡２９２が
抜けず、上記従来例と同様に、上面電極と下面電極をメ
ッキで接続することができず、導通不良が発生するとい
う問題があった。
【００２１】本発明の目的は、前述の欠点を除去して、
小形薄形化が可能で信頼性の高い表面実装型チップ部品
とその製造方法を提案するものである。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明における表面実装型チップ部品はスルーホー
ルを有する複数の上下面電極を設けた紙フェノールまた
はガラスエポキシ材等の集合基板の前記上面電極上に電
子素子を配設し、該電子素子を前記上面電極と近接する
電極にワイヤボンディング等で接続し、前記電子素子を
前記集合基板上で封止樹脂でモールドし切断分割して構
成された表面実装型チップ部品において、前記スルーホ
ールを導電部材で充填して構成したことを特徴とするも
のである。
【００２３】また、前記導電部材は導電性接着剤、異方
性接着剤、異方性導電シート、半田、銀ペーストの中の
何れかひとつであることを特徴とするものである。
【００２４】また、前記導電部材で充填された前記スル
ーホールと繋がる上面電極面側が前記封止樹脂でモール
ドされたことを特徴とするものである。
【００２５】また、前記スルーホールが、前記表面実装
型チップ部品の基板端面に形成されたことを特徴とする
ものである。
【００２６】また、前記スルーホールが少なくとも一個
以上基板の一端面に形成されたことを特徴とするもので
ある。
【００２７】また、本発明における表面実装型チップ部
品の製造方法はスルーホールを有する複数の上下面電極
を設けた紙フェノールまたはガラスエポキシ材等の集合
基板の前記上面電極に電子素子を配設し、該電子素子を
前記上面電極と近接する電極にワイヤボンディング等で
接続し、前記電子素子を前記集合基板上で封止樹脂でモ
ールドし切断分割して構成された表面実装型チップ部品
の製造方法において、前記集合基板上にスルーホールを
有する複数個の上下面電極を縦列横列に設ける工程と、
前記スルーホールを導電部材で充填する工程と、前記電
子素子を前記電極に配設する工程と、前記電子素子を近
接する電極にワイヤボンディング等で接続する工程と、
前記電子素子を前記集合基板上で封止樹脂でモールドす
る工程と、前記縦列横列に設けられたスルーホール列を
前記モールドされた封止樹脂と共に前記基板厚み方向に
切断する工程と、前記切断方向とほぼ直角方向に、封止
樹脂と共に前記上下面電極列の外周部を前記集合基板の
厚み方向に切断する工程とによって分割しチップ部品と
して形成することを特徴とするものである。
【００２８】また、本発明の製造方法は前記導電部材で
充填された前記スルーホールと繋がる上面電極面側が前
記封止樹脂でモールドされたことを特徴とするものであ
る。
【００２９】また、本発明の製造方法は前記スルーホー
ルが、前記表面実装型チップ部品の基板端面に形成され
たことを特徴とするものである。
【００３０】また更に、本発明の製造方法は前記スルー
ホールが少なくとも一個以上基板の一端面に形成された
ことを特徴とするものである。
【００３１】
【発明の実施の形態】以下では、本発明の実施の形態を
図面に基づいて説明する。図１は本発明のチップ部品の
斜視図である。図２は本発明による他のチップ部品の斜
視図である。図３（ａ）、（ｂ）〜図６（ａ）、（ｂ）
は本発明のチップ部品の主な製造工程１〜４の説明図
で、同図（ａ）は集合基板の斜視図、同図（ｂ）はその
断面図である。図７（ａ）、（ｂ）〜図１０（ａ）、
（ｂ）は本発明による他のチップ部品の主な製造工程１
〜４の説明図で、同図（ａ）は集合基板の斜視図、同図
（ｂ）はその断面図である。図１１は本発明を示す集合
基板断面のスルーホール部詳細説明図である。
【００３２】図１において、本発明のチップ部品１００
は例えばガラスエポキシ材等の基板１０２と、基板１０
２の上面にモールドされた封止樹脂１０１とで構成され
る。基板１０２には銅箔がエッチング等で形成された上
面電極１１１ａ、１１２ａ及び下面電極１１１ｂ、１１
２ｂが設けられ、上面電極１１１ａ、１１２ａ及び下面
電極１１１ｂ、１１２ｂは夫々スルーホール１１１ｅ、
１１２ｅによって接続されている。そして、スルーホー
ル１１１ｅ、１１２ｅは後述するスルーホール列カット
線上にあって、ほぼ中心に沿って、基板１０２の厚み方
向に切断されてその断面はほぼ半円形に形成されてい
る。例えば、発光または受光素子からなる電子素子１１
１ｃは、上面電極１１１ａにダイボンディングによって
配設され、電子素子１１１ｃのパッドはボンディングワ
イヤ１１１ｄによって近接する上面電極１１２ａに接続
される。又、スルーホール１１１ｅ、１１２ｅには導電
性接着剤または半田等の導電部材がスクリーン印刷等に
より充填材１１１ｆ、１１２ｆとして充填されている。
尚、導電部材としては、前記の物のほかに異方性導電接
着剤、異方性導電シート、銀ペースト等の中より適宜選
ぶことができる。
【００３３】図２において、本発明のチップ部品１５０
は、重複を避けて図１との相違点のみを説明すれば、後
述する長穴スルーホール辺１８１ａ、１８２ａが基板１
５２の両端に設けられる。上面電極１６１ａ、１６２
ａ、下面電極１６１ｂ、１６２ｂ、長穴スルーホール辺
１８１ａ、１８２ａとの配設関係は図１と同様である。
尚、長穴スルーホール辺１８１ａ、１８２ａには導電接
着剤または半田等の導電部材がスクリーン印刷等により
充填材１８３ａ、１８４ａとして充填されている。
【００３４】次に、本発明のチップ部品１００の製造方
法について説明する。図３（ａ）及び同図（ｂ）の工程
１において、集合基板１０５のスルーホールは設計上決
まる定間隔離れたスルーホール列カット線Ｙ１、Ｙ２、
…ＹＮ上に配置される。同様に、前記上下面電極は設計
上決まる定間隔離れたチップカット線Ｘ１、Ｘ２、…Ｘ
Ｎ内に配設される。上面電極１１１ａ、１１２ａ、１１
３ａ、…及びそれらと夫々対応する下面電極１１１ｂ、
１１２ｂ、１１３ｂ、…（図省略）は、スルーホール１
１１ｅ、１１２ｅ、…で接続されてＸ１、Ｘ２、…ＸＮ
線内に縦列に配設される。以下同様にして上下面電極列
が集合基板１０５に配設される。
【００３５】図４（ａ）及び同図（ｂ）の工程２におい
て、集合基板１０５のスルーホール１１１ｅ、１１２
ｅ、…に導電性接着剤または半田等の導電部材がスクリ
ーン印刷等により充填材１１１ｆ、１１２ｆとして充填
される。次に、電子素子１１１ｃ、１１２ｃ、…が夫々
上面電極１１１ａ、１１２ａ、…にダイボンディング等
で配設され、電子素子１１１ｃ、１１２ｃ、…のパッド
は、近接する上面電極１１３ａ、…にワイヤ１１１ｄ、
１１２ｄでワイヤボンディング等によって接続される。
【００３６】図５（ａ）及び同図（ｂ）の工程３におい
て、集合基板１０５の上面の外縁に、窓１０３ａを有す
る金型１０３が接着搭載される。
【００３７】図６（ａ）及び同図（ｂ）の工程４におい
て、集合封止樹脂（例えばエポキシ系樹脂）１０４が金
型１０３の窓１０３ａ内に充填されてキュアされる。キ
ュア硬化後、金型１０３を外してスルーホール列カット
線Ｙ１、Ｙ２、…ＹＮ及びチップカット線Ｘ１、Ｘ２、
…ＸＮに従って集合封止樹脂１０４及び集合基板１０５
を厚み方向にダイシング、スライシングマシン等で切断
すれば、図１のチップ部品１００を得ることができる。
【００３８】次に本発明による他のチップ部品１５０の
製造工程を、図１との重複を避けて説明する。図７
（ａ）及び同図（ｂ）の工程１において、集合基板１５
５の長穴スルーホール１８１、１８２、…は設計上決ま
る定間隔離れたスルーホール列カット線Ｙ１、Ｙ２、…
ＹＮ上に配設される。同様に、上面電極１６１ａ、１６
２ａ、…は設計上決まる定間隔離れたチップカット線Ｘ
１、Ｘ２、…ＸＮ内に配設され 、前記上面電極と下面
電極１６１ｂ、１６２ｂ、…は、長穴スルーホール１８
１、１８２、…で接続されてＸ１、Ｘ２、…ＸＮ線内に
縦列に配設される。以下同様にして上下面電極列が集合
基板１５５に配設される。
【００３９】図８（ａ）及び同図（ｂ）の工程２におい
て、電子素子１６１ｃ、１６２ｃ、…は夫々上面電極１
６１ａ、１６３ａ、…にダイボンディング等で配設さ
れ、電子素子１６１ｃ、１６２ｃ、…のパッドは、近接
する上面電極１６２ａ、…にワイヤ１６１ｄ、１６２ｄ
でワイヤボンディング等で接続される。
【００４０】図９（ａ）及び同図（ｂ）の工程３におい
て、集合基板１５５の上面外縁に、窓１５３ａを有する
金型１５３が接着搭載される。
【００４１】図１０（ａ）及び同図（ｂ）の工程４にお
いて、集合封止樹脂（例えばエポキシ系樹脂）１５４が
金型１５３の窓１５３ａ内に充填されてキュアされる。
キュア硬化後、金型１５３を外してスルーホール列カッ
ト線Ｙ１、Ｙ２、…ＹＮ及びチップカット線Ｘ１、Ｘ
２、…ＸＮに従って集合封止樹脂１５４及び集合基板１
５５を厚み方向にダイシング、スライシングマシン等で
切断すれば、長穴スルーホール１８１、１８２はチップ
部品の長穴スルーホール辺１８１ａ、１８２ａを形成し
て図２のチップ部品１５０を得ることができる。
【００４２】図１１は本発明の集合基板１０５のスルー
ホール部の部分断面図を示すもので、スルーホール１１
１ｅ、１１２ｅ、…は充填材１１１ｆ、１１２ｆ、…で
充填されている。また、本発明による他の集合基板１５
５のスルーホール部の部分断面図についても同様であ
り、長穴スルーホール１８１、１８２、…は充填材１８
３ａ、１８４ａ、…で充填されている。
【００４３】また、本発明の実施の形態の説明では、基
板の一端に 一つのスルーホール及び上下面電極と１個
の電子素子を有するチップ部品についてのみ説明してき
たが、これに限定されることはなく、基板の一端に複数
個のスルーホールや上下面電極及び複数個の電子素子を
有するチップ部品であってもよい。
【００４４】
【発明の効果】本発明の構成によれば、封止樹脂と基板
の大きさを同一にできるため、超小型の表面実装型チッ
プ部品を得ることができる。
【００４５】叉、スルーホールは導電性接着剤や半田等
の導電部材で充填されているので、封止樹脂のスルーホ
ールへの流れ込みは完全に防止できる。叉、樹脂成形後
にスルーホールがカットされるのでフラットな半田等の
電極が端面に形成される。そのために、プリント基板と
の導通不良も生ぜず、接続がより確実になると同時に半
田固定力も増加し、信頼性が極めて高い表面実装型チッ
プ部品を得ることができる。
【００４６】更に、本発明の製造方法によれば、集合基
板での、数１００個〜数１０００個単位での集合一括処
理が可能なために集合基板から多数の表面実装型のチッ
プ部品が製造できるので、合理的生産が実現でき、製品
の大幅なコストダウンが可能となり、経済性が極めて高
い。
【図面の簡単な説明】
【図１】図１は本発明の表面実装型チップ部品の斜視図
である。
【図２】本発明による他の表面実装型チップ部品の斜視
図である。
【図３】（ａ）、（ｂ）は本発明の表面実装型チップ部
品の主な製造工程１の説明図で、同図（ａ ）は集合基
板の斜視図、同図（ｂ）はその部分断面図である。
【図４】（ａ）、（ｂ）は本発明の表面実装型チップ部
品の主な製造工程２の説明図で、同図（ａ ）は集合基
板の斜視図、同図（ｂ）はその部分断面図である。
【図５】（ａ）、（ｂ）は本発明の表面実装型チップ部
品の主な製造工程３の説明図で、同図（ａ ）は集合基
板の斜視図、同図（ｂ）はその部分断面図である。
【図６】（ａ）、（ｂ）は本発明の表面実装型チップ部
品の主な製造工程４の説明図で、同図（ａ ）は集合基
板の斜視図、同図（ｂ）はその部分断面図である。
【図７】（ａ）、（ｂ）は本発明の他の表面実装型チッ
プ部品の主な製造工程１の説明図で、同図 （ａ）は集
合基板の斜視図、同図（ｂ）はその部分断面図である。
【図８】（ａ）、（ｂ）は本発明の他の表面実装型チッ
プ部品の主な製造工程２の説明図で、同図（ａ）は集合
基板の斜視図、同図（ｂ）はその部分断面図である。
【図９】（ａ）、（ｂ）は本発明の他の表面実装型チッ
プ部品の主な製造工程３の説明図で、同図（ａ）は集合
基板の斜視図、同図（ｂ）はその部分断面図である。
【図１０】（ａ）、（ｂ）は本発明の他の表面実装型チ
ップ部品の主な製造工程４の説明図で、同図（ａ）は集
合基板の斜視図、同図（ｂ）はその部分断面図である。
【図１１】本発明の集合基板のスルーホール部の部分断
面図である。
【図１２】従来例（１）の表面実装型チップ部品の斜視
図である。
【図１３】従来例（２）の表面実装型チップ部品の斜視
図である。
【図１４】（ａ）、（ｂ）は従来例（１）の表面実装型
チップ部品の主な製造工程１の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図１５】（ａ）、（ｂ）は従来例（１）の表面実装型
チップ部品の主な製造工程２の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図１６】（ａ）、（ｂ）は従来例（１）の表面実装型
チップ部品の主な製造工程３の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図１７】（ａ）、（ｂ）は従来例（１）の表面実装型
チップ部品の主な製造工程４の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図１８】（ａ）、（ｂ）は従来例（２）の表面実装型
チップ部品の主な製造工程１の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図１９】（ａ）、（ｂ）は従来例（２）の表面実装型
チップ部品の主な製造工程２の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図２０】（ａ）、（ｂ）は従来例（２）の表面実装型
チップ部品の主な製造工程３の説明図で、同図（ａ）は
集合基板の斜視図、同図（ｂ）はその部分断面図であ
る。
【図２１】（ａ）、（ｂ）は従来例（２）の表面実装型
チップ部品の主な製造工程４の説明図で、同（ａ）は集
合基板の斜視図、同図（ｂ）はその部分断面図である。
【図２２】従来例（１）の集合基板断面のスルーホール
部詳細説明図である。
【図２３】他の従来例の集合基板断面のスルーホール部
詳細説明図である。
【図２４】更に他の従来例の集合基板断面のスルーホー
ル部詳細説明図である。
【符号の説明】
１００、１５０ 表面実装型チップ部品 １０１、１５１ 封止樹脂 １０４、１５４ 集合封止樹脂 １０２、１５２ 基板 １１１ａ、１１２ａ、１６１ａ、１６２ａ 上面電極 １１１ｂ、１１２ｂ、１６１ｂ、１６２ｂ 下面電極 １１１ｃ、１１２ｃ、１６１ｃ １６２ｃ 電子素子 １１１ｄ、１１２ｄ、１６１ｄ、１６２ｄ ワイヤ １１１ｅ、１１２ｅ スルーホール １８１、１８２ 長穴スルーホール １８１ａ、１８２ａ 長穴スルーホール辺 １１１ｆ、１１２ｆ、１８３ａ、１８４ａ 充填材 １０５、１５５ 集合基板 １０３，１５３ 金型 Ｘ1、Ｘ2、…ＸＮ スルーホール列カット線 Ｙ1、Ｙ2、…ＹＮ チップカット線
【手続補正書】
【提出日】平成９年１２月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図１１】
【図６】
【図７】
【図８】
【図１２】
【図１３】
【図２２】
【図２３】
【図９】
【図１０】
【図１４】
【図２４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 スルーホールを有する複数の上下面電極
    を設けた紙フェノールまたはガラスエポキシ材等の集合
    基板の前記上面電極上に電子素子を配設し、該電子素子
    を前記上面電極と近接する電極にワイヤボンディング等
    で接続し、前記電子素子を前記集合基板上で封止樹脂で
    モールドし切断分割して構成された表面実装型チップ部
    品において、前記スルーホールを導電部材で充填して構
    成したことを特徴とする表面実装型チップ部品。
  2. 【請求項２】 前記導電部材は導電性接着剤、異方性導
    電接着剤、異方性導電シート、半田、銀ペーストの中の
    何れかひとつであることを特徴とする請求項１記載の表
    面実装型チップ部品。
  3. 【請求項３】 前記導電部材で充填された前記スルーホ
    ールと繋がる上面電極面側が前記封止樹脂でモールドさ
    れたことを特徴とする請求項１記載の表面実装型チップ
    部品。
  4. 【請求項４】 前記スルーホールが、前記表面実装型チ
    ップ部品の基板端面に形成されたことを特徴とする請求
    項１記載の表面実装型チップ部品。
  5. 【請求項５】 前記スルーホールが少なくとも一個以上
    基板の一端面に形成されたことを特徴とする請求項４記
    載の表面実装型チップ部品。
  6. 【請求項６】 スルーホールを有する複数の上下面電極
    を設けた紙フェノールまたはガラスエポキシ材等の集合
    基板の前記上面電極に電子素子を配設し、該電子素子を
    前記上面電極と近接する電極にワイヤボンディング等で
    接続し、前記電子素子を前記集合基板上で封止樹脂でモ
    ールドし切断分割して構成された表面実装型チップ部品
    の製造方法において、前記集合基板上にスルーホールを
    有する複数個の上下面電極を縦列横列に設ける工程と、
    前記スルーホールを導電部材で充填する工程と、前記電
    子素子を前記電極に配設する工程と、前記電子素子を近
    接する電極にワイヤボンディング等で接続する工程と、
    前記電子素子を前記集合基板上で封止樹脂でモールドす
    る工程と、前記縦列横列に設けられたスルーホール列を
    前記モールドされた封止樹脂と共に前記基板厚み方向に
    切断する工程と、前記切断方向とほぼ直角方向に、封止
    樹脂と共に前記上下面電極列の外周部を前記集合基板の
    厚み方向に切断する工程とによって分割しチップ部品と
    して形成することを特徴とする表面実装型チップ部品の
    製造方法。
  7. 【請求項７】 前記導電部材で充填された前記スルーホ
    ールと繋がる上面電極面側が前記封止樹脂でモールドさ
    れたことを特徴とする請求項６記載の表面実装型チップ
    部品の製造方法。
  8. 【請求項８】 前記スルーホールが、前記表面実装型チ
    ップ部品の基板端面に形成されたことを特徴とする請求
    項６記載の表面実装型チップ部品の製造方法。
  9. 【請求項９】 前記スルーホールが少なくとも一個以上
    基板の一端面に形成されたことを特徴とする請求項８記
    載の表面実装型チップ部品の製造方法。
JP9245927A 1997-08-28 1997-08-28 表面実装型チップ部品及びその製造方法 Pending JPH1174410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9245927A JPH1174410A (ja) 1997-08-28 1997-08-28 表面実装型チップ部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9245927A JPH1174410A (ja) 1997-08-28 1997-08-28 表面実装型チップ部品及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1174410A true JPH1174410A (ja) 1999-03-16

Family

ID=17140929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9245927A Pending JPH1174410A (ja) 1997-08-28 1997-08-28 表面実装型チップ部品及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1174410A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100131A1 (en) * 1999-03-19 2001-05-16 Rohm Co., Ltd. Chip light-emitting device
JP2001160630A (ja) * 1999-12-03 2001-06-12 Rohm Co Ltd チップ型半導体装置
WO2002059982A1 (en) * 2001-01-24 2002-08-01 Nichia Corporation Light emitting diode, optical semiconductor elemet and epoxy resin composition suitable for optical semiconductor element and production methods therefor
JP2002289923A (ja) * 2001-03-28 2002-10-04 Toyoda Gosei Co Ltd 発光ダイオード及びその製造方法
JP2006005290A (ja) * 2004-06-21 2006-01-05 Citizen Electronics Co Ltd 発光ダイオード
JP2007235182A (ja) * 2003-07-25 2007-09-13 Seoul Semiconductor Co Ltd チップ発光ダイオード
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
WO2009103283A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer mehrzahl von strahlungsemittierenden bauelementen und strahlungsemittierendes bauelement
US7649270B2 (en) 2004-08-06 2010-01-19 A. L. M. T. Corp. Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
JPWO2010140604A1 (ja) * 2009-06-05 2012-11-22 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
JP2013012666A (ja) * 2011-06-30 2013-01-17 Toyoda Gosei Co Ltd 発光装置の製造方法
CN104134635A (zh) * 2013-05-02 2014-11-05 阿尔卑斯电气株式会社 树脂密封件以及树脂密封件的制造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100131A1 (en) * 1999-03-19 2001-05-16 Rohm Co., Ltd. Chip light-emitting device
EP1100131A4 (en) * 1999-03-19 2007-03-14 Rohm Co Ltd CHIP LIGHT EMITTING DEVICE
JP2001160630A (ja) * 1999-12-03 2001-06-12 Rohm Co Ltd チップ型半導体装置
US7550096B2 (en) 2001-01-24 2009-06-23 Nichia Corporation Light emitting diode, optical semiconductor device, epoxy resin composition and phosphor suited for optical semiconductor device, and method for manufacturing the same
WO2002059982A1 (en) * 2001-01-24 2002-08-01 Nichia Corporation Light emitting diode, optical semiconductor elemet and epoxy resin composition suitable for optical semiconductor element and production methods therefor
US6960878B2 (en) 2001-01-24 2005-11-01 Nichia Corporation Light emitting diode, optical semiconductor element and epoxy resin composition suitable for optical semiconductor element and production methods therefor
US7342357B2 (en) 2001-01-24 2008-03-11 Nichia Corporation Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP2002289923A (ja) * 2001-03-28 2002-10-04 Toyoda Gosei Co Ltd 発光ダイオード及びその製造方法
JP2007235182A (ja) * 2003-07-25 2007-09-13 Seoul Semiconductor Co Ltd チップ発光ダイオード
JP2006005290A (ja) * 2004-06-21 2006-01-05 Citizen Electronics Co Ltd 発光ダイオード
US7649270B2 (en) 2004-08-06 2010-01-19 A. L. M. T. Corp. Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
US7737562B2 (en) 2004-08-06 2010-06-15 A. L. M. T. Corp. Semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
US8129273B2 (en) 2007-04-25 2012-03-06 Canon Kabushiki Kaisha Semiconductor device and method for producing the same
US7821121B2 (en) 2007-04-25 2010-10-26 Canon Kabushiki Kaisha Semiconductor device and method for producing the same
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
WO2009103283A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer mehrzahl von strahlungsemittierenden bauelementen und strahlungsemittierendes bauelement
JP2011512683A (ja) * 2008-02-22 2011-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複数のビーム放射構成素子を作製する方法およびビーム放射構成素子
US8790939B2 (en) 2008-02-22 2014-07-29 Osram Opto Semiconductors Gmbh Method for producing a plurality of radiation-emitting components and radiation-emitting component
KR101525638B1 (ko) * 2008-02-22 2015-06-03 오스람 옵토 세미컨덕터스 게엠베하 복수 개의 복사 방출 소자들 제조 방법 및 복사 방출 소자
JPWO2010140604A1 (ja) * 2009-06-05 2012-11-22 先端フォトニクス株式会社 サブマウント、これを備えた光モジュール、及びサブマウントの製造方法
JP2013012666A (ja) * 2011-06-30 2013-01-17 Toyoda Gosei Co Ltd 発光装置の製造方法
US9039475B2 (en) 2011-06-30 2015-05-26 Toyoda Gosei Co., Ltd. Manufacturing method of light emitting devices
CN104134635A (zh) * 2013-05-02 2014-11-05 阿尔卑斯电气株式会社 树脂密封件以及树脂密封件的制造方法

Similar Documents

Publication Publication Date Title
CN101847584B (zh) 基于引线框架的快闪存储器卡的制造方法
JPH1174410A (ja) 表面実装型チップ部品及びその製造方法
JP3907145B2 (ja) チップ電子部品
JP4010424B2 (ja) 側面型電子部品の電極構造及びその製造方法
JP2010278133A (ja) 回路基板
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP2007158233A (ja) 配線構造およびその製造方法ならびに治具
WO2010061826A1 (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JPH02260450A (ja) 半導体装置およびその実装方法
CN109850839B (zh) 微机电传感器封装结构及制造方法
CN209906340U (zh) 微机电传感器封装结构
JP2001015629A (ja) 半導体装置及びその製造方法
JP4413932B2 (ja) カメラの埋込みレンズモジュールの製造方法
WO2006126809A1 (en) Very small light emitting diode package and manufacturing methods of it
JP3404352B2 (ja) 多数個取りセラミック配線基板
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP7427378B2 (ja) プリント基板
JP3842683B2 (ja) 多数個取り配線基板
JPH09246686A (ja) 接続部材およびその製造方法
JPH0917905A (ja) 半導体素子搭載用プリント配線板およびその製造方法
JP4484444B2 (ja) 回路装置の製造方法
CN220233165U (zh) 电子部件
JPH0945964A (ja) チップマウント用ｌｅｄ素子及びその製造方法
US9929067B2 (en) Ceramic package, method of manufacturing the same, electronic component, and module
JP2023528210A (ja) 部品キャリアの縁部の二次元コンタクトアレイへの接続を利用した三次元の電気的集積構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061002