CN220233165U - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN220233165U
CN220233165U CN202190000733.9U CN202190000733U CN220233165U CN 220233165 U CN220233165 U CN 220233165U CN 202190000733 U CN202190000733 U CN 202190000733U CN 220233165 U CN220233165 U CN 220233165U
Authority
CN
China
Prior art keywords
electrode
base material
outer edge
extension
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000733.9U
Other languages
English (en)
Inventor
樫内清弘
八十彻
大家裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN220233165U publication Critical patent/CN220233165U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08055—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08112—Disposition the bonding area being at least partially embedded in the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0913—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本实用新型提供一种能够降低从电极的外边缘部遍及基材中的电极的周边部地覆盖的绝缘层从电极、基材剥离的可能性的电子部件。本实用新型的电子部件(1)具备：基材(10)；电极(20)，形成于基材(10)的表面(10A)；保护部(40)，跨越电极(20)的外边缘部(20C)而覆盖电极(20)的外周部(20B)的至少一部分和基材(10)的表面(10A)中的电极(20)的周边部(10C)，且在沿着电极(20)的外边缘部(20C)的周向上延伸；延伸突出部(50)，在基材(10)的表面(10A)上，从保护部(40)向远离电极(20)的延伸突出方向(5)延伸。与延伸突出方向(5)正交的延伸突出部(50)的宽度(W4)比与周向正交的保护部(40)的宽度(W1)长。

Description

电子部件
技术领域
本实用新型涉及在基材的表面形成有电极的电子部件。
背景技术
在电子部件中，在形成于基材的表面的电极经由焊料等安装部件。在从外部冲击作用于电子部件的情况下，因基材挠曲等，电极对基材的紧贴强度变弱。由此，存在已安装的部件从电子部件脱落的担忧。
因此，进行将电极的外周部和基材的表面中的电极的周边部跨越电极的外边缘部，层叠陶瓷等绝缘层(例如参照专利文献1)。由此，增强电极对基材的紧贴。
专利文献1：日本专利第4277275号公报
然而，在从外部冲击作用于电子部件的情况下，存在因基材的挠曲等而绝缘层从电极、基材剥离这样的问题。在绝缘层从电极、基材剥离的情况下，电极对基材的紧贴无法通过绝缘层增强。其结果是，电极对基材的紧贴强度变弱。
实用新型内容
因此，本实用新型的目的在于解决上述课题，在于提供一种电子部件，该电子部件能够降低保护部从电极、基材剥离的可能性，其中，该保护部跨越电极的外边缘部而覆盖电极的外周部和基材的表面中的电极的周边部。
为了实现上述目的，本实用新型如下构成。
本实用新型的一个方式的电子部件具备：
基材；
电极，形成于上述基材的表面；
保护部，跨越上述电极的外边缘部而覆盖上述电极的外周部的至少一部分和上述基材的表面中的上述电极的周边部，并在沿着上述电极的外边缘部的周向上延伸；以及
延伸突出部，在上述基材的表面上，从上述保护部向远离上述电极的延伸突出方向延伸，
与上述延伸突出方向正交的上述延伸突出部的宽度比与上述周向正交的上述保护部的宽度长。
根据本实用新型，能够降低跨越电极的外边缘部而覆盖电极的外周部和基材的表面中的电极的周边部的保护部从电极、基材剥离的可能性。
附图说明
图1是本实用新型的第一实施方式的电子部件的俯视图。
图2是图1中的A－A剖视图。
图3是图1中的B－B剖视图。
图4是片材的俯视图。
图5是图4中的C－C剖视图。
图6是对图5的片材进行孔加工后的片材的剖视图。
图7是向图6的片材的孔填充导电性浆料后的片材的剖视图。
图8是在图7的片材印刷电极后的片材的剖视图。
图9是在图8的片材印刷保护膜后的片材的剖视图。
图10是对印刷有内部电极的片材层叠图9的片材后的片材的剖视图。
图11是对图10的片材进行压接加工后的片材的剖视图。
图12是本实用新型的第一实施方式的变形例的电子部件的俯视图。
图13是本实用新型的第一实施方式的变形例的电子部件的俯视图。
图14是本实用新型的第二实施方式的电子部件的俯视图。
图15是本实用新型的第一实施方式的变形例的电子部件的俯视图。
具体实施方式
本实用新型的一个方式的电子部件具备：
基材；
电极，形成于上述基材的表面；
保护部，跨越上述电极的外边缘部而覆盖上述电极的外周部的至少一部分和上述基材的表面中的上述电极的周边部，在沿着上述电极的外边缘部的周向上延伸；以及
延伸突出部，在上述基材的表面上，沿远离上述保护部和上述电极的延伸突出方向延伸，
在俯视上述基材时，与上述延伸突出方向正交的上述延伸突出部的宽度比与上述周向正交的上述保护部的宽度长。
根据该结构，通过从保护部延伸的延伸突出部，来增强保护部。因此，能够降低保护部从电极、基材剥离的可能性。
上述延伸突出部向上述基材的外边缘部中的最近的外边缘部延伸。在从外部冲击作用于电子部件的情况下，基材越接近外边缘部则越大地挠曲。根据该结构，延伸突出部向较大地挠曲的基材的外边缘部延伸。因此，通过延伸突出部抑制由基材的挠曲引起的保护部从电极、基材的剥离。
上述延伸突出部延伸到上述基材的外边缘部的附近。在从外部冲击作用于电子部件的情况下，基材越接近外边缘部则越大地挠曲。根据该结构，延伸突出部延伸到较大地挠曲的基材的外边缘部的附近。因此，通过延伸突出部抑制由基材的挠曲引起的保护部从电极、基材的剥离。
上述延伸突出部的上述延伸突出方向的长度比上述保护部中的上述电极的周边部的宽度长。根据该结构，延伸突出部在延伸突出方向上较长。由此，能够降低因来自外部的冲击而延伸突出部从基材剥离的可能性。其结果是，能够降低保护部从电极、基材剥离的可能性。
上述电极的表面为矩形，上述保护部跨越上述电极的表面的第一边而覆盖上述电极的外周部和上述基材的表面中的上述电极的周边部，且沿着上述第一边延伸，上述延伸突出部从上述第一边和与上述第一边相邻的上述电极的表面的第二边的边界部向上述延伸突出方向延伸，且和与上述第二边相邻的上述电极的侧面接触。
根据技术方案1～4中任一项所述的电子部件，其中，上述电极的表面为矩形，上述保护部跨越上述电极的表面的第一边和上述电极的表面的第三边而覆盖上述电极的外周部和上述基材的表面中的上述电极的周边部，并沿着上述第一边和上述第三边延伸，其中，上述第三边是经由上述电极的表面的第二边与上述第一边相连且与上述第一边平行的边，上述延伸突出部具备从上述第一边和上述第二边的边界部向上述延伸突出方向延伸的第一延伸突出部、以及从上述第三边和上述第二边的边界部向上述延伸突出方向延伸的第二延伸突出部，上述第一延伸突出部以及上述第二延伸突出部和与上述第二边相邻的上述电极的侧面接触。
在矩形的电极的外边缘部中，顶点部对基材的紧贴强度容易变弱。根据这些结构，延伸突出部从矩形的电极的第一边与第二边的边界部、第三边与第二边的边界部，也就是从矩形的电极的顶点部延伸。因此，能够增强矩形的电极的顶点部对基材的紧贴。
上述延伸突出部具备扩张部，其中，上述扩张部向相对于通过上述电极的表面的第一边的假想线与上述电极的表面的第二边相反侧扩张。根据该结构，延伸突出部的面积通过扩张部而增大。因此，能够降低延伸突出部从基材剥离的可能性。由此，能够降低保护部从电极、基材剥离的可能性。
多个电极形成于上述基材的表面，上述多个电极中的位于上述基材的表面的最外周的电极被上述延伸突出部延伸到的上述保护部覆盖，上述延伸突出部向上述基材的外边缘部中的最近的外边缘部延伸。
在从外部冲击作用于电子部件的情况下，基材越接近外边缘部则越大地挠曲。因此，在多个电极形成于基材的表面的结构中，多个电极中的位于最外周的电极较大地受到基材的挠曲的影响。也就是说，在基材已挠曲的情况下，覆盖位于最外周的电极的保护部容易从电极、基材剥离。根据该结构，位于最外周的电极被延伸突出部延伸到的保护部覆盖。因此，能够通过延伸突出部抑制覆盖位于最外周的电极的保护部从电极、基材剥离。
上述电极的表面为矩形，上述延伸突出部位于上述电极的表面的边中的位于上述基材的表面的外周侧的边与上述基材的外边缘部中的最接近上述电极的外边缘部之间。
在从外部冲击作用于电子部件的情况下，基材越接近外边缘部则越大地挠曲。因此，在基材已挠曲的情况下，在位于最外周的矩形的电极中，越接近基材的外边缘部的部分越大地受到基材的挠曲的影响。也就是说，在基材已挠曲的情况下，在覆盖位于最外周的矩形的电极的保护部中，越是覆盖接近基材的外边缘部的部分的保护部越容易从电极、基材剥离。根据该结构，在位于最外周的矩形的电极中，延伸突出部设置于接近基材的外边缘部的一侧。因此，能够通过延伸突出部抑制覆盖位于最外周的电极的保护部从电极、基材剥离。
设置有多个上述延伸突出部，上述延伸突出部中的每个延伸突出部远离其他延伸突出部。假设在多个延伸突出部彼此相连的情况下，相连的多个延伸突出部的面积增大。于是，由于延伸突出部和基材的收缩率的不同而基材的收缩对延伸突出部造成的影响增大，存在延伸突出部开裂的担忧。根据该结构，各延伸突出部远离其他延伸突出部。因此，抑制延伸突出部的面积扩大。其结果是，能够降低上述那样的延伸突出部产生开裂的可能性。
<第一实施方式>
图1是本实用新型的第一实施方式的电子部件的俯视图。图2是图1中的A－A剖视图。图3是图1中的B－B剖视图
如图1～图3所示，电子部件1是在基材10的表面10A形成有电极20的部件。在基材10的表面10A，经由电极20安装电阻、线圈、电容器、二极管、晶体管、集成电路等各种部件。也可以在电子部件1的表面10A以及内部的至少一方形成由铜、铝等导体构成的布线图案(未图示)。在该情况下，安装于电子部件1的各部件经由布线图案电连接。电子部件1通过安装部件而作为电子电路动作。此外，电子部件1不限于图1～图3所示的板状的部件，是在基材10形成有电极20的部件即可。例如，电子部件1也可以是为长方体等形状的LC滤波器。在该情况下，为长方体等形状的LC滤波器的主体部分相当于基材。
如图1～图3所示，电子部件1具备基材10、电极20、保护膜30以及镀膜60(参照图2和图3)。此外，在图1中，省略镀膜60的图示。
此外，第一实施方式的电子部件1具备层叠基材10的片材200(参照图11)，但在图1～图3中省略片材200的记载及其说明。
基材10是长方体的板状的部件。在第一实施方式中，在俯视时，基材10为矩形。此外，基材10的俯视的形状不限于矩形。例如，基材10的俯视的形状也可以为圆形等。
此外，在以下的说明中，作为长方体的基材10的各边的方向分别被定义为长边方向2、短边方向3以及高度方向4。在图2和图3中，保护膜30侧被定义为上。
基材10由绝缘体构成。在第一实施方式中，基材10由陶瓷构成。此外，基材10不限于陶瓷，也可以由玻璃环氧树脂、特氟龙(注册商标)、纸酚等构成。
多个电极20形成于基材10的表面10A。在第一实施方式中，如图1所示，形成有九个电极20。九个电极20配置为纵横数目相同的矩阵状。换言之，将由沿着长边方向2等间隔地配置的三个电极20构成的电极组沿着短边方向3等间隔地配置三列。此外，电极20的数量也可以是九个以外。另外，由多个电极20构成的矩阵也可以纵横数目不相同。例如，在形成有八个电极20的情况下，八个电极20也可以将由沿着长边方向2隔开间隔地配置的四个电极20构成的电极组沿着短边方向3隔开间隔地配置两列。另外，多个电极20的配置不限于矩阵状。例如，也可以多个电极20在同一圆周上隔开间隔地配置。另外，在多个电极20中，相邻的电极20的间隔也可以不为等间隔。
俯视时的各电极20的形状，也就是各电极20的表面20A的形状为正方形。也就是说，各电极20的表面20A的形状是矩形中的四个边全部相等的形状。此外，上述的矩形不仅包含完全的矩形，例如也包含将矩形的角部倒角后的大致矩形。另外，各电极20的表面20A的形状不限于正方形。例如，各电极20的表面20A的形状也可以为正方形以外的矩形，也可以为矩形以外的形状(例如三角形、圆形)。另外，各电极20的表面20A的形状也可以如图1所示为相同形状，也可以为相互不同的形状。
各电极20的表面20A的正方形的一边大致为200μm。此外，各电极20的表面20A的大小不限于上述的大小(一边大致为200μm的正方形)。
形成于基材10的表面10A的多个电极20中的位于基材10的表面10A的最外周的电极20与基材10的外边缘部10B之间的长度被设定为125μm～175μm。位于最外周的电极20是在多个电极20中，在俯视时的四方中的至少一方，与基材10的表面10A的外边缘部10B之间不存在其他电极20的电极20。在第一实施方式中，位于最外周的电极20是形成于基材10的表面10A的九个电极201～209中的除了电极201以外的电极202～209。此外，位于最外周的电极20与基材10的外边缘部10B之间的长度不限于上述的长度(125μm～175μm)。
九个电极20由铜、银、铝等导体构成。
如图1所示，保护膜30覆盖形成于基材10的表面10A的多个电极20中的位于基材10的表面10A的最外周的电极20。在第一实施方式中，保护膜30覆盖形成于基材10的表面10A的九个电极201～209中的八个电极202～209。也就是说，保护膜30与八个电极202～209中的每一个对应地设置。在以下的说明中，将电极201～209统称为电极20。
此外，保护膜30也可以覆盖位于基材10的表面10A的最外周的电极20以外的电极20。例如，保护膜30也可以覆盖电极201。另外，保护膜30不一定必须覆盖位于基材10的表面10A的最外周的电极20。例如，保护膜30也可以仅形成于电极202～209中的电极202、204、206、208，另一方面，不形成于电极203、205、207、209。
保护膜30覆盖基材10的表面10A的一部分和电极20的表面20A的一部分。如图1所示，俯视时的保护膜30的边缘部由于通过丝网印刷等形成保护膜30时的渗出而形成大致为波形状。保护膜30的边缘部中的后述的延伸突出部50的内侧的渗出量比延伸突出部50的外侧的渗出量大。为了表示这一点，在图1中，将该内侧的波形状的振幅示出得比该外侧的波形状的振幅大。此外，能够通过丝网印刷的印刷方法等来抑制上述的渗出量。因此，上述的波形状的振幅不限于图1所示的振幅。另外，也可以将上述的波形状的振幅抑制为零或者大致为零。在该情况下，如图15所示，俯视时的保护膜30的边缘部不是波形状而是大致直线形状。
保护膜30由低温共烧陶瓷(Low temperature co-fired ceramic，LTCC)等陶瓷构成。此外，保护膜30不限于陶瓷，例如也可以是聚酰亚胺等树脂材料等。
保护膜30具备保护部40和延伸突出部50。此外，覆盖各电极20的保护膜30的结构为大体相同结构。因此，在以下的说明中，详细说明覆盖电极208的保护膜30的结构。另一方面，省略覆盖其他电极201～207、209的保护膜30的结构的说明，根据需要来提及其他电极201～207、209、覆盖它们的保护膜30。
保护部40构成保护膜30的一部分。在图1中，保护部40是保护膜30中的未被点划线包围的部分。保护部40跨越电极208的外边缘部20C而覆盖电极208的外周部20B的一部分和基材10的表面10A中的电极208的周边部10C。
在第一实施方式中，电极20(电极201～209)的表面20A中的未被保护部40包围的部分为正方形等矩形。此外，该部分也可以为矩形以外的形状。
电极20的外周部20B是俯视时的电极20的除了中央部以外的部分。换言之，电极20的外周部20B是电极20的表面20A的正方形的边的周边部分。例如，电极20的外周部20B是从俯视时的电极20的正方形的边向电极20的内侧到该正方形的一边的长度的1/8的范围。此外，电极20的外周部20B的范围也可以为上述以外的范围，例如，也可以为从俯视时的电极20的正方形的边向电极20的内侧到该正方形的一边的长度的1/6的范围。
基材10的表面10A中的电极20的周边部10C是基材10的表面10A中的电极20的附近的部分。例如，基材10的表面10A中的电极20的周边部10C是从俯视时的电极20的正方形的边向电极20的外侧到该正方形的一边的长度的1/8的范围。此外，基材10的表面10A中的电极20的周边部10C的范围也可以为上述以外的范围，例如，为从俯视时的电极20的正方形的边向电极20的外侧到该正方形的一边的长度的1/6的范围。
电极20的外边缘部20C是电极20的表面20A的正方形的边、或者是除了包含电极20的表面20A的正方形的边以外还包含该边的附近的部分。该边的附近不仅是包含该边的电极20的表面20A，还包含与该边相邻的电极20的侧面。电极20的该侧面是从电极20的表面20A的正方形的边向基材10的表面10A延伸的面。换言之，电极20的侧面是与电极20的表面20A的正方形的边相邻，且连接电极20的表面20A和基材10的表面10A的面。电极20的外边缘部20C是指电极20中的比电极20的外周部20B更靠近外侧的部分。在第一实施方式中，电极20的外边缘部20C是电极20的表面20A的正方形的边。
保护部40在沿着电极20的表面20A的正方形的边的周向上延伸。换言之，周向是沿着电极20的外边缘部20C的方向。
保护部40的宽度W1是电极20的外周部20B的宽度W2和基材10的表面10A中的电极20的周边部10C的宽度W3的合计。在俯视时，保护部40的宽度W1是与周向正交的方向上的保护部40的长度。在俯视时，电极20的外周部20B的宽度W2是与周向正交的方向上的外周部20B的长度。在俯视时，基材10的表面10A中的电极20的周边部10C的宽度W3是与周向正交的方向上的周边部10C的长度。
在第一实施方式中，宽度W1大致为50μm，宽度W2大致为25μm，宽度W3大致为25μm。此外，宽度W1、W2、W3的长度不限于上述的长度。
宽度W1、W2、W3不一定必须为一定的长度。例如，在图1中，沿着长边方向2的宽度W1也可以是与沿着短边方向3的宽度W1不同的长度。对于宽度W2、W3也相同。
延伸突出部50构成保护膜30的一部分。在图1中，延伸突出部50是保护膜30中的被点划线包围的部分。延伸突出部50从上方覆盖基材10的表面10A的一部分。另一方面，延伸突出部50不覆盖电极20的表面20A。此外，延伸突出部50也可以覆盖电极20的表面20A的一部分。
电子部件1具备多个延伸突出部50。在第一实施方式中，与一个电极20对应地设置有两个延伸突出部50。
各延伸突出部50远离其他延伸突出部50。此外，各延伸突出部50也可以与其他延伸突出部50相连。例如，在图1中，与电极203对应地设置的延伸突出部50A、50B相互远离，但延伸突出部50A、50B也可以相互相连。另外，例如，在图1中，与电极204对应地设置的延伸突出部50C和与电极203对应地设置的延伸突出部50B相互远离，但延伸突出部50C、50B也可以相互相连。
延伸突出部50从保护部40向延伸突出方向5延伸。延伸突出方向5是远离保护部40和电极20的方向。在第一实施方式中，延伸突出方向5与周向正交，但延伸突出方向5也可以是相对于周向倾斜的方向。
在第一实施方式中，延伸突出部50从保护部40向基材10的外边缘部10B中的最近的外边缘部10B延伸。
例如，在电极208的情况下，在图1中，从电极208的图1的纸面下端部延伸的延伸突出部50朝向基材10的外边缘部10B中的位于图1的纸面下端部的外边缘部10B，从保护部40向图1的纸面下方延伸。另外，从电极208的图1的纸面左端部延伸的延伸突出部50朝向基材10的外边缘部10B中的位于图1的纸面左端部的外边缘部10B，从保护部40向图1的纸面左方延伸。
延伸突出部50位于电极20的表面20A的正方形的边中的位于基材10的表面10A的外周侧的边与基材10的外边缘部10B中的最接近电极20的外边缘部10B之间。
例如，电极208的表面20A的正方形的边中的位于基材10的表面10A的外周侧的边是电极208的外边缘部20C中的图1的纸面下侧的外边缘部20C和图1的纸面左侧的外边缘部20C。与电极208对应的两个延伸突出部50的一方位于电极208的外边缘部20C中的图1的纸面下侧的外边缘部20C与基材10的外边缘部10B中的最接近该外边缘部20C的图1的纸面下侧的外边缘部10B之间。另外，与电极208对应的两个延伸突出部50的另一方位于电极208的外边缘部20C中的图1的纸面左侧的外边缘部20C与基材10的外边缘部10B中的最接近该外边缘部20C的图1的纸面左侧的外边缘部10B之间。
另外，例如，电极205的表面20A的正方形的边中的位于基材10的表面10A的外周侧的边是电极205的外边缘部20C中的图1的纸面右侧的外边缘部20C。与电极205对应的两个延伸突出部50位于电极205的外边缘部20C中的图1的纸面右侧的外边缘部20C与基材10的外边缘部10B中的最接近该外边缘部20C的图1的纸面右侧的外边缘部10B之间。
延伸突出部50延伸到基材10的外边缘部10B的附近。如上所述，在第一实施方式中，各电极20的表面20A的正方形的一边大致为200μm。在这样的第一实施方式中，延伸突出部50中的外边缘部10B侧的端部与基材10的外边缘部10B之间的长度被设定为大致10μm。此外，该长度根据基材10的大小、电极20的大小等而适当地设定，不限于10μm。例如，延伸突出部50中的外边缘部10B侧的端部与基材10的外边缘部10B之间的长度也可以被设定为大致50～70μm。另外，延伸突出部50也可以不延伸到基材10的外边缘部10B的附近。
延伸突出部50的宽度W4比保护部40的宽度W1长。延伸突出部50的宽度W4是与延伸突出方向5正交的方向上的延伸突出部50的长度。此外，宽度W4也可以为宽度W1以下的长度。
在第一实施方式中，宽度W4大致为75μm，但宽度W4也可以为上述以外的长度。
在第一实施方式中，延伸突出部50的延伸突出方向5的长度L1、L2比基材10的表面10A中的电极20的周边部10C的宽度W3长。长度L1是从电极208向图1的纸面下方延伸的延伸突出部50的延伸突出方向5的长度。长度L2是从电极208向图1的纸面左方延伸的延伸突出部50的延伸突出方向5的长度。此外，长度L1和长度L2可以为相同的长度，也可以为不同的长度。
延伸突出部50的延伸突出方向5的长度L1、L2优选为构成电极20的表面20A的图形(在第一实施方式中为正方形)的一边的一半以上，但不限于此。
在第一实施方式中，长度L1、L2分别大致为200μm，但长度L1、L2也可以为上述以外的长度。
在第一实施方式中，延伸突出部50从电极20的表面20A的正方形的顶点附近向基材10的外边缘部10B延伸，和与从该顶点延伸的正方形的边相邻的侧面接触。以下，作为上述的结构的具体例，对从电极208向图1的纸面下方延伸的延伸突出部50D的结构进行说明。此外，其他延伸突出部50D也与以下说明的延伸突出部50D同样地构成。
延伸突出部50D从电极208的表面20A的正方形的顶点20D附近向基材10的外边缘部10Ba沿延伸突出方向5延伸。顶点20D是电极20的表面20A的正方形的两个边的边界部的一个例子。此处，上述的两个边是作为相邻的两边的电极20的外边缘部20Ca、20Cb。电极20的外边缘部20Ca是电极20的表面20A的第一边的一个例子。电极20的外边缘部20Cb是电极20的表面20A的第二边的一个例子。
在顶点20D附近与延伸突出部50D相连的保护部40跨越电极20的外边缘部20Ca而覆盖电极20的外周部20B的一部分和基材10的表面10A中的电极20的周边部10C。另外，该保护部40沿着外边缘部20Ca延伸。
延伸突出部50D在相对于顶点20D与电极20的外边缘部20Cb相反侧(比顶点20D靠图1的纸面右侧)，与保护部40的一部分(基材10的表面10A中的电极20的周边部10C)相连。另外，延伸突出部50D在相对于顶点20D靠电极20的外边缘部20Cb的一侧(比顶点20D靠图1的纸面左侧)，与保护部40的另一部分(电极20的外周部20B)相连。另外，延伸突出部50D在相对于与电极20的外周部20B相连的部位与顶点20D相反侧，和与电极20的外边缘部20Cb相邻的电极20的侧面接触。此外，延伸突出部50D也可以在该相反侧和与电极20的外边缘部20Cb相邻的电极20的表面20A接触。另外，延伸突出部50D也可以不与电极20的外边缘部20Cb接触。
以下，对延伸突出部50A、50B的结构进行说明。
延伸突出部50A、50B从电极203的表面20A的正方形的顶点20E、20F附近向基材10的外边缘部10Bb沿延伸突出方向5延伸。顶点20E、20F分别是电极20的表面20A的正方形的两条边的边界部的一个例子。
此处，与顶点20E对应的上述的两条边是作为相邻的两边的电极20的外边缘部20Cc、20Cd。另外，与顶点20F对应的上述的两条边是作为相邻的两边的电极20的外边缘部20Cd、20Ce。
外边缘部20Ce经由外边缘部20Cd与外边缘部20Cc相连。外边缘部20Cc和外边缘部20Ce相互平行。电极20的外边缘部20Cc是电极20的表面20A的第一边的一个例子。电极20的外边缘部20Cd是电极20的表面20A的第二边的一个例子。电极20的外边缘部20Ce是电极20的表面20A的第三边的一个例子。
在顶点20E附近与延伸突出部50A相连的保护部40跨越电极20的外边缘部20Cc而覆盖电极20的外周部20B的一部分和基材10的表面10A中的电极20的周边部10C。另外，该保护部40沿着外边缘部20Cc延伸。
在顶点20F附近与延伸突出部50B相连的保护部40跨越电极20的外边缘部20Ce而覆盖电极20的外周部20B的一部分和基材10的表面10A中的电极20的周边部10C。另外，该保护部40沿着外边缘部20Ce延伸。
延伸突出部50A在相对于顶点20E与电极20的外边缘部20Cd相反侧(比顶点20E靠图1的纸面左侧)，与保护部40的一部分(基材10的表面10A中的电极20的周边部10C)相连。另外，延伸突出部50A在相对于顶点20E靠电极20的外边缘部20Cd的一侧(比顶点20E靠图1的纸面右侧)，与保护部40的另一部分(电极20的外周部20B)相连。另外，延伸突出部50A在相对于与电极20的外周部20B相连的部位与顶点20E相反侧，和与电极20的外边缘部20Cd相邻的电极20的侧面接触。延伸突出部50A是第一延伸突出部的一个例子。
延伸突出部50B在相对于顶点20F与电极20的外边缘部20Cd相反侧(比顶点20F靠图1的纸面右侧)，与保护部40的一部分(基材10的表面10A中的电极20的周边部10C)相连。另外，延伸突出部50B在相对于顶点20F靠电极20的外边缘部20Cd侧(比顶点20F靠图1的纸面左侧)，与保护部40的另一部分(电极20的外周部20B)相连。另外，延伸突出部50B在相对于与电极20的外周部20B相连的部位与顶点20F相反侧，和与电极20的外边缘部20Cd相邻的电极20的侧面接触。延伸突出部50B是第二延伸突出部的一个例子。
此外，延伸突出部50A、50B也可以和与电极20的外边缘部20Cd相邻的电极20的表面20A接触。另外，延伸突出部50A、50B也可以不与电极20的外边缘部20Cb接触。
如图3所示，镀膜60覆盖电极20的表面20A的一部分和保护膜30的表面的一部分。
镀膜60覆盖电极20中的未被保护膜30覆盖的部分和保护膜30中的电极20的附近部分。保护膜30中的电极20的附近部分是保护膜30中的覆盖了电极208的外周部20B的一部分的部分。
保护膜30中的电极20的附近部分30A被电极20和镀膜60夹住。由此，保护膜30难以剥离。
镀膜60由镍、锡、金等构成。例如，在电极20由铜构成的情况下，镀膜60由镍和锡构成。另外，例如，在电极20由银构成的情况下，镀膜60由镍和金构成。
以下，参照图4～图11，对上述的电子部件1的制造方法进行说明。
图4是片材的俯视图。图5是图4中的C－C剖视图。图6是对图5的片材进行孔加工后的片材的剖视图。图7是向图6的片材的孔填充导电性浆料后的片材的剖视图。图8是在图7的片材印刷电极后的片材的剖视图。图9是在图8的片材印刷保护膜后的片材的剖视图。图10是对印刷有内部电极的片材层叠图9的片材后的片材的剖视图。图11是对图10的片材进行压接加工后的片材的剖视图。
首先，执行第一工序。第一工序是成型作为多个基材10的基础的片材100(参照图4和图5)的工序。图4和图5所示的片材100通过将混合陶瓷粉末以及玻璃等而成的材料在平面上铺满而成型为板状。在第一实施方式中，通过后述的第八工序将一块片材100分割为九块基材10。
接下来，执行第二工序。第二工序是对在第一工序中成型的片材100进行孔加工的工序。通过执行第二工序，如图6所示，在片材100形成贯通孔101。贯通孔101的数量为任意的。在第一实施方式中，贯通孔101针对与各基材10对应的区域(在图4中被虚线包围的每个区域)中的每个区域，矩阵状地形成九个。
接下来，执行第三工序。在第三工序中，如图7所示，向在第二工序中形成的贯通孔101填充导电性的浆料102，并将填充的浆料102干燥。
此外，片材100也可以不具有贯通孔101。在该情况下，不执行第二工序和第三工序。
接下来，执行第四工序。在第四工序中，如图8所示，在执行了第三工序的片材100印刷作为导电性的浆料的电极20。电极20的印刷通过丝网印刷等公知的方法来执行。电极20的材质、大小、形状以及数量等结构如上所述。在第一实施方式中，在俯视时电极20为正方形的形状。另外，在第一实施方式中，各电极20印刷于贯通孔101的正上方。由此，各电极20与浆料102电连接。
接下来，执行第五工序。在第五工序中，如图9所示，在执行了第四工序的片材100印刷保护膜30。保护膜30的印刷通过丝网印刷等公知的方法来执行。保护膜30的材质、大小、形状以及数量等结构如上所述。即，保护膜30具备上述的保护部40和延伸突出部50。
接下来，执行第六工序。在第六工序中，如图10所示，将执行了第五工序的片材100层叠于在表面301印刷有电极302的其他片材300。电极302被片材100和片材300夹住。电极302与浆料102电连接。也就是说，印刷于片材100的各电极20经由浆料102与电极302电连接。此外，在第一实施方式中，片材100层叠于一块片材300，但片材100也可以层叠于由多块片材层叠而成的片材。另外，片材100也可以不层叠于片材300等其他片材。在该情况下，不执行第六工序。
接下来，执行第七工序。在第七工序中，对执行了第六工序的片材100进行压接加工。由此，如图11所示，保护膜30被压入并埋入至片材100。另外，电极20也被压入至片材100。这里，电极20中的被保护膜30的保护部40覆盖的部分与未被保护膜30覆盖的部分相比被较大地压入。由于该压入量的不同，而如图3所示，成为电极20的一部分弯曲的状态。此外，也可以不执行第六工序。
接下来，执行第八工序。在第八工序中，对执行了第七工序的片材100进行切割。由此，图4所示的一块片材100在虚线部被切割。其结果是，形成多块(在图4所示的片材100的情况下为九块)如图1～图3所示那样的电子部件1。
接下来，执行对电子部件1的四角进行倒角的第九工序。在图1中，电子部件1的四角被进行R倒角，但也可以进行C倒角等其他倒角。另外，也可以不执行第九工序。
接下来，执行对执行了第九工序的电子部件1进行烧制的第十工序。烧制例如在约900℃下执行。第十工序的执行定时不限于第九工序之后。例如，第十工序也可以与片材100被切断之前的第七工序同时执行。
接下来，执行对在第四工序中印刷的电极20进行镀敷加工的第十一工序。例如，在电极20由铜构成的情况下，通过镍和锡来镀敷电极20。另外，例如，在电极20由银构成的情况下，通过镍和金来镀敷电极20。在第一实施方式中，对电极20和保护膜30进行镀敷加工。详细而言，在第一实施方式中，遍及电极20中的未被保护膜30覆盖的部分、和保护膜30中的电极20的附近部分进行镀敷加工。通过执行第四工序，来形成镀膜60(参照图2和图3)。
此外，也可以不对保护膜30进行镀敷加工。详细来说，也可以对电极20中的未被保护膜30覆盖的部分进行镀敷加工，另一方面，不对保护膜30进行镀敷加工。
根据第一实施方式，通过从保护部40延伸的延伸突出部50，来保护部40得到增强。因此，能够降低保护部40从电极20、基材10剥离的可能性。
在从外部冲击作用于电子部件1的情况下，基材10越接近外边缘部10B则越大地挠曲。根据第一实施方式，延伸突出部50向较大地挠曲的基材10的外边缘部10B延伸。因此，通过延伸突出部50抑制由基材10的挠曲引起的保护部40从电极20、基材10的剥离。
根据第一实施方式，在从外部冲击作用于电子部件1的情况下，基材10越接近外边缘部10B则越大地挠曲。根据第一实施方式，延伸突出部50延伸到较大地挠曲的基材10的外边缘部10B的附近。因此，通过延伸突出部50抑制由基材10的挠曲引起的保护部40从电极20、基材10的剥离。
根据第一实施方式，延伸突出部50在延伸突出方向5上较长。由此，能够降低因来自外部的冲击而延伸突出部50从基材10剥离的可能性。其结果是，能够降低保护部40从电极20、基材10剥离的可能性。
在矩形的电极20的外边缘部20C中，顶点部对基材10的紧贴强度容易变弱。根据第一实施方式，延伸突出部50从矩形的电极20的相邻的两个外边缘部20Ca、20Cb的边界部，也就是从矩形的电极20的顶点部延伸。因此，能够增强矩形的电极20的顶点部对基材10的紧贴。
在从外部冲击作用于电子部件1的情况下，基材10越接近外边缘部10B则越大地挠曲。因此，在多个电极20形成于基材10的表面10A的结构中，多个电极201～209中的位于最外周的电极202～209较大地受到基材10的挠曲的影响。也就是说，在基材10已挠曲的情况下，覆盖位于最外周的电极202～209的保护部40容易从电极20、基材10剥离。根据第一实施方式，位于最外周的电极202～209被延伸突出部50延伸到的保护部40覆盖。因此，能够通过延伸突出部50抑制覆盖位于最外周的电极202～209的保护部40从电极20、基材10剥离。
在从外部冲击作用于电子部件1的情况下，基材10越接近外边缘部10B则越大地挠曲。因此，在基材10已挠曲的情况下，在位于最外周的矩形的电极202～209中，越接近基材10的外边缘部10B的部分越大地受到基材10的挠曲的影响。也就是说，在基材10已挠曲的情况下，在覆盖位于最外周的矩形的电极202～209的保护部40中，越是覆盖接近基材10的外边缘部10B的部分的保护部40，越容易从电极20、基材10剥离。根据第一实施方式，在位于最外周的矩形的电极202～209中，延伸突出部50设置于接近基材10的外边缘部10B的一侧。因此，能够通过延伸突出部50抑制覆盖位于最外周的电极202～209的保护部40从电极20、基材10剥离。
假设在多个延伸突出部50彼此相连的情况下，相连的多个延伸突出部50的面积变大。于是，由于延伸突出部50和基材10的收缩率的不同，基材10的收缩对延伸突出部50造成的影响增大，存在延伸突出部50开裂的担忧。根据第一实施方式，各延伸突出部50远离其他延伸突出部50。因此，抑制延伸突出部50的面积扩大。其结果是，能够降低上述那样的延伸突出部50产生开裂的可能性。
在第一实施方式中，如图1所示，覆盖电极202、204、206、208的保护部40覆盖了与电极202、204、206、208的表面20A的正方形的两边对应的外周部20B。另外，覆盖电极203、205、207、209的保护部40覆盖了与电极203、205、207、209的表面20A的正方形的三边对应的外周部20B。但是，保护部40覆盖电极20的哪个部分并不限于图1所示的结构。
例如，也可以覆盖电极202、204、206、208的保护部40覆盖与电极202、204、206、208的表面20A的正方形的三边对应的外周部20B。
另外，例如，保护部40也可以覆盖电极20的所有外周部20B。例如，如图12和图13所示，也可以覆盖电极202、204、206、208的保护部40覆盖与电极202、204、206、208的表面20A的正方形的四边(所有的边)对应的外周部20B。也就是说，保护部40覆盖电极20的外周部20B的至少一部分即可。
在第一实施方式中，如图1所示，覆盖各电极202～209的保护膜30各具备两个延伸突出部50。但是，各保护膜30所具备的延伸突出部50的数量不限于两个。另外，延伸突出部50也可以针对各保护膜30设置相同数量，也可以针对各保护膜30设置不同数量。
例如，如图13所示，也可以覆盖电极203、205、207、209的保护膜30具备两个延伸突出部50，另一方面，覆盖电极202、204、206、208的保护膜30具备四个延伸突出部50。
<第二实施方式>
图14是本实用新型的第二实施方式的电子部件的俯视图。第二实施方式的电子部件1与第一实施方式的电子部件1的不同点在于延伸突出部50具备扩张部51这一点。
电子部件1所具备的多个延伸突出部50的一部分或者全部具备扩张部51。在图14中，所有的延伸突出部50具备扩张部51。在以下的图14的说明中，对于与图1相同的结构，标注与图1相同的附图标记，省略其说明。另外，由于各扩张部51的结构相同，因此，以下，对作为覆盖电极208的保护膜30的两个延伸突出部50之一的延伸突出部50D所具备的扩张部51的结构进行说明，而省略其他延伸突出部50所具备的扩张部51的结构的说明。
延伸突出部50D的扩张部51形成于相对于延伸突出部50D与基材10的表面10A中的电极20的周边部10C相连的部位与顶点20D相反侧。换言之，延伸突出部50D的扩张部51相对于图14中用虚线表示的假想线52向电极20的外边缘部20Cb的相反侧扩张。由此，第二实施方式的延伸突出部50D的宽度W5比第一实施方式的延伸突出部50D的宽度W4(参照图1)长。
根据第二实施方式，延伸突出部50的面积因扩张部51而变大。因此，能够降低延伸突出部50从基材10剥离的可能性。由此，能够降低保护部40从电极20、基材10剥离的可能性。
此外，通过适当地组合上述各种实施方式中的任意的实施方式，能够起到各自所具有的效果。
本实用新型参照适宜附图与优选的实施方式关联地充分地进行了记载，但对于本领域技术人员来说清楚各种变形、修正。这样的变形、修正只要不脱离附带的权利要求书的本实用新型的范围，则应理解为包含在本实用新型的范围内。
附图标记说明
1…电子部件；5…延伸突出方向；10…基材；10A…表面；10B…外边缘部；10C…周边部；20…电极；20B…外周部；20C…外边缘部；20Ca…外边缘部(第一边)；20Cb…外边缘部(第二边)；20D…顶点(边界部)；40…保护部；50…延伸突出部；51…扩张部；52…假想线；60…镀膜；L1…延伸突出部的延伸突出方向的长度；L2…延伸突出部的延伸突出方向的长度；W1…保护部的宽度；W3…电极的周边部的宽度；W4…延伸突出部的宽度。

Claims (10)

1.一种电子部件，其特征在于，具备：
基材；
电极，形成于上述基材的表面；
保护部，跨越上述电极的外边缘部而覆盖上述电极的外周部的至少一部分和上述基材的表面中的上述电极的周边部，并在沿着上述电极的外边缘部的周向上延伸；以及
延伸突出部，在上述基材的表面上与上述保护部的上述周向的一个端部连接，并向远离上述保护部和上述电极的延伸突出方向延伸，
在俯视上述基材时，与上述延伸突出方向正交的上述延伸突出部的宽度比上述保护部的一个端部中的与上述延伸突出方向正交的上述保护部的宽度长。
2.根据权利要求1所述的电子部件，其特征在于，
上述延伸突出部向上述基材的外边缘部中的最近的外边缘部延伸。
3.根据权利要求1所述的电子部件，其特征在于，
上述延伸突出部延伸到上述基材的外边缘部的附近。
4.根据权利要求1所述的电子部件，其特征在于，
上述延伸突出部的上述延伸突出方向的长度比上述保护部中的上述电极的周边部的宽度长。
5.根据权利要求1所述的电子部件，其特征在于，
上述电极的表面为矩形，
上述保护部跨越上述电极的表面的第一边而覆盖上述电极的外周部和上述基材的表面中的上述电极的周边部，并沿着上述第一边延伸，
上述延伸突出部从上述第一边和第二边的边界部向上述延伸突出方向延伸，且和与上述第二边相邻的上述电极的侧面接触，其中，上述第二边是与上述第一边相邻的上述电极的表面的边。
6.根据权利要求1所述的电子部件，其特征在于，
上述电极的表面为矩形，
上述保护部跨越上述电极的表面的第一边和上述电极的表面的第三边而覆盖上述电极的外周部和上述基材的表面中的上述电极的周边部，并沿着上述第一边和上述第三边延伸，其中，上述第三边是经由上述电极的表面的第二边与上述第一边相连且与上述第一边平行的边，
上述延伸突出部具备：
第一延伸突出部，从上述第一边与上述第二边的边界部向上述延伸突出方向延伸；以及
第二延伸突出部，从上述第三边与上述第二边的边界部向上述延伸突出方向延伸，
上述第一延伸突出部以及上述第二延伸突出部和与上述第二边相邻的上述电极的侧面接触。
7.根据权利要求5或6所述的电子部件，其特征在于，
上述延伸突出部具备扩张部，其中，上述扩张部相对于通过上述电极的表面的第一边的假想线向上述电极的表面的第二边的相反侧扩张。
8.根据权利要求1～6中任一项所述的电子部件，其特征在于，
多个电极形成于上述基材的表面，
上述多个电极中的位于上述基材的表面的最外周的电极被上述延伸突出部延伸到的上述保护部覆盖，
上述延伸突出部向上述基材的外边缘部中的最近的外边缘部延伸。
9.根据权利要求8所述的电子部件，其特征在于，
上述电极的表面为矩形，
上述延伸突出部位于上述电极的表面的边中的位于上述基材的表面的外周侧的边与上述基材的外边缘部中的最接近上述电极的外边缘部之间。
10.根据权利要求1～6中任一项所述的电子部件，其特征在于，
设置有多个上述延伸突出部，
上述延伸突出部中的每个延伸突出部远离其他延伸突出部。
CN202190000733.9U 2020-09-17 2021-08-26 电子部件 Active CN220233165U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-156593 2020-09-17
JP2020156593 2020-09-17
PCT/JP2021/031367 WO2022059455A1 (ja) 2020-09-17 2021-08-26 電子部品

Publications (1)

Publication Number Publication Date
CN220233165U true CN220233165U (zh) 2023-12-22

Family

ID=80776136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000733.9U Active CN220233165U (zh) 2020-09-17 2021-08-26 电子部件

Country Status (3)

Country Link
US (1) US20230215827A1 (zh)
CN (1) CN220233165U (zh)
WO (1) WO2022059455A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277275B2 (ja) * 2004-01-22 2009-06-10 日立金属株式会社 セラミック積層基板および高周波電子部品
JP2011066122A (ja) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd 回路基板
WO2020026959A1 (ja) * 2018-07-31 2020-02-06 株式会社村田製作所 樹脂基板、および樹脂基板の製造方法

Also Published As

Publication number Publication date
WO2022059455A1 (ja) 2022-03-24
US20230215827A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
US7133274B2 (en) Multilayer capacitor and mold capacitor
US9781828B2 (en) Module substrate and method for manufacturing module substrate
US20120104571A1 (en) Semiconductor package and manufacturing method thereof
JP2024010234A (ja) チップ抵抗器
KR101049022B1 (ko) 정전기 대책 부품과 그 제조 방법
JP2013026330A (ja) 回路モジュール
US10290402B2 (en) Chip resistor and method of making the same
JPH11144904A (ja) チップ電子部品
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
CN220233165U (zh) 电子部件
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
US8426739B2 (en) Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board
US10276285B2 (en) Chip resistor
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
JP4000633B2 (ja) 配線基板の製造方法
JP2001126901A (ja) チップ部品
US7452612B2 (en) Wiring substrate
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP4172251B2 (ja) チップ形電子部品
US11769612B2 (en) Chip resistor
US20240113008A1 (en) Wiring substrate
WO2022091644A1 (ja) チップ抵抗器
JP2011142117A (ja) ジャンパーチップ部品およびその製造方法
EP3709352A1 (en) Ceramic substrate

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant