JP4000633B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4000633B2 JP4000633B2 JP22817997A JP22817997A JP4000633B2 JP 4000633 B2 JP4000633 B2 JP 4000633B2 JP 22817997 A JP22817997 A JP 22817997A JP 22817997 A JP22817997 A JP 22817997A JP 4000633 B2 JP4000633 B2 JP 4000633B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- alumina
- substrate
- conductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、外部サージ電圧に対する回路保護機能を備えて成る配線基板の製造方法に関する。
【０００２】
【従来の技術】
この種の配線基板の一例として、特公昭６１−３９７４２号公報に記載された構成がある。この構成では、図１２及び図１３に示すように、基板１上に外部入力端子２用の導体パターン３とグランドパターン４を設けると共に、これら導体パターン３とグランドパターン４との間に所定距離のギャップを設けている。そして、１００ｋΩ以上の高抵抗膜５を、上記ギャップを埋めるようにして導体パターン３とグランドパターン４に設けている。
【０００３】
この構成の場合、外部サージ電圧が外部入力端子２から導体パターン３に印加された場合、該外部サージは高抵抗膜５を通ってグランドパターン４へ速やかに放電されるようになる。これにより、基板１上に設けられた回路素子等（図示しない）を上記外部サージから保護することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来構成では、水分や湿気等が高抵抗膜５の表面に付着すると、導体パターン３とグランドパターン４との間の抵抗値が下がってしまう。この場合、水分等の付着量によって導体パターン３とグランドパターン４との間の抵抗値が変動し、外部サージの放電のし易さが変化してばらつき、信頼性が低下するというおそれがあった。そこで、上記公報記載の構成では、図１３に示すように、基板１上に導体パターン３、グランドパターン４及び高抵抗膜５を形成した後、その上を防湿用樹脂６により覆うように構成している。しかし、この構成では、基板１の表面を防湿用樹脂６により覆う工程が必要であるので、製造工程数が増えるという欠点があった。
【０００５】
また、上記公報記載の構成では、外部サージに対する保護用回路構成を形成するに当たって、図１２に示すように、基板１の上面に導体パターン３とグランドパターン４とを所定距離のギャップを隔てて設けなければならない。このため、上記保護用回路構成を配設するための一定のスペース（面積）を基板１の上面において確保しなければならず、その分だけ基板１の面積が大きくなり、ひいては基板１が大型化するという欠点もあった。
【０００６】
そこで、本発明の目的は、特別な防湿対策を施すことを不要にしながら、外部サージの放電のし易さが変動することを防止でき、また、基板を小型化することができる配線基板の製造方法を提供するにある。
【０００７】
【課題を解決するための手段】
請求項１の発明においては、セラミック若しくはガラスセラミック等の基板材料からなるグリーンシートの表面に導体ペーストを印刷した後、前記グリーンシートを複数枚重ねると共に、これら重ねたものを焼成することにより多層の配線基板を製造する配線基板の製造方法において、前記グリーンシートの所定の位置にビアホールを形成する工程と、導体ペーストを前記グリーンシートのビアホール内に充填する工程と、基板材料と導体とを混合した混合材料からなる抵抗体ペーストを前記グリーンシートのビアホール内に充填する工程とを備え、前記グリーンシートを複数枚重ねて焼成するときに、前記ビアホール内に充填された導体ペースト及び抵抗体ペーストも同時に焼成するようにした。これにより、製造工程数を削減することができるから、製造コストを安くすることができる。
また、請求項２の発明のように、前記抵抗体ペーストは、アルミナとＷまたはＭｏとを混合した混合材料からなることがこのましい。更に、請求項３の発明のように、前記抵抗体ペーストは、ガラスセラミックと、Ａｇ、Ａｇ／Ｐｄ、ＣｕまたはＡｕのいずれかを混合した混合材料からなることが良い。
【００１１】
【発明の実施の形態】
（第１実施例）
以下、本発明をアルミナ多層基板に適用した第１実施例について、図１ないし図４を参照しながら説明する。まず、図１はアルミナ多層基板１の拡大縦断面図である。この図１に示すように、アルミナ多層基板１１は、例えば４枚のアルミナ基板１２、１３、１４、１５を重ねて構成されている。上記アルミナ多層基板１１には、その上面（アルミナ基板１２の上面）に配線層１６が設けられ、内部に４枚のアルミナ基板１２、１３、１４、１５の各間に位置して３層の配線層１７、１８、１９が設けられ、下面（アルミナ基板１５の下面）に配線層２０が設けられている。
【００１２】
上記各配線層１６〜２０は、所要の形状の導体パターン（配線パターン）から構成されている。また、上記導体パターンは、例えばＷやＭｏ等の導体で構成されている。ここで、アルミナ多層基板１１の上面の配線層１６における図１中右端部には、外部入力端子用導体として例えば外部入力端子用パターン２１が設けられている。この外部入力端子用パターン２１には、外部入力端子（図示しない）が形成されている。また、アルミナ多層基板１１の下面の配線層２０における図１中右端部には、グランド用導体として例えばグランドパターン２２が設けられている。
【００１３】
また、アルミナ多層基板１１における外部入力端子用パターン２１とグランドパターン２２とが対向する部位には、ホール部として例えばビアホール２３がアルミナ多層基板１１の板面に対して垂直方向に設けられている。上記ビアホール２３の内径寸法は、例えば直径０．１〜０．４ｍｍ程度である。そして、このビアホール２３内には、例えば１００ｋΩ以上の抵抗値の抵抗体２４が充填されている。この抵抗体２４の両端部（上下端部）は、外部入力端子用パターン２１とグランドパターン２２とに接続されている。また、上記抵抗体２４は、基板材料であるアルミナと、導体である例えばＷやＭｏ等とを混合した混合材料から構成されており、抵抗値が大きく且つ外部サージを逃がし易い材料である。
【００１４】
尚、アルミナ多層基板１１における各配線層１６〜２０の導体パターンの対向する部位には、上記ビアホール２３の他に多数のビアホール２５が適宜設けられていると共に、これらビアホール２５内には導体２６が充填されている。これら多数の導体２６により各配線層１６〜２０の導体パターンが接続されている。そして、上記導体２６は、例えばＷやＭｏ等の導体で構成されている。
【００１５】
一方、上記グランドパターン２２の下面には、図２にも示すように、凸部２２ａが下方へ向けて突設されている。この凸部２２ａの突出寸法Ａは、例えば１５〜６５μｍ程度である。尚、グランドパターン２２（即ち、配線層１６〜２０の導体パターン）の厚み寸法Ｂは、例えば１５μｍ程度である。
【００１６】
また、このような構成のアルミナ多層基板１１の上面には、図１に示すように、抵抗体膜２７が例えば印刷及び焼き付けすることにより設けられている。また、アルミナ多層基板１１の上面には、ＩＣやベアチップ等の電子部品２８が例えば半田付け或いは導電性接着剤により取り付けられている。尚、図１において、符号「２９」は半田或いは導電性接着剤を示している。
【００１７】
更に、上記アルミナ多層基板１１は、その下面を金属製のベース３０の上に載せるようにして該ベース３０に例えば接着により固定されている。上記ベース３０は、例えばアルミナ多層基板１１を収容固定するためのケースである。この場合、アルミナ多層基板１１の下面とベース３０の上面との間には、絶縁接着剤３１が充填されており、この接着剤３１の層の厚み寸法は、例えば１００μｍ程度である。従って、グランドパターン２２の凸部２２ａの先端部とベース３０の上面との間の隙間は、２０〜７０μｍ程度となっている。
【００１８】
次に、上記構成のアルミナ多層基板１１を製造する工程について簡単に説明する。まず、４枚のアルミナ基板１２〜１５に対応する４枚のアルミナのグリーンシート（グリーンシート１枚の厚みは、０．１〜０．４ｍｍ程度）を用意し、これら４枚のグリーンシートの所定の位置にビアホール２３、２５を形成する。続いて、ＷやＭｏ等からなる導体ペースト２６をグリーンシートのビアホール２５内に、周知の方法（例えばスクリーン印刷）により充填する。次いで、アルミナとＷやＭｏ等とを混合した混合材料からなる抵抗体ペースト２４をグリーンシートのビアホール２３内に、周知の方法（例えばスクリーン印刷）により充填する。上記混合材料の具体的混合割合等については、後述する。
【００１９】
そして、各グリーンシートの表面に、ＷやＭｏ等からなる導体ペーストをスクリーン印刷することにより配線層１６〜２０の導体パターンに対応する印刷パターンを形成する。この後、４枚のグリーンシートを重ねると共に、重ねた状態で加圧し圧着する。続いて、この圧着したものを例えば１６００℃程度の温度で焼成する。これにより、図１に示すようなアルミナ多層基板１１が製造される。この構成の場合、抵抗体２４、導体２６及び基板１１は同時焼成されるように構成されている。
【００２０】
このような構成の本実施例によれば、外部サージ電圧がアルミナ多層基板１１の外部入力端子用パターン２１に印加すると、該外部サージは、アルミナ多層基板１１のビアホール２３に充填された抵抗体２４を通してグランドパターン２２へ速やかに放電される。このため、アルミナ多層基板１１上に設けられた回路素子（例えば電子部品２８）等が上記外部サージから保護される。そして、本実施例の場合、抵抗体２４は、アルミナ多層基板１１にその板面に対して垂直方向に設けられたビアホール２３の内部に充填されているので、抵抗体２４の表面に水分や湿気が付着することがない。これにより、外部サージの放電のし易さの変動を防止することができ、しかも、特別な防湿対策を施すことが不要である。
【００２１】
また、上記実施例の構成では、抵抗体２４を配設するためにアルミナ多層基板１１の上面において確保しなければならない必要最小面積は、ビアホール２３の断面積よりも若干大きい面積程度で済むから、それだけアルミナ多層基板１１を小形化することができる。
【００２２】
ここで、上記実施例の抵抗体２４を構成する混合材料について、図３及び図４を参照して説明する。まず、本発明者は、導電成分であるＷ（タングステン）またはＭｏ（モリブデン）と、アルミナとを混合した混合材料の焼成後の抵抗値が混合割合によってどのように変化するかを実測してみた。一例として、Ｗとアルミナとの混合材料の混合割合（例えばアルミナの重量比）を変えながら抵抗値を測定した測定結果を図３に示す。この図３から、アルミナの混合割合を所定値以上にすると、混合材料の焼成後の抵抗値は急激に増大して無限大（オープン）になることがわかった。
【００２３】
上記抵抗値がこのようになる理由は、アルミナの混合割合が少ない図４（ａ）と、アルミナの混合割合が多い図４（ｂ）とからわかるように、アルミナの混合割合が一定以上になると、抵抗体（混合材料）の導電経路において、導電粒子（Ｗの粒子）同士の電気的接合がなくなる部位が生じるためであると考えられる。尚、上記図４（ａ）及び（ｂ）に示すガラス質の部分は、焼成時にグリーンシートから流れ込んできて形成されるものである。そして、上記アルミナの混合割合が多い図４（ｂ）の構成の場合、電気的絶縁は粒径が１〜３μｍ程度のアルミナ粒子並びにガラス質によって確保されているため、絶縁距離が極めて小さい。このため、外部サージ電圧のような高電圧が印加されると、容易に絶縁破壊し、外部サージが抵抗体（混合材料）を通過することが確認された。
【００２４】
また、本発明者の実験によれば、外部サージの印加時には、サージが抵抗体（混合材料）を通過し、通過後は絶縁性が再び確保されることを確認した。即ち、上記した混合材料からなる抵抗体は、外部サージの放電抵抗として好ましい特性、具体的には、抵抗値が大きく且つ外部サージを逃がし易い特性を有していることがわかった。
【００２５】
そして、Ｗとアルミナの混合割合としては、抵抗値が急激に無限大になるところ、図３のグラフの場合、重量比が約５０％前後の領域に設定すれば良いことがわかった。ここで、導体の種類や粒径や形状並びにアルミナの粒径や形状によって、混合割合と抵抗値との関係（図３のグラフ）が変化するため、実際に使用する導体とアルミナを用いて図３のグラフを測定してから、最適な混合割合を設定することが好ましい。
【００２６】
また、上記実施例では、基板材料（アルミナ）と導体とを混合した混合材料から抵抗体２４を構成したが、これに限られるものではなく、他の材料を添加して抵抗体を構成しても良い。他の材料を添加して抵抗体を構成した例として、第２実施例（図５）並びに第３実施例（図６）を示す。
【００２７】
（第２実施例）
図５に示すように、第２実施例では、導電性粒子であるＷ粒子３２の間に、導電性材料として金属酸化物３２ａを基板の焼成時に介在させるように構成することにより、所望の抵抗値を得ている。上記金属酸化物としては、例えばＬａ，Ｙ，Ｎｂ，Ｓｃ等の金属からなる金属酸化物がある。
【００２８】
（第３実施例）
また、図６に示すように、第３実施例においては、基板の焼成時の高温（１６００℃）でアルミナに固溶する金属酸化物を添加するように構成した。この構成の場合、Ｗ粒子３２間に多くのアルミナ粒子３３が介在していても、所望の抵抗値を得ることが可能である。
【００２９】
尚、前記第１の実施例では、アルミナ製の多層基板１１に適用したが、これに限られるものではなく、例えばガラスセラミック製の多層基板に適用しても良い。この構成の場合、ガラスセラミック多層基板を８５０〜９００℃程度で同時焼成することにより製造することができる。そして、この構成において、外部サージ放電用の抵抗体を構成する材料として、基板材料であるガラスセラミックと、導体である例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等とを混合した混合材料を用いることが好ましい。尚、上記ガラスセラミック多層基板では、配線層用の導体及びビアホール充填用の導体として、上記Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等を用いている。
【００３０】
また、前記第１の実施例では、アルミナ製の多層基板１１を貫通するように形成されたビアホール２３内（のすべて）に抵抗体２４を充填するように構成したが、これに限られるものではなく、ビアホール２３内のうちの一部分（例えば２層のアルミナ基板１２及び１３に対応する部分）だけに抵抗体を充填し、残りの部分には導体を充填するように構成しても良い。
【００３１】
（第４実施例）
図７は、本発明の第４実施例を示す図である。尚、図１に示す第１実施例と同一部分には同一符号を付している。上記第４実施例では、本発明をスルーホール基板３４に適用した。このスルーホール基板３４は、アルミナ製の基板３５と、この基板３５の上面及び下面に設けられた配線層３６及び３７とから構成されている。上記各配線層３６、３７は、所定の形状の導体パターン（配線パターン）から構成されている。また、上記導体パターンは、例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等の導体で構成されている。
【００３２】
そして、上面の配線層３６における図７（ａ）中右端部には、外部入力端子用導体として例えば外部入力端子用パターン３８が設けられている。この外部入力端子用パターン３８には、外部入力端子（図示しない）が形成されている。また、下面の配線層３７における図７（ａ）中右端部には、グランド用導体として例えばグランドパターン３９が設けられている。
【００３３】
また、基板３５における外部入力端子用パターン３８とグランドパターン３９とが対向する部位には、ホール部として例えばスルーホール４０が基板３５の板面に対して垂直方向に設けられている。そして、このスルーホール４０内には、例えば１００ｋΩ以上の抵抗値の抵抗体４１が充填されている。この抵抗体４１の両端部（上下端部）は、外部入力端子用パターン３８とグランドパターン３９とに接続されている。また、上記抵抗体４１は、一般的な厚膜抵抗体の材料である例えばＲｕ系材料、ＬａＢ６系材料、ＳｎＯ２系材料等から構成されており、抵抗値が大きく且つ外部サージを逃がし易い材料である。尚、上記抵抗体４１を、導体と、抵抗体或いはガラスとを混合した混合材料から構成しても良い。
【００３４】
そして、基板３５における配線層３６、３７の導体パターンの対向する部位には、上記スルーホール４０の他に多数のスルーホール４２が適宜設けられていると共に、これらスルーホール４２内には導体４３が充填されている。これら多数の導体４３により各配線層３６、３７の導体パターンが接続されている。そして、上記導体４３は、例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等の導体で構成されている。
【００３５】
また、このような構成のスルーホール基板３４の上面及び下面には、図７（ａ）に示すように、抵抗体膜２７が印刷及び焼き付けすることにより設けられている。また、スルーホール基板３４の上面には、ＩＣやベアチップ等の電子部品２８が半田付け或いは導電性接着剤により取り付けられている。更に、上記スルーホール基板３４は、その下面を金属製のベース３０の上に載せるようにして該ベース３０に例えば接着により固定されている。
【００３６】
ここで、上記構成のスルーホール基板３４を製造する工程について簡単に説明する。まず、生のシート状のアルミナを焼成して基板３５を形成する。この場合、焼成前に、基板３５にスルーホール４０、４２を形成しておくことが好ましい。尚、基板３５の焼成後に、スルーホール４０、４２を形成しても良い。
【００３７】
続いて、上記基板３５のスルーホール４２内に、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等からなる導体ペーストを周知の方法（例えばスクリーン印刷）により充填する。この場合、図７（ｂ）に示すように、スルーホール４２の内周面及び上下の開口縁部にだけ導体ペーストを印刷して導体ペーストの層を形成するように構成しても良い。次いで、基板３５の抵抗体４１充填用のスルーホール４０内に、一般的な厚膜抵抗体の材料等からなる抵抗体ペーストを周知の方法（例えばスクリーン印刷）により充填する。尚、この場合も、図７（ｂ）に示すように、スルーホール４０の内周面及び上下の開口縁部にだけ抵抗体ペーストを印刷して抵抗体ペーストの層を形成するように構成しても良い。
【００３８】
そして、基板３５の上下面に、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等からなる導体ペーストをスクリーン印刷することにより配線層３６、３７の導体パターンに対応する印刷パターンを形成する。この後、基板３５を例えば８５０℃程度の温度で焼成する。これにより、図７（ａ）に示すようなスルーホール基板３４が製造される。
【００３９】
尚、上述した以外の第４実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第４実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。また、第４実施例のグランドパターン３９に、第１実施例のグランドパターン２２に突設した凸部２２ａと同じ形状の凸部を突設するように構成しても良い。
【００４０】
（第５実施例）
図８は、本発明の第５実施例を示す図である。尚、図１に示す第１実施例と同一部分には同一符号を付している。上記第５実施例では、本発明を厚膜多層基板４４に適用した。この厚膜多層基板４４は、アルミナ等からなるセラミック基板４５の上面に配線層４６、４７及び絶縁層４８を印刷・焼成することにより形成されている。
【００４１】
具体的には、まず、セラミック基板４５の上面に、導体ペーストを印刷して配線層４６の導体パターンに対応する印刷パターンを形成した後、この印刷パターンを焼成する。このとき、配線層４６の導体パターンの一部分として、グランドパターン４６ａが形成される。続いて、その上に例えばガラス等からなる絶縁体ペーストを印刷して絶縁層４８を形成した後、これを焼成する。このとき、絶縁層４８に、抵抗体４９充填用のビアホール５０及び導体５１充填用のビアホール５２が形成される。
【００４２】
次に、ビアホール５２内に、導体ペーストを印刷等により充填すると共に、ビアホール５０内に抵抗体ペーストを印刷等により充填した後、これら充填した導体ペースト及び抵抗体ペーストを焼成する。この場合、導体ペーストを充填した後、該導体ペーストを焼成し、その後、抵抗体ペーストを充填・焼成するように構成しても良い。また、抵抗体ペーストを先に充填・焼成した後、導体ペーストを充填・焼成するように構成しても良い。
【００４３】
続いて、上記絶縁層４８の上面に、導体ペーストを印刷して配線層４７の導体パターンに対応する印刷パターンを形成した後、この印刷パターンを焼成する。このとき、配線層４７の導体パターンの一部分として、外部入力端子用パターン４７ａが形成される。これにより、厚膜多層基板４４が製造される。そして、このように製造された厚膜多層基板４４の上面に、抵抗体膜２７を印刷及び焼き付けている。また、厚膜多層基板４４の上面に、ＩＣやベアチップ等の電子部品２８を半田付け或いは導電性接着剤により取り付けている。
【００４４】
尚、上述した以外の第５実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第５実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。また、上記第５実施例の場合、絶縁体ペーストを印刷・焼成する作業を１回実行することにより絶縁層４８を形成するように構成したが、これに代えて、絶縁体ペーストを印刷・焼成する作業を複数回実行することにより絶縁層４８を形成するように構成しても良い。更に、第５実施例においては、セラミック基板４５の上に２層の配線層４６、４７及び１層の絶縁層４８を設けたが、これに限られるものではなく、３層以上の配線層及び２層以上の絶縁層を設けるように構成しても良い。
【００４５】
（第６実施例）
図９は本発明の第６実施例を示す図である。尚、図１に示す第１の実施例と同一部分には同一符号を付している。上記第６実施例では、アルミナ多層基板１１に抵抗体充填用のホールを形成するに当たって、複数例えば４個のビアホール５３、５４、５５、５６をアルミナ多層基板１１の内部で横方向に位置がずれるように設けた。そして、これら４個のビアホール５３、５４、５５、５６内にそれぞれ抵抗体５７、５８、５９、６０を充填すると共に、これら４個の抵抗体５７、５８、５９、６０を内部配線層１７、１８、１９に設けられた導体パターン６１、６２、６３により接続した。また、最上位の抵抗体５７の上端部を外部入力端子用パターン２１に接続し、最下位の抵抗体６０の下端部をグランドパターン２２に接続した。
【００４６】
この構成の場合、４個のビアホール５３、５４、５５、５６が部分ホールを構成している。そして、これらビアホール５３、５４、５５、５６から抵抗体充填用のホール６４が構成されている。尚、抵抗体５７〜６０の構成材料は、第１の実施例の抵抗体２４と同じ材料である。
【００４７】
また、上述した以外の第６実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第６実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。特に、上記第６実施例によれば、セラミック多層基板１１において抵抗体充填用のホール６４を形成する位置を設定し易くなり、それだけ設計の自由度を高くすることができる。
【００４８】
尚、上記第６実施例においては、４個のビアホール５３〜５６のすべてに抵抗体５７〜６０を充填するように構成したが、これに限られるものではなく、４個のビアホール５３〜５６のうちの少なくとも１つの内部に抵抗体を充填し、残りのビアホール内には導体を充填するように構成しても良い。この構成の場合も、上記第６実施例とほぼ同じ作用効果を得ることができる。
【００４９】
（第７実施例）
図１０は本発明の第７実施例を示す図である。尚、図９に示す第６実施例と同一部分には同一符号を付している。上記第７実施例では、複数の部分ホールである４個のビアホール５３〜５６に充填された４個の抵抗体５７〜６０を、内部配線層１７、１８、１９に設けられた抵抗体パターン６５、６６、６７により接続するように構成した。上記抵抗体パターン６５、６６、６７は、内部配線層１７、１８、１９の導体パターンを印刷する工程において、同様な印刷方法により形成すれば良い。尚、これ以外の第７実施例の構成は、第６実施例の構成と同じ構成となっている。従って、この第７実施例においても、第６実施例とほぼ同じ作用効果を得ることができる。
【００５０】
また、上記第７実施例においては、４個のビアホール５３〜５６のすべてに抵抗体５７〜６０を充填するように構成したが、これに限られるものではなく、４個のビアホール５３〜５６のうちの少なくとも１つの内部に抵抗体を充填し、残りのビアホール内には導体を充填するように構成しても良い。この構成の場合も、上記第７実施例とほぼ同じ作用効果を得ることができる。
【００５１】
（第８実施例）
図１１は本発明の第８実施例を示す図である。この第８実施例では、３つの絶縁層６８、６９、７０を重ねて絶縁層７１を構成し、上側の絶縁層６８の上面に外部入力端子用パターン７２を設け、下側の絶縁層７０の下面にグランドパターン７３を設けている。上記３層の絶縁層６８、６９、７０のうちの真中の絶縁層６９は、厚さが例えば１０〜５０μｍ程度の誘電体の層から構成されており、絶縁層７１の内部の他の部位（図示しない）に例えばコンデンサを作成するための誘電体層である。
【００５２】
そして、上側の絶縁層６８及び下側の絶縁層７０のうちの外部入力端子用パターン７２とグランドパターン７３が対向する部位に、ホールとして例えばビアホール７４、７５が設けられている。更に、これらビアホール７４、７５内に抵抗体７６、７７が充填されている。上側の抵抗体７６の上端部は外部入力端子用パターン７２に接続され、下側の抵抗体７７の下端部はグランドパターン７３に接続されている。上側の抵抗体７６の下端部と、下側の抵抗体７７の上端部は絶縁層６９を挟んで対向している。
【００５３】
上記構成の場合、絶縁層５６の厚みが十分薄いから、外部サージ電圧が外部入力端子用パターン７２に印加されると、該外部サージ電圧は抵抗体７６、７７及び絶縁層６９を通ってグランドパターン７３に放電される。尚、上述した以外の第８実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第８実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。
【００５４】
尚、上記各実施例においては、本発明をいわゆる厚膜回路から構成された配線基板に適用したが、これに代えて、いわゆる薄膜回路から構成された配線基板やプリント配線基板に適用しても良い。
【００５５】
又、上記各実施例で説明した基板の構成材料をアルミナやガラスセラミック以外に窒化アルミとしてもよい。この場合の導体材料もＷやＭｏを用いることができる。そして、ホール内に充填する低抗体として、基板材料である窒化アルミと導体であるＷやＭｏとを混合した混合材料から構成することで抵抗値を大きくし且つ外部サージを逃し易い材料とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すアルミナ多層基板の拡大縦断側面図
【図２】グランドパターン周辺の部分拡大縦断側面図
【図３】抵抗体の混合割合（アルミナの重量比）と抵抗値との関係を示すグラフ
【図４】（ａ）はアルミナが少ない場合の混合材料を示す図、（ｂ）はアルミナが多い場合の混合材料を示す図
【図５】本発明の第２実施例を示す混合材料を示す図
【図６】本発明の第３実施例を示す混合材料を示す図
【図７】本発明の第４実施例を示すもので、（ａ）は図１相当図、（ｂ）は第４実施例の変形例の縦断側面図
【図８】本発明の第５実施例を示す図１相当図
【図９】本発明の第６実施例を示す図１相当図
【図１０】本発明の第７実施例を示す図９相当図
【図１１】本発明の第８実施例を示す図１相当図
【図１２】従来構成を示す配線基板の部分上面図
【図１３】配線基板の部分縦断側面図
【符号の説明】
１１はアルミナ多層基板、１２、１３、１４、１５はアルミナ基板、１６、１７、１８、１９、２０は配線層、２１は外部入力端子用パターン（外部入力端子用導体）、２２はグランドパターン（グランド導体）、２２ａは凸部、２３はビアホール（ホール部）、２４は抵抗体、２５はビアホール、２８は電子部品、３０はベース、３１は絶縁接着剤、３４はスルーホール基板、３５は基板、３６、３７は配線層、３８は外部入力端子用パターン、３９はグランドパターン、４０はスルーホール、４１は抵抗体、４２はスルーホール、４４は厚膜多層基板、４５はセラミック基板、４６、４７は配線層、４８は絶縁層、４９は抵抗体、５０はビアホール、５１は導体、５２はビアホール、５３〜５６はビアホール（部分ホール）、５７〜６０は抵抗体、６１〜６３は抵抗体パターン、６４はホール、６５〜６７は抵抗体パターン、６８〜７１は絶縁層、７２は外部入力端子用パターン、７３はグランドパターン、７４、７５はビアホール（ホール部）、７６、７７は抵抗体を示す。
【発明の属する技術分野】
本発明は、外部サージ電圧に対する回路保護機能を備えて成る配線基板の製造方法に関する。
【０００２】
【従来の技術】
この種の配線基板の一例として、特公昭６１−３９７４２号公報に記載された構成がある。この構成では、図１２及び図１３に示すように、基板１上に外部入力端子２用の導体パターン３とグランドパターン４を設けると共に、これら導体パターン３とグランドパターン４との間に所定距離のギャップを設けている。そして、１００ｋΩ以上の高抵抗膜５を、上記ギャップを埋めるようにして導体パターン３とグランドパターン４に設けている。
【０００３】
この構成の場合、外部サージ電圧が外部入力端子２から導体パターン３に印加された場合、該外部サージは高抵抗膜５を通ってグランドパターン４へ速やかに放電されるようになる。これにより、基板１上に設けられた回路素子等（図示しない）を上記外部サージから保護することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来構成では、水分や湿気等が高抵抗膜５の表面に付着すると、導体パターン３とグランドパターン４との間の抵抗値が下がってしまう。この場合、水分等の付着量によって導体パターン３とグランドパターン４との間の抵抗値が変動し、外部サージの放電のし易さが変化してばらつき、信頼性が低下するというおそれがあった。そこで、上記公報記載の構成では、図１３に示すように、基板１上に導体パターン３、グランドパターン４及び高抵抗膜５を形成した後、その上を防湿用樹脂６により覆うように構成している。しかし、この構成では、基板１の表面を防湿用樹脂６により覆う工程が必要であるので、製造工程数が増えるという欠点があった。
【０００５】
また、上記公報記載の構成では、外部サージに対する保護用回路構成を形成するに当たって、図１２に示すように、基板１の上面に導体パターン３とグランドパターン４とを所定距離のギャップを隔てて設けなければならない。このため、上記保護用回路構成を配設するための一定のスペース（面積）を基板１の上面において確保しなければならず、その分だけ基板１の面積が大きくなり、ひいては基板１が大型化するという欠点もあった。
【０００６】
そこで、本発明の目的は、特別な防湿対策を施すことを不要にしながら、外部サージの放電のし易さが変動することを防止でき、また、基板を小型化することができる配線基板の製造方法を提供するにある。
【０００７】
【課題を解決するための手段】
請求項１の発明においては、セラミック若しくはガラスセラミック等の基板材料からなるグリーンシートの表面に導体ペーストを印刷した後、前記グリーンシートを複数枚重ねると共に、これら重ねたものを焼成することにより多層の配線基板を製造する配線基板の製造方法において、前記グリーンシートの所定の位置にビアホールを形成する工程と、導体ペーストを前記グリーンシートのビアホール内に充填する工程と、基板材料と導体とを混合した混合材料からなる抵抗体ペーストを前記グリーンシートのビアホール内に充填する工程とを備え、前記グリーンシートを複数枚重ねて焼成するときに、前記ビアホール内に充填された導体ペースト及び抵抗体ペーストも同時に焼成するようにした。これにより、製造工程数を削減することができるから、製造コストを安くすることができる。
また、請求項２の発明のように、前記抵抗体ペーストは、アルミナとＷまたはＭｏとを混合した混合材料からなることがこのましい。更に、請求項３の発明のように、前記抵抗体ペーストは、ガラスセラミックと、Ａｇ、Ａｇ／Ｐｄ、ＣｕまたはＡｕのいずれかを混合した混合材料からなることが良い。
【００１１】
【発明の実施の形態】
（第１実施例）
以下、本発明をアルミナ多層基板に適用した第１実施例について、図１ないし図４を参照しながら説明する。まず、図１はアルミナ多層基板１の拡大縦断面図である。この図１に示すように、アルミナ多層基板１１は、例えば４枚のアルミナ基板１２、１３、１４、１５を重ねて構成されている。上記アルミナ多層基板１１には、その上面（アルミナ基板１２の上面）に配線層１６が設けられ、内部に４枚のアルミナ基板１２、１３、１４、１５の各間に位置して３層の配線層１７、１８、１９が設けられ、下面（アルミナ基板１５の下面）に配線層２０が設けられている。
【００１２】
上記各配線層１６〜２０は、所要の形状の導体パターン（配線パターン）から構成されている。また、上記導体パターンは、例えばＷやＭｏ等の導体で構成されている。ここで、アルミナ多層基板１１の上面の配線層１６における図１中右端部には、外部入力端子用導体として例えば外部入力端子用パターン２１が設けられている。この外部入力端子用パターン２１には、外部入力端子（図示しない）が形成されている。また、アルミナ多層基板１１の下面の配線層２０における図１中右端部には、グランド用導体として例えばグランドパターン２２が設けられている。
【００１３】
また、アルミナ多層基板１１における外部入力端子用パターン２１とグランドパターン２２とが対向する部位には、ホール部として例えばビアホール２３がアルミナ多層基板１１の板面に対して垂直方向に設けられている。上記ビアホール２３の内径寸法は、例えば直径０．１〜０．４ｍｍ程度である。そして、このビアホール２３内には、例えば１００ｋΩ以上の抵抗値の抵抗体２４が充填されている。この抵抗体２４の両端部（上下端部）は、外部入力端子用パターン２１とグランドパターン２２とに接続されている。また、上記抵抗体２４は、基板材料であるアルミナと、導体である例えばＷやＭｏ等とを混合した混合材料から構成されており、抵抗値が大きく且つ外部サージを逃がし易い材料である。
【００１４】
尚、アルミナ多層基板１１における各配線層１６〜２０の導体パターンの対向する部位には、上記ビアホール２３の他に多数のビアホール２５が適宜設けられていると共に、これらビアホール２５内には導体２６が充填されている。これら多数の導体２６により各配線層１６〜２０の導体パターンが接続されている。そして、上記導体２６は、例えばＷやＭｏ等の導体で構成されている。
【００１５】
一方、上記グランドパターン２２の下面には、図２にも示すように、凸部２２ａが下方へ向けて突設されている。この凸部２２ａの突出寸法Ａは、例えば１５〜６５μｍ程度である。尚、グランドパターン２２（即ち、配線層１６〜２０の導体パターン）の厚み寸法Ｂは、例えば１５μｍ程度である。
【００１６】
また、このような構成のアルミナ多層基板１１の上面には、図１に示すように、抵抗体膜２７が例えば印刷及び焼き付けすることにより設けられている。また、アルミナ多層基板１１の上面には、ＩＣやベアチップ等の電子部品２８が例えば半田付け或いは導電性接着剤により取り付けられている。尚、図１において、符号「２９」は半田或いは導電性接着剤を示している。
【００１７】
更に、上記アルミナ多層基板１１は、その下面を金属製のベース３０の上に載せるようにして該ベース３０に例えば接着により固定されている。上記ベース３０は、例えばアルミナ多層基板１１を収容固定するためのケースである。この場合、アルミナ多層基板１１の下面とベース３０の上面との間には、絶縁接着剤３１が充填されており、この接着剤３１の層の厚み寸法は、例えば１００μｍ程度である。従って、グランドパターン２２の凸部２２ａの先端部とベース３０の上面との間の隙間は、２０〜７０μｍ程度となっている。
【００１８】
次に、上記構成のアルミナ多層基板１１を製造する工程について簡単に説明する。まず、４枚のアルミナ基板１２〜１５に対応する４枚のアルミナのグリーンシート（グリーンシート１枚の厚みは、０．１〜０．４ｍｍ程度）を用意し、これら４枚のグリーンシートの所定の位置にビアホール２３、２５を形成する。続いて、ＷやＭｏ等からなる導体ペースト２６をグリーンシートのビアホール２５内に、周知の方法（例えばスクリーン印刷）により充填する。次いで、アルミナとＷやＭｏ等とを混合した混合材料からなる抵抗体ペースト２４をグリーンシートのビアホール２３内に、周知の方法（例えばスクリーン印刷）により充填する。上記混合材料の具体的混合割合等については、後述する。
【００１９】
そして、各グリーンシートの表面に、ＷやＭｏ等からなる導体ペーストをスクリーン印刷することにより配線層１６〜２０の導体パターンに対応する印刷パターンを形成する。この後、４枚のグリーンシートを重ねると共に、重ねた状態で加圧し圧着する。続いて、この圧着したものを例えば１６００℃程度の温度で焼成する。これにより、図１に示すようなアルミナ多層基板１１が製造される。この構成の場合、抵抗体２４、導体２６及び基板１１は同時焼成されるように構成されている。
【００２０】
このような構成の本実施例によれば、外部サージ電圧がアルミナ多層基板１１の外部入力端子用パターン２１に印加すると、該外部サージは、アルミナ多層基板１１のビアホール２３に充填された抵抗体２４を通してグランドパターン２２へ速やかに放電される。このため、アルミナ多層基板１１上に設けられた回路素子（例えば電子部品２８）等が上記外部サージから保護される。そして、本実施例の場合、抵抗体２４は、アルミナ多層基板１１にその板面に対して垂直方向に設けられたビアホール２３の内部に充填されているので、抵抗体２４の表面に水分や湿気が付着することがない。これにより、外部サージの放電のし易さの変動を防止することができ、しかも、特別な防湿対策を施すことが不要である。
【００２１】
また、上記実施例の構成では、抵抗体２４を配設するためにアルミナ多層基板１１の上面において確保しなければならない必要最小面積は、ビアホール２３の断面積よりも若干大きい面積程度で済むから、それだけアルミナ多層基板１１を小形化することができる。
【００２２】
ここで、上記実施例の抵抗体２４を構成する混合材料について、図３及び図４を参照して説明する。まず、本発明者は、導電成分であるＷ（タングステン）またはＭｏ（モリブデン）と、アルミナとを混合した混合材料の焼成後の抵抗値が混合割合によってどのように変化するかを実測してみた。一例として、Ｗとアルミナとの混合材料の混合割合（例えばアルミナの重量比）を変えながら抵抗値を測定した測定結果を図３に示す。この図３から、アルミナの混合割合を所定値以上にすると、混合材料の焼成後の抵抗値は急激に増大して無限大（オープン）になることがわかった。
【００２３】
上記抵抗値がこのようになる理由は、アルミナの混合割合が少ない図４（ａ）と、アルミナの混合割合が多い図４（ｂ）とからわかるように、アルミナの混合割合が一定以上になると、抵抗体（混合材料）の導電経路において、導電粒子（Ｗの粒子）同士の電気的接合がなくなる部位が生じるためであると考えられる。尚、上記図４（ａ）及び（ｂ）に示すガラス質の部分は、焼成時にグリーンシートから流れ込んできて形成されるものである。そして、上記アルミナの混合割合が多い図４（ｂ）の構成の場合、電気的絶縁は粒径が１〜３μｍ程度のアルミナ粒子並びにガラス質によって確保されているため、絶縁距離が極めて小さい。このため、外部サージ電圧のような高電圧が印加されると、容易に絶縁破壊し、外部サージが抵抗体（混合材料）を通過することが確認された。
【００２４】
また、本発明者の実験によれば、外部サージの印加時には、サージが抵抗体（混合材料）を通過し、通過後は絶縁性が再び確保されることを確認した。即ち、上記した混合材料からなる抵抗体は、外部サージの放電抵抗として好ましい特性、具体的には、抵抗値が大きく且つ外部サージを逃がし易い特性を有していることがわかった。
【００２５】
そして、Ｗとアルミナの混合割合としては、抵抗値が急激に無限大になるところ、図３のグラフの場合、重量比が約５０％前後の領域に設定すれば良いことがわかった。ここで、導体の種類や粒径や形状並びにアルミナの粒径や形状によって、混合割合と抵抗値との関係（図３のグラフ）が変化するため、実際に使用する導体とアルミナを用いて図３のグラフを測定してから、最適な混合割合を設定することが好ましい。
【００２６】
また、上記実施例では、基板材料（アルミナ）と導体とを混合した混合材料から抵抗体２４を構成したが、これに限られるものではなく、他の材料を添加して抵抗体を構成しても良い。他の材料を添加して抵抗体を構成した例として、第２実施例（図５）並びに第３実施例（図６）を示す。
【００２７】
（第２実施例）
図５に示すように、第２実施例では、導電性粒子であるＷ粒子３２の間に、導電性材料として金属酸化物３２ａを基板の焼成時に介在させるように構成することにより、所望の抵抗値を得ている。上記金属酸化物としては、例えばＬａ，Ｙ，Ｎｂ，Ｓｃ等の金属からなる金属酸化物がある。
【００２８】
（第３実施例）
また、図６に示すように、第３実施例においては、基板の焼成時の高温（１６００℃）でアルミナに固溶する金属酸化物を添加するように構成した。この構成の場合、Ｗ粒子３２間に多くのアルミナ粒子３３が介在していても、所望の抵抗値を得ることが可能である。
【００２９】
尚、前記第１の実施例では、アルミナ製の多層基板１１に適用したが、これに限られるものではなく、例えばガラスセラミック製の多層基板に適用しても良い。この構成の場合、ガラスセラミック多層基板を８５０〜９００℃程度で同時焼成することにより製造することができる。そして、この構成において、外部サージ放電用の抵抗体を構成する材料として、基板材料であるガラスセラミックと、導体である例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等とを混合した混合材料を用いることが好ましい。尚、上記ガラスセラミック多層基板では、配線層用の導体及びビアホール充填用の導体として、上記Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等を用いている。
【００３０】
また、前記第１の実施例では、アルミナ製の多層基板１１を貫通するように形成されたビアホール２３内（のすべて）に抵抗体２４を充填するように構成したが、これに限られるものではなく、ビアホール２３内のうちの一部分（例えば２層のアルミナ基板１２及び１３に対応する部分）だけに抵抗体を充填し、残りの部分には導体を充填するように構成しても良い。
【００３１】
（第４実施例）
図７は、本発明の第４実施例を示す図である。尚、図１に示す第１実施例と同一部分には同一符号を付している。上記第４実施例では、本発明をスルーホール基板３４に適用した。このスルーホール基板３４は、アルミナ製の基板３５と、この基板３５の上面及び下面に設けられた配線層３６及び３７とから構成されている。上記各配線層３６、３７は、所定の形状の導体パターン（配線パターン）から構成されている。また、上記導体パターンは、例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等の導体で構成されている。
【００３２】
そして、上面の配線層３６における図７（ａ）中右端部には、外部入力端子用導体として例えば外部入力端子用パターン３８が設けられている。この外部入力端子用パターン３８には、外部入力端子（図示しない）が形成されている。また、下面の配線層３７における図７（ａ）中右端部には、グランド用導体として例えばグランドパターン３９が設けられている。
【００３３】
また、基板３５における外部入力端子用パターン３８とグランドパターン３９とが対向する部位には、ホール部として例えばスルーホール４０が基板３５の板面に対して垂直方向に設けられている。そして、このスルーホール４０内には、例えば１００ｋΩ以上の抵抗値の抵抗体４１が充填されている。この抵抗体４１の両端部（上下端部）は、外部入力端子用パターン３８とグランドパターン３９とに接続されている。また、上記抵抗体４１は、一般的な厚膜抵抗体の材料である例えばＲｕ系材料、ＬａＢ６系材料、ＳｎＯ２系材料等から構成されており、抵抗値が大きく且つ外部サージを逃がし易い材料である。尚、上記抵抗体４１を、導体と、抵抗体或いはガラスとを混合した混合材料から構成しても良い。
【００３４】
そして、基板３５における配線層３６、３７の導体パターンの対向する部位には、上記スルーホール４０の他に多数のスルーホール４２が適宜設けられていると共に、これらスルーホール４２内には導体４３が充填されている。これら多数の導体４３により各配線層３６、３７の導体パターンが接続されている。そして、上記導体４３は、例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等の導体で構成されている。
【００３５】
また、このような構成のスルーホール基板３４の上面及び下面には、図７（ａ）に示すように、抵抗体膜２７が印刷及び焼き付けすることにより設けられている。また、スルーホール基板３４の上面には、ＩＣやベアチップ等の電子部品２８が半田付け或いは導電性接着剤により取り付けられている。更に、上記スルーホール基板３４は、その下面を金属製のベース３０の上に載せるようにして該ベース３０に例えば接着により固定されている。
【００３６】
ここで、上記構成のスルーホール基板３４を製造する工程について簡単に説明する。まず、生のシート状のアルミナを焼成して基板３５を形成する。この場合、焼成前に、基板３５にスルーホール４０、４２を形成しておくことが好ましい。尚、基板３５の焼成後に、スルーホール４０、４２を形成しても良い。
【００３７】
続いて、上記基板３５のスルーホール４２内に、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等からなる導体ペーストを周知の方法（例えばスクリーン印刷）により充填する。この場合、図７（ｂ）に示すように、スルーホール４２の内周面及び上下の開口縁部にだけ導体ペーストを印刷して導体ペーストの層を形成するように構成しても良い。次いで、基板３５の抵抗体４１充填用のスルーホール４０内に、一般的な厚膜抵抗体の材料等からなる抵抗体ペーストを周知の方法（例えばスクリーン印刷）により充填する。尚、この場合も、図７（ｂ）に示すように、スルーホール４０の内周面及び上下の開口縁部にだけ抵抗体ペーストを印刷して抵抗体ペーストの層を形成するように構成しても良い。
【００３８】
そして、基板３５の上下面に、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等からなる導体ペーストをスクリーン印刷することにより配線層３６、３７の導体パターンに対応する印刷パターンを形成する。この後、基板３５を例えば８５０℃程度の温度で焼成する。これにより、図７（ａ）に示すようなスルーホール基板３４が製造される。
【００３９】
尚、上述した以外の第４実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第４実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。また、第４実施例のグランドパターン３９に、第１実施例のグランドパターン２２に突設した凸部２２ａと同じ形状の凸部を突設するように構成しても良い。
【００４０】
（第５実施例）
図８は、本発明の第５実施例を示す図である。尚、図１に示す第１実施例と同一部分には同一符号を付している。上記第５実施例では、本発明を厚膜多層基板４４に適用した。この厚膜多層基板４４は、アルミナ等からなるセラミック基板４５の上面に配線層４６、４７及び絶縁層４８を印刷・焼成することにより形成されている。
【００４１】
具体的には、まず、セラミック基板４５の上面に、導体ペーストを印刷して配線層４６の導体パターンに対応する印刷パターンを形成した後、この印刷パターンを焼成する。このとき、配線層４６の導体パターンの一部分として、グランドパターン４６ａが形成される。続いて、その上に例えばガラス等からなる絶縁体ペーストを印刷して絶縁層４８を形成した後、これを焼成する。このとき、絶縁層４８に、抵抗体４９充填用のビアホール５０及び導体５１充填用のビアホール５２が形成される。
【００４２】
次に、ビアホール５２内に、導体ペーストを印刷等により充填すると共に、ビアホール５０内に抵抗体ペーストを印刷等により充填した後、これら充填した導体ペースト及び抵抗体ペーストを焼成する。この場合、導体ペーストを充填した後、該導体ペーストを焼成し、その後、抵抗体ペーストを充填・焼成するように構成しても良い。また、抵抗体ペーストを先に充填・焼成した後、導体ペーストを充填・焼成するように構成しても良い。
【００４３】
続いて、上記絶縁層４８の上面に、導体ペーストを印刷して配線層４７の導体パターンに対応する印刷パターンを形成した後、この印刷パターンを焼成する。このとき、配線層４７の導体パターンの一部分として、外部入力端子用パターン４７ａが形成される。これにより、厚膜多層基板４４が製造される。そして、このように製造された厚膜多層基板４４の上面に、抵抗体膜２７を印刷及び焼き付けている。また、厚膜多層基板４４の上面に、ＩＣやベアチップ等の電子部品２８を半田付け或いは導電性接着剤により取り付けている。
【００４４】
尚、上述した以外の第５実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第５実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。また、上記第５実施例の場合、絶縁体ペーストを印刷・焼成する作業を１回実行することにより絶縁層４８を形成するように構成したが、これに代えて、絶縁体ペーストを印刷・焼成する作業を複数回実行することにより絶縁層４８を形成するように構成しても良い。更に、第５実施例においては、セラミック基板４５の上に２層の配線層４６、４７及び１層の絶縁層４８を設けたが、これに限られるものではなく、３層以上の配線層及び２層以上の絶縁層を設けるように構成しても良い。
【００４５】
（第６実施例）
図９は本発明の第６実施例を示す図である。尚、図１に示す第１の実施例と同一部分には同一符号を付している。上記第６実施例では、アルミナ多層基板１１に抵抗体充填用のホールを形成するに当たって、複数例えば４個のビアホール５３、５４、５５、５６をアルミナ多層基板１１の内部で横方向に位置がずれるように設けた。そして、これら４個のビアホール５３、５４、５５、５６内にそれぞれ抵抗体５７、５８、５９、６０を充填すると共に、これら４個の抵抗体５７、５８、５９、６０を内部配線層１７、１８、１９に設けられた導体パターン６１、６２、６３により接続した。また、最上位の抵抗体５７の上端部を外部入力端子用パターン２１に接続し、最下位の抵抗体６０の下端部をグランドパターン２２に接続した。
【００４６】
この構成の場合、４個のビアホール５３、５４、５５、５６が部分ホールを構成している。そして、これらビアホール５３、５４、５５、５６から抵抗体充填用のホール６４が構成されている。尚、抵抗体５７〜６０の構成材料は、第１の実施例の抵抗体２４と同じ材料である。
【００４７】
また、上述した以外の第６実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第６実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。特に、上記第６実施例によれば、セラミック多層基板１１において抵抗体充填用のホール６４を形成する位置を設定し易くなり、それだけ設計の自由度を高くすることができる。
【００４８】
尚、上記第６実施例においては、４個のビアホール５３〜５６のすべてに抵抗体５７〜６０を充填するように構成したが、これに限られるものではなく、４個のビアホール５３〜５６のうちの少なくとも１つの内部に抵抗体を充填し、残りのビアホール内には導体を充填するように構成しても良い。この構成の場合も、上記第６実施例とほぼ同じ作用効果を得ることができる。
【００４９】
（第７実施例）
図１０は本発明の第７実施例を示す図である。尚、図９に示す第６実施例と同一部分には同一符号を付している。上記第７実施例では、複数の部分ホールである４個のビアホール５３〜５６に充填された４個の抵抗体５７〜６０を、内部配線層１７、１８、１９に設けられた抵抗体パターン６５、６６、６７により接続するように構成した。上記抵抗体パターン６５、６６、６７は、内部配線層１７、１８、１９の導体パターンを印刷する工程において、同様な印刷方法により形成すれば良い。尚、これ以外の第７実施例の構成は、第６実施例の構成と同じ構成となっている。従って、この第７実施例においても、第６実施例とほぼ同じ作用効果を得ることができる。
【００５０】
また、上記第７実施例においては、４個のビアホール５３〜５６のすべてに抵抗体５７〜６０を充填するように構成したが、これに限られるものではなく、４個のビアホール５３〜５６のうちの少なくとも１つの内部に抵抗体を充填し、残りのビアホール内には導体を充填するように構成しても良い。この構成の場合も、上記第７実施例とほぼ同じ作用効果を得ることができる。
【００５１】
（第８実施例）
図１１は本発明の第８実施例を示す図である。この第８実施例では、３つの絶縁層６８、６９、７０を重ねて絶縁層７１を構成し、上側の絶縁層６８の上面に外部入力端子用パターン７２を設け、下側の絶縁層７０の下面にグランドパターン７３を設けている。上記３層の絶縁層６８、６９、７０のうちの真中の絶縁層６９は、厚さが例えば１０〜５０μｍ程度の誘電体の層から構成されており、絶縁層７１の内部の他の部位（図示しない）に例えばコンデンサを作成するための誘電体層である。
【００５２】
そして、上側の絶縁層６８及び下側の絶縁層７０のうちの外部入力端子用パターン７２とグランドパターン７３が対向する部位に、ホールとして例えばビアホール７４、７５が設けられている。更に、これらビアホール７４、７５内に抵抗体７６、７７が充填されている。上側の抵抗体７６の上端部は外部入力端子用パターン７２に接続され、下側の抵抗体７７の下端部はグランドパターン７３に接続されている。上側の抵抗体７６の下端部と、下側の抵抗体７７の上端部は絶縁層６９を挟んで対向している。
【００５３】
上記構成の場合、絶縁層５６の厚みが十分薄いから、外部サージ電圧が外部入力端子用パターン７２に印加されると、該外部サージ電圧は抵抗体７６、７７及び絶縁層６９を通ってグランドパターン７３に放電される。尚、上述した以外の第８実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第８実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。
【００５４】
尚、上記各実施例においては、本発明をいわゆる厚膜回路から構成された配線基板に適用したが、これに代えて、いわゆる薄膜回路から構成された配線基板やプリント配線基板に適用しても良い。
【００５５】
又、上記各実施例で説明した基板の構成材料をアルミナやガラスセラミック以外に窒化アルミとしてもよい。この場合の導体材料もＷやＭｏを用いることができる。そして、ホール内に充填する低抗体として、基板材料である窒化アルミと導体であるＷやＭｏとを混合した混合材料から構成することで抵抗値を大きくし且つ外部サージを逃し易い材料とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すアルミナ多層基板の拡大縦断側面図
【図２】グランドパターン周辺の部分拡大縦断側面図
【図３】抵抗体の混合割合（アルミナの重量比）と抵抗値との関係を示すグラフ
【図４】（ａ）はアルミナが少ない場合の混合材料を示す図、（ｂ）はアルミナが多い場合の混合材料を示す図
【図５】本発明の第２実施例を示す混合材料を示す図
【図６】本発明の第３実施例を示す混合材料を示す図
【図７】本発明の第４実施例を示すもので、（ａ）は図１相当図、（ｂ）は第４実施例の変形例の縦断側面図
【図８】本発明の第５実施例を示す図１相当図
【図９】本発明の第６実施例を示す図１相当図
【図１０】本発明の第７実施例を示す図９相当図
【図１１】本発明の第８実施例を示す図１相当図
【図１２】従来構成を示す配線基板の部分上面図
【図１３】配線基板の部分縦断側面図
【符号の説明】
１１はアルミナ多層基板、１２、１３、１４、１５はアルミナ基板、１６、１７、１８、１９、２０は配線層、２１は外部入力端子用パターン（外部入力端子用導体）、２２はグランドパターン（グランド導体）、２２ａは凸部、２３はビアホール（ホール部）、２４は抵抗体、２５はビアホール、２８は電子部品、３０はベース、３１は絶縁接着剤、３４はスルーホール基板、３５は基板、３６、３７は配線層、３８は外部入力端子用パターン、３９はグランドパターン、４０はスルーホール、４１は抵抗体、４２はスルーホール、４４は厚膜多層基板、４５はセラミック基板、４６、４７は配線層、４８は絶縁層、４９は抵抗体、５０はビアホール、５１は導体、５２はビアホール、５３〜５６はビアホール（部分ホール）、５７〜６０は抵抗体、６１〜６３は抵抗体パターン、６４はホール、６５〜６７は抵抗体パターン、６８〜７１は絶縁層、７２は外部入力端子用パターン、７３はグランドパターン、７４、７５はビアホール（ホール部）、７６、７７は抵抗体を示す。
Claims (3)
- セラミック若しくはガラスセラミック等の基板材料からなるグリーンシートの表面に導体ペーストを印刷した後、前記グリーンシートを複数枚重ねると共に、これら重ねたものを焼成することにより多層の配線基板を製造する配線基板の製造方法において、
前記グリーンシートの所定の位置にビアホールを形成する工程と、
導体ペーストを前記グリーンシートのビアホール内に充填する工程と、
基板材料と導体とを混合した混合材料からなる抵抗体ペーストを前記グリーンシートのビアホール内に充填する工程とを備え、
前記グリーンシートを複数枚重ねて焼成するときに、前記ビアホール内に充填された導体ペースト及び抵抗体ペーストも同時に焼成するようにしたことを特徴とする配線基板の製造方法。 - 前記抵抗体ペーストは、アルミナとＷまたはＭｏとを混合した混合材料からなることを特徴とする請求項１記載の配線基板の製造方法。
- 前記抵抗体ペーストは、ガラスセラミックと、Ａｇ、Ａｇ／Ｐｄ、ＣｕまたはＡｕのいずれかを混合した混合材料からなることを特徴とする請求項１記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22817997A JP4000633B2 (ja) | 1997-08-25 | 1997-08-25 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22817997A JP4000633B2 (ja) | 1997-08-25 | 1997-08-25 | 配線基板の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006274093A Division JP4245033B2 (ja) | 2006-10-05 | 2006-10-05 | 配線基板 |
| JP2007177247A Division JP2007251216A (ja) | 2007-07-05 | 2007-07-05 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168261A JPH1168261A (ja) | 1999-03-09 |
| JP4000633B2 true JP4000633B2 (ja) | 2007-10-31 |
Family
ID=16872458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22817997A Expired - Fee Related JP4000633B2 (ja) | 1997-08-25 | 1997-08-25 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4000633B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903177B2 (en) | 2018-12-14 | 2021-01-26 | Samsung Electronics Co.. Ltd. | Method of manufacturing a semiconductor package |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI113582B (fi) | 1999-06-11 | 2004-05-14 | Nokia Corp | Suurtaajuisen energian käsittelyelin |
| JP2003283086A (ja) * | 2002-01-21 | 2003-10-03 | Hitachi Cable Ltd | 配線基板、配線基板の製造方法及び配線基板を用いた電子部品 |
| TWI299559B (en) | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
| JP4540493B2 (ja) * | 2005-02-02 | 2010-09-08 | 東北リコー株式会社 | プリント配線基板 |
| WO2012105166A1 (ja) * | 2011-01-31 | 2012-08-09 | 株式会社村田製作所 | コンデンサ内蔵基板およびこの基板を備えるモジュール |
| JP6844668B2 (ja) * | 2019-09-04 | 2021-03-17 | 住友電気工業株式会社 | 半導体モジュール |
-
1997
- 1997-08-25 JP JP22817997A patent/JP4000633B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903177B2 (en) | 2018-12-14 | 2021-01-26 | Samsung Electronics Co.. Ltd. | Method of manufacturing a semiconductor package |
| US11594500B2 (en) | 2018-12-14 | 2023-02-28 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1168261A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100709914B1 (ko) | 적층형 칩 배리스터 | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP4000633B2 (ja) | 配線基板の製造方法 | |
| WO2008069190A1 (ja) | 静電気対策部品およびその製造方法 | |
| JPH06196865A (ja) | キャップ付き貫通孔を備えた多層セラミック基板とその製造方法 | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP2001284808A (ja) | 積層回路基板 | |
| JP4245033B2 (ja) | 配線基板 | |
| WO1997030461A1 (en) | Resistor network in ball grid array package | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP4356170B2 (ja) | 配線基板 | |
| US5889462A (en) | Multilayer thick film surge resistor network | |
| US7646578B2 (en) | Filter circuit and filter device | |
| JP2007251216A (ja) | 配線基板 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH09298368A (ja) | セラミック配線基板 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP4479084B2 (ja) | 配線基板及びその製造方法 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JPH0365034B2 (ja) | ||
| JP2001345561A (ja) | 積層回路基板及びその内部配線導体位置ずれ検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |