JP4479084B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4479084B2 JP4479084B2 JP2000310187A JP2000310187A JP4479084B2 JP 4479084 B2 JP4479084 B2 JP 4479084B2 JP 2000310187 A JP2000310187 A JP 2000310187A JP 2000310187 A JP2000310187 A JP 2000310187A JP 4479084 B2 JP4479084 B2 JP 4479084B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor
- surge
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明は、外部サージに対する回路保護機能を備えた配線基板及びその製造方法に関する。
【0002】
【従来の技術】
外部サージに対する保護回路は、通常、バリスタや、抵抗及びコンデンサを組み合わせた回路や、ギャップ抵抗などから構成されており、このような各構成の保護回路を配線基板に実装している。これらの各構成の場合、基板上に保護回路を実装するためのスペースが必要になり、その分だけ基板が大きくなってしまう。これに対して、近年、保護回路実装用のスペースを極力小さくした構成の配線基板が考えられており、その一例として、特開平11−68261号公報に記載された配線基板がある。
【0003】
この公報記載の配線基板では、基板にスルーホールやビアホール等のホール部を設け、このホール部に抵抗体(または絶縁体)を充填し、外部入力端子用導体を上記抵抗体を介してグランド用導体に接続するように構成している。この構成においては、外部サージが外部入力端子用導体に印加すると、該外部サージは、ホール部に充填された抵抗体を通してグランド用導体へ放電されるから、基板上に設けられた回路素子等を上記外部サージから保護することができる。
【0004】
そして、上記構成の場合、抵抗体を、基板内に設けられたホール部の内部に充填する構成であるので、抵抗体を配設するために必要なスペース(面積)は、ホール部の断面積よりも若干大きい程度の面積で済み、保護回路実装用のスペースを極力小さくでき、それだけ、基板を小形化できる。
【0005】
【発明が解決しようとする課題】
上記従来構成の場合、ホール部に充填した抵抗体(または絶縁体)によって数百ボルト程度以上の外部サージを吸収することができた。ここで、サージ吸収能力を高めるため、即ち、数十ボルト程度以上の外部サージを吸収できるようにするためには、抵抗体、即ち、絶縁体の厚み寸法を薄くする必要がある。
【0006】
しかし、上記絶縁体の厚み寸法は、基板の厚み寸法で決まるから、最小でも1層分のグリーンシートの厚み寸法に相当する。ここで、通常のグリーンシートの厚み寸法は、0.2mm程度である。従って、絶縁体の厚み寸法を薄くするためには、薄いグリーンシートを使用するように構成すれば良い。しかし、現在のシート成形技術によれば、50μm程度の厚み寸法が薄くする限界であった。
【0007】
また、薄いグリーンシートを使用した場合には、ビアホールの成形や、パターンの印刷等を実行することがかなり困難になると共に、グリーンシートの収縮率の調整や反りの調整等も困難になるという問題が発生した。
【0008】
そこで、本発明の目的は、サージ吸収能力を高くすることができ、しかも、薄いグリーンシートを使用しなくても済む配線基板及びその製造方法を提供することにある。
【0009】
請求項1の発明においては、基板内に設けられたホール部に導体を充填すると共に、ホール部の開口部に導体を覆うように前記開口部の大きさよりも大きいサージ吸収用の絶縁層を設け、前記配線層に前記サージ吸収用の絶縁層を覆うように配線用導体を設け、そして、外部入出力端子用導体とグランド用導体との間にサージ吸収用の絶縁層を接続するように構成した。この構成の場合、サージ吸収用の絶縁層は、所望の厚さ(例えば10〜40μm程度)まで薄くすることが容易に可能である。従って、サージ吸収能力を高くすることができ、しかも、薄いグリーンシートを使用しなくても済む。
【0010】
請求項2の発明によれば、前記基板内に直列に設けられた2個のホール部と、これら2個のホール部に充填された導体と、前記2個のホール部に充填された導体によって挟むように設けられ、前記導体の端面部の大きさよりも大きいサージ吸収用の絶縁層とを備え、外部入出力端子用導体とグランド用導体との間に前記サージ吸収用の絶縁層を接続するように構成したので、請求項1の発明とほぼ同じ作用効果を得ることができる。
【0012】
請求項3の発明によれば、サージ吸収用の絶縁層を、基板材料を主とする材料から構成すると共に、ポーラス状に構成したので、サージ吸収用の絶縁層として好ましい特性を有するものを形成することができる。
【0013】
請求項4の発明によれば、基板材料を主とする材料に樹脂ビーズを混入したものを焼成することにより、サージ吸収用の絶縁層を形成したので、ポーラス状の絶縁層を容易に実現することができる。この場合、請求項5の発明のように、アルミナの粉に樹脂ビーズを混入したものを焼成することが好ましい。また、請求項6の発明のように、基板材料を主とする材料に導体の粉と樹脂ビーズを混合したものを焼成することも好ましい構成である。
【0017】
請求項7の発明によれば、配線基板の製造方法において、アルミナ若しくはガラスセラミックのグリーンシートの所定部位に孔をあける工程と、導体ペーストを前記グリーンシートの孔に充填する工程と、前記グリーンシートの孔の開口部に絶縁ペーストでサージ吸収用の絶縁層を印刷する工程と、前記グリーンシートの上面または下面に導体ペーストで導体パターンを印刷する工程と、前記グリーンシートを焼成する工程とを備え、サージ吸収用の絶縁層を印刷するときに用いる絶縁ペーストとして、基板材料を主とする材料に樹脂ビーズを混入して構成されたペーストを用いたので、絶縁層をポーラス状に形成することができる。
【0018】
請求項8の発明によれば、前記グリーンシートを焼成した後、前記サージ吸収用の絶縁層に高電圧を印加する工程を備えたので、絶縁層の内部に電気抵抗が小さくなった部分やサージ吸収能力が低下した部分が生じている場合に、このような部分を高電圧の印加によって熱破壊することができる。
【0019】
請求項9の発明においては、前記グリーンシートを焼成した後、前記サージ吸収用の絶縁層の電気抵抗を検査する工程と、前記サージ吸収用の絶縁層の電気抵抗が小さいときに前記サージ吸収用の絶縁層に高電圧を印加する工程とを備えた。この製造方法によれば、サージ吸収用の絶縁層の電気抵抗が小さいときだけ、サージ吸収用の絶縁層に高電圧を印加することができる。
【0020】
【発明の実施の形態】
以下、本発明を例えばアルミナ多層基板に適用した第1実施例について、図1ないし図17を参照しながら説明する。まず、図1及び図12は、本実施例のアルミナ多層基板(配線基板)1の部分縦断面図である。この図1及び図12に示すように、本実施例のアルミナ多層基板1は、複数層である例えば6層の配線層2、3、4、5、6、7を有するように構成されている。この場合、アルミナ多層基板1の上面に配線層2が設けられ、内部に4層の配線層3、4、5、6が設けられ、下面に配線層7が設けられている。これら配線層2〜7の各間には、5層の絶縁層8〜12が配設されている。
【0021】
上記各配線層2〜7は、所要の形状の導体パターン(配線用導体)から構成されている。そして、上記各導体パターンは、例えばWやMo等の導体で構成されている。
【0022】
また、アルミナ多層基板1の絶縁層8〜12における配線層2〜7の導体パターンの対向する部位には、多数のビアホール(ホール部)13が適宜設けられている。これらビアホール13内には、導体14が充填されている。これら多数の導体14により配線層2〜7の導体パターンが適宜接続されている。そして、上記導体14は、例えばWやMo等の導体で構成されている。尚、ビアホール13の内径寸法は、例えば0.1〜0.4mm程度である。
【0023】
ここで、図1に示すように、例えば上から2番目の絶縁層9の左端部に形成されたビアホール13には、その上端側の開口部にサージ吸収用の絶縁層15が導体14を覆うように設けられている。この絶縁層15は、基板材料である例えばアルミナを主とする材料で構成されていると共に、ポーラス状に構成されている。更に、上記絶縁層15の厚み寸法は、例えば10〜40μm程度に設定されている。このように構成されることにより、上記絶縁層15は、数十V程度の低電圧の外部サージを吸収できる特性を有している。尚、上記絶縁層15の製造方法の詳細については、後述する。
【0024】
そして、絶縁層8、9間の配線層3には、上記サージ吸収用の絶縁層15を覆うように配線用導体16が設けられている。また、アルミナ多層基板1の例えば上面の配線層2には、外部入出力端子用導体として例えば外部入力端子用パターン(図示しない)が設けられている。この外部入力端子用パターンには、外部入力端子(図示しない)が形成されている。そして、上記外部入力端子用パターンが、上記絶縁層15を覆う配線用導体16に図示しない接続経路(配線用導体及びビアホール等)を介して接続される構成となっている。
【0025】
また、アルミナ多層基板1の例えば下面の配線層7には、グランド用導体として例えばグランドパターン(図示しない)が設けられている。このグランドパターンが、上記絶縁層15によって覆われた導体14に図示しない接続経路(配線用導体及びビアホール等)を介して接続される構成となっている。
【0026】
従って、上記構成の場合、サージ吸収用の絶縁層15は、外部入力端子用パターン(外部入出力端子用導体)とグランドパターン(グランド用導体)との間に接続される構成となっている。
【0027】
また、このような構成のアルミナ多層基板1の上面には、図1及び図12に示すように、半導体素子(ベアチップ等)やチップコンデンサ等の電子部品17が例えば導電性接着剤(或いは半田付け)18により取り付けられている。この場合、アルミナ多層基板1の上面の配線層2に設けられた配線導体19の上面は、銅めっき20で覆われており、この銅めっき20の上に導電性接着剤18を介して電子部品17の端子が接着されている。
【0028】
尚、上記アルミナ多層基板1は、その下面をケースである例えば金属製のベース(図示しない)に接着させることにより固定されている。
【0029】
次に、上記構成のアルミナ多層基板1を製造する工程について、図2ないし図12を参照して説明する。本実施例では、図6に示すように、例えば5層の絶縁層8〜12に対応する5枚のアルミナのグリーンシート(グリーンシート1枚の厚み寸法は、0.1〜0.4mm程度)21〜25を用意し、これら5枚のグリーンシート21〜25に対して、ビアホール13を形成すると共に、導体14及び配線層2〜7をスクリーン印刷して形成するようにしている。
【0030】
ここでは、上から2番目の絶縁層9に対応するグリーンシート22に、ビアホール13等を形成する作業を、図2ないし図5に従って説明する。まず、図2に示すように、グリーンシート22の所定の位置にビアホール13を形成する。続いて、図3に示すように、例えばMoからなる導体ペースト26をグリーンシート22のビアホール13内に、周知の方法(例えばスクリーン印刷)により充填する。
【0031】
次いで、図4に示すように、グリーンシート22の複数のビアホール13のうちの左端のビアホール13の上に、絶縁ペースト27をスクリーン印刷することによりサージ吸収用の絶縁層15に対応する印刷パターンを形成する。上記絶縁ペースト27の具体的構成材料については、後述する。尚、サージ吸収用の絶縁層15(に対応する印刷パターン)は、複数のビアホール13の上に形成するように構成しても良い。
【0032】
続いて、図5に示すように、グリーンシート22の表面に、例えばWからなる導体ペースト28をスクリーン印刷することにより、配線層3の導体パターンに対応する印刷パターンを形成する。そして、他の4枚のグリーンシート21、23、24、25についても、同様にしてビアホール13等を形成する作業を実行する(図6参照)。
【0033】
この後、図7に示すように、上記5枚のグリーンシート21〜25を重ねると共に、重ねた状態で加圧し、熱圧着を行う。続いて、図8に示すように、上記5枚のグリーンシート21〜25を圧着した積層板を、還元雰囲気にて例えば1600℃程度の温度で焼成する。この焼成により、アルミナ多層基板1が形成される。このとき、アルミナ多層基板1は約20%程度収縮する。
【0034】
次に、図9に示すように、アルミナ多層基板1の上面の配線層2及び下面の配線層7の配線用導体19やランド等(即ち、露出した部分)の上に、銅めっき20を形成する。そして、図10に示すように、アルミナ多層基板1の例えば下面に、厚膜抵抗体29を必要に応じて形成する。この場合、抵抗体ペーストをスクリーン印刷することにより、厚膜抵抗体29に対応する印刷パターンを形成した後、焼成することにより、厚膜抵抗体29を形成する。更に、必要に応じて、保護ガラス(図示しない)を形成したり、抵抗値の調整のためにレーザトリミングを行う。これにより、アルミナ多層基板1が製造される。
【0035】
この後、上記アルミナ多層基板1の例えば上面に、半導体素子やコンデンサ等の電子部品17を実装する工程を実行する。この場合、まず、図11に示すように、アルミナ多層基板1の上面に、導電性接着剤18をスクリーン印刷することにより塗布する。上記導電性接着剤18としては、例えばAgフィラーを含有したエポキシ樹脂を用いることが好ましい。
【0036】
続いて、図12に示すように、アルミナ多層基板1の上面に電子部品17を組み付ける。この場合、まず、硬化前の導電性接着剤18の粘性により、電子部品17をアルミナ多層基板1の上面に固着させておく。続いて、例えば150℃の高温槽(図示しない)を用いて導電性接着剤18を硬化させる。更に、必要に応じてワイヤボンディングを実行することにより、半導体素子とアルミナ多層基板1の配線層2のランドとの間をワイヤ30で接続する。これにより、図12に示すような構成のアルミナ多層基板1が製造される。
【0037】
さて、上記サージ吸収用の絶縁層15を構成する材料の具体的構成について、説明する。まず、本実施例では、アルミナの粉と、導体である例えばMoの粉とを混合した混合材料に、樹脂ビーズである例えばアクリル系樹脂の粉を混合した混合材料で絶縁ペーストを作成した。尚、アルミナや導体の粒径は、例えば1〜3μm程度である。この場合、アルミナとMoの混合材料の混合割合は、例えばアルミナの重量比(質量比)で50%以上としている。
【0038】
このように、アルミナの重量比を設定する理由は、図13に示すように、アルミナの重量比が50%以上になると、その抵抗値が無限大となり、絶縁体となるためである。尚、アルミナに混合する導体として、Moの代わりにWを使用する場合は、アルミナの重量比を70%以上に設定すれば良い。
【0039】
そして、本実施例では、上記したように混合したアルミナとMoの混合材料からなるペーストに、樹脂ビーズとして例えばアクリル系樹脂の粉を例えば30vol%の混合割合で混合して、ペースト状の混合材料(即ち、絶縁ペースト)を作成した。この絶縁ペーストを、前述したようにして、グリーンシート22のビアホール13の上に印刷した後、焼成することにより、サージ吸収用の絶縁層15を形成した。
【0040】
尚、アクリル系樹脂の粉の混合割合は、上記30vol%に限られるものではなく、例えば10〜70vol%程度の範囲内の混合割合に設定しても良いことを実験により確認している。即ち、アクリル系樹脂の粉の混合割合が、10〜70vol%程度であれば、絶縁層15が外部サージを良好に吸収する特性(即ち、例えば数十V程度の外部サージを吸収できる特性)を備えることが実験によってわかった。
【0041】
また、本実施例では、絶縁層15形成用の絶縁ペーストに混入するアクリル系樹脂として、例えばポリメチルメタクリレートを使用した。また、絶縁ペーストのバインダ(溶剤)としては、テルピネオールを使用した。この場合、アクリル系樹脂(ポリメチルメタクリレート)は、バインダ(テルピネオール)に溶けにくい樹脂である。即ち、絶縁ペーストに混入する樹脂ビーズとしては、ペーストのバインダに溶け難い樹脂の粉を用いれば良い。また、焼成時において、300℃程度までは、固体(体積)状態が保持される樹脂ビーズである必要があり、この点でも、上記アクリル系樹脂(蒸発温度が350℃前後である)は適切な樹脂である。
【0042】
尚、バインダに溶けにくい樹脂であると共に、300℃程度まで固体及び液体(体積)状態が保持される樹脂であれば、上記アクリル以外の樹脂を使用しても良い。また、バインダとして上記テルピネオール以外のものを用いても良いことは勿論である。
【0043】
次に、本実施例の場合、サージ吸収用の絶縁層15は、その厚み寸法が非常に薄く(10〜40μm程度)形成されるので、ビアホール13内の導体14と配線層3の導体とが局所的に接したり(即ち、短絡したり)、両者の間の絶縁性が低くなったりする不具合が発生するおそれがあった。このような不具合(短絡部位)が発生した状態の一例を、図14に示す。
【0044】
この図14において、符号31で示す粒子はアルミナであり、符号32で示す粒子は導体であり、符号33で示す部分はガラスであり、符号34で示す部分は気孔(ポーラス)である。そして、符号35で示す部分が、短絡部位を示している。
【0045】
このような不具合、即ち、短絡部位35や絶縁性が低くなった部分は、電気抵抗が低いので、サージ吸収用の絶縁層15の電気抵抗を検査(測定)すれば、その有無がわかる。従って、グリーンシートを焼成した後(即ち、図8に示す状態または図9に示す状態まで製造工程を実行した後)、サージ吸収用の絶縁層15の電気抵抗を検査する工程を実行すれば良い。
【0046】
そして、上記不具合があった場合には、サージ吸収用の絶縁層15に高電圧を印加すると、短絡部位35や絶縁性が低くなった部分を熱的に破壊することができ、絶縁層15の絶縁性を十分に確保することができる。この場合、印加する高電圧としては、例えば15kV程度のESDを用いることが好ましい。このように短絡部位35を熱破壊した後の状態を、図15に示す。
【0047】
従って、上記したサージ吸収用の絶縁層15の電気抵抗を検査する工程を実行した後、サージ吸収用の絶縁層15の電気抵抗が小さいときには、サージ吸収用の絶縁層15に高電圧を印加する工程を実行するように構成すれば良い。尚、絶縁層15の電気抵抗を検査する工程を実行せずに、無条件に絶縁層15に高電圧を印加する工程を実行するように構成しても良い。
【0048】
また、アルミナ多層基板1の焼成時にグリーンシートのガラス成分が、サージ吸収用の絶縁層15のポーラス(気孔)な部分に侵入して、サージの吸収能力を低下させることがある。このような状態を、図16に示す。
【0049】
このような不具合があった場合、サージ吸収用の絶縁層15に高電圧を印加すると、上記侵入したガラス部分36(図16参照)を熱的に破壊することができ、絶縁層15のサージ吸収性能を良好に保持することができる。この場合、印加する高電圧としては、例えば15kV程度のESDを用いることが好ましい。このようにして熱破壊した後の状態を、図17に示す。従って、上記不具合の存在が考えられる場合には、焼成後(即ち、図8に示す状態または図9に示す状態まで製造工程を実行した後)、絶縁層15に高電圧を印加する工程を実行するように構成すれば良い。
【0050】
このような構成の本実施例によれば、外部サージ電圧がアルミナ多層基板1の外部入力端子用パターンに印加すると、該外部サージは、アルミナ多層基板1のビアホール13の上に形成されたサージ吸収用の絶縁層15を通してグランドパターンへ速やかに放電される。このため、アルミナ多層基板1上に設けられた回路素子(例えば電子部品17)等を上記外部サージから確実に保護することができる。
【0051】
特に、本実施例においては、サージ吸収用の絶縁層15を、所望の厚さ、例えば10〜40μm程度まで薄くすることが容易に可能である。従って、サージ吸収用の絶縁層15の厚み寸法を10〜40μm程度に薄く設定することにより、数十V程度の低電圧のサージを吸収することができ、サージ吸収能力を高くすることができる。しかも、この構成の場合、通常の厚さのグリーンシート21〜25を使用することができ、薄いグリーンシートを使用しなくても済む。
【0052】
尚、上記実施例では、基板材料(アルミナ)と導体と樹脂ビーズ(アクリル系樹脂)を混合した混合材料からサージ吸収用の絶縁層15を構成したが、これに限られるものではなく、導体を混合することを止めて、基板材料と樹脂ビーズを混合した混合材料で上記絶縁層15を構成しても良い。また、樹脂ビーズを混合することを止めて(即ち、ポーラス状に構成しないで)、基板材料と導体を混合した混合材料で上記絶縁層15を構成しても良い。更に、導体と樹脂ビーズを混合することを止めて、基板材料を主とした材料で上記絶縁層15を構成しても良い。
【0053】
図18は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一部分には、同一符号を付している。この第2の実施例では、図18に示すように、セラミック多層基板1に2個のビアホール13、13を直列に設けると共に、これら2個のビアホール13、13に導体14、14を充填し、サージ吸収用の絶縁層37を上記2個のビアホール13、13に充填された導体14、14によって挟むように構成した。
【0054】
そして、上記絶縁層37を挟む導体14、14の一方が外部入力端子用パターン(外部入出力端子用導体)に接続されると共に、他方がグランドパターン(グランド用導体)に接続されるように構成されている。尚、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
【0055】
図19は、本発明の第3の実施例を示すものである。尚、第1の実施例と同一部分には、同一符号を付している。この第3の実施例では、図19に示すように、セラミック多層基板1の内部の配線層(即ち、図12の配線層3〜6のいずれか)に第1の配線用導体38を設け、この第1の配線用導体38を覆うようにサージ吸収用の絶縁層39を設け、このサージ吸収用の絶縁層39を覆うように第2の配線用導体40を設けた。
【0056】
そして、配線用導体38、40の一方を外部入力端子用パターン(外部入出力端子用導体)に接続させると共に、他方をグランドパターン(グランド用導体)に接続させるように構成した。これにより、外部入出力端子用導体とグランド用導体との間にサージ吸収用の絶縁層39が接続される構成となっている。
【0057】
また、上述した以外の第3の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
【0058】
尚、上記第3の実施例では、セラミック多層基板1の内部の配線層にサージ吸収用の絶縁層39を設けるように構成したが、これに代えて、セラミック多層基板1の表面の配線層(即ち、図12の配線層2、7のいずれか)にサージ吸収用の絶縁層を設けるように構成しても良い。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すセラミック多層基板の部分縦断面図
【図2】セラミック多層基板の製造工程を説明するための図であり、ビアホールを形成した状態を示すグリーンシートの部分縦断面図
【図3】導体ペーストを充填した状態を示すグリーンシートの部分縦断面図
【図4】絶縁ペーストを印刷した状態を示すグリーンシートの部分縦断面図
【図5】導体ペーストを印刷した状態を示すグリーンシートの部分縦断面図
【図6】5枚のグリーンシートを積層する前の状態を示す部分縦断面図
【図7】5枚のグリーンシートを積層した状態を示す部分縦断面図
【図8】積層したグリーンシートを焼成した後の状態を示す部分縦断面図
【図9】銅めっきを施した状態を示す部分縦断面図
【図10】厚膜抵抗体を設けた状態を示す部分縦断面図
【図11】導電性接着剤を塗布した状態を示す部分縦断面図
【図12】電子部品を実装した状態を示す部分縦断面図
【図13】アルミナの重量比と抵抗値との関係を示す特性図
【図14】不具合が発生したサージ吸収用の絶縁層の周辺部分の構造を拡大して示す図
【図15】高電圧印加後の図14相当図
【図16】異なる不具合が発生したサージ吸収用の絶縁層の周辺部分の構造を拡大して示す図
【図17】高電圧印加後の図16相当図
【図18】本発明の第2の実施例を図1相当図
【図19】本発明の第3の実施例を図1相当図
【符号の説明】
1はアルミナ多層基板(配線基板)、2、3、4、5、6、7は配線層、8、9、10、11、12は絶縁層、13はビアホール(ホール部)、14は導体、15はサージ吸収用の絶縁層、17は電子部品、19は配線用導体、21、22、23、24、25はグリーンシート、26は導体ペースト、27は絶縁ペースト、28は導体ペースト、31はアルミナ、32は導体、32はガラス、34は気孔、35は短絡部位、37はサージ吸収用の絶縁層、38は第1の配線用導体、39はサージ吸収用の絶縁層、40は第2の配線用導体を示す。
Claims (9)
- アルミナ若しくはガラスセラミックからなる基板に少なくとも2層の配線層を設けて成る配線基板において、
前記基板内に設けられたホール部と、
このホール部に充填された導体と、
前記ホール部の開口部に前記導体を覆うように設けられ、前記開口部の大きさよりも大きいサージ吸収用の絶縁層と、
前記配線層に前記サージ吸収用の絶縁層を覆うように設けられた配線用導体とを備え、
外部入出力端子用導体とグランド用導体との間に前記サージ吸収用の絶縁層を接続するように構成したことを特徴とする配線基板。 - アルミナ若しくはガラスセラミックからなる基板に少なくとも2層の配線層を設けて成る配線基板において、
前記基板内に直列に設けられた2個のホール部と、
これら2個のホール部に充填された導体と、
前記2個のホール部に充填された導体によって挟むように設けられ、前記導体の端面部の大きさよりも大きいサージ吸収用の絶縁層とを備え、
外部入出力端子用導体とグランド用導体との間に前記サージ吸収用の絶縁層を接続するように構成したことを特徴とする配線基板。 - 前記サージ吸収用の絶縁層を、基板材料を主とする材料から構成すると共に、ポーラス状に構成したことを特徴とする請求項1または2記載の配線基板。
- 前記サージ吸収用の絶縁層は、基板材料を主とする材料に樹脂ビーズを混入したものを、焼成することにより形成されていることを特徴とする請求項3記載の配線基板。
- 前記サージ吸収用の絶縁層は、アルミナの粉に樹脂ビーズを混入したものを、焼成することにより形成されていることを特徴とする請求項4記載の配線基板。
- 前記基板材料を主とする材料に導体の粉と樹脂ビーズを混合したものを、焼成することにより形成されていることを特徴とする請求項3ないし5のいずれかに記載の配線基板。
- アルミナ若しくはガラスセラミックからなる基板に少なくとも2層の配線層を設けて成る配線基板の製造方法において、
アルミナ若しくはガラスセラミックのグリーンシートの所定部位に孔をあける工程と、
導体ペーストを前記グリーンシートの孔に充填する工程と、
前記グリーンシートの孔の開口部に絶縁ペーストでサージ吸収用の絶縁層を印刷する工程と、
前記グリーンシートの上面または下面に導体ペーストで導体パターンを印刷する工程と、
前記グリーンシートを焼成する工程とを備え、
前記絶縁ペーストは、基板材料を主とする材料に樹脂ビーズを混入して構成されたペーストであることを特徴とする配線基板の製造方法。 - 前記グリーンシートを焼成した後、前記サージ吸収用の絶縁層に高電圧を印加する工程を備えたことを特徴とする請求項8記載の配線基板の製造方法。
- 前記グリーンシートを焼成した後、前記サージ吸収用の絶縁層の電気抵抗を検査する工程と、
前記サージ吸収用の絶縁層の電気抵抗が小さいときに前記サージ吸収用の絶縁層に高電圧を印加する工程とを備えたことを特徴とする請求項7または8記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000310187A JP4479084B2 (ja) | 2000-10-11 | 2000-10-11 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000310187A JP4479084B2 (ja) | 2000-10-11 | 2000-10-11 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002118332A JP2002118332A (ja) | 2002-04-19 |
JP4479084B2 true JP4479084B2 (ja) | 2010-06-09 |
Family
ID=18790190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000310187A Expired - Fee Related JP4479084B2 (ja) | 2000-10-11 | 2000-10-11 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4479084B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347846A (ja) * | 2002-05-22 | 2003-12-05 | Murata Mfg Co Ltd | 温度補償型水晶発振器 |
-
2000
- 2000-10-11 JP JP2000310187A patent/JP4479084B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002118332A (ja) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101439398B1 (ko) | Esd 보호장치의 제조방법 및 esd 보호장치 | |
CA1043189A (en) | Fabrication techniques for multilayer ceramic modules | |
WO2006059556A1 (ja) | 電子部品及びその製造方法 | |
JPWO2009069270A1 (ja) | 静電気対策部品およびその製造方法 | |
KR100709914B1 (ko) | 적층형 칩 배리스터 | |
JP2002083515A (ja) | 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法 | |
JP4432489B2 (ja) | 静電気対策部品の製造方法 | |
JP4277275B2 (ja) | セラミック積層基板および高周波電子部品 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP2017204547A (ja) | 積層バリスタ | |
JP4654690B2 (ja) | 積層バリスタ | |
JP4479084B2 (ja) | 配線基板及びその製造方法 | |
JP4000633B2 (ja) | 配線基板の製造方法 | |
JP4356170B2 (ja) | 配線基板 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP4245033B2 (ja) | 配線基板 | |
JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
JP5838978B2 (ja) | セラミック積層部品 | |
JP6164228B2 (ja) | モジュールおよびその製造方法 | |
JP2005322744A (ja) | セラミック多層基板およびその製造方法 | |
JP2010182560A (ja) | 電子部品の製造方法 | |
JP2005057095A (ja) | セラミック多層回路基板 | |
JPH1196872A (ja) | 複合回路素子 | |
JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
JP2017509151A (ja) | 過電圧保護素子及び過電圧保護素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |