JP4654690B2

JP4654690B2 - 積層バリスタ

Info

Publication number: JP4654690B2
Application number: JP2005008793A
Authority: JP
Inventors: 努橘井; 直樹武藤; 雅史後藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-01-17
Filing date: 2005-01-17
Publication date: 2011-03-23
Anticipated expiration: 2025-01-17
Also published as: JP2006196818A

Description

本発明は、例えば樹脂にて封止したモールド型積層バリスタに関するものである。

近年、電子機器の多機能化、小型化が進む中で、各種電子部品の小型化、チップ化、面実装化がますます加速している。バリスタにおいても図３に示すようなチップ型積層バリスタが一般に使用されている。

図３において、チップ型積層バリスタは酸化亜鉛を主成分とするセラミック材料からなる複数のバリスタ層１１と、このバリスタ層１１を介して互いに対向する内部電極１２、１３により積層体１４が構成され、この積層体の両端面において内部電極に電気的に接続された一対の外部電極１５、１６が形成されている。

このような積層バリスタに関連する先行技術文献情報としては、例えば、特許文献１が知られている。

上記のような積層バリスタは、主に静電気パルスや携帯機器の回路中のノイズ除去等、小さなエネルギーのサージ吸収に対して用いられており、通常、回路基板に半田接合により実装されている。しかしながら、例えば自動車のバッテリーから発生する過渡電圧のように大きなエネルギーを持つサージに対しては、従来の構造の積層バリスタでは、エネルギーを吸収した際のバリスタ素体が高温となるために積層バリスタを基板実装した半田が溶け出して、接合不良となる問題があった。

これに対して、外部電極にリード端子を導電性接着剤にて接続した後、リード端子の一部を露出させた状態で素体全体をモールド樹脂にて封止した構造が考えられるが、構造に関する先行技術文献情報として、例えば、特許文献２が知られている。
特開平１１−２６２０９号公報特開２００２−４３１６６号公報

しかしながら、例えば特許文献２に記載された方法でリード端子を導電性接着剤を用いて外部電極に接続したものでは、接合強度が十分ではなく、リード端子に機械的な負荷がかかった場合に、外部電極とリード端子間での剥離が生じる課題があった。さらに積層バリスタにおいては、エネルギーの大きいサージを印加した場合、外部電極とリード端子間の接続抵抗によりスパーク（放電）が発生し、接合不良を生じる課題があった。

そこで、本発明は、リード端子に機械的または急激な電気的な負荷がかかった場合においても、剥離や接合不良が生じない樹脂モールド型の積層バリスタを提供するものである。

この目的を達成するために本発明は、複数のセラミック層と内部電極を含む積層体の内部電極に電気的に接続されるように積層体の両端面に一対の外部電極を形成し、この積層体の一方の端面に形成した外部電極はこの一方の端面に隣接する積層体の一方の主平面上に他方の端面に向かって延びる第１の回り込み部を有しており、さらに他方の端面に形成した外部電極もこの他方の端面に隣接する積層体の他方の主平面上に一方の端面に向かって延びる第２の回り込み部を有しており、これら第１の回り込み部並びに第２の回り込み部の長さが積層体の主平面の長さの１／３以上２／３以下であり、この外部電極の第１、第２の回り込み部に導電性接着剤によりリード端子を接続した後、積層体の全周面をモールド樹脂にて被覆した積層セラミック部品である。

このような構成とすることにより、リード端子と外部電極との接続面積が充分確保できるため、接続強度が増加および接触抵抗が減少し、機械的負荷や電気的負荷による故障が回避できる。

また、リード端子をバリスタ素子の厚み方向から挟み込む構造であるため、製造上平易な工法によりバリスタ素子とリード端子を導電性接着剤により接合することが可能となる。

さらに、内部電極のうち、最も主平面に近い２つの最外層の内部電極を各々近接している主平面上に設けた外部電極の回り込み部と電気的に接続した構造とすることにより、積層体表面に欠陥やピンホールが発生した場合でも、最外層の内部電極とその上部の外部電極の回り込み部とが同一電位であるため、積層体表面の欠陥やピンホールが耐電圧や耐サージ特性などの特性に影響を及ぼすことが殆どない。

本発明によると、リード端子を充分な長さを有する外部電極の回り込み部に設ける構成としたため、リード端子と外部電極との接続強度が増加し、機械的負荷や電気的負荷による故障が回避できるとともに、高エネルギーのサージを吸収した場合にも基板との接合を保つことができるチップ型積層バリスタとすることができる。

（実施の形態）
以下、本発明の一実施の形態について、積層バリスタを例に図１を用いて説明する。

図１は、本実施の形態におけるモールド型積層バリスタの断面図であり、酸化亜鉛を主成分とするセラミック材料からなる複数のバリスタ層１１と、このバリスタ層１１を介して互いに対向する内部電極１２、１３により積層体１４が構成され、この積層体の両端面に内部電極に電気的に接続された一対の外部電極１５、１６を形成し、外部電極１５、１６は各々回り込み部１７、１８を備えている。

この外部電極回り込み部１７、１８にリード端子１９、２０が導電性接着剤２１により接続され、リード端子１９、２０の一部が露出した状態で、上記積層体１４の全周面がモールド樹脂２２で覆われている。

また、好ましくは内部電極のうち、最外層に位置する内部電極１２、１３は、その近接する主平面部にある回り込み部１７、１８と電気的に接続され、同電位とされている。

まず、上記の積層体は、次のようにして作製される。

主成分である酸化亜鉛に、酸化ビスマス、酸化マンガン、酸化コバルトなどの添加物を混合したセラミック粉体を作製し、このセラミック粉体にポリビニルブチラールなどのバインダー、ジブチルフタレートなどの可塑剤、酢酸ブチルなどの溶剤と必要に応じて分散剤などの有機物を加えてセラミックスラリーを作製する。このセラミックスラリーをドクターブレード法などにより成形してセラミックシートを作製する。このセラミックシートは焼成によりバリスタ層１１となるものである。

一方、銀などの導電性金属粉末とエチルセルロースなどのバインダーと溶剤を含む内部電極用導電ペーストを準備する。

この内部電極用導電ペーストをスクリーン印刷などによりセラミックシート上に所定の形状に塗布して内部電極１２、１３を形成する。

内部電極１２、１３の形成されたセラミックシートを所定の枚数積み重ね、圧着した後に所定の大きさに切断し、未焼成の積層体（グリーンチップ）を得る。この積層体を、３００℃〜５００℃の温度で脱バインダーを行った後、８００〜１１００℃程度の温度で焼成し、焼結された積層体１４を得る。

この焼成後の積層体１４の両端面に、内部電極１２、１３と電気的に接続する外部電極１５、１６を印刷する。

その後、積層体１４の主平面に、図１に示すように外部電極と接続する回り込み部１７、１８を印刷し、乾燥した後、６００〜８００℃の温度で外部電極と回り込み部の焼付を行う。

ここで、回り込み部１７、１８両方の長さを、積層体主平面の長さの１／４、１／３、１／２、２／３、３／４と変えた５種類の試料を作製した。

次に、あらかじめ準備した一対のリード端子１９、２０を導電性接着剤２１にて回り込み部に接着し、１５０〜２５０℃で導電性接着剤を硬化し、リード端子の接続を行う。

その後、図１に示したようにリード端子の一部を露出した状態で、モールド樹脂２２にて封止して本発明の一実施の形態による試料を作製した。

また、従来の比較例として、回り込み部１７、１８を持たない以外は上記と同様にリード端子を接続後モールドした比較試料を作製した。

この比較試料では、図２に示すように、リード端子は外部電極部分に導電性接着剤にて接続されている。

以上のようにして作製した本発明の一実施の形態による５種類の試料と、比較例の試料各１０個について、ＪＡＳＯ規格Ａ−１に規定された過渡電圧印加試験を基に、規格の電圧から（表１）に示すように電圧印加量をステップアップして破壊限界試験を行った。

その結果を（表１）に示す。（表１）中の数値は、試料個数１０個中破壊した素子の個数を表す。

（表１）から明らかなように、従来の比較例による試料では、多くの試料において比較的低い過渡電圧で端子と電極間の焼損が発生したが、本発明の一実施の形態による試料のうち特に電極回り込み部の長さが積層体の主平面の長さの１／３以上２／３以下の試料２〜試料４では、バリスタ素子の耐サージ性能限界に至るまで、外部電極回り込み部と端子電極間の電気導通に異常は生じず良好な接続が保たれた。ここで、電極回り込み部の長さが主平面に対し１／３より短い試料１では、電極回り込み部と端子電極の接触面積が小さくなるため接触抵抗が大きくなり、入力されるサージの大きさに耐えきれずに接続部が焼損してしまう現象が発生する。また、電極回り込み部の長さが主平面に対し２／３より長い試料５の場合には、対向電極間の絶縁距離が不十分のためサージの入力によりショートが発生する。

従って、第１及び第２の電極回り込み部の長さは、積層体主平面の長さの１／３以上、２／３以下とするのがより好ましい。

本発明にかかる積層セラミック部品は、リード端子を充分な長さを有する外部電極の回り込み部に設ける構成としたため、リード端子と外部電極との接続強度が増加し、機械的負荷や電気的負荷による故障が回避できるとともに、高エネルギーのサージを吸収した場合にも基板との接合を保つことができるチップ型積層バリスタとすることができる。

本発明の実施の形態におけるモールド型積層バリスタの断面図比較例におけるモールド型積層バリスタの断面図一般的な積層バリスタの断面図

符号の説明

１１バリスタ層
１２、１３内部電極
１４積層体
１５、１６外部電極
１７、１８外部電極回り込み部
１９、２０リード端子
２１導電性接着剤
２２モールド樹脂

Claims

複数のセラミック層と、前記セラミック層を介して互いに対向する少なくとも一対の内部電極を含む積層体を形成し、前記内部電極の特定のものに電気的に接続されるように、前記積層体の両端面に一対の外部電極を形成し、前記積層体の一方の端面に形成した外部電極は前記一方の端面に隣接する積層体の一方の主平面上に他方の端面に向かって延びる第１の回り込み部を有しており、かつ他方の端面に形成した外部電極は前記他方の端面に隣接する積層体の他方の主平面上に一方の端面に向かって延びる第２の回り込み部を有しており、前記第１の回り込み部並びに第２の回り込み部に導電性接着剤によりリード端子を接続した後前記積層体の全周面をモールド樹脂にて被覆し、前記第１の回り込み部の長さが前記積層体の主平面の長さの１／３以上２／３以下であり、かつ前記第２の回り込み部の長さが前記積層体の主平面の長さの１／３以上２／３以下である積層バリスタ。