JP3528655B2 - チップ型サージアブソーバ及びその製造方法 - Google Patents

チップ型サージアブソーバ及びその製造方法

Info

Publication number
JP3528655B2
JP3528655B2 JP03880099A JP3880099A JP3528655B2 JP 3528655 B2 JP3528655 B2 JP 3528655B2 JP 03880099 A JP03880099 A JP 03880099A JP 3880099 A JP3880099 A JP 3880099A JP 3528655 B2 JP3528655 B2 JP 3528655B2
Authority
JP
Japan
Prior art keywords
discharge
forming
chip
surge absorber
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03880099A
Other languages
English (en)
Other versions
JP2000243534A (ja
Inventor
康弘 社藤
宏一郎 原田
均 稲場
芳幸 田中
隆裕 中元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP03880099A priority Critical patent/JP3528655B2/ja
Publication of JP2000243534A publication Critical patent/JP2000243534A/ja
Application granted granted Critical
Publication of JP3528655B2 publication Critical patent/JP3528655B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、サージ電圧を吸収
するサージアブソーバ及びその製造方法に係るものであ
り、詳しくは絶縁性基板で囲まれた放電室に臨むよう
に、放電間隙をあけて1対の放電電極が設けられたチッ
プ型サージアブソーバ及びその製造方法に関する。
【0002】
【従来の技術及び先行技術】電話機、モデムなど電子機
器が通信線と接続する部分、或いはCRT駆動回路な
ど、雷サージや静電気等の異常電圧による電撃を受けや
すい部分に接続し、異常電圧によって電子機器が破壊さ
れるのを防ぐために使用されるサージアブソーバとして
は、次のようなものがある。
【0003】(1) 図9に示す如く、円柱形碍子41の
表面に、マイクロギャップ42Aを有する導電性皮膜4
2を形成したアブソーバ素子の両端にキャップ電極43
をかぶせたものをスラグリード45を用いてガラス管4
6内に封入ガスで封止したガラス管封止型マイクロギャ
ップ式サージアブソーバ。 (2) 図10に示す如く、放電間隙をあけて1対の放電
電極51A,51Bを板面に形成したアルミナ基板51
と、放電室形成用の開孔52Aが板央部に形成されたア
ルミナ基板52と開孔のないアルミナ基板53とを(図
10(a))、この順で、ガラスペーストを用いて積層
一体化すると共に放電室内を封入ガス雰囲気としてサー
ジアブソーバ素子54とし、その両端面に端子電極55
A,55Bを形成したチップ型サージアブソーバ(図1
0(b))。 (3) 図11に示す如く、板面に放電電極61Aを形成
したアルミナ基板61と、板面に放電電極63Aを形成
したアルミナ基板63とを、放電室形成用の開孔62A
が板央部に形成されたアルミナ基板62を介して(図1
1(a))、ガラスペーストを用いて積層一体化すると
共に放電室内を封入ガス雰囲気としてサージアブソーバ
素体64とし、その両端面に端子電極65A,65Bを
形成したチップ型サージアブソーバ(図11(b))。
(4) 図12に示す如く、アルミナ基板71の一方の板
面に放電電極71A,71Bと端子電極72A,72B
を形成し、大気中で放電させるチップ型サージアブソー
バ。
【0004】上記(1)(4)のサージアブソーバでは、そ
れぞれ次のような問題がある。
【0005】(1)のガラス管封止型マイクロギャップ式
サージアブソーバでは、ガラス管内にアブソーバ素子と
封入ガスを封入して作製するため、製品形状は円筒状
で、表面実装には不向きである。また、このようにガラ
ス管内に素子を封入するものでは、小型化が図れず、長
さ3mm以下のものを作製することは非常に困難であ
る。
【0006】(2)のチップ型サージアブソーバのよう
に、開孔を有する基板を用いて放電室を形成する場合、
基板に開孔を形成するための金型作製にコストが非常に
かかり、また開孔の大きさを変更するにも金型を作製し
直さねばならず、形状変更に大きなコストが必要とな
る。また、3枚の基板を重ねるため、封着後の基板の重
なり具合にずれが生じ、外形寸法のバラツキが大きなも
のとなる傾向がある。
【0007】(3)のチップ型サージアブソーバでも、3
枚の基板を重ねるため、(2)のチップ型サージアブソー
バと同様、外形寸法のバラツキの問題がある。
【0008】(4)のチップ型サージアブソーバでは、外
形寸法のバラツキは小さいが、大気中で放電するため、
大気の湿度、圧力、塵埃の影響を受けて放電開始電圧が
安定しない。
【0009】また、2枚の基板を重ねて封止する場合で
あっても、絶縁性基板を積層接着し、この積層体をチッ
プ状に切断する従来の製造方法では、次のような問題が
ある。 (i) 第1の絶縁性基板と第2の絶縁性基板とをガラス
系の接着剤層を用いて加熱接着する際に、アルミナ等の
絶縁性基板と接着剤層のガラスとの熱膨張係数の差に起
因してガラス系接着剤層にクラックが入ってしまうため
に、封止が困難である。 (ii) 焼結体よりなる絶縁性基板の積層体をチップ状に
切断する作業が困難である。
【0010】このような問題を解決し、放電室を有する
マイクロギャップ式チップ型サージアブソーバであっ
て、接着用ガラスを用いることなく、従って熱膨張差に
起因するクラックによる封止不良を防止して、また、焼
結体の切断加工を必要とすることなく製造可能なチップ
型サージアブソーバを提供するべく、本出願人は先に図
5に示す如く、積層配置された第1、第2及び第3の絶
縁性基板31,32,33と、第2の絶縁性基板32に
厚み方向(即ち、第1の絶縁性基板31から第3の絶縁
性基板33に向う積層方向)に貫通するように設けられ
た放電室形成用の透孔34と、第1の絶縁性基板31の
板面のうち、第2の絶縁性基板32に対面する板面に、
放電間隙35をあけて設けられた1対の放電電極35
A,35Bと、第1、第2及び第3の絶縁性基板31,
32,33の積層体36の対向する1対の端面に設けら
れた端子電極37A,37Bとを備えてなるチップ型サ
ージアブソーバであって、これらの第1、第2及び第3
の絶縁性基板31,32,33は焼結により一体化され
ており、放電間隙35は、第2の絶縁性基板32の透孔
34によって形成される放電室に臨んでおり、1対の放
電電極35A,35Bはそれぞれ積層体36の1対の端
面に表出するように設けられることにより、端子電極3
7A,37Bに導通しており、かつ、放電室34内が封
入ガス雰囲気とされているチップ型サージアブソーバを
提案した(特願平10−350123号、以下「先願」
という。)。
【0011】このチップ型サージアブソーバは、複数枚
のセラミックグリーンシートを薄板状に積層して各々、
第1、第2、第3の積層シートを得る工程、第1の積層
シートの一方の板面に放電電極形成用の帯状の導電性膜
を複数本並列に形成すると共に、該帯状の導電性膜に、
該導電性膜の延在方向と直交する方向に放電間隙用のマ
イクロギャップを形成する工程、第2の積層シートに放
電室形成用の複数の透孔を厚み方向に貫通するように形
成する工程、第1の積層シート、第2の積層シート及び
第3の積層シートを、この順で、かつ、前記導電性膜形
成面が第2の積層シートに対面するように積層して積層
体とする工程、積層体を、前記導電性膜の延在方向と直
交する方向及び隣接する該導電性膜同士の間において該
延在方向にそれぞれ切断してチップを得る工程、該チッ
プを封入ガス中で焼成する工程、並びに焼成されたチッ
プの導電性膜が露出した端面に端子電極を形成する工程
を備えるチップ型サージアブソーバの製造方法により、
即ち、ガラス系接着剤を用いることなく、積層したセラ
ミックグリーンシートを焼結により一体化することによ
り、従って、絶縁性基板とガラスとの熱膨張差に起因す
るクラック発生の問題を引き起こすことなく、また、セ
ラミックグリーンシートの積層シートを積層してなる積
層体をチップ状に切断した後焼結するため、切断作業も
容易に行って、効率的に製造することができる。
【0012】
【発明が解決しようとする課題】上記先願のチップ型サ
ージアブソーバでは、その構造上主放電もマイクロギャ
ップ(放電間隙)を形成した放電電極で行われるため、
放電電極(特にマイクロギャップ)が劣化し易く、寿命
特性の面で問題がある。
【0013】本発明は上記先願の問題点を解決し、接着
用ガラスを用いることなく、従って熱膨張差に起因する
クラックによる封止不良を防止して、また、焼結体の切
断加工を必要とすることなく製造可能なチップ型サージ
アブソーバであって、放電をトリガするマイクロギャッ
プとは別に主放電を行う主放電電極を有し、寿命特性に
優れたチップ型サージアブソーバ及びその製造方法を提
供することを目的とする。
【0014】
【課題を解決するための手段】本発明のチップ型サージ
アブソーバは、積層配置された第1、第2及び第3の絶
縁性基板と、該第2の絶縁性基板に厚み方向に貫通する
ように設けられた放電室形成用の透孔と、該第1の絶縁
性基板の板面のうち、該第2の絶縁性基板に対面する板
面に、放電間隙をあけて設けられた1対の放電電極より
なる第1の放電電極と、該第1、第2及び第3の絶縁性
基板の積層体の対向する1対の端面に設けられた端子電
極と、該第2の絶縁性基板内において、前記透孔の両側
にそれぞれ設けられた第2の放電電極と、該第3の絶縁
性基板の板面のうち、該第2の絶縁性基板に対面する板
面に、放電間隙をあけて設けられた1対の放電電極より
なる第3の放電電極と、を備えてなるチップ型サージア
ブソーバであって、これらの第1、第2及び第3の絶縁
性基板は焼結により一体化されており、前記第1の放電
電極の放電間隙は、該第2の絶縁性基板の透孔によって
形成される放電室に臨んでおり、前記第1の放電電極は
それぞれ前記1対の端面に表出するように設けられるこ
とにより、前記端子電極に導通しており、前記第2の放
電電極はそれぞれ一端側が前記透孔の内面に表出し、他
端側が該第1の放電電極又は端子電極に導通しており、
前記第3の放電電極の放電間隙は、該第2の絶縁性基板
の透孔によって形成される放電室に臨んでおり、前記第
3の放電電極はそれぞれ前記1対の端面に表出するよう
に設けられることにより、前記端子電極に導通してお
り、前記第2の絶縁性基板には、その厚み方向に導電部
が形成されており、この導電部により前記第1の放電電
極と第2の放電電極と第3の放電電極とが導通してお
り、かつ、該放電室内が封入ガス雰囲気とされているこ
とを特徴とする。
【0015】このチップ型サージアブソーバでは、第1
及び第3の絶縁性基板上に設けられた第1及び第3の放
電電極のマイクロギャップ(放電間隙)で放電をトリガ
した後、放電室(透孔)の両側に、その内面に表出する
ように設けられた第2の放電電極(主放電電極)で主放
電を担うため、繰り返しサージ印加に対する放電電極の
劣化が防止され、寿命特性が向上する。
【0016】そして、第1及び第3の放電電極でトリガ
した放電を円滑に第2の放電電極に移行させることがで
きる。
【0017】また、マイクロギャップを有する放電電極
を2組有するため、一方の放電電極が劣化しても他方の
放電電極で放電をトリガすることができ、寿命特性がよ
り一層向上する。
【0018】このチップ型サージアブソーバは、複数枚
のセラミックグリーンシートを薄板状に積層して各々、
第1及び第3の積層シートを得る工程、第2の放電電極
形成用の導電性膜がシート面に形成されたセラミックグ
リーンシートを少なくとも1枚含む、複数枚のセラミッ
クグリーンシートを薄板状に積層して第2の積層シート
を得る工程、第1の積層シートの一方の板面に第の放
電電極形成用の帯状の導電性膜を複数本並列に形成する
と共に、該帯状の導電性膜に、該導電性膜の延在方向と
直交する方向に放電間隙用のマイクロギャップを形成す
る工程、第2の積層シートに放電室形成用の複数の透孔
を厚み方向に貫通するように形成すると共に、該第2の
積層シートに前記導電部形成用の小透孔を設け、この小
透孔内に導電性材料を充填する工程、第3の積層シート
の一方の板面に第3の放電電極形成用の帯状の導電性膜
を複数本並列に形成すると共に、該帯状の導電性膜に、
該導電性膜の延在方向と直交する方向に放電間隙用のマ
イクロギャップを形成する工程、第1の積層シート、第
2の積層シート及び第3の積層シートを、この順で、か
つ、前記導電性膜形成面が第2の積層シートに対面する
ように積層して積層体とする工程、積層体を、前記第2
の放電電極形成用導電性膜の延在方向と直交する方向及
び隣接する該導電性膜同士の間において該延在方向にそ
れぞれ切断してチップを得る工程、該チップを封入ガス
中で焼成する工程、並びに焼成されたチップの導電性膜
が露出した端面に端子電極を形成する工程を備えるチッ
プ型サージアブソーバの製造方法により、接着用ガラス
を用いることなく、従って熱膨張差に起因するクラック
による封止不良を防止して、また、焼結体の切断加工を
必要とすることなく容易に製造することができる
【0019】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を説明する。
【0020】図1は参考例に係るチップ型サージアブソ
ーバの実施の形態を示す図であって、(a)図は断面
図、(b)図は(a)図のB−B線に沿う断面図であ
る。図2,図3はそれぞれ参考例に係るチップ型サージ
アブソーバの断面図である。図4は本発明のチップ型サ
ージアブソーバの他の実施の形態を示す断面図である。
図1〜4において同一機能を奏する部材にはそれぞれ同
一符号を付してある。
【0021】図1のチップ型サージアブソーバ10にお
いて、1は第1の絶縁性基板に相当するアルミナ基板で
あり、一方の板面に放電間隙1Gをあけて導電性膜より
なる放電電極(第1の放電電極)1A,1Bが形成され
ている。2,2は、第2の絶縁性基板に相当するアルミ
ナ基板であり、厚さ方向に透孔2Sが形成されており、
第3の絶縁性基板に相当するアルミナ基板3及び第1の
絶縁性基板であるアルミナ基板1の間に介在され、この
透孔2Sの部分の空間が放電室4とされている。また、
このアルミナ基板2には、図1(a)において、透孔2
Sの両側に第2の放電電極としての3対の放電電極2a
と2b、2cと2d、2eと2fが所定間隔でアルミナ
基板2の厚さ方向に積層形成されている。
【0022】そして、アルミナ基板1,2,3の積層体
5の、放電電極1A,1B及び2a〜2fが表出した両
端面に、これらの放電電極に導通する端子電極6A,6
Bが形成されている。
【0023】なお、図示の如く、放電電極1A,1Bの
放電間隙1Gは放電室5に臨むように設けられており、
放電電極2a〜2fはそれぞれ一端側が透孔2Sの壁面
即ち、放電電極4の内面に表出するように設けられてお
り、また、放電室5内は封入ガス雰囲気とされている。
【0024】次に、図1に示す本発明のチップ型サージ
アブソーバを製造する方法を図6,7を参照して説明す
る。
【0025】まず、セラミックグリーンシート11を複
数枚積層して50〜90℃,1〜5t/cmで圧着
し、薄板状の積層シート12(12A,12C)を2枚
製造する(図6(a),(b))。ここで、セラミック
グリーンシートは、例えば、アルミナ粉末とSiO
の焼結助材とからなる原料粉末を有機ビヒクル(有機バ
インダと溶剤、分散剤、可塑剤等の混合物)と混合して
調製したスラリーをドクターブレード法でシート化する
などして、常法により容易に製造することができる。こ
のセラミックグリーンシートは厚さ20〜80μm程度
とし、5〜24枚を積層、圧着して積層シートとするの
が好ましい。
【0026】別に、図7に示す如く、透孔形成予定部1
3'の両側に電極膜14Aを形成したセラミックグリー
ンシート11Aを必要枚数用い、必要に応じて電極膜を
形成してないセラミックグリーンシート11と共に、上
記と同様にして積層、圧着して積層シート12Bを製造
し、この積層シート12Bに、放電室形成用の方形の透
孔13を複数個縦横に配列して形成する(図6
(c))。この透孔13は打ち抜きにより形成すること
ができる。なお、透孔の形状は方形に限らず、円形、楕
円形等であってもよい。また、積層シート12A,12
Cのうちの1枚12Aに上記透孔13の配列位置と対応
するように帯状の電極膜14を形成し、この電極膜14
の透孔13と対応する位置にマイクロギャップ14Gを
形成する(図6(d))。
【0027】そして、電極膜14を形成した積層シート
12A、セラミックグリーンシート11Aのみ、或いは
セラミックグリーンシート11Aとセラミックグリーン
シート11を必要枚数積層し、透孔13を形成した積層
シート12B及び、セラミックグリーンシート11を積
層、圧着したのみの積層シート12Cをこの順で積層
し、50〜90℃,1〜5t/cmで圧着して積層体
15とする(図6(e),(f))。この圧着には、押
え板として、透孔13を形成した積層シート12Bと平
面視形状が同形状の押え板を用いるのが好ましい。
【0028】次いで、この積層体15を、前記帯状の電
極膜14の延在方向と直交する方向に前記マイクロギャ
ップ14Gの中間の位置で切断して角柱体16とし(図
6(g))、この角柱体16をその長手方向と直交する
方向に、隣接する透孔13,13同士の間の位置で切断
してチップ状素体17を得る(図6(h))。この切断
順序は逆であっても良い。即ち、先に、透孔13,13
同士の間で帯状の電極膜14の延在方向に切断しても良
い。
【0029】そして、このチップ状素体17を脱脂し、
次いで、N,Ar等の不活性ガス等の封入ガス中にお
いて800〜1100℃で0.5〜3時間焼成して焼結
させた後、電極膜14,14Aが表出した面17Aに端
子電極18,18を形成してチップ型サージアブソーバ
10を得る(図6(i))。
【0030】なお、本発明において、絶縁性基板として
は、絶縁性で気密性の高いものであれば良く、アルミナ
基板の他、コランダム、ムライト、コランダムムライト
等の基板を用いることができる。従って、その製造に当
っては、各々のセラミックス粉末に焼結助材としてSi
,B,PbO,NaO,LiO,Ba
O,CaO,ZnO,MgO,TiO,Al
1種又は2種以上を組み合わせたガラスを用いて作製さ
れたセラミックグリーンシートを用いることができる。
【0031】また、図6に示す方法において、透孔13
は幅0.1〜1.4mm×長さ0.1mm〜3.0mm
程度のものを0.1〜4mm程度のピッチで形成するの
が好ましく、第1の放電電極用の電極膜14は、幅0.
1〜3.0mm程度のものを形成するのが好ましい。ま
た、第2の放電電極用の電極膜14Aの幅も0.1〜
3.0mm程度で形成される。
【0032】この放電電極用の電極膜14,14Aは、
Ag/Pd,SnO,Al,Ni,Cu,Ti,Ti
N,Ta,W,SiC,BaAl,Nb,Si,C,A
g,Ag/Pt,ITO等で、スパッタ法、蒸着法、イ
オンプレーティング法、印刷法、焼付法等により、膜厚
0.1〜20μm程度に形成するのが好ましい。
【0033】また、マイクロギャップ14Gは、レーザ
ーカット、スクリーンマスク、エッチング、ダイシング
等で形成することができ、通常、0.1μm〜2.8m
mの幅に、電極膜14の1本当り、1〜100本形成さ
れる。
【0034】端子電極を導電性ペーストの塗布により形
成する場合は、Ag,Pt,Au,Pd,Pb,Sn,
Ni,Fe,Cr,Al,C,Ru,Rh或いはこれら
の2種以上の混合物よりなる導電性ペーストを塗布して
400〜850℃で焼成すれば良い。なお、このときの
加熱は、トンネル炉、バッチ炉のいずれでも良いが、密
閉されたチップ内の圧力が温度上昇とともに上昇しても
炉内の圧力も同様に上昇する炉が好適である。
【0035】端子電極の形成には導電性樹脂ペーストを
用いることもでき、この場合には焼成は120〜200
℃で実施される。
【0036】端子電極はキャップ電極を用いて形成する
こともできるが、コスト面からは、導電性ペーストを用
いるのが有利である。
【0037】なお、封入ガスの圧力は、通常の場合、1
00〜1000Torr程度とされる。
【0038】図2に示すチップ型サージアブソーバ10
Aは、第2の放電電極としての3対の放電電極2a〜2
fの一端が積層体5の端子電極6A,6B形成端面に表
出するように形成されておらず、第2のアルミナ基板2
の内部で途切れており、線状の導電部7A,7Bにより
第1の放電電極1A,1Bと導通するように構成されて
いる点が図1に示すチップ型サージアブソーバ10と異
なり、その他は同様の構成とされている。
【0039】このチップ型サージアブソーバ10Aであ
れば第2の放電電極2a〜2fの成膜面積を小さくする
ことができ、高価な導電性材料の使用量を低減してコス
トダウンを図ることができる。
【0040】このようなチップ型サージアブソーバ10
Aは、図6に示す方法に従って、チップ型サージアブソ
ーバを製造するに当り、セラミックグリーンシート11
Aの電極膜14Aの形成パターンを変えると共に、積層
シート12Bに、図8に示す如く、透孔13と共に、小
透孔(スルーホール)13Aを形成し、この小透孔13
Aに導電性材料を充填すること以外は、同様にして製造
することができる。
【0041】図3に示すチップ型サージアブソーバ10
Bは、第3のアルミナ基板3の放電室4に対面する板面
にも、第1のアルミナ基板1と同様に、放電室4に臨む
放電間隙(マイクロギャップ)3Gをあけて放電電極3
A,3Bが設けられている点が図1に示すチップ型サー
ジアブソーバ10と異なり、その他は同様の構成とされ
ている。
【0042】このチップ型サージアブソーバ10Bであ
れば、放電をトリガするマイクロギャップを有する放電
電極を2組有することにより、寿命特性が向上する。
【0043】このようなチップ型サージアブソーバ10
Bは、図6に示す方法に従ってチップ型サージアブソー
バを製造するに当り、積層シート12Cにも積層シート
12Aと同様に電極膜14とマイクロギャップ14Gを
形成すること以外は同様にして製造することができる。
【0044】図4に示す本発明のチップ型サージアブソ
ーバ10Cは、図3に示すチップ型サージアブソーバ1
0Bと同様に、第3のアルミナ基板3の放電室4に対面
する板面にも、第1のアルミナ基板1と同様に、放電室
4に臨む放電間隙(マイクロギャップ)3Gをあけて放
電電極3A,3Bが設けられている点が図2に示すチッ
プ型サージアブソーバ10Bと異なり、その他は同様の
構成とされており、それぞれ図2に示すチップ型サージ
アブソーバ10Aと図3に示すチップ型サージアブソー
バ10Bと同様の利点が奏される。
【0045】このようなチップ型サージアブソーバ10
Cは、図6に示す方法に従ってチップ型サージアブソー
バを製造するに当り、積層シート12Cにも積層シート
12Aと同様に電極膜14とマイクロギャップ14Gを
形成し、また、セラミックグリーンシート11Aの電極
膜14Aの形成パターンを変えると共に、積層シート1
2Bに、図8に示す如く、透孔13と共に、小透孔(ス
ルーホール)13Aを形成し、この小透孔13Aに導電
性材料を充填すること以外は、同様にして製造すること
ができる。
【0046】なお、図4に示すチップ型サージアブソー
バは本発明のチップ型サージアブソーバの一実施例であ
って、本発明はその要旨を超えない限り図示の実施例に
何ら限定されるものではない。
【0047】例えば、図4に示すチップ型サージアブソ
バ10Cにおいて、放電電極2a〜2fの一端が積層
体5の端子電極6A,6B形成端面に表出するように形
成されていても良く、このようにすることで、より一層
特性の安定化を図ることができる。
【0048】
【実施例】以下に実施例、参考例及び比較例を挙げて本
発明をより具体的に説明する。
【0049】参考例1 図6に示す方法で図1のチップ型サージアブソーバを製
造した。
【0050】出発原料としてAl及びSiO
末を4:6の重量比となるように秤量し、有機バイン
ダ、溶剤、分散剤、可塑剤を添加し、ボールミルで24
時間混合してスラリーを調製した。このスラリーを用い
て、ドクターブレード法により厚さ50μmのセラミッ
クグリーンシートを作製した。
【0051】このセラミックグリーンシートを10枚重
ね、温度70℃,圧力2t/cmで圧着して第1の積
層シートとし、この積層シートの一方の板面にRuO
−ガラス系ペーストを印刷、乾燥して、幅0.3mmで
厚さ3μmの電極膜を帯状に形成し、その後、YAGレ
ーザーで幅100μmのマイクロギャップを3.5mm
ピッチで形成した。
【0052】別に、上記セラミックグリーンシートに、
図7に示す如く、RuO−ガラス系ペーストを印刷、
乾燥して、幅0.3mmで厚さ3μmの電極膜を形成し
たもの7枚と、更にその上に電極膜を形成していない上
記セラミックグリーンシート1枚合計8枚を重ねて温度
70℃,圧力2t/cmで圧着して第2の積層シート
とし、この積層シートに、第1の積層シートの電極膜と
対応する位置に幅0.94mmで長さ2.5mmの長方
形状の透孔を1.88mmのピッチで形成した。
【0053】別に、上記セラミックグリーンシート8枚
を重ねて温度70℃,圧力2t/cmで圧着して第3
の積層シートとした。
【0054】なお、いずれも圧着後の積層シートの大き
さは80mm×70mmである。
【0055】これら3枚の積層シートを重ねて、第2の
積層シートの透孔と同位置に開口を有し、各積層シート
と同一寸法の金属板を押え板として用い、温度70℃,
圧力2t/cmで圧着して積層体を得た。
【0056】この積層体をチップ状に切断し、脱脂処理
した後、Arガス中にて900℃で2時間焼成してチッ
プ状焼結体を得た。このArガスの封入ガス圧は800
Torrであった。
【0057】このチップ状焼結体の電極膜が表出した端
面に、Ag導電性ペーストを塗布して大気中にて600
℃で焼成することにより端子電極を形成し、更にNiめ
っき、はんだめっきを施して、3.2mm×1.6mm
×1.4mm厚さのチップ型サージアブソーバを製造し
た。
【0058】得られたチップ型サージアブソーバの直流
放電開始電圧(Vs)(DC電圧を印加し放電電流が1
mAになった時点の電圧)と寿命回数(静電気サージ
150pF,330Ω,15kV)を調べ、結果を表1
に示した。
【0059】参考例参考例 1において、マイクロギャップ幅を50μmとし
たこと以外は同様にしてチップ型サージアブソーバを製
造し、同様に評価を行って、結果を表1に示した。
【0060】参考例参考例 1において、第2の積層シート形成用のセラミッ
クグリーンシートの電極膜の印刷パターンを変えると共
に、第2の積層シートに直径0.5mmのスルーホール
を形成し、このスルーホール内にRuO−ガラス系ペ
ーストを充填したこと以外は同様にして、図2に示すチ
ップ型サージアブソーバを製造し、同様に評価を行っ
て、結果を表1に示した。
【0061】実施例 実施例3において、第3の積層シートにも第1の積層シ
ートと同様にして電極膜とマイクロギャップを形成した
こと以外は同様に行って、図4に示すチップ型サージア
ブソーバを製造し、同様に評価を行って、結果を表1に
示した。
【0062】比較例1,2参考例 1,2において、第2の積層シートの製造に当
り、電極膜を形成していないセラミックグリーンシート
のみを用いたこと以外はそれぞれ同様に行って、図5に
示す先願のチップ型サージアブソーバを製造し、同様に
評価を行って、結果を表1に示した。
【0063】
【表1】
【0064】表1より明らかなように、本発明によれ
ば、サージ吸収性能及び寿命特性に優れたチップ型サー
ジアブソーバが提供される。
【0065】
【発明の効果】以上詳述した通り、本発明によれば、前
記先願と同様に次のような作用効果のもとに、放電室を
有するマイクロギャップ式チップ型サージアブソーバで
あって、主放電電極を有し、寿命特性に優れたチップ型
サージアブソーバを容易に製造することができる。(1) 接着用ガラスを用いる必要がないため、熱膨張差
に起因するクラックによる封止不良が防止され、封止が
容易である。 (2) グリーン状態でチップ状に切断するため切断加工
が容易である。 (3) 端子電極の形成が容易であり、端子電極に金属製
のキャップを用いることなく形成できるため、製造コス
トを安くできる。 (4) 不活性ガス中での封止を、チップ状に切断後の焼
成時に同時に行えるため、従来封止に用いていた治具を
必要とすることなく容易に製造できる。 (5) 端子電極形成時に電極ペーストにより放電空間を
埋める心配がなく、更に、接着用のガラスを使用してい
ないため、ガラスのだれや接着時の位置ずれにより放電
空間を埋める恐れもないことから、放電空間を小さくし
ても問題を生じることがないため、素子の小型化を図れ
る。
【図面の簡単な説明】
【図1】図1(a)は参考例に係るチップ型サージアブ
ソーバを示す断面図、図1(b)は図1(a)のB−B
線に沿う断面図である。
【図2】参考例に係るチップ型サージアブソーバを示す
断面図である。
【図3】参考例に係るチップ型サージアブソーバを示す
断面図である。
【図4】本発明のチップ型サージアブソーバの実施の形
態を示す断面図である。
【図5】先願のチップ型サージアブソーバを示す断面図
である。
【図6】図1のチップ型サージアブソーバの製造方法を
示す斜視図である。
【図7】第2の積層シートの製造に用いられるグリーン
シートの一例を示す平面図である。
【図8】透孔及び小透孔を形成した第2の積層シートの
一例を示す斜視図である。
【図9】先行技術に係るサージアブソーバを示す断面図
である。
【図10】先行技術に係るチップ型サージアブソーバを
示す斜視図である。
【図11】先行技術に係るチップ型サージアブソーバを
示す斜視図である。
【図12】先行技術に係るチップ型サージアブソーバを
示す斜視図である。
【符号の説明】
1,2,3 アルミナ基板 1A,1B,2a,2b,2c,2d,2e,2f,3
A,3B 放電電極 1G,3G 放電間隙 2S 透孔 4 放電室 5 積層体 6A,6B 端子電極 7A,7B 導電部 10,10A,10B,10C チップ型サージアブソ
ーバ 11,11A セラミックグリーンシート 12,12A,12B,12C 積層シート 13 透孔 13A 小透孔(スルーホール) 14,14A 電極膜 14G マイクロギャップ 15 積層体 16 角柱体 17 チップ状素体 18 端子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲場 均 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (72)発明者 田中 芳幸 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (72)発明者 中元 隆裕 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (56)参考文献 特開 平9−266053(JP,A) 特開 平9−223563(JP,A) 特開 昭60−167293(JP,A) 特開2000−173743(JP,A) 特開 平9−7730(JP,A) 特開 平8−236260(JP,A) 特開 平1−175190(JP,A) 実開 昭58−30297(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01T 4/10 H01C 7/12 H01T 2/02 H01T 4/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 積層配置された第1、第2及び第3の絶
    縁性基板と、 該第2の絶縁性基板に厚み方向に貫通するように設けら
    れた放電室形成用の透孔と、 該第1の絶縁性基板の板面のうち、該第2の絶縁性基板
    に対面する板面に、放電間隙をあけて設けられた1対の
    放電電極よりなる第1の放電電極と、 該第1、第2及び第3の絶縁性基板の積層体の対向する
    1対の端面に設けられた端子電極と、 該第2の絶縁性基板内において、前記透孔の両側にそれ
    ぞれ設けられた第2の放電電極と、該第3の絶縁性基板の板面のうち、該第2の絶縁性基板
    に対面する板面に、放電間隙をあけて設けられた1対の
    放電電極よりなる第3の放電電極と、 を備えてなるチップ型サージアブソーバであって、 これらの第1、第2及び第3の絶縁性基板は焼結により
    一体化されており、 前記第1の放電電極の放電間隙は、該第2の絶縁性基板
    の透孔によって形成される放電室に臨んでおり、 前記第1の放電電極はそれぞれ前記1対の端面に表出す
    るように設けられることにより、前記端子電極に導通し
    ており、 前記第2の放電電極はそれぞれ一端側が前記透孔の内面
    に表出し、他端側が該第1の放電電極又は端子電極に導
    通しており、前記第3の放電電極の放電間隙は、該第2の絶縁性基板
    の透孔によって形成される放電室に臨んでおり、 前記第3の放電電極はそれぞれ前記1対の端面に表出す
    るように設けられることにより、前記端子電極に導通し
    ており、 前記第2の絶縁性基板には、その厚み方向に導電部が形
    成されており、この導電部により前記第1の放電電極と
    第2の放電電極と第3の放電電極とが導通しており、 かつ、該放電室内が封入ガス雰囲気とされていることを
    特徴とするチップ型サージアブソーバ。
  2. 【請求項2】 請求項1に記載のチップ型サージアブソ
    ーバを製造する方法であって、 複数枚のセラミックグリーンシートを薄板状に積層して
    各々、第1及び第3の積層シートを得る工程、 第2の放電電極形成用の導電性膜がシート面に形成され
    たセラミックグリーンシートを少なくとも1枚含む、複
    数枚のセラミックグリーンシートを薄板状に積層して第
    2の積層シートを得る工程、 第1の積層シートの一方の板面に第の放電電極形成用
    の帯状の導電性膜を複数本並列に形成すると共に、該帯
    状の導電性膜に、該導電性膜の延在方向と直交する方向
    に放電間隙用のマイクロギャップを形成する工程、 第2の積層シートに放電室形成用の複数の透孔を厚み方
    向に貫通するように形成すると共に、該第2の積層シー
    トに前記導電部形成用の小透孔を設け、この小透孔内に
    導電性材料を充填する工程、第3の積層シートの一方の板面に第3の放電電極形成用
    の帯状の導電性膜を複数本並列に形成すると共に、該帯
    状の導電性膜に、該導電性膜の延在方向と直交する方向
    に放電間隙用のマイクロギャップを形成する工程、 第1の積層シート、第2の積層シート及び第3の積層シ
    ートを、この順で、かつ、前記導電性膜形成面が第2の
    積層シートに対面するように積層して積層体とする工
    程、 積層体を、前記第2の放電電極形成用導電性膜の延在方
    向と直交する方向及び隣接する該導電性膜同士の間にお
    いて該延在方向にそれぞれ切断してチップを得る工程、 該チップを封入ガス中で焼成する工程、 並びに焼成されたチップの導電性膜が露出した端面に端
    子電極を形成する工程を備えるチップ型サージアブソー
    バの製造方法。
JP03880099A 1999-02-17 1999-02-17 チップ型サージアブソーバ及びその製造方法 Expired - Lifetime JP3528655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03880099A JP3528655B2 (ja) 1999-02-17 1999-02-17 チップ型サージアブソーバ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03880099A JP3528655B2 (ja) 1999-02-17 1999-02-17 チップ型サージアブソーバ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000243534A JP2000243534A (ja) 2000-09-08
JP3528655B2 true JP3528655B2 (ja) 2004-05-17

Family

ID=12535384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03880099A Expired - Lifetime JP3528655B2 (ja) 1999-02-17 1999-02-17 チップ型サージアブソーバ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3528655B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077632A1 (ja) 2003-02-28 2004-09-10 Mitsubishi Materials Corporation サージアブソーバ及びその製造方法
US20100254052A1 (en) * 2007-11-27 2010-10-07 Hidenori Katsumura Static electricity countermeasure component and method for manufacturing the static electricity countermeasure component
JP2010108746A (ja) * 2008-10-30 2010-05-13 Panasonic Corp 静電気対策部品およびその製造方法
JP5796677B2 (ja) * 2012-03-28 2015-10-21 株式会社村田製作所 Esd保護装置
JP6079880B2 (ja) * 2013-06-21 2017-02-15 株式会社村田製作所 Esd保護装置
DE102013012842A1 (de) 2013-08-02 2015-02-05 Epcos Ag Verfahren zur Herstellung einer Vielzahl von Ableitern im Verbund, Ableiter und Ableiterverbund
EP3644340A3 (en) * 2015-03-17 2020-05-06 Bourns, Inc. Flat gas discharge tube devices and methods
CN207834827U (zh) 2015-07-28 2018-09-07 株式会社村田制作所 Esd保护器件
DE102016105541A1 (de) 2016-03-24 2017-09-28 Epcos Ag Verfahren zur Herstellung eines Ableiters und Ableiter
JP6631558B2 (ja) * 2017-02-28 2020-01-15 株式会社村田製作所 送受信回路
JP7457946B2 (ja) 2020-05-22 2024-03-29 パナソニックIpマネジメント株式会社 保護装置

Also Published As

Publication number Publication date
JP2000243534A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
EP1997115B1 (en) Ceramic component element and method for manufacturing the same
CN110223840B (zh) 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
KR102283078B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP3528655B2 (ja) チップ型サージアブソーバ及びその製造方法
KR100709914B1 (ko) 적층형 칩 배리스터
US9496087B2 (en) Multilayer ceramic capacitor
JP4095961B2 (ja) 電気的な多層素子
JP2004127614A (ja) サージアブソーバ及びその製造方法
JP2014036135A (ja) 静電気保護素子とその製造方法
JP4654690B2 (ja) 積層バリスタ
JP4292788B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2000173743A (ja) チップ型サージアブソーバ及びその製造方法
US20020167773A1 (en) Chip-type surge absorber and method for producing the same
JP3508565B2 (ja) チップ型サージアブソーバ及びその製造方法
JPH10116707A (ja) チップ型サーミスタ及びその製造方法
TW478229B (en) Chip type surge absorbing device and its manufacturing method
JP3303025B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JP2004127615A (ja) サージアブソーバ及びその製造方法
JP5304998B2 (ja) サージアブソーバ及びその製造方法
JPH09266053A (ja) チップ型サージアブソーバ及びその製造方法
JPH1092606A (ja) チップ型サーミスタ及びその製造方法
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP4161696B2 (ja) チップ型サージアブソーバ及びその製造方法
US11929211B2 (en) Multi-layer capacitor
JPH067506B2 (ja) チップ型サ−ジ吸収素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20031225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

EXPY Cancellation because of completion of term