CN207834827U - Esd保护器件 - Google Patents

Esd保护器件 Download PDF

Info

Publication number
CN207834827U
CN207834827U CN201690000924.4U CN201690000924U CN207834827U CN 207834827 U CN207834827 U CN 207834827U CN 201690000924 U CN201690000924 U CN 201690000924U CN 207834827 U CN207834827 U CN 207834827U
Authority
CN
China
Prior art keywords
auxiliary electrode
auxiliary
layer
electrode
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690000924.4U
Other languages
English (en)
Inventor
足立淳
三木武
鹫见高弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN207834827U publication Critical patent/CN207834827U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05FSTATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00Carrying-off electrostatic charges
    • H05F3/04Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00Details of spark gaps
    • H01T1/20Means for starting arc or facilitating ignition of spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T2/00Spark gaps comprising auxiliary triggering means
    • H01T2/02Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed

Abstract

本实用新型提供一种能够进一步降低放电开始电压,并能够提高绝缘性劣化耐性的ESD保护元件。本实用新型的ESD保护器件包括:绝缘性陶瓷基体,具有空洞部;辅助电极,具有第一主面和第二主面,且被埋设于上述绝缘性陶瓷基体,以便上述第一主面和上述第二主面之间的端部在上述空洞部露出;以及第一放电电极和第二放电电极,被埋设于上述绝缘性陶瓷基体,以便主面夹持着上述辅助电极而对置,上述辅助电极包括至少一层第一辅助电极层和至少一层第二辅助电极层,上述第一辅助电极层的导电材料的含有率比上述第二辅助电极层高,并且上述第一辅助电极层与上述第一放电电极和上述第二放电电极的至少一方接合而成。

Description

ESD保护器件
技术领域
本实用新型涉及一种ESD保护器件。
背景技术
ESD(Electro-Static Discharge;静电放电)例如是指人体等接触电子设备等时所产生的放电现象,这成为电子设备受损、误动作的原因。 ESD保护元件是使放电时产生的过大的电流不施加于电子设备的元件。
ESD保护元件具有使一对放电电极分离并对置的结构,若施加过大的电压,则在放电电极间产生放电,并将静电导入接地侧,来保护电路。近年来,以更低的电压来驱动的电子设备被广泛使用,伴随于此ESD 保护元件也需要能够以更低的电压来放电的放电开始电压较低的元件。
例如,在专利文献1中,记载了一种ESD保护器件,该ESD保护器件具有:在内部具有空洞部的绝缘性基板、第一放电电极及第二放电电极、以及形成于空洞部的内周面的至少一部分并与第一放电电极及第二放电电极电连接的辅助电极。
专利文献1:日本特开2010-129320号公报
空洞部内的放电主要沿着空洞部的内周面产生(称为沿面放电),专利文献1所记载的ESD保护器件在空洞部的内周面的至少一部分设置辅助电极,从而容易产生沿面放电,提高ESD特性的稳定性。
然而,近年来,需要能够以更低的电压放电,并且绝缘性劣化耐性较高的ESD保护元件。
实用新型内容
因此,本实用新型的目的在于提供一种能够进一步降低放电开始电压,并能够提高绝缘性劣化耐性的ESD保护元件。
为了解决上述课题,本申请发明人经仔细研究后发现,通过以多层构成辅助电极,并在放电电极侧配置包含较多导电材料的层,能够进一步降低放电开始电压,并且能够提高绝缘性劣化耐性,从而完成了本实用新型。即,本实用新型的ESD保护器件的特征在于,包括:
绝缘性陶瓷基体,具有空洞部;
辅助电极,具有第一主面和第二主面,且被埋设于上述绝缘性陶瓷基体,以便上述第一主面和上述第二主面之间的端部在上述空洞部露出;以及
第一放电电极和第二放电电极,被埋设于上述绝缘性陶瓷基体,以便上述第一放电电极和上述第二放电电极的主面夹持着上述辅助电极而对置,
上述辅助电极包括至少一层第一辅助电极层和至少一层第二辅助电极层,
上述第一辅助电极层的导电材料的含有率比上述第二辅助电极层高,并且上述第一辅助电极层与上述第一放电电极和上述第二放电电极的至少一方接合而成。
本实用新型的ESD保护器件为将导电材料的含有率不同的第一辅助电极层和第二辅助电极层交替配置而成的由至少两层构成的多层结构,使导电材料的含有率较高的第一辅助电极层与第一放电电极和第二放电电极的至少一方接合,从而能够提高低电压动作性,并且提高绝缘性劣化耐性。
在本实用新型的一个方式中,也可以为上述第一放电电极具有与上述辅助电极电连接的第一辅助导体,并被配置为该第一辅助导体的一个主面的至少一部分在上述空洞部露出。
根据上述方式,通过设置第一辅助导体,即使反复放电也能够抑制放电电极剥离,所以能够提高动作性的稳定性。
另外,在本实用新型的一个方式中,也可以为上述第一放电电极具有与上述辅助电极电连接的第一辅助导体,上述第二放电电极具有与上述辅助电极电连接的第二辅助导体,并被配置为该第一辅助导体和该第二辅助导体的主面的至少一部分在上述空洞部露出。
根据上述方式,通过设置第一辅助导体和第二辅助导体,即使反复放电也能够进一步抑制放电电极剥离,所以能够进一步提高动作性的稳定性。
另外,在本实用新型的一个方式中,也可以为上述导电材料包含金属材料和/或半导体材料。
根据上述方式,作为导电材料,使用金属材料和/或半导体材料,从而能够提供动作性的稳定性优异的ESD保护器件。
另外,在本实用新型的一个方式中,也可以为上述辅助电极的在上述空洞部露出的上述端部在表面具有凹凸形状。
根据上述方式,凹凸形状促进二次电子发射,并使放电开始电压降低,并且使放电所伴随的发热的散热面积增加从而具有抑制辅助电极的温度上升的效果。
另外,在本实用新型的一个方式中,也可以为第二辅助电极层的厚度比第一辅助电极层的厚度大。
根据上述方式,能够进一步提高辅助电极的绝缘性。
另外,在本实用新型的一个方式中,也可以为上述辅助电极具有具备成为上述空洞部的贯通孔的圆环形状。
根据上述方式,沿着在空洞部露出的辅助电极的表面产生沿面放电,因此能够提高ESD特性的稳定性。
另外,在本实用新型的一个方式中,也可以为上述辅助电极具有交替地层叠一层第一辅助电极层和一层第二辅助电极层而成的结构。
根据上述方式,通过交替地层叠一层第一辅助电极层和一层第二辅助电极层,能够进一步提高辅助电极的绝缘性。
另外,在本实用新型的一个方式中,也可以为上述辅助电极是在与上述第一放电电极接合的一层第一辅助电极层和与上述第二放电电极接合的一层第一辅助电极层之间具有一层第二辅助电极层的三层结构。
根据上述方式,不仅能够使流光可靠地从一个放电电极进展到另一个放电电极,还能够作为双向极性的ESD保护器件来使用。
根据本实用新型,能够提供一种能够进一步降低放电开始电压,并且能够提高绝缘性劣化耐性的ESD保护器件。
附图说明
图1A是表示本实用新型的实施方式1所涉及的ESD保护器件的结构的一个例子的示意纵剖视图。
图1B是图1A的部分放大剖视图。
图2是表示本实用新型的实施方式1所涉及的ESD保护器件的制造工序的一个例子的示意纵剖视图。
图3A是表示本实用新型的实施方式2所涉及的ESD保护器件的结构的一个例子的示意纵剖视图。
图3B是图3A的部分放大剖视图。
图4是表示本实用新型的实施方式2所涉及的ESD保护器件的制造工序的一个例子的示意纵剖视图。
图5A是表示本实用新型的实施方式3所涉及的ESD保护器件的结构的一个例子的示意纵剖视图。
图5B是图5A的部分放大剖视图。
图6是表示本实用新型的实施方式4所涉及的ESD保护器件的结构的一个例子的部分放大剖视图。
具体实施方式
以下,参照附图等对本实用新型的实施方式进行详细说明。
图1A是表示本实施方式所涉及的ESD保护器件的结构的一个例子的示意纵剖视图。ESD保护器件A具备:绝缘性陶瓷基体1,具有空洞部2;辅助电极5,具有第一主面51和第二主面52,且埋设于绝缘性陶瓷基体1以便第一主面51和第二主面52之间的端部在空洞部2露出;以及第一放电电极3和第二放电电极4,埋设于绝缘性陶瓷基体1,以便主面夹持辅助电极5而对置。第一放电电极3和第二放电电极4的主面的一部分隔着空洞部2对置。此外,在以下的说明中,也有将第一放电电极3和第二放电电极4的相互对置的部分称为对置部分的情况。
图1B是图1A的辅助电极5的部分放大图。辅助电极5具有从第一放电电极3朝向第二放电电极4,第一辅助电极层5a和第二辅助电极层5b按照第一辅助电极层5a/第二辅助电极层5b/第一辅助电极层5a 的顺序层叠而成的三层结构。第一辅助电极层的导电材料的含有率比第二辅助电极层高,并且两个第一辅助电极层分别与第一放电电极和第二放电电极接合。
一般来说,从第一放电电极朝向第二放电电极的静电的放电通过电场集中在第一放电电极3、辅助电极5以及空洞部2相接触的三重点(以下,称为沿面三重点)而产生。在沿面三重点生成的二次电子形成被称作流光的树枝状放电,流光进一步形成引线(leader),沿着辅助电极5的表面到达第二放电电极。将沿着该辅助电极5的表面的放电称为沿面放电。此外,电场越向沿面三重点集中,越容易产生沿面放电,放电开始电压也降低。若提高辅助电极整体的导电材料的含有率,则可促进朝向三重点的电场集中和二次电子的释放所伴随的电子雪崩的形成,容易生成流光。但是,若导电材料的量增加,则由于反复放电导致绝缘性降低,而难以满足绝缘性劣化耐性。
在本实施方式中,通过将辅助电极设为第一辅助电极层5a/第二辅助电极层5b/第一辅助电极层5a的三层结构,并使导电材料的含有率较高的第一辅助电极层与第一放电电极接合,能够促进电场向沿面三重点的集中。据此,容易形成流光和引线,能够降低放电开始电压。另外,若一旦形成流光和引线,则即使存在导电材料较少的第二辅助电极层,实际上也不会阻碍沿面放电的生长。进一步,通过使导电材料的含有率较低的第二辅助电极层与第一辅助电极层邻接配置,不易产生由放电引起的绝缘破坏,因此即使反复放电也能够保持较高的绝缘性,并能够提高绝缘性劣化耐性。
此外,通过使用导电材料的含有率不同的第一辅助电极层和第二辅助电极层,在烧结时在收缩的程度上产生差异。即,由于导电材料的含有率较低的第二辅助电极层比第一辅助电极层容易收缩,所以在辅助电极的露出在空洞部的端部的表面形成凹凸(参照图1B)。第二辅助电极层形成凹部,第一辅助电极层形成凸部。该表面的凹凸还具有促进二次电子发射,并使放电开始电压降低,并且使放电所伴随的发热的散热面积增加从而抑制辅助电极的温度上升的效果。进一步,为了在表面形成凹凸,变更第一辅助电极层和第二辅助电极层的导体材料种类以及绝缘材料种类,对在收缩的程度上产生差异也有效。
第一辅助电极层和第二辅助电极层能够使用导电材料和绝缘材料的混合物。导电材料包含金属材料和半导体材料。导电材料例如能够举出Cu、 Ag、Pd、Pt、Al、Ni、W以及它们的组合,且优选为Cu。另外,半导体材料例如能够举出Si、Ge等金属半导体;SiC、TiC、ZrC、WC等碳化物;TiN、ZrN、氮化铬、VN、TaN等氮化物;硅化钛、硅化锆、硅化钨、硅化钼、硅化铬等硅化物;硼化钛、硼化锆、硼化铬、硼化镧、硼化钼、硼化钨等硼化物;钛酸锶等氧化物,且优选为SiC。另外,也可以适当地将两种以上的上述金属材料和/或半导体材料混合而使用。另外,导电材料也可以利用无机材料涂覆。若为无机材料则并无特别限定,可以是 Al2O3、ZrO2、SiO2等无机材料、陶瓷基体材料的构成材料的混合煅烧粉末等。另一方面,绝缘材料例如能够举出Al2O3、SiO2、ZrO2、TiO2等氧化物、Si3N4、AlN等氮化物、陶瓷基体材料的构成材料的混合煅烧粉末、玻璃质物质、它们的组合。导电材料和绝缘材料的组合优选为第一辅助电极层的烧结温度比第二辅助电极层高的材料的组合。
第一辅助电极层的导电材料的含有率比第二辅助电极层高。这里,导电材料是指含有率能够用导电材料相对于(导电材料+绝缘材料)的体积%来表示。例如,若是金属材料和绝缘材料的组合,则第一辅助电极层的导电材料含有率为15~50体积%,优选为20~40体积%。第二辅助电极层的导电材料的含有率比第一辅助电极层的导电材料的含有率低即可,但优选低3~15体积%。另外,若是使用了利用无机材料涂覆的导电材料、半导体材料的情况,则第一辅助电极层的导电材料含有率为30~90体积%,优选为40~80体积%。第二辅助电极层的导电材料的含有率比第一辅助电极层的导电材料的含有率低即可,但优选低 7~30体积%。
辅助电极的厚度能够根据放电间隙(第一放电电极与第二放电电极的对置部分之间的距离)的距离来设定,为3~20μm,优选为5~15μm。第一辅助电极层与第二辅助电极层的厚度能够根据辅助电极的厚度设定在0.5~15μm的范围内,优选设定在1~10μm的范围内。第一辅助电极层与第二辅助电极层的厚度既可以相同也可以不同,但优选第二辅助电极层更厚。通过使第二辅助电极层更厚,能够进一步容易地抑制放电电极间的短路。
使导电材料的含有率较高的第一辅助电极层与第一放电电极以及第二放电电极的至少一方接合。在与第一放电电极以及上述第二放电电极的一方接合的情况下,能够形成第一辅助电极层/第二辅助电极层的两层结构。另外,也能够使第一辅助电极层与第一放电电极以及第二放电电极双方接合,该情况下,不仅能够使流光可靠地从一个放电电极进展到另一个放电电极,也能够作为双向极性的ESD保护器件来使用。该情况下,能够采用交替地层叠第一辅助电极层和第二辅助电极层而成的第一辅助电极层/第二辅助电极层/第一辅助电极层的三层结构、第一辅助电极层/第二辅助电极层/第一辅助电极层/第二辅助电极层 /第一辅助电极层的五层结构、第一辅助电极层/第二辅助电极层/第一辅助电极层/第二辅助电极层/第一辅助电极层/第二辅助电极层 /第一辅助电极层的七层结构等各种层数的多层结构。
此外,对具有多层结构的辅助电极5的形状并无特别限定,但优选为能够使用从辅助电极5的层叠方向观察呈圆环的形状。
构成绝缘性陶瓷基体1的陶瓷材料例如能够使用作为主要成分包含 Ba、Al、Si的低温共烧陶瓷(LTCC:Low Temperature Co-fired Ceramics)。绝缘性陶瓷基体1也可以包含碱金属成分和硼成分中的至少一个。另外,也可以包含玻璃成分。
第一放电电极3和第二放电电极4形成于不同的平面,第一放电电极3和第二放电电极4分别沿该不同的平面的方向延伸。对其形状并无特别限定,但例如能够使用带状形状。第一放电电极3和第二放电电极 4例如能够由Cu、Ag、Pd、Pt、Al、Ni、W、包含它们中的至少一种的合金等材料构成。
第一外部电极8和第二外部电极9例如能够使用Cu、Ag、Pd、Pt、 Al、Ni、W、包含它们中的至少一种的合金等材料。
本实施方式所涉及的ESD保护器件为将导电材料的含有率不同的两个辅助电极层(第一辅助电极层和第二辅助电极层)交替配置而成的由至少两层构成的多层结构,通过使导电材料的含有率较高的第一辅助电极层与第一放电电极以及第二放电电极的至少一方接合,能够提高低电压动作性,并且能够提高绝缘性劣化耐性。
接下来,对本实施方式所涉及的ESD保护器件的制造方法进行说明。本实施方式所涉及的ESD保护器件的制造方法具有:在第一陶瓷生片和第二陶瓷生片各陶瓷生片的一个主面上分别形成第一放电电极和第二放电电极的工序;形成将导电材料的含有率不同的两个辅助电极层交替配置而成的由至少两层构成的辅助电极用片材的工序;在辅助电极用片材形成成为空洞部的贯通孔的工序;夹持着辅助电极用片材对第一陶瓷生片、第二陶瓷生片以及辅助电极用片材进行层叠,以便第一放电电极和第二放电电极在上述贯通孔露出地形成层叠体的工序;以及对该层叠体进行烧制的工序。
以下,参照图2对本实施方式所涉及的ESD保护器件的制造方法具体地进行说明。
(1)形成第一放电电极和第二放电电极的工序
在所准备的陶瓷生片12、11上涂覆导电性浆料,分别形成第一放电电极16和第二放电电极17。
(2)形成由至少两层构成的辅助电极用片材的工序
调制导电材料的含有率不同的两个辅助电极层用片材用生料,并使用刮刀法,使第一辅助电极层用片材(未图示)和第二辅助电极层用片材(未图示)成形。交替地层叠第一辅助电极层用片材和第二辅助电极层用片材而形成三层结构的辅助电极用片材15。
(3)在辅助电极用片材形成成为空洞部的贯通孔的工序
在制成的辅助电极用片材15上,形成在层叠时成为空洞部的贯通孔14。
(4)形成层叠体的工序
夹持着辅助电极用片材15地层叠陶瓷生片10、11、12、13,以便第一放电电极和第二放电电极在贯通孔露出地形成生片层叠体。
(5)烧制的工序
生片层叠体的烧制能够在N2环境下,850℃以上1000℃以下的温度范围内进行。
实施方式2
相对于实施方式1的ESD保护器件被形成为第一放电电极和第二放电电极相互隔着空洞部部分对置,本实施方式所涉及的ESD保护器件在形成为第一放电电极具有第一辅助导体且该第一辅助导体的一个主面的至少一部分在空洞部露出的点上不同,除此以外具有与实施方式 1所涉及的ESD保护器件相同的结构。
如图3A所示,第一放电电极3由第一主导体3a和第一辅助导体3b 构成。图3B是辅助电极5的部分放大图。辅助电极5具有从第一放电电极3朝向第二放电电极4的方向,第一辅助电极层5a和第二辅助电极层5b按照第一辅助电极层5a/第二辅助电极层5b/第一辅助电极层 5a的顺序层叠而成的三层结构。下方的第一辅助电极层5a与第一辅助导体3b接合,上方的第一辅助电极层5a与第二放电电极4接合。
第一辅助导体是为了抑制反复放电所伴随的主导体的劣化而使用的导体,例如能够使用向绝缘性陶瓷基体内的导通孔填充导电材料而成的导通孔导体。在图3A、3B中,示出了使第一辅助导体与主导体接合的例子,但也可以一体地形成第一辅助导体和主导体。此外,以下也有将辅助导体称为导通孔导体的情况。
本实施方式所涉及的ESD保护器件除了在形成第一放电电极和第二放电电极的工序中,在形成第一放电电极的陶瓷生片形成导通孔,并向该导通孔填充导体而形成第一辅助导体以外,能够利用与实施方式1 相同的方法来制造。图4是表示制造工序的一个例子的示意剖视图,使用向导通孔填充第一辅助导体18并且形成有第一放电电极16的陶瓷生片12,夹持着辅助电极用片材15而层叠陶瓷生片10、11、12、13,来形成生片层叠体。
根据本实施方式,不仅具有与实施方式1所涉及的ESD保护器件相同的效果,通过设置第一辅助导体,即使反复放电也能够抑制放电电极剥离,因此能够提高动作性的稳定性。
实施方式3
相对于实施方式1的ESD保护器件被形成为第一放电电极和第二放电电极相互隔着空洞部部分对置,本实施方式所涉及的ESD保护器件在形成为第一放电电极具有第一辅助导体且该第一辅助导体的一个主面的至少一部分在空洞部露出的点、以及形成为第二放电电极具有第二辅助导体且该第二辅助导体的一个主面的至少一部分在空洞部露出的点上不同,除此以外具有与实施方式1所涉及的ESD保护器件相同的结构。
如图5A所示,第一放电电极3由第一主导体3a和第一辅助导体3b 构成,第二放电电极4由第二主导体4a和第二辅助导体4b构成。图 5B是辅助电极5的部分放大图。辅助电极5具有从第一放电电极3向第二放电电极4的方向,第一辅助电极层5a和第二辅助电极层5b按照第一辅助电极层5a/第二辅助电极层5b/第一辅助电极层5a的顺序层叠而成的三层结构。下方的第一辅助电极层5a与第一辅助导体3b接合,上方的第一辅助电极层5a与第二辅助导体4b接合。
本实施方式所涉及的ESD保护器件除了在形成第一放电电极和第二放电电极的工序中,在形成第一放电电极的陶瓷生片形成导通孔,并且在形成第二放电电极的陶瓷生片也形成导通孔,并向这些导通孔中填充导体而形成第一辅助导体和第二辅助导体以外,能够利用与实施方式 1相同的方法来制造。
根据本实施方式,不仅具有与实施方式1所涉及的ESD保护器件相同的效果,通过在空洞部的上下设置辅助导体,即使反复放电也能够抑制两侧的放电电极剥离,因此能够进一步提高动作性的稳定性。
实施方式4
相对于实施方式2的ESD保护器件使用了三层结构的辅助电极,本实施方式所涉及的ESD保护器件在使用了五层结构的辅助电极的点上不同,除此以外具有与实施方式2所涉及的ESD保护器件相同的结构。
图6是辅助电极20的部分放大图。辅助电极20具有从第一放电电极3朝向第二放电电极4的方向,第一辅助电极层20a和第二辅助电极层20b按照第一辅助电极层20a/第二辅助电极层20b/第一辅助电极层20a/第二辅助电极层20b/第一辅助电极层20a/第二辅助电极层 20b/第一辅助电极层20a的顺序层叠而成的七层结构。下方的第一辅助电极层20a与第一辅助导体3b接合,上方的第一辅助电极层20a与第二放电电极4接合。另外,第二辅助电极层形成凹部,第一辅助电极层形成凸部,从而在辅助电极的露出在空洞部的端部的表面形成凹部和凸部交替排列的凹凸形状。
根据本实施方式,通过增加构成辅助电极的第一辅助电极层和第二辅助电极层的数量,能够使流光更容易发生进展且进一步降低放电开始电压,并且能够进一步提高绝缘性劣化耐性。另外,还具有由于能够进一步增加放电所伴随的发热的散热面积,所以进一步抑制辅助电极的温度上升的效果。
实施例
使用实施例对本实用新型进行进一步详细说明,但本实用新型并不限定于以下的实施例。
实施例1
(1)陶瓷片材用材料的准备
成为陶瓷片材的材料的陶瓷材料使用了由以Ba、Al、Si为中心的组成构成的材料(是调整为相对介电常数εr为4~9的材料,以下称为 BAS材料)。将各材料调合并混合成规定的组成,并在800~1000℃下煅烧。利用氧化锆球磨机对得到的煅烧粉末进行12小时的粉碎,得到陶瓷粉末。向该陶瓷粉末中添加甲苯、EKINEN等有机溶剂进行混合。进一步添加粘合剂、增塑剂进行混合而得到生料。利用刮刀法使得到的生料成形,得到4片厚度为25μm的陶瓷生片。
(2)辅助电极用材料的准备
作为辅助电极用材料,使用了A和B这两种。辅助电极用材料A 由Cu/Al2O3的混合物构成。将平均粒径为0.5μm的Cu粉末和平均粒径为0.1μm的Al2O3粉末调合成35体积%:65体积%的比例,并添加甲苯、EKINEN等有机溶剂进行混合。进一步添加粘合剂、增塑剂进行混合而得到生料。辅助电极用材料B由Cu/BAS煅烧粉末的混合物构成。将平均粒径为0.5μm的Cu粉末和将平均粒径调整为0.5μm的BAS 煅烧粉末调合为30体积%:70体积%的比例,并添加甲苯/EKINEN等有机溶剂进行混合。进一步添加粘合剂、增塑剂进行混合而得到生料。
使用得到的生料并利用刮刀法成形,得到具有第一辅助电极/第二辅助电极/第一辅助电极的结构的三层结构的辅助电极用片材。具体而言,通过使用辅助电极用材料A制作2片厚度为5μm的第一辅助电极用片材,且使用辅助电极用材料B制作1片厚度为10μm的第二辅助电极用片材,并通过夹持着第二辅助电极用片材对第一辅助电极用片材进行层叠来制作。
(3)导通孔导体用浆料材料以及放电电极用浆料材料的准备
(3-1)导通孔导体用浆料材料的准备
通过将85重量%的平均粒径为1μm的Cu粉末和15重量%的使乙基纤维素溶解于松油醇而制成的有机载体调合,并利用三辊进行混合,来制作导通孔导体用浆料。
(3-2)放电电极用浆料的准备
通过将40重量%的平均粒径为1μm的Cu粉末、40重量%的平均粒径为3μm的Cu粉末、20重量%的使乙基纤维素溶解于松油醇而制成的有机载体调合,并利用三辊进行混合,来制作放电电极用浆料。
(3-3)空洞形成用浆料的准备
通过将38重量%的平均粒径为1μm的交联丙烯酸树脂珠、62重量%的向松油醇中溶解了10wt%的乙基纤维素树脂(Ethocel resin)而成的有机载体调合,并利用三辊进行混合,来制作空洞形成用浆料。
(3-4)外部电极用浆料的准备
通过将80重量%的平均粒径约为1μm的Cu粉末、5重量%的在转变点为620℃且软化点为720℃且平均粒径约为1μm的碱硼硅酸盐玻璃料、15重量%的使乙基纤维素溶解于松油醇而制成的有机载体,并利用三辊进行混合,来制作外部电极用浆料。
(4)基于激光加工的导通孔形成以及填充
利用CO2激光对陶瓷生片和辅助电极用片材形成导通孔。针对陶瓷生片形成φ130μm的通孔,并填充导通孔导体用浆料。针对辅助电极用片材形成φ130μm的通孔,并填充空洞形成用浆料。之后,从辅助电极用片材切出规定的尺寸,并用在层叠时形成放电部。
(5)基于丝网印刷的放电电极的涂覆
利用丝网印刷涂覆形成了放电电极用浆料。在未形成导通孔的1片陶瓷生片和形成导通孔并填充了导通孔导体的陶瓷生片上,涂覆放电电极用浆料,并引出到外部。
(6)层叠及压焊
如图4所示,对陶瓷生片10、11、12、13进行层叠,以便在形成有第二放电电极17的陶瓷生片11和形成有第一放电电极16并且向导通孔中填充了第一辅助导体18的陶瓷生片12之间夹持辅助电极用片材 15,并进行压焊来制作层叠体。这里,层叠陶瓷生片10、11、12、13,以便第一辅助导体18与第二放电电极17的一部分隔着空洞部14相互对置。在本实施例中,进行层叠/压焊,以便层叠体的厚度为0.3mm。
(7)切割
与像LC滤波器那样的芯片类型的电子部件的情况相同,利用微切割机进行切割而分割成各芯片。在本实施例中,切割成纵×横为1.0mm ×0.5mm。
(8)烧制
接下来,与通常的陶瓷多层部件的情况相同,在N2环境下进行烧制。在为不氧化的电极材料的情况下,也可以在大气环境下进行。
(9)端面电极涂覆及烘烤
在烧制后,在端面涂覆电极浆料,并进行烘烤,从而形成外部电极。
(10)电镀
在外部电极上进行电解Ni-Sn电镀。
通过以上的工序,制成了具有三层结构的辅助电极,并沿着层叠体的厚度方向在空洞部的单侧配置有导通孔导体的ESD保护器件。此外,使放电间隙(放电电极间的距离)为15μm。另外,在以下的实施例及比较例中,除非另有说明,否则放电间隙为15μm。
实施例2
在本实施例中,制作了具有五层结构的辅助电极,并沿着层叠体的厚度方向在空洞部的单侧配置有导通孔导体的ESD保护器件。
具体而言,除了在上述的准备辅助电极用材料的工序中,制作了具有第一辅助电极/第二辅助电极/第一辅助电极/第二辅助电极/第一辅助电极的结构的五层结构的辅助电极用片材以外,使用与实施例1 相同的方法来制作ESD保护器件。
比较例1
除了在上述的准备辅助电极用材料的工序中,使用辅助电极用材料B来制作仅由第二辅助电极构成的一层结构的辅助电极用片材以外,使用与实施例1相同的方法来制作ESD保护器件。
[放电开始电压测定]
对于制成的ESD保护器件的放电开始电压,基于IEC标准 (IEC61000-4-2)所规定的静电放电抗扰性试验,以接触放电的形式施加1.5kV~3.0kV的电压并测定动作率。针对各实施例和比较例,分别对100个样本进行了评价。这里,动作率是指以规定电压放电的样本数相对于总样本数之比。
[绝缘性(IR)劣化耐性测定]
对于制成的ESD保护器件,对发生了反复放电的情况下的耐性进行了评价。具体而言,基于IEC标准(IEC61000-4-2)所规定的静电放电抗扰性试验,以接触放电的形式连续施加了100次8kV或者10kV 的电压,将IR值降低到10kΩ的样本判断为故障,将未降低到10kΩ的样本判断为合格,并对合格率进行比较。针对各实施例和比较例,分别对50个样本进行了评价。这里,合格率是指被判断为合格的样本数相对于总样本数之比。
(结果)
在比较例1中,1.5kV下的动作率为10%以下。与此相对,在实施例1、2中,即使在1.5kV下也得到30%以上的动作率。另外,关于IR 劣化耐性,10kV下的合格率在比较例1中为10%以下,相对于此,在实施例1、2中得到50%以上的合格率。
附图标记说明
1…绝缘性陶瓷基体;2…空洞部;3…第一放电电极;3a…第一主导体;3b…第一辅助导体;4…第二放电电极;4a…第二主导体;4b…第二辅助导体;5…辅助电极;5a…第一辅助电极层;5b…第二辅助电极层;8…第一外部电极;9…第二外部电极;10…绝缘性陶瓷生片;11…绝缘性陶瓷生片;12…绝缘性陶瓷生片;13…绝缘性陶瓷生片;14…空洞部;15…辅助电极用片材;16…第一放电电极;17…第二放电电极; 18…第一辅助导体;20…辅助电极;20a…第一辅助电极层;20b…第二辅助电极层;51…辅助电极第一主面;52…辅助电极第二主面。

Claims (9)

1.一种ESD保护器件,包括:
绝缘性陶瓷基体,具有空洞部;
辅助电极,具有第一主面和第二主面,且被埋设于所述绝缘性陶瓷基体,以便所述第一主面和所述第二主面之间的端部在所述空洞部露出;以及
第一放电电极和第二放电电极,被埋设于所述绝缘性陶瓷基体,以便所述第一放电电极和所述第二放电电极的主面夹持着所述辅助电极而对置,
所述辅助电极包括至少一层第一辅助电极层和至少一层第二辅助电极层,
所述第一辅助电极层的导电材料的含有率比所述第二辅助电极层高,并且所述第一辅助电极层与所述第一放电电极和所述第二放电电极的至少一方接合而成。
2.根据权利要求1所述的ESD保护器件,其中,
所述第一放电电极具有与所述辅助电极电连接的第一辅助导体,并被配置为该第一辅助导体的一个主面的至少一部分在所述空洞部露出。
3.根据权利要求1所述的ESD保护器件,其中,
所述第一放电电极具有与所述辅助电极电连接的第一辅助导体,所述第二放电电极具有与所述辅助电极电连接的第二辅助导体,并被配置为该第一辅助导体和该第二辅助导体的主面的至少一部分在所述空洞部露出。
4.根据权利要求1~3中任一项所述的ESD保护器件,其中,
所述导电材料包含金属材料和/或半导体材料。
5.根据权利要求1~3中任一项所述的ESD保护器件,其中,
所述辅助电极的在所述空洞部露出的所述端部在表面具有凹凸形状。
6.根据权利要求1~3中任一项所述的ESD保护器件,其中,
第二辅助电极层的厚度比第一辅助电极层的厚度大。
7.根据权利要求1~3中任一项所述的ESD保护器件,其中,
所述辅助电极具有具备成为所述空洞部的贯通孔的圆环形状。
8.根据权利要求1~3中任一项所述的ESD保护器件,其中,
所述辅助电极具有交替地层叠一层第一辅助电极层和一层第二辅助电极层而成的结构。
9.根据权利要求1~3中任一项所述的ESD保护器件,其中,
所述辅助电极具有在与所述第一放电电极接合的一层第一辅助电极层和与所述第二放电电极接合的一层第一辅助电极层之间具有一层第二辅助电极层的三层结构。
CN201690000924.4U 2015-07-28 2016-06-14 Esd保护器件 Active CN207834827U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-148784 2015-07-28
JP2015148784 2015-07-28
PCT/JP2016/067689 WO2017018085A1 (ja) 2015-07-28 2016-06-14 Esd保護デバイス

Publications (1)

Publication Number Publication Date
CN207834827U true CN207834827U (zh) 2018-09-07

Family

ID=57885398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690000924.4U Active CN207834827U (zh) 2015-07-28 2016-06-14 Esd保护器件

Country Status (4)

Country Link
US (1) US10292250B2 (zh)
JP (1) JP6399226B2 (zh)
CN (1) CN207834827U (zh)
WO (1) WO2017018085A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11178800B2 (en) 2018-11-19 2021-11-16 Kemet Electronics Corporation Ceramic overvoltage protection device having low capacitance and improved durability
US11393635B2 (en) 2018-11-19 2022-07-19 Kemet Electronics Corporation Ceramic overvoltage protection device having low capacitance and improved durability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905123B2 (ja) 1994-07-14 2007-04-18 サージックス コーポレイション 可変電圧保護構成部分およびその製造方法
JP3528655B2 (ja) * 1999-02-17 2004-05-17 三菱マテリアル株式会社 チップ型サージアブソーバ及びその製造方法
JP5262624B2 (ja) 2008-11-26 2013-08-14 株式会社村田製作所 Esd保護デバイス及びその製造方法
JP2010153719A (ja) 2008-12-26 2010-07-08 Panasonic Corp 過電圧保護部品およびその製造方法
JP2012114351A (ja) * 2010-11-26 2012-06-14 Tdk Corp 静電気対策素子
CN107394587B (zh) * 2013-06-24 2019-05-10 株式会社村田制作所 Esd保护装置
JP6311789B2 (ja) * 2014-06-24 2018-04-18 株式会社村田製作所 静電気放電保護デバイスおよびその製造方法

Also Published As

Publication number Publication date
US20180098410A1 (en) 2018-04-05
US10292250B2 (en) 2019-05-14
WO2017018085A1 (ja) 2017-02-02
JP6399226B2 (ja) 2018-10-03
JPWO2017018085A1 (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
US8760830B2 (en) ESD protection device
KR101392455B1 (ko) Esd 보호 디바이스 및 그 제조 방법
CN101542856B (zh) 静电放电保护装置
US8711537B2 (en) ESD protection device and method for producing the same
US9398673B2 (en) ESD protection device and method for producing the same
CN207834827U (zh) Esd保护器件
CN104521079A (zh) Esd保护装置
CN104541418B (zh) Esd保护装置
KR20140046072A (ko) Esd 보호 디바이스 및 그 제조방법
KR101775921B1 (ko) 서지 보호 디바이스, 그 제조방법 및 그것을 포함하는 전자부품
CN208093946U (zh) Esd保护装置
JP5605413B2 (ja) Esd保護デバイスとその製造方法
CN108701969B (zh) Esd保护装置
WO2012090731A1 (ja) Esd保護装置及びその製造方法
JP5757294B2 (ja) Esd保護装置及びその製造方法
WO2014188791A1 (ja) Esd保護装置
WO2016203976A1 (ja) Esd保護装置
US9368253B2 (en) ESD protection device and method for producing the same
JP6048055B2 (ja) Esd保護デバイスとその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant