KR101439398B1

KR101439398B1 - Ｅｓｄ 보호장치의 제조방법 및 ｅｓｄ 보호장치

Info

Publication number: KR101439398B1
Application number: KR1020127020391A
Authority: KR
Inventors: 테츠야 이케다; 타카유키 츠키자와
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2010-02-04
Filing date: 2011-01-28
Publication date: 2014-09-11
Also published as: JPWO2011096335A1; KR20120120279A; CN102754291B; CN102754291A; US20130201585A1; US8847726B2; WO2011096335A1; JP5557060B2

Abstract

본 발명은 ESD 특성의 조정이나 안정화가 용이해지는 ESD 보호장치의 제조방법 및 ESD 보호장치를 제공한다.
절연층(101, 102)이 되는 시트에 제1 및 제2 접속도체(14, 16)가 되는 부분과 혼합부(20)가 되는 부분을 형성하고 시트를 적층하여 가열한다. 혼합부(20)가 되는 부분은 공극 형성용 재료와, (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하는 고형 성분이 혼합된 혼합부 형성용 재료를 이용해서 형성한다. 가열시에 의해 공극 형성용 재료가 소실되어, 공극과 고형 성분이 분산된 혼합부(20)가 형성된다.

Description

ＥＳＤ 보호장치의 제조방법 및 ＥＳＤ 보호장치{PROCESS FOR PRODUCING ESD PROTECTION DEVICE, AND ESD PROTECTION DEVICE}

본 발명은 ESD 보호장치의 제조방법 및 ESD 보호장치에 관한 것으로, 자세하게는 ESD 보호 기능만 가지는 단체(單體)의 부품(ESD 보호 디바이스)이나, ESD 보호 기능과 그 이외의 기능을 가지는 복합 부품(모듈) 등의 ESD 보호장치의 제조방법 및 ESD 보호장치에 관한 것이다.

ESD(Electro-Static Discharge;정전기방전)란, 대전된 도전성 물체(인체 등)가, 다른 도전성 물체(전자기기 등)에 접촉, 혹은 충분히 접근했을 때에 심한 방전이 발생하는 현상이다. ESD로 인해 전자기기의 손상이나 오작동 등의 문제가 발생한다. 이것을 막기 위해서는 방전시에 발생하는 과대한 전압이 전자기기의 회로에 가해지지 않도록 할 필요가 있다. 이러한 용도로 사용되는 것이 ESD 보호 디바이스이며, 서지 흡수 소자나 서지 앱소버(surge absorber)라고도 불리고 있다.

ESD 보호 디바이스는 예를 들면 회로의 신호 선로와 그라운드(접지) 사이에 배치된다. ESD 보호 디바이스는 한쌍의 방전전극을 이간하여 대향시킨 구조이므로, 통상의 사용 상태에서는 높은 저항을 가지고 있으며, 신호가 그라운드측으로 흐르는 일은 없다. 이에 대하여, 예를 들어 휴대전화 등의 안테나로부터 정전기가 가해지는 경우와 같이 과대한 전압이 가해지면, ESD 보호 디바이스의 방전전극간에서 방전이 발생하여 정전기를 그라운드측으로 유도할 수 있다. 이로 인해 ESD 디바이스보다 후단의 회로에는 정전기에 의한 전압이 인가되지 않아 회로를 보호할 수 있다.

예를 들면 도 24의 분해 사시도 및 도 25의 단면도에 나타내는 ESD 보호 디바이스는 절연성 세라믹 시트(2)가 적층되는 세라믹 다층기판(7) 내에 공동부(cavity portion)(5)가 형성되고, 외부전극(1)과 도통(導通)된 방전전극(6)이 공동부(5) 내에 대향 배치되며, 그 공동부(5)에 방전 가스가 담겨 있다. 방전전극(6) 사이에서 절연 파괴를 일으키는 전압이 인가되면, 공동부(5) 내에 방전전극(6) 사이에서 방전이 발생하고, 그 방전에 의해 과잉 전압을 그라운드로 유도하여 후단의 회로를 보호할 수 있다(예를 들면 특허문헌 1 참조).

일본국 공개특허공보 2001-43954호

이 ESD 보호 디바이스에 있어서, 방전개시전압의 조정은 주로 절연층의 주면(主面)을 따라 대향하도록 배치된 방전전극의 간격을 조정함으로써 실시한다. 그러나 방전전극의 간격은 디바이스의 제작 편차나 세라믹 기판의 소성시의 수축 등에 의해 불균일해지기 쉽기 때문에, 정밀도 좋게 조정하기가 곤란하다. 그렇기 때문에, 피크 전압값 등의 ESD 특성의 조정이나 안정화가 용이하지 않다. 한편 피크 전압값이란, ICE61000-4-2에 기초해서 8kV의 접촉 방전으로 정전기시험을 했을 때의 보호 회로에 걸리는 피크 전압값을 말하며, 이 값이 낮은 것이 정전기 억제 효과가 뛰어나다.

본 발명은 이러한 실정을 감안하여, ESD 특성의 조정이나 안정화가 용이해지는 ESD 보호장치의 제조방법 및 ESD 보호장치를 제공하려는 것이다.

본 발명은 상기 과제를 해결하기 위해, 아래와 같이 구성한 ESD 보호장치의 제조방법을 제공한다.

ESD 보호장치의 제조방법은 (I)절연층이 되는 복수장의 시트를 준비하고, 상기 시트의 적어도 1장에, 제1 및 제2 접속도체가 되는 부분과, 상기 제1 및 제2 접속도체의 사이에 배치되어 상기 제1 및 제2 접속도체에 접속된 혼합부가 되는 부분을 형성하고, 상기 시트를 서로 적층하여 적층체를 형성하는 제1공정과, (II)상기 적층체를 가열함으로써, 상기 절연층이 적층된 절연성 기판에 상기 제1 및 제2 접속도체와 상기 혼합부를 형성하는 제2공정을 구비한다. 상기 제1공정에 있어서, (a)제1 및 제2 접속도체가 되는 부분은 도전성을 가지는 재료를 이용해서 형성하고, (b)상기 혼합부가 되는 부분은 상기 제2공정에서의 가열시의 온도 상승에 의해 소실되는 공극 형성용 재료와, (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하는 고형(固形) 성분이 혼합된 혼합부 형성용 재료를 이용해서 형성한다. 상기 제2공정에 있어서, 상기 혼합부가 되는 부분의 상기 혼합부 형성용 재료 중의 상기 공극 형성용 재료가 가열시의 온도 상승에 의해 소실되어 형성된 공극과 상기 혼합부 형성용 재료 중의 상기 고형 성분이 분산된 상기 혼합부가 형성된다.

이 경우, 상기 제1 접속도체와 상기 제2 접속도체 사이에 소정 크기 이상의 전압이 인가되면 상기 혼합부에서 방전이 발생한다.

상기 방법에 의하면, 혼합부 형성용 재료 중의 공극 형성용 재료가 소실되면, 공극 형성용 재료가 있던 부분에 공극이 형성되므로, (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하는 고체 성분과 공극이 분산된 혼합부를 용이하게 제작할 수 있다.

상기 방법으로 제작한 ESD 보호장치는, 제1 및 제2 접속도체 사이에 배치된 혼합부에는 (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하는 고형 성분과 공극이 분산되어 있기 때문에, 쇼트를 방지할 수 있는 데다가, 전압 인가시에는 혼합부 내의 도전성을 가지는 고형 성분을 따라 전자의 이동이 일어나기 쉽다.

상기 방법에 의하면, 공극 형성용 재료에 의해 혼합부의 공극의 크기나 양을 조정함으로써, 쇼트의 방지나 피크 전압값 등의 ESD 특성의 조정을 안정적으로 실시할 수 있게 된다.

바람직하게는, 상기 시트는 세라믹 그린시트이다. 상기 절연성 기판은 세라믹 다층기판이다.

이 경우, 세라믹 다층기판의 소성시의 가열에 의해 공극 형성용 재료를 소실시킬 수 있어 혼합부의 형성이 용이하다.

바람직하게는, 상기 공극 형성용 재료는 소실성 수지이다.

이 경우, 제작이 용이하다.

바람직한 한 양태에 있어서 상기 소실성 수지는 아크릴 비즈이다.

바람직하게는, 상기 혼합부 형성용 재료 중의 상기 고형 성분은 절연성을 가지는 무기재료로 피복된 금속재료와, 반도체재료를 포함한다.

이 경우, 방전이 발생하는 혼합부에 있어서 금속재료와 반도체재료가 분산되어 있으므로 전자의 이동이 일어나기 쉽고, 보다 효율적으로 방전 현상을 발생시켜 ESD 응답성을 높일 수 있다.

바람직한 한 양태에 있어서 상기 반도체재료는 탄화규소 또는 산화아연이다.

바람직하게는, 상기 제1공정에 있어서, 적어도 1개의 상기 시트에, 상기 시트의 상기 주면 사이를 관통하는 관통구멍을 형성하고, 상기 관통구멍 내에 상기 혼합부 형성용 재료를 충전함으로써 상기 혼합부가 되는 부분을 형성한다.

이 경우, 시트의 두께를 조정함으로써 혼합부의 두께를 조정할 수 있다.

바람직하게는, 상기 제1공정에 있어서, 상기 시트의 적어도 하나의 주면에 상기 혼합부 형성용 재료를 도포함으로써 상기 혼합부가 되는 부분을 형성한다.

이 경우, 혼합부는 후막(厚膜)의 인쇄공법으로 형성할 수 있기 때문에 용이하게 형성할 수 있다. 혼합부는 임의의 절연층에 형성할 수 있기 때문에 혼합부의 배치 설계의 자유도가 올라간다.

바람직하게는 상기 제1공정에 있어서, 상기 시트와 상기 혼합부가 되는 부분 사이에 연장되는 밀봉층(seal layer)을 형성한다. 상기 제2공정에 있어서, 상기 밀봉층은 상기 시트 중의 고형 성분이 상기 혼합부가 되는 부분으로 이동하는 것을 저지한다.

이 경우, 혼합부에 시트 중의 고형 성분이 들어가는 것을 막을 수 있다.

또한 본 발명은 상기 과제를 해결하기 위해, 아래와 같이 구성한 ESD 보호장치를 제공한다.

ESD 보호장치는 (a)절연층이 적층된 절연성 기판과, (b)상기 절연성 기판에 형성되며, 도전성을 가지는 적어도 2개의 제1 및 제2 접속도체와, (c)상기 절연성 기판에 형성되며, 상기 제1 및 제2 접속도체 사이에 배치되는 동시에 상기 제1 및 제2 접속도체와 접속되고, (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나의 고형 성분을 포함하는 혼합부를 구비한다. 상기 혼합부에 있어서 상기 고형 성분과 공극이 분산되어 있다.

상기 구성에 있어서, 제1 접속도체와 제2 접속도체 사이에 소정 크기 이상의 전압이 인가되면 혼합부에서 방전이 발생한다. 제1 및 제2 접속도체 사이에 배치된 혼합부에는 (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나의 고형 성분과 공극이 분산되어 있기 때문에 쇼트를 방지할 수 있는 데다가, 전압 인가시에는 혼합부 내의 도전성을 가지는 고형 성분을 따라 전자의 이동이 일어나기 쉽다.

상기 구성에 의하면, 혼합부의 공극의 크기나 양을 조정함으로써, 쇼트의 방지나 피크 전압값 등의 ESD 특성의 조정을 안정적으로 실시할 수 있게 된다.

바람직하게는, 상기 절연성 기판은 세라믹 다층기판이다.

이 경우, 세라믹 다층기판의 소성시의 가열로 인해 소실되는 재료를 이용함으로써 용이하게 혼합부에 공극을 형성할 수 있다.

상기 절연성 기판이 세라믹 다층기판일 경우, 바람직하게는, 상기 제1 및 제2 접속도체는 적어도 1개의 상기 절연층의 주면 사이를 관통하도록 형성되고, 또는 적어도 1개의 상기 절연층의 상기 주면을 따라 형성된다. 상기 혼합부는 상기 절연층의 적층방향의 양측에, 상기 혼합부를 개재하여 상기 적층방향으로 대향하도록, 서로 다른 상기 접속도체가 접속된다.

상기 구성에 있어서 절연층의 주면 사이를 관통하도록 형성된 접속도체는 층간 접속도체이다. 절연층을 따라 연장되도록 형성된 접속도체는 면내 접속도체이다.

상기 구성에 의하면, 상기 혼합부를 개재하여 대향하는 상기 접속도체 사이에 소정 크기 이상의 전압이 인가되면 상기 혼합부에서 방전이 발생한다. 방전은 혼합부를 개재하여 대향하는 접속도체 사이를 접속하는 영역을 따라 발생한다. 이 방전이 발생하는 영역에, 도전성을 가지는 재료가 분산되어 있는 혼합부가 형성되어 있기 때문에 전자의 이동이 일어나기 쉽고, 효율적으로 방전 현상을 발생시켜 ESD 응답성을 높일 수 있다.

방전개시전압은 혼합부에 포함되는 도전성이 다른 재료의 종류나 양 등과 함께, 혼합부를 개재하여 대향하는 접속도체의 간격(방전갭)을 조정함으로써 원하는 값으로 설정할 수 있다.

혼합부를 개재하여 적층방향으로 대향하는 접속도체간의 간격(방전갭)은 혼합부의 두께에 의해 조정할 수 있으므로, 종래예와 같이 방전전극이 절연층의 주면을 따르는 방향으로 대향하도록 간격(방전갭)을 마련하는 경우에 비해 정밀도 좋게 조정할 수 있다.

따라서 피크 전압값 등의 ESD 특성의 조정이나 안정화가 용이해진다.

바람직하게는, 상기 혼합부의 상기 고형 성분은 절연성을 가지는 무기재료로 피복된 금속재료와, 반도체재료를 포함한다.

바람직하게는 상기 절연성 기판의 적어도 1개의 상기 절연층에, 상기 절연층의 주면 사이를 관통하는 관통구멍이 형성되고, 상기 관통구멍 내에 상기 혼합부가 형성되어 있다.

바람직하게는 상기 절연성 기판의 인접하는 상기 절연층 사이에 상기 혼합부가 형성되어 있다.

이 경우, 혼합부는 후막의 인쇄공법으로 형성할 수 있기 때문에 용이하게 형성할 수 있다. 혼합부는 임의의 절연층에 형성할 수 있기 때문에 혼합부의 배치 설계의 자유도가 올라간다.

바람직하게는 상기 절연층과 상기 혼합부 사이에 연장되는 밀봉층을 더 구비하고 있다.

이 경우, ESD 보호장치의 제조 공정에 있어서, 절연층의 고형 성분이 혼합부로 이동하여 혼합부에 들어가는 것을 막을 수 있다.

바람직하게는, 상기 혼합부는 분산된 금속재료와 반도체재료를 포함한다.

이 경우, 방전이 발생하는 혼합부에서 금속재료와 반도체재료가 분산되어 있으므로 전자의 이동이 일어나기 쉽고, 보다 효율적으로 방전 현상을 발생시켜 ESD 응답성을 높일 수 있다.

이 경우, 바람직한 한 양태에 있어서 상기 반도체재료는 탄화규소 또는 산화아연이다.

바람직하게는 상기 혼합부에 있어서 절연성을 가지는 무기재료에 의해 피복된 금속재료의 입자가 분산되어 있다.

이 경우, 혼합부 내의 금속재료 입자끼리는 무기재료의 피복에 의해 직접 접하는 일이 없기 때문에, 금속재료의 입자끼리 연결되어 쇼트가 발생할 가능성이 저하된다.

바람직하게는 (a)적어도 2개의 제1 및 제2 상기 혼합부와, (b)상기 제1 혼합부의 상기 적층방향의 일단(一端)과, 상기 제2 혼합부의 상기 적층방향의 일단에 각각 접속된 상기 제1 및 제2 접속도체와, (c)상기 제1 혼합부의 상기 적층방향의 타단(他端)과, 상기 제2 혼합부의 상기 적층방향의 타단에 접속된 제3 상기 접속도체를 구비한다. 상기 제1 및 제2 상기 접속도체에 각각 제1 및 제2 단자가 전기적으로 접속되면, 상기 제1 및 제2 단자 사이에 상기 제1 및 제2 혼합부가 상기 제3 접속도체를 개재하여 직렬로 전기적으로 접속된다.

이 경우, 제1 및 제2 혼합부를 직렬로 접속함으로써, 정전기 펄스가 반복해서 인가되었을 경우에 한 쪽에 쇼트가 발생해도 다른 쪽이 기능하기 때문에, 혼합부가 하나뿐인 경우에 비해 ESD 보호 기능의 신뢰성이 향상된다.

바람직하게는 (a)적어도 2개의 제1 및 제2 상기 혼합부와, (b)상기 제1 혼합부의 상기 적층방향의 일단과, 상기 제2 혼합부의 상기 적층방향의 일단에 각각 접속된 상기 제1 및 제2 접속도체와, (c)상기 제1 혼합부의 상기 적층방향의 타단과, 상기 제2 혼합부의 상기 적층방향의 타단에 접속된 제3 상기 접속도체를 구비한다. 상기 제1, 제2 및 제3 상기 접속도체에 각각 제1, 제2 및 제3 단자가 전기적으로 접속되면, 상기 제1 및 제2 단자와, 상기 제3 단자 사이에, 상기 제1 및 제2 혼합부가 병렬로 전기적으로 접속된다.

이 경우, 제1 및 제2 혼합부는 병렬로 접속되므로 방전 면적이 커진다. 그 결과, ESD 응답성이 좋아져 피크 전압값을 작게 할 수 있다.

바람직하게는 (a)상기 세라믹 다층기판상 또는 상기 세라믹 다층기판 내에 실장된 전자부품과, (b)상기 전자부품의 적어도 1개의 단자에 접속된 적어도 1개의 제4 상기 접속도체와, (c)다른 적어도 1개의 제5 상기 접속도체를 구비한다. 상기 제4 및 제5 상기 접속도체가 상기 혼합부를 개재하여 상기 적층방향으로 대향하도록, 상기 혼합부의 상기 적층방향의 양측에 접속된다.

이 경우, 기판에 전자부품과 ESD 보호 디바이스를 따로따로 실장하는 경우에 비해, 전자부품과 혼합부의 거리를 짧게 해서 ESD 응답성을 좋게 하여 ESD 보호 기능을 향상시킬 수 있다.

본 발명에 의하면, ESD 특성의 조정이나 안정화가 용이해진다.

도 1은 ESD 보호장치의 단면도이다. (실시예 1)
도 2는 ESD 보호장치의 주요부 확대 단면도이다. (실시예 1)
도 3은 ESD 보호장치의 주요부 확대 단면도이다. (실시예 1)
도 4는 ESD 보호장치의 주요부 확대 단면도이다. (실시예 1의 변형예 1)
도 5는 ESD 보호장치의 주요부 확대 단면도이다. (실시예 1의 변형예 1)
도 6은 ESD 보호장치의 제조 공정을 나타내는 단면도이다. (실시예 1의 변형예 1)
도 7은 ESD 보호장치의 주요부 단면도이다. (실시예 2)
도 8은 ESD 보호장치의 주요부 단면도이다. (실시예 3)
도 9는 ESD 보호장치의 주요부 단면도이다. (실시예 3의 변형예 1)
도 10은 ESD 보호장치의 주요부 단면도이다. (실시예 4)
도 11은 ESD 보호장치의 주요부 단면도이다. (실시예 4의 변형예 1)
도 12는 ESD 보호장치의 주요부 단면도이다. (실시예 4의 변형예 2)
도 13은 ESD 보호장치의 주요부 단면도이다. (실시예 5)
도 14는 ESD 보호장치의 주요부 단면도이다. (실시예 6)
도 15는 ESD 보호장치의 주요부 단면도이다. (실시예 6의 변형예 1)
도 16은 ESD 보호장치의 주요부 단면도이다. (실시예 7)
도 17은 ESD 보호장치의 주요부 단면도이다. (실시예 7의 변형예 1)
도 18은 ESD 보호장치의 주요부 단면도이다. (실시예 8)
도 19는 ESD 보호 디바이스의 주요부 단면도이다. (실시예 3)
도 20은 소성 전의 혼합부의 조직을 모식적으로 나타내는 개략도이다. (실시예 3)
도 21은 ESD 보호장치의 주요부 단면도이다. (실시예 4의 변형예 3)
도 22는 ESD 보호장치의 주요부 단면도이다. (실시예 8의 변형예 1)
도 23은 ESD 보호장치의 제조 공정을 나타내는 분해 단면도이다. (실시예 8의 변형예 1)
도 24는 ESD 보호장치의 분해 사시도이다. (종래예)
도 25는 ESD 보호장치의 단면도이다. (종래예)

이하, 본 발명의 실시형태에 대하여 도 1~도 23을 참조하면서 설명한다.

<실시예 1> 실시예 1의 ESD 보호장치(100)에 대하여 도 1~도 3을 참조하면서 설명한다.

도 1은 ESD 보호장치(100)의 단면도이다. 도 1에 나타내는 바와 같이, ESD 보호장치(100)는 세라믹재료로 이루어지는 제1 및 제2 절연층(101, 102)이 적층된 세라믹 다층기판(12)의 내부에, 혼합부(20)와, 제1 및 제2 면내 접속도체(14, 16)가 형성되어 있다. 혼합부(20)와 제1 및 제2 면내 접속도체(14, 16)는 인접하는 제1 및 제2 절연층(101, 102) 사이에 형성되어 있다.

혼합부(20)는 제1 및 제2 면내 접속도체(14, 16) 사이에 배치되며, 제1 및 제2 면내 접속도체(14, 16)에 접속되어 있다. 제1 및 제2 면내 접속도체(14, 16)는 제1 및 제2 접속도체이다.

제1 및 제2 면내 접속도체(14, 16)는 세라믹 다층기판(12)의 측면까지 연장되며, 각각 제1 및 제2 외부단자(11a, 11b)에 접속되어 있다.

도 2의 주요부 확대 단면에 모식적으로 나타내는 바와 같이, 혼합부(20)는 고체부(30) 중에 공극(32)이 분산되어 있다.

혼합부(20)의 고체부(30)에서는 (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하는 고형 성분이 분산되어 있다. 혼합부(20)는 전체적으로는 절연성을 가지고 있다.

혼합부(20)의 고체부(30)는 예를 들면 절연성을 가지는 무기재료에 의해 피복(코팅)된 금속재료와, 반도체재료가 분산되어 있다. 예를 들면 금속재료는 지름 2~3㎛의 Cu 입자이고, 무기재료는 지름 1㎛ 이하의 Al₂O₃ 입자이고, 반도체재료는 탄화규소, 산화아연 등의 어느 하나이다.

무기재료와 반도체재료는 소성시에 반응하고, 소성 후에는 변질될 가능성이 있다. 또한 반도체재료와 세라믹 다층기판을 구성하는 세라믹 분말도 소성시에 반응하고, 소성 후에는 변질될 가능성이 있다.

금속재료가 무기재료에 의해 코팅되어 있지 않을 경우에는 소성 전의 상태에서 이미 금속재료끼리 접해 있을 가능성이 있어, 금속재료끼리 연결되어 쇼트가 발생할 가능성이 있다. 이에 반해, 금속재료가 무기재료에 의해 코팅되어 있으면, 소성 전에 금속재료끼리 접할 가능성이 없다. 또한 소성 후에 가령 무기재료가 변질되었다고 해도, 금속재료끼리 이간되어 있는 상태가 유지된다. 그렇기 때문에, 금속재료가 무기재료로 코팅되어 있음으로써, 금속재료끼리 연결되어 쇼트가 발생할 가능성이 저하된다.

한편, 무기재료에 의해 코팅된 금속재료 대신에, 금속재료와, 반도체나 세라믹 또는 그 조합에 의해 혼합부가 되는 재료를 구성해도 된다. 또한 금속재료를 이용하지 않고, 반도체만, 또는 반도체와 세라믹만, 나아가 무기재료에 의해 코팅된 금속재료만으로 혼합부가 되는 재료를 구성해도 된다.

도 1 및 도 2에 나타낸 ESD 보호장치(100)는 외부단자(11a, 11b)로부터 소정값 이상의 전압이 인가되면, 대향하는 제1 및 제2 면내 접속도체(14, 16) 사이에서 혼합부(20)를 개재하여 방전이 발생한다.

방전개시전압은 제1 및 제2 면내 접속도체(14, 16)의 서로 대향하는 부분의 길이(즉, 방전폭)나, 제1 및 제2 면내 접속도체(14, 16)의 간격(즉, 방전갭)이나, 혼합부(20)에 포함되는 재료의 양이나 종류 등을 조정함으로써 원하는 값으로 설정할 수 있다.

혼합부(20)는 고체부(30) 중의 도전성이 다른 2종류 이상의 고형 성분과 공극(32)이 분산되어 있기 때문에 쇼트를 방지할 수 있는 데다가, 전압 인가시에는 혼합부(20)의 고체부(30) 내의 도전성을 가지는 고형 성분을 따라 전자의 이동이 일어나기 쉽다. 혼합부(20)의 공극(32)의 크기나 양을 조정함으로써, 쇼트의 방지나 피크 전압값 등의 ESD 특성의 조정을 안정적으로 실시할 수 있게 된다.

혼합부(20)에는 금속재료뿐만 아니라 반도체재료가 함유되어 있으므로, 금속재료의 함유량이 적어도 원하는 ESD 응답성을 얻을 수 있다. 그리고 금속재료끼리 접촉하는 것에 따른 쇼트 발생을 억제할 수 있다.

혼합부(20)에 포함되는 재료의 성분 중에, 세라믹 다층기판(12)을 구성하는 재료의 일부 또는 전부와 같은 것이 포함되어도 된다. 같은 것이 포함되면, 소성시의 혼합부(20)의 수축 거동 등을 세라믹 다층기판(12)에 맞추기가 용이해지고, 혼합부(20)의 세라믹 다층기판(12)에 대한 밀착성이 향상되어, 소성시에 있어서 혼합부(20)의 박리가 발생하기 어려워진다. 또한 ESD 반복 내성도 향상된다. 또한 사용하는 재료의 종류를 적게 할 수 있다.

혼합부(20)에 포함되는 금속재료는 제1 및 제2 면내 접속도체(14, 16)와 같은 것이어도 되고 다른 것이어도 된다. 같은 것으로 하면, 혼합부(20)의 수축 거동 등을 제1 및 제2 면내 접속도체(14, 16)에 맞추기가 용이해지고, 사용하는 재료의 종류를 적게 할 수 있다.

다음으로 ESD 보호장치(100)의 제조방법을 설명한다.

(1)재료의 준비

먼저, 제1 및 제2 절연층(101, 102)이 되는 세라믹 그린시트를 준비한다. 세라믹 다층기판(12)의 재료가 되는 세라믹재료에는 Ba, Al, Si를 중심으로 한 조성으로 이루어지는 재료를 이용한다. 각 소재를 소정의 조성이 되도록 조합, 혼합하고, 800-1000℃로 가소(假燒;calcination)한다. 얻어진 가소 분말을 지르코니아 볼밀로 12시간 분쇄하여 세라믹 분말을 얻는다. 이 세라믹 분말에 톨루엔·에키넨(EKINEN) 등의 유기 용매를 첨가하여 혼합한다. 바인더, 가소제를 더 첨가해서 혼합하여 슬러리를 얻는다. 이렇게 해서 얻어진 슬러리를 닥터 블레이드법으로 성형하여, 제1 및 제2 절연층(101, 102)이 되는 두께 50㎛의 세라믹 그린시트를 얻는다.

또한 제1 및 제2 면내 접속도체(14, 16)를 형성하기 위한 전극 페이스트를 준비한다. 평균 입경 약 1.5㎛의 Cu 분말 80wt%와 에틸셀룰로오스 등으로 이루어지는 바인더 수지에 용제를 첨가하고, 롤로 교반, 혼합함으로써 전극 페이스트를 얻는다.

또한 혼합부(20)를 형성하기 위한 혼합부 형성용 재료인 혼합 페이스트를 준비한다. 혼합 페이스트는 고형 성분과 공극 형성용 재료를 포함한다. 혼합 페이스트는 평균 입경 약 3㎛의 알루미나 코팅 Cu 입자와, 평균 입경 약 1㎛의 탄화규소(SiC)와, 공극 형성용 재료인 아크릴 비즈를 소정 비율로 조합하고, 바인더 수지와 용제를 첨가하여, 롤로 교반, 혼합함으로써 얻는다. Cu 입자 및 SiC와 아크릴 수지 비즈는 체적비율로 1:1로 한다. 혼합 페이스트 중의 수지와 용제의 비율은 40wt%로 한다. 알루미나 코팅 Cu 입자와 SiC는 고형 성분이며, 소성 후에도 절연성을 유지한다. 아크릴 비즈는 소성 중에 소실되는 공극 형성용 재료이다.

(2)스크린 인쇄에 의한 혼합 페이스트, 전극 페이스트의 도포

제2 절연층(102)이 되는 세라믹 그린시트 위에 혼합 페이스트를 스크린 인쇄로 도포하여, 혼합부(20)가 되는 부분을 형성한다. 혼합부(20)가 되는 부분은 제1 절연층(101)이 되는 세라믹 그린시트 위에 형성해도 된다.

이어서, 제2 절연층(102)이 되는 세라믹 그린시트 위에 전극 페이스트를 스크린 인쇄로 도포하여, 제1 및 제2 면내 접속도체(14, 16)가 되는 부분을 형성한다. 제1 및 제2 면내 접속도체(14, 16)가 되는 부분은 제1 절연층(101)이 되는 세라믹 그린시트 위에 형성해도 된다.

제1 및 제2 면내 접속도체(14, 16)가 되는 부분을 형성한 후에 혼합부(20)가 되는 부분을 형성해도 된다.

(3)적층, 압착

통상의 세라믹 다층기판과 마찬가지로 세라믹 그린시트를 적층하고 압착한다.

(4)컷팅, 단면전극 도포

LC 필터와 같은 칩 타입의 전자부품과 마찬가지로, 마이크로 컷터로 컷팅하여 각 칩으로 나눈다. 그 후, 단면에 전극 페이스트를 도포하여 외부단자를 형성한다.

(5)소성

이어서, 통상의 세라믹 다층기판과 마찬가지로 N₂ 분위기 중에서 소성한다. 산화하지 않는 전극재료(Ag 등)일 경우에는 대기 분위기여도 무방하다. 소성에 의해, 세라믹 그린시트 중의 유기 용제나, 혼합 페이스트 중의 바인더 수지, 용제 및 아크릴 비즈가 소실된다. 이로 인해 Al₂O₃ 코팅 Cu와, SiC와, 공극(32)이 분산된 혼합부(20)가 형성된다.

한편, 혼합 페이스트 중의 공극 형성용 재료의 비율을 많게 하면, 도 3의 주요부 단면도에 모식적으로 나타내는 바와 같이, 혼합부(20)와 절연층(101, 102) 사이에 공동(空洞;hollow)(34, 36)을 형성할 수 있다.

(6)도금

LC 필터와 같은 칩 타입의 전자부품과 마찬가지로 외부단자상에 전해 Ni-Sn 도금을 실시한다.

이상에 의해, 단면이 도 1과 같이 구성된 ESD 보호장치(100)가 완성된다.

한편, 반도체재료는 상기의 재료에 특별히 한정되는 것은 아니다. 예를 들면 실리콘, 게르마늄 등의 금속 반도체, 탄화규소, 탄화티탄, 탄화지르코늄, 탄화몰리브덴, 탄화텅스텐 등의 탄화물, 질화티탄, 질화지르코늄, 질화크롬, 질화바나듐, 질화탄탈 등의 질화물, 규화티탄, 규화지르코늄, 규화텅스텐, 규화몰리브덴, 규화크롬 등의 규화물, 붕화티탄, 붕화지르코늄, 붕화크롬, 붕화란탄, 붕화몰리브덴, 붕화텅스텐 등의 붕화물, 산화아연, 티탄산스트론튬 등의 산화물을 사용할 수 있다. 특히 비교적 저렴하면서 각종 입경의 베리에이션(variation)이 시판되고 있는 점에서 탄화규소나 산화아연이 특히 바람직하다. 이 반도체재료들은 적절히 단독 또는 2종류 이상을 혼합해서 사용해도 된다. 또한 반도체재료는 적절히 알루미나나 BAS재 등의 저항재료와 혼합해서 사용해도 된다.

금속재료는 상기의 재료에 특별히 한정되는 것은 아니다. Cu, Ag, Pd, Pt, Al, Ni, W, Mo나, 이들의 합금, 이들의 조합이어도 된다.

공극 형성용 재료로서는 아크릴 비즈 이외에 PET, 폴리프로필렌, 에틸렌셀룰로오스 등으로 이루어지는 비즈나, 이들의 조합이어도 된다.

실시예 1에서는 ESD 보호장치(100)가, ESD 보호 기능만 가지는 단체의 부품(ESD 보호 디바이스)인 경우를 예시했지만, ESD 보호장치는 ESD 보호 기능과 그 이외의 기능을 가지는 복합 부품(모듈) 등이어도 된다. ESD 보호장치가 복합 부품(모듈) 등일 경우에는 적어도 혼합부(20)와, 혼합부(20)에 접속되는 제1 및 제2 면내 접속도체(14, 16)를 구비하고 있으면 된다.

<실시예 1의 변형예 1> 실시예 1의 변형예 1의 ESD 보호장치에 대하여 도 4~도 6을 참조하면서 설명한다.

도 4 및 도 5는 실시예 1의 변형예 1의 ESD 보호장치의 주요부 확대 단면도이다. 실시예 1의 변형예 1의 ESD 보호장치는 실시예 1의 ESD 보호장치(100)와 거의 동일하게 구성되어 있다. 이하에서는 실시예 1과 동일한 구성 부분에 동일 부호를 이용하고, 실시예 1과 다른 점을 중심으로 설명한다.

도 4 및 도 5에 나타내는 바와 같이, 실시예 1의 변형예 1의 ESD 보호장치는 실시예 1의 구성에 더해 밀봉층(40, 42)이 형성되어 있다. 밀봉층(40, 42)은 혼합부(20)와, 세라믹 다층기판(12)의 제1 및 제2 절연층(101, 102) 사이에 형성되어 있다. 밀봉층(40, 42)은 세라믹 다층기판(12) 중의 유리 성분이 혼합부(20)에 침투하는 것을 방지한다. 밀봉층(40, 42)은 절연성을 가진다.

밀봉층(40, 42)은 도 6(a) 및 (b)의 단면도에 나타내는 바와 같이, 제1 및 제2 절연층(101, 102)이 되는 세라믹 그린시트를 형성하고, 적층, 압착, 소성함으로써 제작할 수 있다.

즉, 도 6(a) 및 (b)에 나타내는 바와 같이, 제1 및 제2 절연층(101, 102)이 되는 세라믹 그린시트의 서로 대향하는 면(101s, 102s)에, 밀봉층 형성용 페이스트를 스크린 인쇄함으로써 밀봉층(40, 42)을 형성한 후 밀봉층(40, 42)을 건조시킨다.

밀봉층(40, 42)을 형성하기 위한 밀봉층 형성용 페이스트는 전극 페이스트와 동일한 수법으로 제작한다. 예를 들면 평균 입경 약 1㎛의 Al₂O₃ 분말 80wt%와 에틸셀룰로오스 등으로 이루어지는 바인더 수지에 용제를 첨가하고, 롤로 교반, 혼합함으로써 밀봉층 형성용 페이스트(알루미나 페이스트)를 얻는다. 밀봉층 형성용 페이스트의 고형 성분으로는 세라믹 다층기판의 재료보다 소결 온도가 높은 재료를 선정한다.

이어서 도 6(b)에 나타내는 바와 같이, 제2 절연층(102)이 되는 세라믹 그린시트의 밀봉층(42) 위에, 혼합 페이스트를 이용해서 혼합부(20)를 형성한다. 또 제2 절연층(102)이 되는 세라믹 그린시트에, 전극 페이스트를 이용해서 제1 및 제2 면내 접속도체(14, 16)가 되는 부분을 형성한다. 제1 및 제2 면내 접속도체(14, 16)가 되는 부분을 형성한 후, 혼합부(20)가 되는 부분을 형성해도 된다.

밀봉층(40)은 제2 절연층(102)이 되는 세라믹 그린시트에 형성해도 무방하다. 즉, 제2 절연층(102)이 되는 세라믹 그린시트에, 밀봉층(42)과, 혼합부(20)가 되는 부분과, 제1 및 제2 면내 접속도체(14, 16)가 되는 부분을 형성한 후 밀봉층(40)을 형성해도 무방하다. 이와는 반대로, 제1 절연층(101)이 되는 세라믹 그린시트에, 밀봉층(40)과, 제1 및 제2 면내 접속도체(14, 16)가 되는 부분과, 혼합부(20)가 되는 부분을 형성한 후 밀봉층(42)을 형성해도 무방하다.

<실시예 2> 실시예 2의 ESD 보호장치(110)에 대하여 도 7을 참조하면서 설명한다.

도 7은 실시예 2의 ESD 보호장치(110)의 주요부 단면도이다. 도 7에 나타내는 바와 같이, 실시예 2의 ESD 보호장치(110)는 세라믹재료로 이루어지는 절연층(111, 112)이 적층된 세라믹 다층기판(12a)의 가장 외측의 절연층(111)의 비어홀(111p) 내에 형성되어 있는 혼합부(21)를 구비하고 있다. 혼합부(21)는 실시예 1의 혼합부(20)와 마찬가지로, 도전성이 다른 2종류 이상의 고형 성분과 공극이 분산되어 있다. 혼합부(21)는 절연층(111)이 되는 세라믹 그린시트에 비어홀(111p)을 형성한 후, 비어홀(111p) 내에 혼합 페이스트를 충전함으로써 형성할 수 있다.

혼합부(21)의 적층방향(도 7에서 상하방향)의 양 끝에는 면내 접속도체(14, 16)의 대향부(14k, 16k)가 접속되며, 혼합부(21)를 개재하여 서로 대향하고 있다. 한쪽 면내 접속도체(14)는 세라믹 다층기판(12a)의 표면(12s)에 노출되어 있다.

ESD 보호장치(110)는 혼합부(21)를 개재하여 대향하는 면내 접속도체(14, 16)의 대향부(14k, 16k) 사이의 치수를, 세라믹 다층기판(12a)의 절연층(111)의 두께로 조정할 수 있으므로, 방전을 보조하기 위한 재료가 분산되어 있는 혼합부(21)의 두께를 정밀도 좋게 형성할 수 있다.

또한 비어홀(111p) 내에 혼합부(21)를 만들기 때문에, 방전영역을 지름 50㎛~300㎛ 정도로 작게 할 수 있어, 동일 부품 내에 인덕터나 커패시터 등 복합화된 구조를 만들기 쉽다.

이 세라믹 다층기판(12a)의 표면(12s)에 노출하는 한쪽 면내 접속도체(14)는 예를 들면 세라믹 다층기판(12a)에 전자부품을 실장하기 위한 접속전극이나, ESD 보호장치(110)를 다른 회로 기판에 실장하기 위한 외부단자로서 이용할 수 있다.

ESD 보호장치(110)는 ESD 보호 소자로서 기능하는 혼합부(21)까지의 배선을 짧게 하여, 리딩(leading) 손실을 저감할 수 있다.

한편 도시하지는 않았지만, 실시예 2의 구성에 더해 혼합부(21)의 바깥둘레와 절연층(111) 사이에 밀봉층을 형성해도 된다. 이 경우, 비어홀(111p)을 형성한 후, 실시예 1의 변형예 1에서 이용한 밀봉층 형성용 페이스트를 충전하는 동시에, 충전하는 쪽과 반대인 비어 개구구멍으로부터 밀봉층 형성용 페이스트를 흡인함으로써, 비어홀(111p)의 바깥둘레부에만 밀봉층 형성용 페이스트를 도포하고 건조시킨다. 그 후 비어홀(111p)에 혼합 페이스트를 충전함으로써, 밀봉층을 비어홀(111p)의 바깥둘레부에 가지는 혼합부(21)를 형성할 수 있다. 밀봉층은 세라믹 기판 중의 유리 성분이 혼합부(21)에 침투하는 것을 방지한다. 밀봉층은 절연성을 가진다.

<실시예 3> 실시예 3의 ESD 보호장치(600)에 대하여 도 8, 도 19 및 도 20을 참조하면서 설명한다.

도 8은 ESD 보호장치(600)의 주요부 단면도이다. 도 8에 나타내는 바와 같이, ESD 보호장치(600)는 세라믹재료로 이루어지는 복수의 절연층(601~603)이 적층된 세라믹 다층기판(512)의 내부에, 도전성을 가지는 면내 접속도체(514, 516)와, 혼합부(520)를 구비한다. 면내 접속도체(514, 516)는 인접하는 절연층(601, 602;602, 603) 사이로 연장된다. 혼합부(520)는 절연층(602)의 주면 사이를 관통하는 관통구멍인 비어홀(602p) 내에 형성된다. 면내 접속도체(514, 516)는 각각의 대향부(514k, 516k)가 혼합부(520)를 개재하여 서로 대향하고 있다. 혼합부(520)는 절연층(601~603)의 적층방향(도 8에서 상하방향)의 양측에 면내 접속도체(514, 516)의 대향부(514k, 516k)가 접속되어 있다.

혼합부(520)는 (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하고, 이 재료들은 혼합부(520) 내에서 분산되어 있다.

자세하게 설명하자면, 도 20의 모식도에 조직을 모식적으로 나타내는 바와 같이, 소성 전의 혼합부(520)는 절연성을 가지는 무기재료(520s)에 의해 피복(코팅)된 금속재료(520a)와, 반도체재료(520x)를 포함한다. 예를 들면 금속재료(520a)는 지름 2~3㎛의 Cu 입자이고, 무기재료(520s)는 지름 1㎛ 이하의 Al₂O₃ 입자이고, 반도체재료(520x)는 탄화규소, 실리콘 등의 어느 하나이다.

금속재료가 무기재료에 의해 코팅되어 있지 않을 경우에는, 소성 전의 상태에서 이미 금속재료끼리 접해 있을 가능성이 있어, 금속재료끼리 연결되어 쇼트가 발생할 가능성이 있다. 이에 반해, 금속재료가 무기재료에 의해 코팅되어 있으면, 소성 전에 금속재료끼리 접할 가능성이 없다. 또한 소성 후에 가령 무기재료가 변질되었다고 해도, 금속재료끼리 이간되어 있는 상태가 유지된다. 그렇기 때문에 금속재료가 무기재료로 코팅되어 있음으로써, 금속재료끼리 연결되어 쇼트가 발생할 가능성이 저하된다.

도 8에 나타낸 ESD 보호장치(600)는 면내 접속도체(514, 516) 사이에 소정값 이상의 전압이 인가되면, 혼합부(520)를 개재하여 대향하는 대향부(514k, 516k) 사이에서 방전이 발생한다.

방전개시전압은 면내 접속도체(514, 516)의 대향부(514k, 516k)간의 치수, 즉 혼합부(520)의 두께나, 혼합부(520)에 포함되는 금속재료나 반도체재료의 양이나 종류 등을 조정함으로써 원하는 값으로 설정할 수 있다.

혼합부(520)의 두께 정밀도는 절연층(602)의 두께 정밀도에 의존한다. 절연층(602)의 두께는 예를 들면 12.5㎛±1.5% 정도의 정밀도로 제작할 수 있다. 혼합부(520)를 개재하여 대향하는 방전전극(514, 516)의 대향부(514k, 516k)간의 치수는 종래예와 같이 방전전극이 절연층의 주면을 따르는 방향으로 대향하도록 간격(방전갭)을 마련하는 경우에 비해, 정밀도를 1자리 정도 개선할 수 있다. 그렇기 때문에, 방전개시전압의 설정 정밀도를 높이고, ESD 특성(피크 전압값)을 향상시키는 것이 가능하다.

혼합부(520)에는 금속재료뿐만 아니라 반도체재료가 함유되어 있으므로, 금속재료의 함유량이 적어도 원하는 ESD 응답성을 얻을 수 있다. 그리고 금속재료끼리 접촉하는 것에 따른 쇼트 발생을 억제할 수 있다.

혼합부(520)에 포함되는 재료의 성분 중에, 세라믹 다층기판(512)을 구성하는 재료의 일부 또는 전부와 같은 것이 포함되어도 된다. 같은 것이 포함되면, 소성시의 혼합부(520)의 수축 거동 등을 세라믹 다층기판(512)에 맞추기가 용이해지고, 혼합부(520)의 세라믹 다층기판(512)에 대한 밀착성이 향상되어, 소성시에 있어서의 혼합부(520)의 박리가 발생하기 어려워진다. 또한 ESD 반복 내성도 향상된다. 또한 사용하는 재료의 종류를 적게 할 수 있다.

혼합부(520)에 포함되는 금속재료는 면내 접속도체(514, 516)과 같은 것이어도 되고 다른 것이어도 된다. 같은 것으로 하면, 혼합부(520)의 수축 거동 등을 면내 접속도체(514, 516)에 맞추기가 용이해지고, 사용하는 재료의 종류를 적게 할 수 있다.

혼합부(520)가 금속재료와 세라믹재료를 포함하면, 혼합부(520)의 소성시의 수축 거동이, 면내 접속도체(514, 516)와 세라믹 다층기판(512)의 중간 상태가 되도록 할 수 있다. 이로 인해, 면내 접속도체(514, 516)의 대향부(514k, 516k)와 세라믹 다층기판(512)의 소성시의 수축 거동의 차이를 혼합부(520)로 완화할 수 있다. 그 결과, 면내 접속도체(514, 516)의 대향부(514k, 516k)의 박리 등에 의한 불량이나 특성 편차를 작게 할 수 있다. 또한 면내 접속도체(514, 516)의 대향부(514k, 516k)간의 간격 편차도 작아지므로, 방전개시전압 등의 특성의 편차를 작게 할 수 있다.

또한 혼합부(520)의 열팽창률이, 면내 접속도체(514, 516)와 세라믹 다층기판(512)의 중간값이 되도록 할 수 있다. 이로 인해, 면내 접속도체(514, 516)의 대향부(514k, 516k)와 세라믹 다층기판(512)의 열팽창률의 차이를 혼합부(20)로 완화할 수 있다. 그 결과, 면내 접속도체(514, 516)의 대향부(514k, 516k)의 박리 등에 의한 불량이나 특성의 경년(經年) 변화를 작게 할 수 있다.

ESD 보호장치(600)는 ESD 보호 기능만 가지는 단체의 부품(ESD 보호 디바이스)이나, ESD 보호 기능과 그 이외의 기능을 가지는 복합 부품(모듈) 등이다.

예를 들면 도 19의 단면도에 나타내는 바와 같이, ESD 보호 기능을 가지는 단체의 부품, 즉 ESD 보호 디바이스(600x)일 경우, 면내 접속도체(514, 516)를 각각 외부단자(514x, 516x)에 접속한다.

ESD 보호장치(600)가 복합 부품(모듈) 등일 경우에는 도 8에서 쇄선으로 둘러싼 부분을 복합 부품(모듈) 등의 구성의 일부분으로서 구비한다.

다음으로 ESD 보호장치의 제조방법을 설명한다. 여기서는 ESD 보호장치가 부품(ESD 보호 디바이스)인 경우를 예로 들어 설명하지만, ESD 보호장치가 복합 부품(모듈) 등인 경우에도 마찬가지로 제조할 수 있다.

(1)재료의 준비

세라믹 다층기판(512)의 재료가 되는 세라믹재료로는 Ba, Al, Si를 중심으로 한 조성으로 이루어지는 재료를 사용한다. 각 소재를 소정 조성이 되도록 조합, 혼합하여 800-1000℃로 가소한다. 얻어진 가소 분말을 지르코니아 볼밀로 12시간 분쇄하여 세라믹 분말을 얻는다. 이 세라믹 분말에 톨루엔·에키넨(EKINEN) 등의 유기 용매를 첨가하여 혼합한다. 바인더, 가소제를 더 첨가해서 혼합하여 슬러리를 얻는다. 이렇게 해서 얻어진 슬러리를 닥터 블레이드법으로 성형하여 두께 50㎛의 세라믹 그린시트를 얻는다.

또한 면내 접속도체(514, 516)를 형성하기 위한 전극 페이스트를 제작한다. 평균 입경 약 1.5㎛의 Cu 분말 80wt%와 에틸셀룰로오스 등으로 이루어지는 바인더 수지에 용제를 첨가하고, 롤로 교반, 혼합함으로써 전극 페이스트를 얻는다.

혼합부(520)를 형성하기 위한 혼합 페이스트는 평균 입경 약 2㎛의 Al₂O₃ 코팅 Cu 분말과, 반도체재료로서 평균 입경 1㎛의 탄화규소(SiC)를 소정 비율로 조합하고, 바인더 수지와 용제를 첨가하여 롤로 교반, 혼합함으로써 얻는다. 혼합 페이스트는 바인더 수지와 용제를 20wt%로 하고, 나머지 80wt%를 Al₂O₃ 코팅 Cu 분말과 탄화규소로 한다.

절연층(601, 603)이 되는 세라믹 그린시트 위에, 전극 페이스트를 스크린 인쇄로 도포하여, 대향부(514k, 516k)를 가지는 방전전극(514, 516)을 형성한다.

또한 절연층(602)이 되는 세라믹 그린시트에 레이저나 금형을 이용해서 비어홀을 형성한 후, 혼합부(20)를 형성하기 위해 스크린 인쇄에 의해 비어홀에 혼합 페이스트를 충전한다.

(3)적층, 압착

(4)컷팅, 단면전극 도포

(5)소성

이어서 통상의 세라믹 다층기판과 마찬가지로 N₂ 분위기 중에서 소성한다. 산화하지 않는 전극재료(Ag 등)의 경우에는 대기 분위기여도 무방하다. 소성에 의해 세라믹 그린시트 중의 유기 용제나 혼합 페이스트 중의 바인더 수지 및 용제가 소실된다.

(6)도금

LC 필터와 같은 칩 타입의 전자부품과 마찬가지로, 외부단자 위에 전해 Ni-Sn 도금을 실시한다.

이상에 의해, 단면이 도 19와 같이 구성된 ESD 보호 디바이스(600x)가 완성된다.

ESD 보호장치(600)는 혼합부(520)를 개재하여 대향하는 면내 접속도체(514, 516)의 대향부(514k, 516k)간의 치수를 세라믹 다층기판(512)의 절연층(602)의 두께로 조정할 수 있으므로, 방전을 보조하기 위한 재료가 분산되어 있는 혼합부(520)의 두께를 정밀도 좋게 형성할 수 있다.

또한 비어홀(602p) 내에 혼합부(520)를 만들기 때문에, 방전영역을 지름 50㎛~300㎛ 정도로 작게 할 수 있어, 동일 부품 내에 인덕터나 커패시터 등 복합화된 구조를 만들기 쉽다.

한편 반도체재료는 상기의 재료에 특별히 한정되는 것은 아니다. 예를 들면 실리콘, 게르마늄 등의 금속 반도체, 탄화규소, 탄화티탄, 탄화지르코늄, 탄화몰리브덴, 탄화텅스텐 등의 탄화물, 질화티탄, 질화지르코늄, 질화크롬, 질화바나듐, 질화탄탈 등의 질화물, 규화티탄, 규화지르코늄, 규화텅스텐, 규화몰리브덴, 규화크롬 등의 규화물, 붕화티탄, 붕화지르코늄, 붕화크롬, 붕화란탄, 붕화몰리브덴, 붕화텅스텐 등의 붕화물, 산화아연, 티탄산스트론튬 등의 산화물을 이용할 수 있다. 특히 비교적 저렴하면서 각종 입경의 베리에이션이 시판되고 있는 점에서 탄화규소나 산화아연이 특히 바람직하다. 이 반도체재료들은 적절히 단독 또는 2종류 이상을 혼합해서 사용해도 된다. 또한 반도체재료는 적절히 알루미나나 BAS재 등의 저항재료와 혼합해서 사용해도 된다.

<실시예 3의 변형예 1> 도 9는 실시예 3의 변형예 1의 ESD 보호장치(610)의 주요부 단면도이다.

도 9에 나타내는 바와 같이, 혼합부(520)는 세라믹재료로 이루어지는 절연층(611, 612)이 적층된 세라믹 다층기판(12a)의 가장 외측의 절연층(611)의 비어홀(611p) 내에 형성되어 있다. 혼합부(20)를 개재하여 대향하는 면내 접속도체(514, 516) 중, 한쪽 514는 세라믹 다층기판(512a)의 표면(512s)에 노출되어 있다.

이 세라믹 다층기판(512a)의 표면(512s)에 노출되는 한쪽 면내 접속도체(514)는 예를 들면 세라믹 다층기판(512a)에 전자부품을 실장하기 위한 접속전극이나, ESD 보호장치(610)를 다른 회로 기판에 실장하기 위한 외부단자로서 이용할 수 있다.

ESD 보호장치(610)는 ESD 보호 소자로서 기능하는 혼합부(520)까지의 배선을 짧게 하여 리딩 손실을 저감할 수 있다.

<실시예 4> 실시예 4의 ESD 보호장치(620)에 대하여 도 10을 참조하면서 설명한다.

도 10은 실시예 4의 ESD 보호장치(620)의 주요부 단면도이다. 도 10에 나타내는 바와 같이, ESD 보호장치(620)는 실시예 3의 ESD 보호장치(600)와 대략 동일하게 구성되어 있다. 이하에서는 실시예 3과 동일한 구성 부분에 동일 부호를 이용하고, 실시예 3과 다른 점을 중심으로 설명한다.

실시예 4의 ESD 보호장치(620)는 실시예 3과 마찬가지로, 세라믹재료로 이루어지는 복수의 절연층(621~623)이 적층된 세라믹 다층기판(512b)과, 면내 접속도체(514, 516)와 혼합부(520)를 구비하지만, 실시예 3과는 달리 층간 접속도체(517)를 더 구비한다.

층간 접속도체(517)는 절연층(622)의 주면 사이를 관통하도록 형성되어 있다. 즉, 절연층(622)의 주면 사이를 관통하는 비어홀(622p) 내에 형성되어 있다. 층간 접속도체(517)는 도전성을 가진다.

혼합부(520)는 한쪽 면내 접속도체(514)의 대향부(514k)와, 층간 접속도체(517)에 접속되어 있다. 층간 접속도체(517)는 다른쪽 면내 접속도체(516)에 접속되어 있다.

면내 접속도체(514, 516) 사이에 소정값 이상의 전압이 인가되면, 혼합부(520)를 개재하여 대향하는 한쪽 면내 접속도체(514)의 대향부(514k)와 층간 접속도체(517) 사이에서 방전이 발생한다.

ESD 보호장치(620)는 면내 접속도체(514, 516)뿐만 아니라 층간 접속도체(517)를 병용함으로써, 세라믹 다층기판(512b) 내에서의 설계 자유도가 증가한다.

<실시예 4의 변형예 1> 도 11은 실시예 4의 변형예 1의 ESD 보호장치(630)의 주요부 단면도이다.

도 11에 나타내는 바와 같이, 세라믹재료로 이루어지는 복수의 절연층(631~635)이 적층된 세라믹 다층기판(512c)의 내부에서, 혼합부(520)는 층간 접속도체(515, 517)에 접속되어 있다. 층간 접속도체(515, 517)는 절연층(632, 634)에 형성된 원통형상의 비어홀(632p, 634p) 내에 형성되어 있다. 층간 접속도체(515, 517)는 도전성을 가진다. 층간 접속도체(515, 517)는 각각 면내 접속도체(514, 516)에 접속되어 있다.

ESD 보호장치(630)는 면내 접속도체(514, 516)뿐만 아니라 상하의 층간 접속도체(515, 517)를 병용함으로써, 세라믹 다층기판(512c) 내에서의 설계 자유도가 증가한다.

<실시예 4의 변형예 2> 도 12는 실시예 4의 변형예 2의 ESD 보호장치(640)의 주요부 단면도이다.

도 12에 나타내는 바와 같이, ESD 보호장치(640)는 실시예 4의 변형예 1과 마찬가지로, 세라믹재료로 이루어지는 복수의 절연층(641~645)이 적층된 세라믹 다층기판(512d)의 내부에 있어서, 혼합부(520)가 층간 접속도체(515d, 517d)에 접속되어 있다. 층간 접속도체(515d, 517d)는 각각 면내 접속도체(514, 516)에 접속되어 있다.

층간 접속도체(515d, 517d)는 실시예 4의 변형예 1과는 달리, 원뿔대형상이다. 즉, 층간 접속도체(515d, 517d)는 절연층(642, 644)에 형성된 원뿔형상의 비어홀(642p, 644p) 내에 형성되어 있다. 원뿔형상의 비어홀(642p, 644p)은 절연층(642, 644)이 되는 세라믹 그린시트에 레이저나 금형을 이용해서 형성할 수 있다.

층간 접속도체(515d, 517d)는 그 적층방향 양측의 단면(515s, 515t;517s, 517t)의 크기가 다르다. 층간 접속도체(515d, 517d)의 작은 쪽 단면(515s, 517s)은 각각 면내 접속도체(514, 516)에 접속된다. 층간 접속도체(515, 517)의 큰 쪽 단면(515t, 517t)은 혼합부(520)에 접속되어 있다. 이로 인해 방전폭을 넓게 할 수 있으므로 ESD 특성이 좋아진다.

<실시예 4의 변형예 3> 도 21의 단면도는 실시예 4의 변형예 3의 ESD 보호장치인 ESD 보호 기능 내장 기판(540)의 단면 구조를 모식적으로 나타내고 있다.

도 21에 나타내는 바와 같이, ESD 보호 기능 내장 기판(540)은 세라믹재료로 이루어지는 절연층(541~546)이 적층된 세라믹 다층기판(550)의 상면(550a)에, IC칩(560)이나, IC칩 이외의 실장 부품(562)이 실장된 모듈 부품이다. 세라믹 다층기판(550)의 내부에는 면내 접속도체(552)나 층간 접속도체(558)에 의해 인덕터 소자, 커패시터 소자, 배선 패턴이 형성되어 있다. 세라믹 다층기판(550)의 상면(550a)과 하면(550b)에는 외부전극(554, 556)이 마련되어 있다. 세라믹 다층기판(550)의 내부에는 실시예 4와 마찬가지로 층간 접속도체(515, 517)와 혼합부(520)가 형성되어 있다.

도 21에는 세라믹 다층기판(550)의 편면(片面)(550a)에만 부품 탑재되어 있는 경우가 예시되어 있지만, 세라믹 다층기판(550)의 양면(550a, 550b)에 부품을 탑재해도 무방하고, 세라믹 다층기판(550)에 오목부를 마련하고 그 안에 부품을 탑재해도 무방하다.

ESD 보호 기능 내장 기판(540)은 세라믹 다층기판(550) 내에, 층간 접속도체(515, 517) 및 혼합부(520)에 의해 형성된 ESD 보호부를 가지는 모듈 부품이기 때문에, 같은 기능을 따로따로의 부품으로 구성했을 경우에 비해 비용면이나 점유 체적의 면에서 유리해진다.

ESD 보호 기능 내장 기판(540)은 설계 유연성이 높기 때문에 다양한 ESD 보호의 니즈에 대응할 수 있다. 특히 ESD 보호부의 체적이 작기 때문에 모듈 내부의 각 처에 ESD 보호부를 배치할 수 있다.

<실시예 5> 실시예 5의 ESD 보호장치(650)에 대하여 도 13을 참조하면서 설명한다.

도 13은 실시예 5의 ESD 보호장치(650)의 주요부 단면도이다. 도 13에 나타내는 바와 같이, ESD 보호장치(650)는 세라믹재료로 이루어지는 복수의 절연층(651~653)이 적층된 세라믹 다층기판(512e)의 내부에, 층간 접속도체(515, 519)와 면내 접속도체(516, 518)와 혼합부(520)가 형성되어 있다. 혼합부(520)는 한쪽 층간 접속도체(515)와 한쪽 면내 접속도체(516)의 대향부(516k)에 접속되어 있다. 다른쪽 층간 접속도체(519)와 다른쪽 면내 접속도체(518)가 접속되어 있다.

층간 접속도체(515, 519)는 세라믹 다층기판(12e)의 가장 외측의 절연층(651)의 비어홀(651p, 651q) 내에 형성되어 있다. 층간 접속도체(515, 519)의 한쪽 단면(515p, 519p)에는 IC칩(564)의 범프(566)가 접속된다.

ESD 보호장치(650)는 IC칩(564)의 범프(566) 바로 밑에 마련한 층간 접속도체(515)의 연장선상에, ESD 보호 소자로서 기능하는 혼합부(520)를 넣은 구조로 함으로써, IC칩(564)으로부터 혼합부(520)까지의 거리를 짧게 할 수 있으므로 ESD 응답성이 향상되어 효과적으로 ESD 보호를 실현할 수 있다.

<실시예 6> 실시예 6의 ESD 보호장치(660)에 대하여 도 14를 참조하면서 설명한다.

도 14는 실시예 6의 ESD 보호장치(660)의 주요부 단면도이다. 도 14에 나타내는 바와 같이, ESD 보호장치(660)는 세라믹재료로 이루어지는 복수의 절연층(661~664)이 적층된 세라믹 다층기판(512f)의 내부에 3개의 면내 접속도체(514, 516, 518)와 2개의 혼합부(522, 524)가 형성되어 있다.

혼합부(522, 524)는 중앙의 면내 접속도체(516)의 대향부(516k)의 적층방향양측(도 14에서 상하)에 형성되어 있다. 즉, 혼합부(522)의 적층방향 양측에 면내 접속도체(514, 516)의 대향부(514k, 516k)가 접속되어 있다. 혼합부(524)의 적층방향 양측에 면내 접속도체(516, 518)의 대향부(516k, 518k)가 접속되어 있다.

예를 들면 중앙의 면내 접속도체(516)를 입력 단자에 전기적으로 접속하고, 다른 2개의 면내 접속도체(514, 518)를 그라운드 단자에 전기적으로 접속한다. 이 경우, 입력 단자와 그라운드 단자 사이에, ESD 보호 소자로서 기능하는 혼합부(522, 524)가 병렬로 전기적으로 접속되기 때문에, ESD 응답성이 좋아져 피크 전압을 작게 할 수 있다.

<실시예 6의 변형예 1> 도 15는 실시예 6의 변형예 1의 ESD 보호장치(670)의 주요부 단면도이다.

도 15에 나타내는 바와 같이, 실시예 6의 변형예 1의 ESD 보호장치(670)는 실시예 6의 ESD 보호장치(660)와 마찬가지로, 세라믹재료로 이루어지는 복수의 절연층(671~676)이 적층된 세라믹 다층기판(512g)의 내부에 3개의 면내 접속도체(514, 516, 518)와 2개의 혼합부(522, 524)가 형성되어 있지만, 실시예 6의 변형예 1과 달리, 층간 접속도체(515, 517)가 더 형성되어 있다. 층간 접속도체(515, 517)는 각각 면내 접속도체(514, 518)에 접속되어 있다. 혼합부(522, 524)는 중앙의 면내 접속도체(516)의 대향부(516k)와 층간 접속도체(515, 517)에 각각 접속된다.

예를 들면 중앙의 면내 접속도체(516)를 입력 단자에 전기적으로 접속하고, 적층방향 양쪽 외측의 면내 접속도체(514, 518)를 그라운드 단자에 전기적으로 접속한다. 이 경우, 입력 단자와 그라운드 단자 사이에, 각각의 혼합부(522, 524)에 의해 형성되는 ESD 보호 소자는 병렬로 전기적으로 접속되기 때문에, ESD 응답성이 좋아져 피크 전압값을 작게 할 수 있다.

<실시예 7> 실시예 7의 ESD 보호장치(680)에 대하여 도 16을 참조하면서 설명한다.

도 16은 실시예 7의 ESD 보호장치(680)의 주요부 단면도이다. 도 16에 나타내는 바와 같이, ESD 보호장치(680)는 세라믹재료로 이루어지는 복수의 절연층(681~685)이 적층된 세라믹 다층기판(512h)의 내부에 2개의 면내 접속도체(514, 516), 1개의 층간 접속도체(513), 2개의 혼합부(522, 524)가 형성되어 있다. 혼합부(522, 524)는 각각 층간 접속도체(513)와 면내 접속도체(514, 516)의 대향부(514k, 516k)에 접속되어 있다. 즉, 혼합부(522, 524)는 면내 접속도체(514, 516) 사이에, 층간 접속도체(513)를 개재하여 직렬로 접속되어 있다.

ESD 보호장치(680)는 혼합부(522, 524)에 의해 형성되는 2개의 방전 보호부가 직렬로 형성되기 때문에, 정전기 펄스가 반복해서 인가되었을 경우에, 한 쪽에 쇼트가 발생해도 다른 쪽이 기능한다. 그렇기 때문에 혼합부가 하나뿐인 경우보다 ESD 보호 기능의 신뢰성이 향상된다.

<실시예 7의 변형예 1> 도 17은 실시예 7의 변형예 1의 ESD 보호장치(690)의 주요부 단면도이다.

도 17에 나타내는 바와 같이, ESD 보호장치(690)는 실시예 7의 ESD 보호장치(680)와 마찬가지로, 세라믹재료로 이루어지는 복수의 절연층(691~697)이 적층된 세라믹 다층기판(62i)의 내부에 면내 접속도체(514, 516), 층간 접속도체(513), 혼합부(522, 524)가 형성되어 있지만, 실시예 7의 ESD 보호장치(680)와는 달리 2개의 층간 접속도체(515, 517)가 더 형성되어 있다. 층간 접속도체(515, 517)는 각각 면내 접속도체(514, 516)에 접속되어 있다. 혼합부(522, 524)는 층간 접속도체(515, 517)와 층간 접속도체(513)에 각각 접속되어 있다.

ESD 보호장치(690)는 혼합부(522, 524)에 의해 형성되는 2개의 방전 보호부가 직렬로 형성되기 때문에, 정전기 펄스가 반복해서 인가되었을 경우에, 한 쪽에 쇼트가 발생해도 다른 쪽이 기능한다. 그렇기 때문에 혼합부가 하나뿐인 경우보다 ESD 보호 기능의 신뢰성이 향상된다.

<실시예 8> 실시예 8의 ESD 보호장치(700)에 대하여 도 18을 참조하면서 설명한다.

도 18은 ESD 보호장치(700)의 주요부 단면도이다. 도 18에 나타내는 바와 같이, ESD 보호장치(700)는 세라믹재료로 이루어지는 복수의 절연층(701~704)이 적층된 세라믹 다층기판(512j)의 내부에 면내 접속도체(514, 516), 층간 접속도체(515, 517), 혼합부(526)를 구비한다. 층간 접속도체(515, 517)는 면내 접속도체(514, 516)에 접속되어 있다.

혼합부(526)는 인접하는 절연층(702, 703) 사이로 연장되며, 층간 접속도체(515, 517)에 접속되어 있다. 층간 접속도체(515, 517)는 혼합부(526)를 개재하여 절연층(701~704)의 적층방향(도 18에서 상하방향)으로 대향하고 있다.

도 18과 같이, 혼합부(526)의 외부직경(폭)을 층간 접속도체(515, 517)의 외부직경보다 크게 하면, 혼합부(526)와 층간 접속도체(515, 517)의 위치 어긋남을 흡수할 수 있지만, 혼합부(526)의 외부직경(폭)과 층간 접속도체(515, 517)의 외부직경이 같아도 무방하고, 혼합부(526)의 외부직경(폭)이 층간 접속도체(515, 517)의 외부직경보다 작아도 무방하다.

혼합부(526)의 두께는 예를 들면 5㎛~30㎛이고, 간단한 인쇄 형성법에 의해 자유롭게 조정할 수 있으며, 층간 접속도체(515, 517) 사이의 간격(방전갭)을 작게 할 수 있다. 방전갭을 작게 하면, ESD 특성(피크 전압값 등)이 향상된다.

<실시예 8의 변형예 1> 도 22는 실시예 8의 변형예 1의 ESD 보호장치(700a)의 주요부 단면도이다.

도 22에 나타내는 바와 같이, 실시예 8의 변형예 1의 ESD 보호장치(700a)는 실시예 8의 구성에 더해, 혼합부(526)와 절연층(702, 703) 사이에 밀봉층(530)을 형성하고 있다. 밀봉층(530)은 세라믹 다층기판 중의 유리 성분이 혼합부(526)에 침투하는 것을 방지한다. 밀봉층(530)은 절연성을 가진다.

이러한 구성은 도 23(a)~(d)의 단면도에 나타내는 바와 같이, 절연층(701~704)이 되는 세라믹 그린시트를 형성하고, 적층, 압착, 소성함으로써 제작할 수 있다.

즉, 도 23(a) 및 (d)에 나타내는 바와 같이, 절연층(701, 704)이 되는 세라믹 그린시트의 한쪽 주면(701t, 704s)에, 전극 페이스트를 사용하여 면내 접속도체(514, 516)가 되는 부분을 형성한다.

또한 도 23(b) 및 (c)에 나타내는 바와 같이, 절연층(702, 703)이 되는 세라믹 그린시트에 비어홀(702p, 703p)을 형성하고, 비어홀(702p, 703p)에 전극 페이스트를 충전하여 층간 접속도체(515, 517)가 되는 부분을 형성한다.

그리고 밀봉층 형성용 페이스트를 인쇄함으로써, 절연층(702, 703)의 대향면(702t, 703t)에, 개구(533, 535)를 가지는 밀봉층(532, 534)을 형성한다. 이 때, 밀봉층(532, 534)의 개구(533, 535)로부터, 층간 접속도체(515, 517)가 되는 부분을 노출시키도록 밀봉층(532, 534)을 형성한다.

그리고 한쪽 밀봉층(534) 위에, 혼합 페이스트를 이용해서 혼합부(526)가 되는 부분을 형성한다.

한편, 혼합부(526)가 되는 부분은 다른 쪽 밀봉층(532) 위에 형성해도 되고, 양쪽 밀봉층(532, 534) 위에 형성해도 된다.

또한 밀봉층(532)은 절연층(703)이 되는 세라믹 그린시트측에 형성해도 무방하다. 즉, 절연층(703)이 되는 세라믹 그린시트 위에 밀봉층(534)과 혼합부(526)가 되는 부분을 형성한 후, 또 그 위에 밀봉층(532)을 형성해도 무방하다. 이와는 반대로, 절연층(702)이 되는 세라믹 그린시트 위에 밀봉층(532)과 혼합부(526)가 되는 부분을 형성한 후, 또 그 위에 밀봉층(534)을 형성해도 무방하다.

밀봉층을 형성하기 위한 밀봉층 형성용 페이스트는 전극 페이스트와 동일한 수법으로 제작한다. 예를 들면 평균 입경 약 1㎛의 Al₂O₃ 분말 80wt%와 에틸셀룰로오스 등으로 이루어지는 바인더 수지에 용제를 첨가하고, 롤로 교반, 혼합함으로써 밀봉층 형성용 페이스트(알루미나 페이스트)를 얻는다. 밀봉층에는 기판재료보다 소결 온도가 높은 재료, 예를 들면 알루미나, 지르코니아, 마그네시아, 멀라이트, 석영 등을 선정한다.

이어서 절연층(701~704)이 되는 세라믹 그린시트를 적층, 압착한 후 소성한다.

한편, 절연층의 비어홀 내에 형성되는 혼합부와 절연층 사이에, 즉 비어홀의 내주면(內周面)에 밀봉층을 형성해도 된다. 이 경우, 예를 들면 세라믹 그린시트의 비어홀의 한쪽 개구로부터 비어홀 내에 밀봉층 형성용 페이스트를 충전하고, 비어홀의 다른쪽 개구로부터 밀봉층 형성용 페이스트를 흡인함으로써, 비어홀의 내주면에 밀봉층 형성용 페이스트를 부착시킨 후 건조시킨다. 이어서 혼합부 형성용 페이스트를 비어홀에 충전하여 다른 세라믹층과 압착한 후 소성함으로써, 혼합부와 절연층 사이에 밀봉층을 형성한다.

<정리> 이상과 같이, 도전성이 다른 2종류 이상의 고형 성분과 공극이 분산되어 있는 혼합부를 형성함으로써, ESD 특성의 조정이나 안정화가 용이해진다. 혼합부의 적층방향 양측에 면내 접속도체나 층간 접속도체를 접속함으로써 ESD 특성의 조정이나 안정화가 용이해진다.

한편 본 발명은 상기 실시형태에 한정되지 않으며, 다양한 변경을 가하여 실시하는 것이 가능하다.

예를 들면 혼합부나, 혼합부에 접속되는 접속도체를 기판 표면에 형성해도 된다. 이 경우, 접속도체의 일부가 부품의 실장 랜드와 접속되어, 혼합부나 접속도체가 피복층을 개재하여 수지 또는 금속 케이스로 덮이도록 한다. 이로 인해, 혼합부를 기판의 내층에 형성하는 것보다 간단히 가공할 수 있고, 부품 실장면에 형성함으로써 실장 부품에 보다 가까운 장소에서 ESD 대책을 강구할 수 있어, 보다 확실하게 부품을 ESD로부터 보호할 수 있게 된다.

기판 표면에 혼합부를 형성할 경우, 기판 표면에 접속도체를 인쇄한 후, 고형 성분과 공극 형성용 재료를 함유하고 있는 혼합 페이스트를, 혼합부를 형성하는 개소에 인쇄하고, 나아가 알루미나에 유리를 섞은 페이스트를, 접속도체의 일부와 혼합부를 형성하는 개소를 덮도록 도포하여 소성함으로써 피복층을 형성한다. 알루미나에 유리를 섞은 페이스트를 도포하지 않고, 혼합부의 일부와 접속도체를 덮도록 수지의 피복층을 마련해도 된다.

12, 12a~12d 세라믹 다층기판(절연성 기판)
14 면내 접속도체
15, 15a, 15x 층간 접속도체
16 면내 접속도체
17 층간 접속도체
18 면내 접속도체
20, 21, 22, 24, 26, 28 혼합부
30 고체부
32 공극
34, 36 공동(cavity)
40, 42 밀봉층
100 ESD 보호장치
101, 102 절연층
110 ESD 보호장치
111, 112 절연층
170 ESD 보호장치
171~176 절연층
200 ESD 보호장치
201~204 절연층
300 ESD 보호장치
512, 512a~512j 세라믹 다층기판
513 층간 접속도체(접속도체)
514 면내 접속도체(접속도체)
515, 515d 층간 접속도체(접속도체)
516 면내 접속도체(접속도체)
517, 517d 층간 접속도체(접속도체)
518 면내 접속도체(접속도체)
519 층간 접속도체(접속도체)
520, 522, 524, 526 혼합부
520a 금속재료
520s 무기재료
520x 반도체재료
530, 532, 534 밀봉층
540 보호 기능 내장 기판(ESD 보호장치)
550 세라믹 다층기판
552 면내 접속도체
558 층간 접속도체
560 IC칩(전자부품)
562 실장 부품(전자부품)
600 ESD 보호장치
600x ESD 보호 디바이스(ESD 보호장치)
601~603 절연층
602p 비어홀(관통구멍)
610 ESD 보호장치
611, 612 절연층
611p 비어홀(관통구멍)
620 ESD 보호장치
621~623 절연층
622p 비어홀(관통구멍)
630 ESD 보호장치

Claims

절연층이 되는 복수장의 시트를 준비하고, 상기 시트의 적어도 1장에, 제1 및 제2 접속도체가 되는 부분과, 상기 제1 및 제2 접속도체 사이에 배치되며 상기 제1 및 제2 접속도체에 접속된 혼합부가 되는 부분을 형성하고, 상기 시트를 서로 적층하여 적층체를 형성하는 제1공정과,
상기 적층체를 가열함으로써, 상기 절연층이 적층된 절연성 기판에 상기 제1 및 제2 접속도체와 상기 혼합부를 형성하는 제2공정을 포함하고,
상기 제1공정에 있어서,
제1 및 제2 접속도체가 되는 부분은 도전성을 가지는 재료를 이용해서 형성하고,
상기 혼합부가 되는 부분은 상기 제2공정에서의 가열시의 온도 상승에 의해 소실되는 공극 형성용 재료와, (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나를 포함하는 고형(固形) 성분이 혼합된 혼합부 형성용 재료를 이용해서 형성하고,
상기 제2공정에 있어서, 상기 혼합부가 되는 부분의 상기 혼합부 형성용 재료 중의 상기 공극 형성용 재료가 가열시의 온도 상승에 의해 소실되어 형성된 공극과 상기 혼합부 형성용 재료 중의 상기 고형 성분이 분산된 상기 혼합부가 형성되는 것을 특징으로 하는 ESD 보호장치의 제조방법.
제1항에 있어서,
상기 시트는 세라믹 그린시트이고,
상기 절연성 기판은 세라믹 다층기판인 것을 특징으로 하는 ESD 보호장치의 제조방법.
제1항 또는 제2항에 있어서,
상기 공극 형성용 재료는 소실성 수지인 것을 특징으로 하는 ESD 보호장치의 제조방법.
제3항에 있어서,
상기 소실성 수지는 아크릴 비즈인 것을 특징으로 하는 ESD 보호장치의 제조방법.
제1항 또는 제2항에 있어서,
상기 혼합부 형성용 재료 중의 상기 고형 성분은 절연성을 가지는 무기재료로 피복된 금속재료와, 반도체재료를 포함하는 것을 특징으로 하는 ESD 보호장치의 제조방법.
제5항에 있어서,
상기 반도체재료는 탄화규소 또는 산화아연인 것을 특징으로 하는 ESD 보호장치의 제조방법.
제1항 또는 제2항에 있어서,
상기 제1공정에 있어서, 적어도 1개의 상기 시트에, 상기 시트의 주면(主面) 사이를 관통하는 관통구멍을 형성하고, 상기 관통구멍 내에 상기 혼합부 형성용 재료를 충전함으로써, 상기 혼합부가 되는 부분을 형성하는 것을 특징으로 하는 ESD 보호장치의 제조방법.
제1항 또는 제2항에 있어서,
상기 제1공정에 있어서, 상기 시트의 적어도 하나의 주면에 상기 혼합부 형성용 재료를 도포함으로써, 상기 혼합부가 되는 부분을 형성하는 것을 특징으로 하는 ESD 보호장치의 제조방법.
제1항 또는 제2항에 있어서,
상기 제1공정에 있어서, 상기 시트와 상기 혼합부가 되는 부분 사이로 연장되는 밀봉층(seal layer)을 형성하고,
상기 제2공정에 있어서, 상기 밀봉층은 상기 시트 중의 고형 성분이 상기 혼합부가 되는 부분으로 이동하는 것을 저지하는 것을 특징으로 하는 ESD 보호장치의 제조방법.
절연층이 적층된 절연성 기판과,
상기 절연성 기판에 형성되며, 도전성을 가지는 적어도 2개의 제1 및 제2 접속도체와,
상기 절연성 기판에 형성되며, 상기 제1 및 제2 접속도체 사이에 배치되는 동시에 상기 제1 및 제2 접속도체와 접속되고, (i)금속과 반도체, (ii)금속과 세라믹, (iii)금속과 반도체와 세라믹, (iv)반도체와 세라믹, (v)반도체, (vi)무기재료로 코팅된 금속, (vii)무기재료로 코팅된 금속과 반도체, (viii)무기재료로 코팅된 금속과 세라믹, (ix)무기재료로 코팅된 금속과 반도체와 세라믹, 중 적어도 하나의 고형 성분을 포함하는 혼합부를 포함하고,
상기 혼합부에 있어서, 상기 고형 성분과 공극이 분산되어 있으며,
상기 공극은, 공극 형성용 재료가 가열시의 온도 상승에 의해 소실되어 형성된 것을 특징으로 하는 ESD 보호장치.
제10항에 있어서,
상기 절연성 기판은 세라믹 다층기판인 것을 특징으로 하는 ESD 보호장치.
제11항에 있어서,
상기 제1 및 제2 접속도체는 적어도 1개의 상기 절연층의 주면 사이를 관통하도록 형성되거나, 또는 적어도 1개의 상기 절연층의 상기 주면을 따라 형성되며,
상기 혼합부는 상기 절연층의 적층방향의 양측에, 상기 혼합부를 개재하여 상기 적층방향으로 대향하도록, 서로 다른 상기 접속도체가 접속되는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 혼합부의 상기 고형 성분은 절연성을 가지는 무기재료로 피복된 금속재료와, 반도체재료를 포함하는 것을 특징으로 하는 ESD 보호장치.
제13항에 있어서,
상기 반도체재료는 탄화규소 또는 산화아연인 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 절연성 기판의 적어도 1개의 상기 절연층에, 상기 절연층의 주면 사이를 관통하는 관통구멍이 형성되고, 상기 관통구멍 내에 상기 혼합부가 형성되어 있는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 절연성 기판의 인접하는 상기 절연층 사이에 상기 혼합부가 형성되어 있는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 절연층과 상기 혼합부 사이에 연장되는 밀봉층을 더 포함하고 있는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 고형 성분은 분산된 금속재료와 반도체재료를 포함하는 것을 특징으로 하는 ESD 보호장치.
제18항에 있어서,
상기 반도체재료는 탄화규소 또는 산화아연인 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 고형 성분에 있어서, 절연성을 가지는 무기재료에 의해 피복된 금속재료의 입자가 분산되어 있는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
적어도 2개의 제1 및 제2 상기 혼합부와,
상기 제1 혼합부의 상기 적층방향의 일단(一端)과, 상기 제2 혼합부의 상기 적층방향의 일단에 각각 접속된 상기 제1 및 제2 접속도체와,
상기 제1 혼합부의 상기 적층방향의 타단(他端)과, 상기 제2 혼합부의 상기 적층방향의 타단에 접속된 제3 상기 접속도체를 포함하고,
상기 제1 및 제2 상기 접속도체에 각각 제1 및 제2 단자가 전기적으로 접속되면, 상기 제1 및 제2 단자 사이에, 상기 제1 및 제2 혼합부가 상기 제3 접속도체를 개재하여 직렬로 전기적으로 접속되는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
적어도 2개의 제1 및 제2 상기 혼합부와,
상기 제1 혼합부의 상기 적층방향의 일단과, 상기 제2 혼합부의 상기 적층방향의 일단에 각각 접속된 상기 제1 및 제2 접속도체와,
상기 제1 혼합부의 상기 적층방향의 타단과, 상기 제2 혼합부의 상기 적층방향의 타단에 접속된 제3 상기 접속도체를 포함하고,
상기 제1, 제2 및 제3 상기 접속도체에 각각 제1, 제2 및 제3 단자가 전기적으로 접속되면, 상기 제1 및 제2 단자와, 상기 제3 단자 사이에, 상기 제1 및 제2 혼합부가 병렬로 전기적으로 접속되는 것을 특징으로 하는 ESD 보호장치.
제10항 내지 제12항 중 어느 한 항에 있어서,
상기 세라믹 다층기판상 또는 상기 세라믹 다층기판 내에 실장된 전자부품과,
상기 전자부품의 적어도 1개의 단자에 접속된 적어도 1개의 제4 상기 접속도체와,
다른 적어도 1개의 제5 상기 접속도체를 포함하고,
상기 제4 및 제5 상기 접속도체가, 상기 혼합부를 개재하여 상기 적층방향으로 대향하도록, 상기 혼합부의 상기 적층방향의 양측에 접속되는 것을 특징으로 하는 ESD 보호장치.