JP2008277325A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008277325A
JP2008277325A JP2007115616A JP2007115616A JP2008277325A JP 2008277325 A JP2008277325 A JP 2008277325A JP 2007115616 A JP2007115616 A JP 2007115616A JP 2007115616 A JP2007115616 A JP 2007115616A JP 2008277325 A JP2008277325 A JP 2008277325A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
resin
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007115616A
Other languages
English (en)
Inventor
Tetsuo Yoshizawa
徹夫 吉沢
Shinichi Urakawa
伸一 浦川
Takashi Miyake
高史 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007115616A priority Critical patent/JP2008277325A/ja
Priority to US12/061,097 priority patent/US7821121B2/en
Priority to CN200810093545A priority patent/CN100585845C/zh
Publication of JP2008277325A publication Critical patent/JP2008277325A/ja
Priority to US12/881,616 priority patent/US8129273B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Abstract

【課題】半導体装置のスルーホールの配線部を他の回路基板にハンダ付けする場合、ハンダ付け性が良く、ハンダの吸い上がりによるハンダ付け強度を増大し、且つハンダ付けが確実に行われているかどうかの検査を容易に行うことができる半導体装置を提供する。
【解決手段】端面にスルーホールを有し、スルーホール内に形成された配線部と導通する配線パターンを少なくとも一方の面に有する方形の基板の面に半導体素子を搭載固定し、半導体素子の電極を配線パターンに電気的に接続し、半導体素子を有する基板の面を樹脂で被覆した半導体装置において、スルーホールは、基板面に配線部と導通する０．０２ｍｍ以上の幅のスルーホールランドを有し、配線部及びスルーホールランドが露出している。
【選択図】図１ｉ

Description

本発明は、基板上に装着された半導体素子を樹脂により被覆してなる半導体装置及び半導体装置の製造方法に関する。
近年、カメラ、ビデオ、携帯電話、携帯端末などの情報携帯機器やＬＢＰ（Laser Beam Printer）、インクジェットプリンタ、複写機などの情報機器は小型化、軽量化、薄型化、低コスト化が求められている。これらに組み込まれている半導体装置においても、上述と同様なニーズが非常に高まっている。上記の要求を実現するための半導体装置としてはＣＯＢ（Chip On Board）パッケージ、リードレスパッケージ等リードを有しない半導体装置が公知になっている。
図４は、従来の基板上に半導体素子を搭載した一般的な半導体装置を示す概略図である。図４に従って説明をする。
端面１０１にスルーホール１０２を有し、該スルーホール１０２上にドライフィルム１０３を貼りスルーホール１０２を塞ぐとともに、配線パターン１０４が形成された基板１０５上に半導体素子１０６を搭載固定する。次に、半導体素子の電極と基板１０５の配線パターン１０４とを、金ワイヤ１０７で電気的に接続した後、半導体素子や金ワイヤ及び接続部を覆うように樹脂１０８で被覆した半導体装置１０９としての構造をとっている。
基板としては樹脂基板、金属基板、セラミック基板などがある。樹脂としては、一般的にはエポキシ樹脂等が使用され、ディスペンサ方式や印刷方式から金型を用いたトランスファーモールド成形、圧縮成形のような量産性の高い生産方法がとられている。半導体素子が受光センサ又は発光素子の場合、光透過性のエポキシ樹脂などが使用されている。
このような半導体装置の製造方法において、基板の両面にパターンを有し、スルーホールで基板の両面を導通させている基板を液状のエポキシ樹脂で被覆する場合、被覆部材（ドライフィルムなど）などがない場合がある。この場合、スルーホール内に樹脂が流れ込んでしまい、後工程でのハンダ付けに不具合が生じる。とりわけ半導体装置の端面にスルーホールを有し該スルーホールが電極となり他の回路基板にハンダ付けする場合、スルーホールに封止樹脂があることによりハンダ付け不良を生じることが多い。したがって、基板の端面にスルーホールを設け端面でハンダ付けする構成をとる半導体装置においては、スルーホールに封止樹脂が付着しないような工夫が必要となる。この問題を解決する手段は下記の特許文献１，２により公知となっている。
特許文献１、２の電子部品では、ともに基板のスルーホール上を覆装部材、ドライフィルムで覆い、液状樹脂のスルーホールへの流れ込みを防止している。
また、特許文献３の電子部品では、スルーホール内を液状レジストで埋めた後、該レジストを硬化させて樹脂封止体の樹脂がスルーホールに侵入することを防止している。
ここで、半導体装置のスルーホールに封止樹脂がない場合でも、該半導体装置のスルーホールの配線部を他の回路基板にハンダ付けする際、スルーホールランドがないとハンダ付け強度が不足する。また、ハンダ付け検査が確実に行えないというような品質問題を引き起こす。
一方上述したように、縦横に複数の半導体素子が搭載された基板に樹脂封止するには、上述したように量産性に富んでいるトランスファーモールド成形が一般的に使用され公知となっている。このような方法として下記特許文献４，５が公知となっている。
特許文献４では、リリースフィルムを用いたトランスファー成形法が記述されている。特許文献５では、成形品の外面に露出する部位をリリースフィルムにより押圧して樹脂モールドする方法が開示されている。
更に、特許文献６（図１２）の電子部品においては、封止樹脂は基板上の電子素子を被覆しているが、上面電極が接続されたスルーホールからは離して設けられている。製造方法において金型がスルーホール列を覆っている。
特開平８−１０７１６１号公報 特開平１０−１３５４９２号公報 特開２００３−８０７７号公報 特開平１１−７７７３４号公報 特開２０００−２９９３３５号公報 特開平１１−７４４１０号公報
しかしながら、特許文献１，２の電子部品では、スルーホール上に覆装部材、ドライフィルムを用いるため、部材コスト増加とプロセス増加によりコスト高になってしまう。また、その貼り精度及びドライフィルムの接着剤のはみ出しなどを考慮すると、ドライフィルム貼りスペースの確保が必要であり小型化には不利な構造である。特許文献３の電子部品では、部材のスペースは必要にならないがレジスト剤と硬化にかかる費用エッチングにかかる費用がかかるためコスト高になる。
一方、特許文献４では、量産性に富むトランスファー成形方法が開示されているが、スルーホールを塞ぐ必要があり、これも小型化できなくコスト高になる。
また、半導体装置のスルーホールの配線部と他の回路基板にハンダ付けする場合、ハンダ付け強度不足を引き起こしたり、ハンダ付けが確実に行われているかどうかの検査ができない。
特許文献５では、成形品の外面に露出する部位をリリースフィルムにより押圧して樹脂モールドする方法が開示されているが、スルーホールへの樹脂の流れ込み防止という考えには至っていない。
更に、特許文献６の電子部品においては、基板のスルーホールは封止樹脂が流れ込まない面としている。しかしながら、ハンダの吸い上がりによるハンダ付け強度の増大と、ハンダ付けが適正に行われているかどうかの目視検査の容易化の両立を意図したものではない。
本発明の半導体装置の目的は、半導体装置のスルーホールの配線部を他の回路基板にハンダ付けする場合、ハンダ付け性が良く、ハンダの吸い上がりによるハンダ付け強度を増大し、且つハンダ付けが確実に行われているかどうかの検査を容易に行うことにある。
また、本発明の半導体装置の製造方法の目的は、特に基板のスルーホールは封止樹脂が流れ込まない面にし、上述のようにハンダ付け性が良く、ハンダ付け強度が増大し、且つハンダ付け検査が容易な半導体装置を製造することにある。
上記課題を解決するために鋭意研究開発を重ねた結果、以下のような半導体装置及び半導体装置の製造方法が最適であることが見出された。
すなわち、本発明の半導体装置は、
端面にスルーホールを有し、前記スルーホール内に形成された配線部と導通する配線パターンを少なくとも一方の面に有する方形の基板の面に半導体素子を搭載固定し、前記半導体素子の電極を前記配線パターンに電気的に接続し、前記半導体素子を有する前記基板の面を樹脂で被覆した半導体装置において、
前記スルーホールは、前記基板面に前記配線部と導通する０．０２ｍｍ以上の幅のスルーホールランドを有し、前記配線部及び前記スルーホールランドが露出していることを特徴とする。
また、本発明の半導体装置の製造方法は、
スルーホールを有し、前記スルーホール内に形成された配線部と導通する配線パターンを少なくとも一方の面に有する基板の面に複数の半導体素子を縦横列に搭載固定し、前記半導体素子の電極と基板の前記配線パターンとを電気的に接続した半導体装置の集合体を相対向する上金型と下金型の間に挿入する工程と、
上金型と下金型を型締めする工程と、
前記半導体素子を収納する、前記上金型と下金型のキャビティ内に樹脂を注入し、樹脂を硬化する工程と、
型開きをして樹脂封止された半導体装置の集合体を取り出す工程と、
前記基板のスルーホール部を切断して個々の半導体装置にする工程を、少なくとも有する半導体装置の製造方法において、
前記スルーホールは、前記基板面に前記配線部と導通する０．０２ｍｍ以上の幅のスルーホールランドを有し、前記上金型又は下金型の凸部は、前記スルーホールに対して前記スルーホールランドの幅を含んだ以上の領域を押圧し、前記樹脂が前記スルーホールへ流入しないようにしたことを特徴とする。
本発明の半導体装置にあっては、基板のスルーホールの配線部とスルーホールランドが露出し、０．０２ｍｍ以上の幅のスルーホールランドとしている。それにより、他の基板へのハンダ付けに際し、ハンダ付け性が良く、ハンダの吸い上がりによるハンダ付け強度が増大し、確実に適正なハンダ付けがされているかどうの検査を容易にした半導体装置を提供できる。
また、本発明の半導体装置の製造方法にあっては、格段の樹脂モレ防止手段が必要でないため小型化、低コストの半導体装置が提供できる。基板のスルーホールは封止樹脂が流れ込まない面になっていることにより、上記したように、ハンダ付け性が良く、ハンダ付け強度が増大し、且つハンダ付け検査が容易な半導体装置の製造方法が提供できる。
以下、本発明の実施形態による、基板上に装着された半導体素子を樹脂により被覆してなる半導体装置及び該半導体装置の製造方法の構成について詳細に説明する。
（実施形態の概要）
本発明の半導体装置の製造方法の骨子は、型内に基板を配して樹脂でモールド成形するに際し、基板のスルーホール上を型で塞ぐことによってスルーホールが設けられた箇所以外に樹脂コートすることである。
本発明の基板は、樹脂基板、金属基板、セラミック基板が該当するが上金型、下金型の間に挿入して樹脂モールドする場合は、樹脂基板、金属基板が適する。また本発明のスルーホールは基板の穴にめっきなどの方法で導電部材を穴壁に有するもので穴は中空である。穴は通常は加工方法から円形であるが円形に拘らないが略円形が望ましい。
本発明の半導体装置は、複数の半導体素子が搭載された集合基板のスルーホールの略中心を切断して端部の面（端面）にスルーホールを有する半導体装置として用いるものである。
上述の製造方法を用いる際スルーホールランドを設けておくと都合がよい。すなわち、型と基板の隙間から樹脂がスルーホール内に浸入することが防止できるし、また、他の基板とのハンダ付けに際し、ハンダの吸い上がりによるハンダ付け強度の増大とハンダ付けが適正に行われているかどうかの目視検査が容易となるためより好ましい。スルーホールランドは基板面のスルーホールの穴近傍にあってスルーホール内に形成された配線部と導通する配線パターンであり円形でも良いし略楕円形（Ｕ字形）でも良い（後述図１で説明する）。通常は、配線パターンは基板の基材に対し凸になっている。
本発明の特徴は基板のスルーホール部とりわけスルーホールランドを金型で直接又はリリースフィルムを介して押圧して成形時の樹脂モレをなくすことである。樹脂モレをなくすためにはスルーホールを含みスルーホールランドを０．０２ｍｍ以上押さえ込む必要がある。そのためスルーホールランドは０．０２ｍｍ以上の幅にすることが望ましい。０．０２ｍｍ未満で押圧すると樹脂モレが生じやすくなる。押圧を大きくして樹脂モレを少なくしようとするとスルーホールの導電部材の座屈が生じる。そのためスルーホールの導電部材の座屈が生じなく樹脂モレがない最適押圧力を選択する必要がある。樹脂が漏れてスルーホールに樹脂が付着すると、スルーホールは半導体装置をハンダ等で他の基板にハンダ付けする場合、ハンダが付着しずらくなったり、付着しなくなったりしてハンダ付け不良になり重要な品質問題になったりする。
ところで、スルーホール径Ａ、スルーホールランド間距離をＢ、スルーホール間はスルーホールピッチ（隣接するスルーホール間の距離）をＰとすると、スルーホールランドの幅Ｘは、Ｐ＝Ａ＋Ｂ＋２Ｘ、Ｘ＝（Ｐ−Ａ−Ｂ）／２、となる。
また、スルーホールランドの幅は基板の端面に対し直角方向では、５ｍｍ以下が望ましい。スルーホールランドの幅がこれより大きいと、他基板とのハンダ付け時、ハンダが流れてスルーホールの適正ハンダ量が保たれなくなり強度不足となりハンダ付け品質が保たれなかったりする。なおスルーホールランドと導通する配線パターン幅はスルーホールランド径（スルーホール径Ａにスルーホールランド幅の２倍を加えた値）より狭くなる。
このようにスルーホール内に樹脂が流れ込むことがないため、導電部材が露出することで品質の良い安価な半導体装置及び半導体装置の製造方法を提供するものである。またスルーホールに０．０２ｍｍ以上の幅のスルーホールランドを設け該スルーホールランドが露出していることから、他の回路基板にハンダ付けした場合ハンダがスルーホールの配線部からスルーホールランドへ吸い上がる。したがって、ハンダ付け強度がスルールールランドない場合と比較してハンダ付け強度が増し、またハンダ付けが確実に行われているかどうかの検査ができる。
使用する樹脂はエポキシ樹脂が一般的であるが、半導体素子を封止する樹脂で公知のものでよい。半導体素子が光電変換素子であれば、光透過性樹脂を用いればよい。エポキシ樹脂の他にアクリル樹脂、シリコーン樹脂、ポリカーボネイト樹脂及びこれら樹脂の変成樹脂などである。光電変換素子はＣＣＤ、ＣＭＯＳ等の撮像素子、ＡＥ（Auto Exposure）・ＡＦ(Auto Focus)などの受光センサ、発光素子などが挙げられる。
（第１の実施形態）
図１ａ〜図１ｉを用いて、本発明の第１の実施形態について説明する。図１ａ〜図１ｉは第１の実施形態を示す製造プロセスの骨子を順次説明するための斜視図又は断面図を示している。
図１ａは第１の実施形態に用いる半導体素子を搭載固定した基板の斜視図を示す。図１ｂは図１ａを右側から見た断面図を示す。またスルーホール部がよく分かるようにスルーホール部の断面の拡大図を記載した。
基板１（図１ａでは切断前の基板）は、ガラスエポキシ樹脂製の基板で縦横にスルーホール２を有し、スルーホール２と導通する配線パターン３を有する。スルーホールピッチ（スルーホール間の距離）は０．７ｍｍ、スルーホール径０．３ｍｍ、スルーホールランド７の幅は０．１ｍｍである（拡大図）。配線パターン３とスルーホール２は銅上にニッケルめっき、ニッケルめっき上に金めっきが施されている。基板１上に縦横列に搭載した複数の半導体素子４をダイボンディングし固定する。半導体素子は受光センサである。その後半導体素子４の電極と配線パターン３を、金線（図１ｂの５）を用いてワイヤボンディングし、電気的に接続する。ワイヤボンディングされたものは半導体装置の集合体である半導体部材６となる。
図１ｃ〜図１ｉは組立て手順を示す半導体部材、半導体装置の断面図または斜視図を示す。図１ｃは図１ｂで得られた半導体部材６を相対向する上金型１０と下金型１１の間に挿入し、その後型締めを行った後の断面図である。
ここで、リリースフィルム１２は公知の方法で上金型に吸引され（図示していない）密着している。基板のスルーホール２はリリースフィルム１２を介して上金型１０と下金型１１で押圧している。上金型のキャビティ１３は図の紙面に対し垂直方向に並んだ４個の半導体素子を収納し、１キャビティとして構成しており、本実施形態の場合計３キャビティとなる。基板のスルーホール２は上金型の１ｍｍの凸部１４で押圧している。リリースフィルム１２はフッ素フィルムで厚みは０．０５ｍｍのものである。上金型の凸部は、当該スルーホールに対してランドの幅を含んだ以上の領域を押圧し、樹脂がスルーホールへ流入しないようにしている。
図１ｄはトランスファー成形法で樹脂１５をキャビティ内に注入し樹脂を硬化した後の断面図を示している。樹脂１５は光透過性のエポキシ樹脂を用いた。樹脂の注入方向は紙面に対し垂直の方向である。
図１ｅは図１ｄで金型を型開きし、半導体装置を取り出した半導体装置の断面図である。半導体素子を被覆する樹脂の上面は、平坦である。
図１ｆは図１ｅで得られた半導体装置をスルーホールの中央１６で切断する断面図を示している。ダイシングソーを用いる切断方法により切断している。
図１ｇは図１ｆの斜視図である。図１ｈは図１ｇの半導体装置を同様のダイシングソーを用いて４分割した半導体装置の断面図である。個々の半導体装置となっている。図１ｉに図１ｈの斜視図を示す。図１ｈ、図１ｉは本発明の半導体装置の１実施形態となる。半導体装置１９の方形の基板の一方の端面１７にスルーホールが有り、配線部及びスルーホールランドが露出している。樹脂１５の端面は基板の他方の端面１８と同一平面内である。
本実施形態では、基板は樹脂基板を用い、スルーホールピッチ０．７ｍｍ、スルーホール径０．３ｍｍを用いたが何れでもよく、また基板は樹脂基板を用いたが金属基板でも良い。また、本実施形態では半導体素子として受光センサを用いたため光透過性エポキシ樹脂を用いたが、光センサでなければ光透過性樹脂を用いなくとも、公知の黒色樹脂を用いても良い。その場合、金線を使ったワイヤボンディングでなくとも半導体素子の電極にバンプを作製しバンプを基板に接続するいわゆるフリップチップ方法で接続させても良い。本実施形態では、トランスファーモールド成形法で行ったが圧縮成形法でも良い。本実施形態によるとモールド時リリースフィルムを用いたが、用いなくとも、樹脂モレ、座屈に配慮し工程設定すればよい。またスルーホールの押さえ幅は本実施形態は１ｍｍとしたが、最小幅であるスルーホール径０．３ｍｍとスルーホールランド幅０．１ｍｍの２倍の和である０．５ｍｍでも良い。
本実施形態で得られた半導体装置は、安価に作製でき、品質も良好であった。本発明の半導体装置をマザーボードにハンダ付けした結果もハンダ付け特性とりわけハンダ付け強度が充分あり、ハンダ付けが確実に行われているかどうかの検査が容易にでき、品質も良好であった。
従来のトランスファーモールド方法は離型剤を金型に塗布しており、塗布の不均一性が生じたり頻繁に塗布が必要なため品質のばらつきが生じたりコスト高であった。また、金型に離型処理する方法もあるがコスト高になっていた。本実施形態では、リリースフィルムを金型との離型性を向上するために用いた。リリースフィルムとしては樹脂との離型が容易なフィルムが挙げられる。ＰＴＦＥ、ＥＴＦＥ、フッ素フィルム、フッ素で構成されるフィルム、シリコーンフィルム等が挙げられるが離型が得られればいかなるフィルムでも良いし、上述フィルムを他の材料で積層されたフィルムでも良い。厚味は１〜５００μｍの範囲で選択できる。またリリースフィルムの弾性率を選択することによりスルーホールの上述した座屈問題も解決できる。更にリリースフィルムの表面粗さＲａを選択すれば樹脂の表面粗さを容易にコントロールできる。
また、本発明の半導体装置の製造方法にあっては、金型への離型剤の塗布が必要なく、格段の基板のスルーホールへの配慮も必要がない。更に、リリースフィルムの弾性率を選択することによりスルーホールへの座屈等の問題がなく高品位な低コストの所望の半導体装置の製造方法が提供できる。
このような半導体装置の製造方法で得た半導体装置は光透過性樹脂のような粘度が低い、また流れ性が長い樹脂において効果が顕著となる。
（第２の実施形態）
第２の実施形態を図２ａ、図２ｂに示す。図２ａは製造途中の半導体装置の斜視図であり、図２ｂは半導体装置の斜視図である。
本実施形態と第１の実施形態はトランスファーモールドの金型のキャビティ形状が異なる。第１の実施形態では、キャビティが複数列になっており、１列のキャビティは空間が連通し、複数の半導体素子に対応している。本実施形態では、１列のキャビティにおいて、複数のキャビティ同士が互いに接触し、その接触部にゲートを有するように直列に配列して形成してある。ゲートから樹脂を注入して複数のキャビティのそれぞれに各ゲートから樹脂を順次注入して行く。
すなわち、金型のキャビティ形状は半導体素子に対応したもので隣接する半導体素子のキャビティが互いに重なり合う。さらに換言するならば第１の実施形態ではキャビティが連続していてゲートが見かけ上ない形態、本実施形態はキャビティ間に見かけ上ゲートがある形態である。重なり合ったキャビティ間はゲート２０となる。
ゲート２０の幅は半導体装置の樹脂幅になりゲート高さは任意に設定できる。図２ａで得た半導体装置をゲート２０で切断して半導体装置１９となる。本実施形態で得られた半導体装置は安価に作製でき、品質も良好であった。
（第３の実施形態）
第３の実施形態を図３ａ〜図３ｄに示す。図３ａ〜図３ｃは製造途中の半導体部材及び半導体装置の断面図であり、図３ｄは半導体装置の断面図である。
本実施形態は第１の実施形態の製造方法とほぼ共通し、異なる点は基板１の両面に半導体素子が搭載されていることが異なる。一方の面の半導体素子４はセンサＩＣ、他方の面の半導体素子３１は周辺回路ＩＣである。基板１の両面に半導体素子が搭載されることにより図３ｂで示す金型構造が異なる。上金型１０とほぼ同形状の下金型３２により型締めしてトランスファー成形する。リリースフィルム１２は上金型、下金型の両面のキャビティに吸着させる。他は第１の実施形態と同じである。本実施形態で得た半導体装置は安価で品質がよいことが確認された。
本発明の第１の実施形態における半導体装置の製造工程中の状態のうち半導体素子を搭載固定した基板の斜視図 図１ａを右から見た断面図 半導体部材６を上下金型間に挿入し、型締めを行った後の断面図 トランスファー成形法で樹脂１５をキャビティ１３に注入し樹脂を硬化した後の断面図 金型を型開きし、半導体装置を取り出した半導体装置の断面図 半導体装置をスルーホールの中央１６で切断する断面図 図１ｆの半導体装置の斜視図 半導体装置を４分割した半導体装置の断面図 図１ｈの半導体装置の斜視図 本発明の第２の実施形態における半導体装置の製造工程中の状態を示す斜視図 半導体装置の斜視図 本発明の第３の実施形態における半導体装置の製造工程中の状態のうち半導体素子を搭載固定した基板の断面図 半導体部材６を上下金型間に挿入し、型締めを行った後の断面図 半導体装置をスルーホールの中央１６を切断する断面図 半導体装置の断面図 従来の基板上に半導体素子を搭載した半導体装置を示す概略図
符号の説明
１…基板
２…スルーホール
３…配線パターン
４，３１…半導体素子
５…金線
６…半導体部材
７…スルーホールランド
１０…上金型
１１，３２…下金型
１２…リリースフィルム
１３…キャビティ
１４…凸部
１５…樹脂
１６…スルーホールの中央
１７，１８…端面
１９…半導体装置
２０…ゲート

Claims (8)

  1. 端面にスルーホールを有し、前記スルーホール内に形成された配線部と導通する配線パターンを少なくとも一方の面に有する方形の基板の面に半導体素子を搭載固定し、前記半導体素子の電極を前記配線パターンに電気的に接続し、前記半導体素子を有する前記基板の面を樹脂で被覆した半導体装置において、
    前記スルーホールは、前記基板面に前記配線部と導通する０．０２ｍｍ以上の幅のスルーホールランドを有し、前記配線部及び前記スルーホールランドが露出していることを特徴とする半導体装置。
  2. 前記樹脂は、前記スルーホールを有していない前記基板の端面と同一平面内に端面を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記樹脂は光透過性樹脂であり、前記半導体素子は光電変換素子であることを特徴とする請求項１ないし２に記載の半導体装置。
  4. 前記半導体素子を被覆する前記樹脂の上面は、平坦であることを特徴とする請求項１ないし３に記載の半導体装置。
  5. スルーホールを有し、前記スルーホール内に形成された配線部と導通する配線パターンを少なくとも一方の面に有する基板の面に複数の半導体素子を縦横列に搭載固定し、前記半導体素子の電極と前記配線パターンとを電気的に接続した半導体装置の集合体を相対向する上金型と下金型の間に挿入する工程と、
    上金型と下金型を型締めする工程と、
    前記半導体素子を収納する、前記上金型と下金型のキャビティ内に樹脂を注入し、樹脂を硬化する工程と、
    型開きをして樹脂封止された半導体装置の集合体を取り出す工程と、
    前記基板のスルーホール部を切断して個々の半導体装置にする工程を、少なくとも有する半導体装置の製造方法において、
    前記スルーホールは、前記基板面に前記配線部と導通する０．０２ｍｍ以上の幅のスルーホールランドを有し、前記上金型又は下金型の凸部は、前記スルーホールに対して前記スルーホールランドの幅を含んだ以上の領域を押圧し、前記樹脂が前記スルーホールへ流入しないようにしたことを特徴とする半導体装置の製造方法。
  6. 前記上金型又は下金型のキャビティは複数列になっており、１列のキャビティが複数の半導体素子に対応していることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記１列のキャビティは複数のキャビティ同士が互いに接触し、その接触部にゲートを有するように直列に配列して形成し、前記ゲートから樹脂を注入して前記複数のキャビティのそれぞれに前記各ゲートから樹脂を順次注入して行くことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記樹脂と前記上金型又は下金型のキャビティの面にリリースフィルムを挿入し、前記各金型が前記リリースフィルムを介して前記スルーホールを押圧しスルーホールへの樹脂の流入を避けることを特徴とする請求項５ないし７に記載の半導体装置の製造方法。
JP2007115616A 2007-04-25 2007-04-25 半導体装置及び半導体装置の製造方法 Pending JP2008277325A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007115616A JP2008277325A (ja) 2007-04-25 2007-04-25 半導体装置及び半導体装置の製造方法
US12/061,097 US7821121B2 (en) 2007-04-25 2008-04-02 Semiconductor device and method for producing the same
CN200810093545A CN100585845C (zh) 2007-04-25 2008-04-25 半导体装置制造方法
US12/881,616 US8129273B2 (en) 2007-04-25 2010-09-14 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007115616A JP2008277325A (ja) 2007-04-25 2007-04-25 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008277325A true JP2008277325A (ja) 2008-11-13

Family

ID=39885932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007115616A Pending JP2008277325A (ja) 2007-04-25 2007-04-25 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7821121B2 (ja)
JP (1) JP2008277325A (ja)
CN (1) CN100585845C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181970A (ja) * 2008-01-29 2009-08-13 Towa Corp 半導体チップの圧縮成形方法及び金型
JP2016092259A (ja) * 2014-11-06 2016-05-23 キヤノン株式会社 電子部品、電子モジュール及びこれらの製造方法、電子機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
US8749989B1 (en) * 2009-12-28 2014-06-10 Scientific Components Corporation Carrier for LTCC components
JP4972198B2 (ja) * 2010-08-27 2012-07-11 日東電工株式会社 光学機能フィルム連続ロール、およびそれを用いた液晶表示素子の製造方法、ならびに光学機能フィルム貼り合せ装置
JP4972197B2 (ja) * 2010-08-27 2012-07-11 日東電工株式会社 光学機能フィルム連続ロール、およびそれを用いた液晶表示素子の製造方法、ならびに光学機能フィルム貼り合せ装置
US8966747B2 (en) * 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
KR102046988B1 (ko) 2012-05-25 2019-11-20 삼성전자 주식회사 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템
JP6182916B2 (ja) * 2013-03-15 2017-08-23 日亜化学工業株式会社 発光装置の封止部材の取り外し方法
NL2011512C2 (en) * 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP6017492B2 (ja) * 2014-04-24 2016-11-02 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
JP5944445B2 (ja) 2014-07-18 2016-07-05 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102018122571A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh VORRICHTUNG ZUR TEMPORÄREN BEGRENZUNG EINES FLIEßFÄHIGEN MATERIALS AUF EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG UND VERFAHREN ZUM HERSTELLEN EINER OPTOELEKTRONISCHEN LEUCHTVORRICHTUNG

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235795A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Works Ltd 電子素子実装用基板
JPH09181359A (ja) * 1995-12-27 1997-07-11 Shichizun Denshi:Kk チップ型発光ダイオード
JPH1174410A (ja) * 1997-08-28 1999-03-16 Citizen Electron Co Ltd 表面実装型チップ部品及びその製造方法
JP2000022218A (ja) * 1998-07-01 2000-01-21 Matsushita Electron Corp チップ型電子部品及びその製造方法
JP2000299335A (ja) * 1998-07-10 2000-10-24 Apic Yamada Corp 半導体装置の製造方法および樹脂封止装置
JP2005294343A (ja) * 2004-03-31 2005-10-20 Citizen Electronics Co Ltd 受光集積回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3672280B2 (ja) 1996-10-29 2005-07-20 株式会社シチズン電子 スルーホール電極付き電子部品の製造方法
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JP3553405B2 (ja) * 1999-03-03 2004-08-11 ローム株式会社 チップ型電子部品
JP3694255B2 (ja) 2001-06-19 2005-09-14 株式会社シチズン電子 Ｓｍｄ部品の構造および製造方法
CN100338749C (zh) * 2002-04-11 2007-09-19 皇家飞利浦电子股份有限公司 电子器件的制造方法以及电子器件
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
CN1926930B (zh) * 2004-03-03 2011-06-15 新光电气工业株式会社 电路板制造方法与电路板
DE112005000522T5 (de) * 2004-03-03 2007-01-18 Shinko Electric Industries Co., Ltd. Platinen-Herstellungsverfahren und Platine
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235795A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Works Ltd 電子素子実装用基板
JPH09181359A (ja) * 1995-12-27 1997-07-11 Shichizun Denshi:Kk チップ型発光ダイオード
JPH1174410A (ja) * 1997-08-28 1999-03-16 Citizen Electron Co Ltd 表面実装型チップ部品及びその製造方法
JP2000022218A (ja) * 1998-07-01 2000-01-21 Matsushita Electron Corp チップ型電子部品及びその製造方法
JP2000299335A (ja) * 1998-07-10 2000-10-24 Apic Yamada Corp 半導体装置の製造方法および樹脂封止装置
JP2005294343A (ja) * 2004-03-31 2005-10-20 Citizen Electronics Co Ltd 受光集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181970A (ja) * 2008-01-29 2009-08-13 Towa Corp 半導体チップの圧縮成形方法及び金型
JP2016092259A (ja) * 2014-11-06 2016-05-23 キヤノン株式会社 電子部品、電子モジュール及びこれらの製造方法、電子機器
US10236243B2 (en) 2014-11-06 2019-03-19 Canon Kabushiki Kaisha Electronic component, electronic module, manufacturing method therefor, and electronic apparatus

Also Published As

Publication number Publication date
US7821121B2 (en) 2010-10-26
CN100585845C (zh) 2010-01-27
US20080265355A1 (en) 2008-10-30
US20100330725A1 (en) 2010-12-30
CN101295694A (zh) 2008-10-29
US8129273B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
JP2008277325A (ja) 半導体装置及び半導体装置の製造方法
US8314485B2 (en) Electronic component
JP5746919B2 (ja) 半導体パッケージ
US8054634B2 (en) Camera module package
KR100603918B1 (ko) 고체 촬상 장치 및 그 제조 방법
US8120128B2 (en) Optical device
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP5154039B2 (ja) 半導体装置および半導体装置製造方法
US20130141606A1 (en) Solid state apparatus
US20060202793A1 (en) Image sensor device and manufacturing method of the same
JP2010252164A (ja) 固体撮像装置
US6864117B2 (en) Method for producing solid-state imaging device
JP2004235547A (ja) カメラモジュールおよび該カメラモジュール製造方法
KR20170045544A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR100917026B1 (ko) 글라스 캡 몰딩 패키지 및 그 제조방법, 그리고 카메라모듈
JP4705614B2 (ja) 樹脂封止型半導体装置
JP2008300462A (ja) 半導体装置の製造方法、および半導体装置
KR100927423B1 (ko) 글라스 캡 몰딩 패키지 및 그 제조방법, 그리고 카메라모듈
JP2008047836A (ja) 半導体装置および半導体装置製造方法
JP2016207956A (ja) 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
US8614504B2 (en) Chip package and method for making same
JP2010040902A (ja) 半導体装置
JP2006245095A (ja) 半導体装置の製造方法
JP2011096952A (ja) 回路装置およびその製造方法
JP2006303268A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207