JP2005294343A - 受光集積回路装置 - Google Patents

受光集積回路装置 Download PDF

Info

Publication number
JP2005294343A
JP2005294343A JP2004103746A JP2004103746A JP2005294343A JP 2005294343 A JP2005294343 A JP 2005294343A JP 2004103746 A JP2004103746 A JP 2004103746A JP 2004103746 A JP2004103746 A JP 2004103746A JP 2005294343 A JP2005294343 A JP 2005294343A
Authority
JP
Japan
Prior art keywords
integrated circuit
light receiving
receiving integrated
chip capacitor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004103746A
Other languages
English (en)
Inventor
Yoichi Wakebe
洋一 分部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2004103746A priority Critical patent/JP2005294343A/ja
Publication of JP2005294343A publication Critical patent/JP2005294343A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 鉛フリー化を達成すると共にボンディング材料の品質劣化がなく、信頼性の高い受光集積回路装置を提供することにある。
【解決手段】 この受光集積回路装置は、回路基板２上に受光集積回路４とチップコンデンサ６を搭載して透明樹脂８で封止したものである。受光集積回路４はＡｕペースト１０で導電パターン２ｂにダイボンドされている。チップコンデンサ６の電極６ａはＡｕペースト１２で導電パターン２ｂに接続されている。チップコンデンサ６の電極はＡｕメッキにより形成されている。これにより、半田を全く使用することなく固着・接続することができ、完全に鉛フリー化を達成することができる。また、Ａｇ系導電ペーストやＡｇメッキ電極のように品質劣化が生じることがなく、信頼性を高めることができる。
【選択図】 図１

Description

本発明は、受光集積回路やチップコンデンサを搭載した表面実装型の受光集積回路装置に関するものである。
従来、チップコンデンサをリードフレームや基板に実装する際には、半田を用いて固定及び電気的接続を行うことが一般的であり、チップコンデンサの電極は半田メッキやＡｇメッキ処理が施されていた。しかし、半田を用いて実装するには、半田リフロー処理が必要であり、半田リフロー処理におけるフラックスや半田ボールの発生により短絡、接触不良等が生じて品質劣化や信頼性が低下することがあった。特に受光集積回路装置においてはその受光面が重要であり、短絡、接触不良だけでなく汚れが致命的欠陥となっていた。
また、近年では、環境保護の観点等から、製品や製造工程における鉛の使用を制限することが多いため、鉛を使用しない半田（鉛フリー半田）を使用することが求められていた。
そこで、ＩＣのダイボンドに用いられる銀ペーストを用いてチップコンデンサの実装をすることが行われていた。このように銀ペーストを使用してダイボンドすると、半田リフロー工程を廃止して工数を削減することができ、鉛フリー化も可能となる。しかし、銀という素材のマイグレーションによる硫化等によって、品質劣化が生じ、信頼性が低下することがあった。
本発明が解決しようとする課題は、鉛フリー化を達成すると共に品質劣化がなく、信頼性の高い受光集積回路装置を提供することにある。
本発明の受光集積回路装置は、回路基板に受光集積回路及びチップコンデンサを搭載し透明樹脂で封止した受光集積回路装置において、前記回路基板と前記受光集積回路とのダイボンド及び前記回路基板と前記チップコンデンサとの導通に非銀系導電ペーストを使用したものである。この受光集積回路装置における前記非銀系導電ペーストはＡｕ系導電ペーストや異方性導電ペーストからなる。また、前記チップコンデンサの電極はＡｕメッキにより形成されている。更に本発明の受光集積回路装置は、回路基板に受光集積回路及びチップコンデンサを搭載し透明樹脂で封止した受光集積回路装置において、前記回路基板と前記受光集積回路とのダイボンド及び前記回路基板と前記チップコンデンサとの接着に非導電ペーストを使用し、Ａｕワイヤーで接続することにより導通させたものでもある。
本発明の受光集積回路装置では、ダイボンド及び導通部分にＡｕ系導電ペーストや異方性導電ペースト等からなる非銀系導電ペーストを用いることにより、鉛フリー化を達成すると共に、フラックスや半田ボールによる品質劣化がなく信頼性を向上させている。また、回路基板上に受光集積回路と共に搭載されるチップコンデンサの電極を従来のＡｇメッキや半田メッキからＡｕメッキに変更して形成しているので、鉛フリー化をより完全なものにし、信頼性も高めることができる。更に、ワイヤボンディングによる接続を行う場合には、ダイボンド及び接着に樹脂等の非導電ペーストを使用し、Ａｕワイヤーでワイヤボンディンドを行うことにより、鉛フリー化と信頼性の向上を達成している。
本発明の受光集積回路装置は、回路基板上に受光集積回路とチップコンデンサを搭載して透明樹脂で封止したものであり、受光集積回路をＡｕ系導電ペーストや異方性導電ペーストでダイボンドし、チップコンデンサの電極と回路基板上の導電パターンとをＡｕ系導電ペーストや異方性導電ペーストで接続している。また、回路基板上の導電パターンと受光集積回路の電極は従来よりＡｕメッキが施されているものを選定することが可能であり、これに加えて本発明では、チップコンデンサの電極もＡｕメッキにより形成されたものを使用している。これにより、半田を全く使用することなく固着・接続することができ、完全に鉛フリー化を達成することができる。また、Ａｕ系導電ペースト及びＡｕメッキ電極を用いることで、Ａｇ系導電ペーストやＡｇメッキ電極のように品質劣化が生じることがなく、信頼性を高めることができる。
一方、受光集積回路及びチップコンデンサを回路基板上に導通させることなく固着し、ワイヤボンドにて接続する場合、本発明の受光集積回路装置では、樹脂ペースト等の非導電ペーストにより受光集積回路をダイボンドすると共にチップコンデンサを固着し、それらの電極と回路基板上の導電パターンをＡｕワイヤーで接続している。これにより、半田、Ａｇ系導電ペーストあるいはＡｇワイヤーを使用することなく固着・接続を行うことができる。
図１は本発明の実施例１に係る受光集積回路装置を示す斜視図である。２は回路基板である。この回路基板２は、樹脂、アルミナ等の絶縁材料又は鉄、アルミ、銅等の金属材料からなる基板２ａと、その表面に形成された複数の導電パターン２ｂとから構成されている。基板２ａが絶縁材料からなる場合、導電パターン２ｂはＡｕメッキにより形成され、基板２ａが金属材料からなる場合、基板２ａの表面に絶縁層を形成した後、その上にＡｕメッキを施すことで形成される。この導電パターン２ｂは、後述する受光集積回路やチップコンデンサの電極に対応するように配置及び形状が設定されており、基板２ａの側端面に設けられているスルーホール２ｄ内のスルーホール電極等に引き出されている。
４は受光集積回路（ＯＥＩＣ）、６はチップコンデンサである。本実施例における受光集積回路４の電極とチップコンデンサ６の電極６ａはそれぞれＡｕメッキによって形成されている。
８はエポキシ樹脂等の透明樹脂であり、受光集積回路４及びチップコンデンサ６を覆って封止するものである。
１０及び１２は導電性接着剤としてのＡｕペーストである。このＡｕペースト１０，１２は、それぞれ受光集積回路４とチップコンデンサ６を回路基板２の表面に固着すると共に、それらの電極と導電パターン２ｂとを電気的に接続するものである。
本実施例における受光集積回路装置では、回路基板２の導電パターン２ｂ、２ｃと受光集積回路４及びチップコンデンサ６の電極が全てＡｕメッキにて形成され、Ａｕペーストにてその導電パターン２ｂと電極が接続されている。このため、導電性及び密着性が良好であり、Ａｇ系材料のような劣化もなく、高信頼性を確保することができる。なお、Ａｕペーストの代わりに、微小な導電粒子を接着剤の中に分散させた異方性導電ペーストを使用することもできる。
図２は本発明の実施例２に係る受光集積回路装置を示す斜視図である。本実施例における回路基板２、受光集積回路４、チップコンデンサ６及び透明樹脂８の構成や電極等の材質は実施例１と同一である。
本実施例における受光集積回路４とチップコンデンサ６は、回路基板２上の所定位置に、樹脂接着剤等の非導電ペースト２０，２２によってダイボンドされるか又は接着されている。この受光集積回路４の電極及びチップコンデンサ６の電極６ａと導電パターン２ｂは、ボンディング又は接着後、複数のＡｕワイヤー２４，２６を用いてワイヤーボンドすることによりそれぞれ電気的に接続されている。このＡｕワイヤー２４，２６は、透明樹脂８によって受光集積回路４及びチップコンデンサ６を封止する際にこれらと共に透明樹脂８内に封じ込められる。
本実施例における非導電ペースト２０，２２は、電極と導電パターンとを電気的に接続するものではないため、導電性を有する金属材料等を含む必要がない。このため、非導電ペースト２０，２２は、鉛、Ａｇ等を含まない合成樹脂等からなる接着剤で構成されている。従って、実施例１と同様に、鉛フリー化を達成できると共に、劣化もなく高い信頼性を確保することができる。
本発明は、受光集積回路装置における受光集積回路やチップコンデンサを同じ回路基板上に実装する際に利用されるものである。また、他の集積回路やチップ型抵抗、ＬＥＤ等のチップ型部品を同じ回路基板上に実装する場合にも用いることが可能である。
本発明の実施例１に係る受光集積回路装置を示す斜視図である。 本発明の実施例２に係る受光集積回路装置を示す斜視図である。
符号の説明
２ 回路基板
２ａ 基板
２ｂ 導電パターン
２ｄ スルーホール
４ 受光集積回路
６ チップコンデンサ
６ａ 電極
８ 透明樹脂
１０，１２ Ａｕペースト
２０，２２ 非導電ペースト

Claims (4)

  1. 回路基板に受光集積回路及びチップコンデンサを搭載し透明樹脂で封止した受光集積回路装置において、
    前記回路基板と前記受光集積回路とのダイボンド及び前記回路基板と前記チップコンデンサとの導通に非銀系導電ペーストを使用したことを特徴とする受光集積回路装置。
  2. 前記非銀系導電ペーストはＡｕ系導電ペーストまたは異方性導電ペーストからなることを特徴とする請求項１記載の受光集積回路装置。
  3. 前記チップコンデンサの電極はＡｕメッキにより形成されていることを特徴とする請求項１又は２記載の受光集積回路装置。
  4. 回路基板に受光集積回路及びチップコンデンサを搭載し透明樹脂で封止した受光集積回路装置において、
    前記回路基板と前記受光集積回路とのダイボンド及び前記回路基板と前記チップコンデンサとの接着に非導電ペーストを使用し、Ａｕワイヤーで接続することにより導通させたことを特徴とする受光集積回路装置。
JP2004103746A 2004-03-31 2004-03-31 受光集積回路装置 Pending JP2005294343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004103746A JP2005294343A (ja) 2004-03-31 2004-03-31 受光集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103746A JP2005294343A (ja) 2004-03-31 2004-03-31 受光集積回路装置

Publications (1)

Publication Number Publication Date
JP2005294343A true JP2005294343A (ja) 2005-10-20

Family

ID=35326977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103746A Pending JP2005294343A (ja) 2004-03-31 2004-03-31 受光集積回路装置

Country Status (1)

Country Link
JP (1) JP2005294343A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
US10236243B2 (en) 2014-11-06 2019-03-19 Canon Kabushiki Kaisha Electronic component, electronic module, manufacturing method therefor, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
US10236243B2 (en) 2014-11-06 2019-03-19 Canon Kabushiki Kaisha Electronic component, electronic module, manufacturing method therefor, and electronic apparatus

Similar Documents

Publication Publication Date Title
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JP2005317998A5 (ja)
JPH10294418A (ja) 半導体装置
JP2002334964A (ja) 半導体装置
JP2005294343A (ja) 受光集積回路装置
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JP2651608B2 (ja) 電子部品搭載用基板
JP2006147918A (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP2001257304A (ja) 半導体装置およびその実装方法
JPH0955447A (ja) 半導体装置
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP2003347596A (ja) 光半導体装置
JP2542675B2 (ja) 半導体装置
JPH08107127A (ja) 半導体装置
JPH0451056B2 (ja)
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPH0521634A (ja) 半導体装置
JPH0513011Y2 (ja)
KR100206892B1 (ko) 반도체 플립칩의 실장구조 및 그 실장방법
JP2734977B2 (ja) 半導体装置並びにその実装構造及び製造方法
KR100301096B1 (ko) 반도체 디바이스 및 그 제조방법