KR102046988B1 - 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템 - Google Patents

낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템 Download PDF

Info

Publication number
KR102046988B1
KR102046988B1 KR1020120056232A KR20120056232A KR102046988B1 KR 102046988 B1 KR102046988 B1 KR 102046988B1 KR 1020120056232 A KR1020120056232 A KR 1020120056232A KR 20120056232 A KR20120056232 A KR 20120056232A KR 102046988 B1 KR102046988 B1 KR 102046988B1
Authority
KR
South Korea
Prior art keywords
pcb
circuit board
printed circuit
groove
slot
Prior art date
Application number
KR1020120056232A
Other languages
English (en)
Other versions
KR20130132106A (ko
Inventor
정진산
이주한
최현석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020120056232A priority Critical patent/KR102046988B1/ko
Priority to US13/759,504 priority patent/US9313891B2/en
Priority to CN201310198563.1A priority patent/CN103428989B/zh
Publication of KR20130132106A publication Critical patent/KR20130132106A/ko
Application granted granted Critical
Publication of KR102046988B1 publication Critical patent/KR102046988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명의 기술적 사상은 슬롯 방식으로 장착되는 인쇄회로기판(PCB)에 있어서, 슬롯에 삽입될 때 삽입력(insertion force)을 줄임으로써, PCB를 탭이나 슬롯의 핀들의 손상을 방지할 수 있는 PCB, 그 제조방법, 및 그 PCB를 포함하는 시스템을 제공한다. 그 PCB는 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비한 몸체부; 및 상기 제1 면 및 제2 면 중 적어도 한 면에 형성되고, 상기 몸체부의 제1 에지를 따라 형성된 다수의 탭을 구비한 금속 배선층;을 포함하고, 상기 제1 에지에는 상기 몸체부의 적어도 일부가 파여진 형태의 삽입력 완화부가 형성되어 있다.

Description

낮은 삽입력을 갖는 인쇄회로기판(ＰＣＢ), 그 제조방법, 및 그 ＰＣＢ를 포함하는 시스템{Printed Circuit Board(PCB) having low insertion-force, manufacturing method thereof and system comprising the same}
본 발명의 기술적 사상은 PCB에 관한 발명으로, 특히 슬롯 방식으로 삽입되어 메인 보드 상에 장착되는 PCB 및 그 PCB 제조방법에 관한 것이다.
일반적으로 개인용 컴퓨터의 메인 보드에는 마이크로 컴퓨터와 같은 중앙 처리 유닛(Central Processing Unit: CPU)과 주변 장치들을 위한 확장 보드들이 장착될 수 있다. CPU는 일반적으로 소켓 방식 또는 슬롯 방식으로 메인 보드 상에 장착될 수 있다. 한편, 확장 보드들은 확장 슬롯에 삽입되어 메인 보드에 장착되는 것이 일반적이다.
현재 메모리 모듈의 경우도, 메모리 모듈을 위한 인쇄 회로 기판에 접속용 핀, 또는 접촉 탭(tab)이 형성되고, 이러한 인쇄 회로 기판이 메인 보드 등에 마련된 슬롯에 삽입되는 방식으로 장착되고 있다. 메모리 모듈은 한쪽 면에 탭들이 형성되는 구조인 단일 인라인 메모리 모듈(Single In-line Memory Module: SIMM)과 양면에 탭들이 형성된 구조인 듀얼 인라인 메모리 모듈(Dual In-line Memory Module: DIMM)로 크게 구별될 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 슬롯 방식으로 장착되는 인쇄회로기판(PCB)에 있어서, 슬롯에 삽입될 때 삽입력(insertion force)을 줄임으로써, PCB를 탭이나 슬롯의 핀들의 손상을 방지할 수 있는 PCB, 그 제조방법, 및 그 PCB를 포함하는 시스템을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비한 몸체부; 및 상기 제1 면 및 제2 면 중 적어도 한 면에 형성되고, 상기 몸체부의 제1 에지를 따라 형성된 다수의 탭을 구비한 금속 배선층;을 포함하고, 상기 제1 에지에는 상기 몸체부의 적어도 일부가 파여진 형태의 삽입력 완화부가 형성되어 있는 낮은 삽입력을 갖는 인쇄회로기판(PCB)을 제공한다.
본 발명의 일 실시예에 있어서, 상기 삽입력 완화부는, 상기 PCB가 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 홈 또는 홀 형태를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 에지에는 상기 홈이 형성되며, 상기 홈은 상기 제1 면 및 제2 면 중 어느 한 면에 형성되거나 또는 양쪽 면에 형성될 수 있다. 또한, 상기 몸체부의 중앙부에서 상기 제1 에지 방향으로 상기 몸체부의 두께가 점점 작아지는 형태로 상기 홈이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 홈은 상기 다수의 탭에 대응하여 소정 배치 규칙을 가지고 형성될 수 있다. 예컨대, 상기 홈은 상기 다수의 탭 각각에 대응하여 형성되거나 탭 2개당 하나씩 교대로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 에지에는 상기 홀이 형성되며, 상기 홀의 수평 단면은 원형, 타원형 또는 다각형 형태를 가지되, 상기 제1 에지 방향으로 오픈 된 형태를 가질 수 있다. 또한, 상기 홀에는 홈이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 PCB는 적어도 하나의 메모리 칩이 실장된 메모리 모듈용 PCB일 수 있다.
또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 원판층 상에 내부 배선층을 형성하는 단계; 상기 원판층 및 내부 배선층 상에 절연층을 적층시키는 단계; 상기 절연층을 관통하는 콘택용 홀을 형성하는 단계; 소정 라인을 따라 상기 절연층의 적어도 일부를 제거하여 적어도 하나의 삽입력 완화부를 형성하는 단계; 상기 절연층 상에 외부 배선층을 형성하는 단계; 및 상기 외부 배선층이 형성된 결과물을 상기 소정 라인을 따라 분리하여 상기 적어도 하나의 삽입력 완화부가 배치되는 제1 에지를 갖는 개별 PCB로 분리하는 단계;를 포함하는 인쇄회로기판 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 외부 배선층을 형성하는 단계는, 상기 절연층 상면 및 상기 콘택용 홀 내부에 동 도금을 수행하는 단계; 및 상기 절연층 상면의 동 도금을 패터닝하는 단계;를 포함하고, 상기 외부 배선층은 상기 콘택용 홀 내부에 형성된 상기 동 도금을 통해 상기 내부 배선층에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 동 도금을 패터닝한 후, 상기 삽입력 완화부에는 상기 동 도금이 포함되지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 외부 배선층은 다수의 탭, 및 상기 탭들을 연결하는 타이-바를 포함하고, 상기 삽입력 완화부는 상기 타이-바에 인접하여 상기 타이-바에 의해 연결된 2개의 탭 끝단 사이에 형성하며, 상기 개별 PCB로 분리하는 단계에서 상기 타이-바가 끊기면서, 상기 삽입력 완화부가 상기 제1 에지 방향으로 오픈 된 구조를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 내부 배선층은 상기 원판층 상면에 형성된 제1 내부 배선층 및 상기 원판층 하면에 형성된 제2 내부 배선층을 포함하고, 상기 절연층은 상기 원판층 상면 및 제1 내부 배선층 상에 형성된 제1 절연층 및 상기 원판층 하면 및 제2 내부 배선층 상에 형성된 제2 절연층을 포함하며, 상기 콘택용 홀은 상기 제1 및 제2 절연층에 각각 형성되며, 상기 외부 배선층은 상기 제1 절연층 상에 형성된 제1 외부 배선층 및 상기 제2 절연층 상에 형성된 제2 외부 배선층을 포함하며, 상기 삽입력 완화부는 상기 제1 절연층 및 제2 절연층 각각의 일부를 제거하여 형성하거나, 상기 원판층, 제1 절연층 및 제2 절연층을 관통하여 형성할 수 있다.
더 나아가 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 메인 보드; 상기 메인 보드 상에 장착된 적어도 하나의 슬롯; 및 적어도 하나의 메모리 칩이 실장되고, 상기 슬롯에 삽입 가능한 삽입부를 구비하며, 상기 삽입부의 제1 에지 부분에 홈 또는 홀이 형성되어 있는 인쇄회로기판;을 포함하고 상기 홈 또는 홀은, 상기 PCB가 상기 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 형태를 갖는 시스템을 제공한다.
한편, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 슬롯에 삽입되는 구조의 인쇄회로기판(PCB)로서, 상기 슬롯으로 삽입되는 상기 PCB의 제1 에지 부분에 다수의 탭들이 형성되어 있고, 상기 탭들에 대응하여 소정 배치 규칙을 가지고 형성되되, 상기 PCB가 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 형태의 홈 또는 홀이 상기 제1 에지 부분에 형성된 것을 특징으로 하는 인쇄회로기판을 제공한다.
본 발명의 기술적 사상에 따른 낮은 삽입력을 갖는 인쇄회로기판(PCB), 그 제조방법, 및 그 PCB를 포함하는 시스템은, PCB의 탭들이 형성된 에지 부분에 상기 탭들에 대응하여 소정 규칙을 가지고 다양한 형태의 홈 또는 홀이 형성됨으로써, PCB가 슬롯으로 삽입될 때 삽입력이 효율적으로 감소될 수 있다.
또한, 상기 홈 또는 홀의 존재로 인해 탭과 핀들의 올바른 결합이 유도됨으로써, PCB가 슬롯에 안정적으로 삽입되어 결합할 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판에 대한 평면도이다.
도 2a는 도 1의 A부분을 확대하여 보여주는 사시도이고, 도 2b는 도 2a의 I-I'를 절단한 부분을 보여주는 단면도이다.
도 3a는 도 2a의 변형례를 보여주는 사시도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ'를 절단한 부분을 보여주는 단면도이다.
도 4a는 도 2a의 변형례를 보여주는 사시도이고, 도 4b는 도 4a의 Ⅲ-Ⅲ'를 절단한 부분을 보여주는 단면도이다.
도 5a는 도 2a의 변형례를 보여주는 사시도이고, 도 5b는 도 5a의 Ⅳ-Ⅳ'를 절단한 부분을 보여주는 단면도이다.
도 6a는 도 2a의 변형례를 보여주는 사시도이고, 도 6b는 도 6a의 Ⅴ-Ⅴ'를 절단한 부분을 보여주는 단면도이다.
도 7a는 도 7a의 변형례를 보여주는 사시도이고, 도 7b는 도 7a의 Ⅵ-Ⅵ'를 절단한 부분을 보여주는 단면도이다.
도 8은 도 6a의 홀의 수평 단면에 대한 여러 형태를 보여주는 개념도들이다.
도 9는 기존 PCB에 비교하여 본 실시예의 PCB가 슬롯으로 삽입되는 모습을 보여주는 개념도이다.
도 10은 기존 PCB와 본 실시예의 PCB가 슬롯에 삽입될 때 발생하는 삽입력에 대한 그래프이다.
도 11은 본 실시예의 PCB에서 홈 또는 홀을 통해 슬롯과의 올바른 결합을 유도하는 개념을 보여주는 개념도이다.
도 12a 내지 도 12f는 본 발명의 일 실시예에 따른 인쇄회로기판을 제조하는 과정을 보여주는 단면도들이다.
도 13은 원판 기판 상에 홈 또는 홀이 형성되는 모습을 보여주는 사시도이다.
도 14a 및 14b는 본 발명의 실시예들에 따라 PCB에 홈이 배치되는 규칙을 보여주는 사시도들이다.
도 15a 및 15b는 본 발명의 일 실시예들에 따른 PCI 버스에 대한 평면도들이다.
도 16은 본 발명의 일 실시예에 따른 USB 카드에 대한 사시도이다.
도 17은 본 발명의 일 실시예에 따른 PCB를 포함한 시스템에 대한 사시도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 통상의 기술자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판에 대한 평면도이다.
도 1을 참조하면, 본 실시예에 따른 인쇄회로기판(100, Printed Circuit Board: PCB)은 다수의 반도체 칩들(150)이 실장되는 기판으로서, 한쪽 에지 부분에는 다수의 탭들(122)이 형성될 수 있다. 탭들(122)은 몸체부(110) 외부로 노출된 외부 배선층(120)의 일부를 구성할 수 있다. 이러한 탭들(122)이 형성된 에지 부분이 메인 보드(미도시)에 장착된 슬롯(미도시)으로 삽입됨으로써, PCB(100)가 메인 보드에 장착될 수 있다.
PCB(100)은 페놀 또는 에폭시글래스 수지 등을 일정 두께로 압축한 평판 위에 동박(Cu foil)을 입혀서 만든 것으로, 동박이 패터닝되어 회로 배선이 만들어지고 그 위에 전자 부품, 예컨대 반도체 칩 등이 범프(bump) 등을 통해 실장되게 된다.
PCB(100)은 한쪽 면에만 배선을 형성한 단면 PCB(Single layer PCB), 그리고 양쪽 면에 배선을 형성한 양면 PCB(Double layer PCB)로 구별될 수 있다. 또한, 프레프레그(prepreg)라는 절연체를 이용하여 동박의 층수를 3층 이상으로 형성할 수 있고, 동박의 층수에 따라, PCB(100)에 3개 이상의 배선층이 형성될 수도 있다. 한편, 외부로 노출된 배선들(미도시)은, 콘택 및 내부 배선을 통해 에지 부분에 형성된 탭들에 전기적으로 연결될 수 있다. 외부로 노출된 배선들 및 탭들은 PCB의 외부 배선층(120)을 구성할 수 있다.
도 1에서는 도시되지 않았지만, 반도체 칩(150)이 실장되는 실장 영역 및 그 주변에는 외부 배선층(120)을 구성하는 배선들이 소정 패턴을 가지고 매우 조밀하게 형성될 수 있다. 실장 영역에서 반도체 칩(150)이 플립-칩 방식으로 실장되어 반도체 칩과 배선들이 전기적으로 연결될 수 있다. PCB(100)로 실장되는 반도체 칩(150)은 메모리 칩 또는 로직 칩일 수 있다. 반도체 칩(150)이 메모리 칩인 경우, 반도체 칩(150)은 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 이이피롬(EEPROM), 피램(PRAM), 엠램(MRAM), 알램(RRAM)을 포함할 수 있고, 그러한 메모리 칩들이 실장된 PCB(100)는 메모리 모듈을 구성할 수 있다.
한편, 반도체 칩(150)은 전술한 바와 같이 PCB(100)의 어느 한쪽 면에만 실장될 수도 있고, 양쪽 면에 실장될 수도 있다. 또한 본 실시예에서 8개의 반도체 칩이 도시되고 있지만 실장되는 반도체 칩의 개수가 8개에 한정되는 것은 아니다. 즉, 8개 미만 또는 8개를 초과하는 개수의 반도체 칩이 PCB(100)에 실장될 수도 있다. 예컨대, 16개의 반도체 칩의 경우 PCB(100)의 양면 각각에 8개씩 실장될 수 있다.
도면상 반도체 칩(150)을 단순히 4각형으로 단순하게 표현하고 있으나, 반도체 칩(150)은 베어 칩(bare chip) 형태로 PCB(100)에 실장되는 것이 아니라 밀봉재에 의해 밀봉된 패키지 형태로 PCB(100)에 실장될 수 있다. 여기서, 160은 버퍼 칩일 수 있고, 이러한 버퍼 칩(160)은 디램과 메모리 컨트롤러 사이에 배치되어 데이터 전송을 중계하는 기능을 한다. 예컨대, 버퍼 칩(160)은 AMB(Advanced Memory Buffer)일 수 있고, 이러한 AMB은 메모리 모듈에 장착된 모든 디램과 연결되어 메모리 컨트롤러로부터 전달된 데이터를 디램에 저장하고 요청된 데이터를 디램으로부터 읽어들여 메모리 컨트롤러로 전송할 뿐만 아니라, 다음 슬롯에 장착된 메모리 모듈의 AMB로 메모리 컨트롤러의 데이터 저장 및 요청을 전달할 수도 있다. 이러한 버퍼 칩(160)이 구비됨으로써, 높은 전송 대역폭 및 고용량의 메모리 모듈의 구현을 가능케 한다. 본 실시예의 메모리 모듈에서 버퍼 칩(160)이 구비되었지만 구비되지 않을 수 있음은 물론이다.
본 실시예의 PCB(100)에서 탭들(122)은 PCB의 한쪽 또는 양쪽 면에 형성될 수 있다. 또한, 그러한 탭들(122)이 형성된 에지 부분에 소정 규칙을 가지고 다수의 홈 또는 홀들이 형성될 수 있다. 여기서, 홈은 PCB를 구성하는 몸체부의 상면 및/또는 하면 일부를 제거하여 오목한 형태로 형성한 것을 의미하며, 홀은 몸체부를 관통하여 형성한 것을 의미할 수 있다.
본 실시예의 PCB(100)는 탭들(122)이 형성된 에지 부분에 홈 또는 홀들이 형성됨으로써, PCB(100)가 슬롯에 삽입될 때 삽입력이 감소하여, 작은 힘을 가지고 용이하게 삽입될 수 있다. 또한, 삽입력 감소에 따라 PCB의 탭들 및/또는 슬롯의 핀들의 손상을 방지하여, PCB 또는 슬롯의 불량을 방지할 수 있다. 더 나아가, 상기 홈 또는 홀의 존재로 인해 PCB의 탭들과 슬롯의 핀들의 올바른 결합이 유도됨으로써, PCB가 슬롯에 안정적으로 삽입 및 결합함으로써, PCB와 슬롯 간의 접촉 불량 문제를 해결할 수 있다. PCB에 형성되는 홈 또는 홀의 형태, 배치 규칙, 및 기능 등에 대해서는 도 2a 내지 도 11에서 좀더 상세히 기술한다.
참고로, 탭들이 PCB의 한쪽 면에만 형성되는 경우 메모리 모듈은 SIMM이 되며, PCB의 양쪽 면으로 형성되는 경우 메모리 모듈은 DIMM이 된다. 본 실시예의 PCB에는 탭들이 한쪽 면 또는 양쪽 면에 형성될 수 있다. 그에 따라, 본 실시예의 PCB가 메모리 모듈을 구성하는 경우, 그 메모리 모듈은 SIMM 또는 DIMM일 수 있다. 한편, PCB가 삽입되는 구조물 또는 장치를 소켓이라고 부를 수도 있다. 이하, 혼동을 피하기 위하여, 어느 한 에지를 따라 탭들이 형성된 PCB가 삽입될 수 있고, 탭들에 대응되는 핀들이 내부에 형성되는 구조물 또는 장치에 대하여 슬롯이라고 통칭하기로 한다.
도 2a는 도 1의 A부분을 확대하여 보여주는 사시도이고, 도 2b는 도 2a의 I-I'를 절단한 부분을 보여주는 단면도이다.
도 2a 및 2b를 참조하면, 본 실시예의 PCB(100)은 몸체부(110) 및 몸체부(110) 상에 형성된 탭(122)을 포함할 수 있다. 탭(122)은 몸체부(110) 외부로 노출된 외부 배선층(120)의 일부를 구성할 수 있다. 탭(122)의 끝단에는 에지 방향으로 돌출된 타이-바(tie-bar, 124)가 형성될 수 있다. 도시된 바와 같이 다수의 탭(122)이 배치되는 몸체부(110)의 에지 면(110E)에는 홈(112)이 형성될 수 있다.
홈(112)은 몸체부(110)의 상면 및 하면의 일부를 제거하여 형성할 수 있다. 이러한 홈(112)은 몸체부(110) 중앙부분에서 에지 면(110E) 방향으로(도 2b에서 오른쪽에서 왼쪽 방향으로), 몸체부(110)의 두께가 작아지는 형태로 형성될 수 있다. 예컨대, 중앙부분에서 몸체부(110)의 두께가 제1 두께(D1)를 갖는 경우, 홈이 형성된 에지 면(110E)에서의 몸체부(110)의 두께는 제2 두께(D2)를 가질 수 있고, 제2 두께(D2)는 제1 두께(D1)보다 작을 수 있다. 홈(112) 부분에서 몸체부(110)의 두께는 제1 두께(D1)로부터 제2 두께(D2)로 점차적으로 작아질 수 있다. 도면에서 양면에 모두 홈(112)이 형성되었지만 어느 한 면에만 홈(112)이 형성될 수도 있다.
홈(112)은 탭(122)의 끝단 부분에서 타이-바(124)에 인접하여 형성될 수 있다. 본 실시예에서, 홈(112)은 모든 탭(122)에 대응하여 형성되었지만 그에 한하지 않고 다른 배치 규칙을 가지로 형성될 수도 있다. 그에 대해서는 도 13a 및 13b 부분에서 좀더 상세히 설명한다.
본 실시예의 PCB는 탭들이 형성되는 에지 부분에 다수의 홈(112)이 형성됨으로써, PCB가 슬롯에 삽입될 때, 삽입력을 현저하게 낮출 수 있고, 그에 따라, PCB의 불량, 슬롯의 불량, 그리고 PCB와 슬롯 간의 접촉 불량 문제를 해결할 수 있다. 본 실시예의 PCB 구조에 따른 삽입력의 감소에 대한 기본적인 원리는 도 9 및 도 10 부분에서 기술한다.
도 3a는 도 2a의 변형례를 보여주는 사시도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ'를 절단한 부분을 보여주는 단면도로서, 설명의 편의를 위해 도 2a 및 2b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 3a 및 3b를 참조하면, 본 실시예의 PCB(110a)에서, 홈(112a)은 몸체부(110) 중앙부분에서 에지 면(110E) 방향으로(도 3b에서 오른쪽에서 왼쪽 방향으로), 몸체부(110)의 두께가 작아지는 형태로 형성되되, 서로 다른 곡률을 갖는 두 부분을 포함할 수 있다. 예컨대, 홈(112a)은 제1 곡률을 갖는 제1 홈(112a1) 및 제2 곡률을 갖는 제2 홈(112a2)을 포함할 수 있다. 각 부분에 대한 곡률은 PCB(110a)에 대해 요구되는 삽입력 감소에 따라 적절히 조절될 수 있다.
본 실시예에서 2개의 서로 다른 곡률을 가지도록 홈(112a)이 형성되었지만 그 이상의 곡률을 가지도록 형성될 수 있음은 물론이다. 홈(112a)이 서로 다른 곡률 부분을 가지고 형성됨으로써, PCB가 슬롯에 삽입될 때, 삽입력이 순차적으로 증가하여 좀더 부드럽고 안정적으로 PCB가 슬롯에 삽입될 수 있다. 예컨대, 제1 홈(112a1)의 곡률을 낮추어, 몸체부 상면 또는 탭의 상면과의 곡률 차이를 낮춤으로써, 몸체부 상면으로 슬롯의 핀이 진입할 때의 저항력, 즉 삽입력이 낮아질 수 있다.
도 4a는 도 2a의 변형례를 보여주는 사시도이고, 도 4b는 도 4a의 Ⅲ-Ⅲ'를 절단한 부분을 보여주는 단면도로서, 설명의 편의를 위해 도 2a 내지 3b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 4a 및 4b를 참조하면, 본 실시예의 PCB(100b)에서, 홈(112b)은 몸체부(110)의 에지 면(110E)에 직사각형 형태로 형성될 수 있다. 좀더 구체적으로 설명하면, 홈(112b)의 수평 단면은 직사각형 형태를 가질 수 있고, 홈(112b)의 바닥면은 몸체부(110)의 중앙 부분의 상면과 단차를 가질 수 있다. 또한, 홈(112b) 부분에서 몸체부(110)는 제3 두께(D3)를 가질 수 있고, 몸체부(110)의 중앙 부분에서의 제1 두께(D1)보다 작을 수 있다. 한편, 도 2a 또는 도 3a의 실시예에서와 달리 홈(112b)에서의 몸체부(110)의 두께는 일정할 수 있다.
도 5a는 도 2a의 변형례를 보여주는 사시도이고, 도 5b는 도 5a의 Ⅳ-Ⅳ'를 절단한 부분을 보여주는 단면도로서, 설명의 편의를 위해 도 2a 내지 4b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 5a 및 5b를 참조하면, 본 실시예의 PCB(110c)에서, 홈(112c)은 몸체부(110)의 에지 면(110E)에 형성되되, 2개의 단차를 가지고 형성될 수 있다. 좀더 구체적으로 설명하면, 홈(112c)은 제1 바닥면을 갖는 제1 홈(112c1) 및 제2 바닥면을 갖는 제2 홈(112c2)을 포함할 수 있다. 제1 홈(112c1)의 바닥 면과 제2 홈(112c2)의 바닥 면이 하나의 단차를 구성하며, 제2 홈(112c2)의 바닥 면과 몸체부(110)의 중앙 부분 상면이 또 다른 단차를 구성할 수 있다.
따라서, 제1 홈(112c1) 부분, 제2 홈(112c2) 부분, 그리고 몸체부(110)의 중앙 부분에서 몸체부(110)의 두께는 각각 다를 수 있다. 한편, 제1 홈(112c1) 부분에서 몸체부(110)의 두께는 일정하며, 제2 홈(112c2) 부분에서도 몸체부(110)의 두께는 일정할 수 있다. 본 실시예의 PCB(100c)에서, 홈(112c)의 기능은 도 3a에서 설명한 홈(112a)의 기능과 유사할 수 있다. 즉, PCB가 슬롯에 삽입될 때, 단차에 따라 삽입력이 순차적으로 증가함으로써 좀더 부드럽고 안정적으로 PCB가 슬롯에 삽입될 수 있다.
도 6a는 도 2a의 변형례를 보여주는 사시도이고, 도 6b는 도 6a의 Ⅴ-Ⅴ'를 절단한 부분을 보여주는 단면도로서, 설명의 편의를 위해 도 2a 내지 5b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 6a 및 6b를 참조하면, 본 실시예의 PCB(110d)에는 홀(114)이 형성될 수 있다. 홀(114)은 몸체부(110)를 두께 방향으로 관통하여 형성된다는 점에서 앞서 실시예들의 홈과 다를 수 있다. 한편, 본 실시예의 PCB(110d)에 형성되는 홀(114)은 에지 면(110E) 방향으로 오픈 된 오픈 홀 구조를 가질 수 있다. 예컨대, 홀(114)의 수평 단면은 한쪽 방향으로 오픈 된 원형 또는 다각형 형태를 가질 수 있다.
본 실시예의 PCB에 형성되는 홀은 드릴이나 레이저 등을 이용하여 몸체부를 관통시키는 홀을 소정 라인을 따라 형성한 후, PCB를 상기 소정 라인을 따라 절단하여 홀을 에지 면으로 오픈시킴으로써, 형성할 수 있다.
본 실시예의 PCB(110d)에 형성된 홀(114)의 경우, 삽입력을 감소시키는 기능과 함께, PCB의 탭들을 슬롯의 해당 핀들로 정확하게 결합하도록 유도하는 기능이 강조될 수 있다. 홈 또는 홀에 의한 PCB 탭들의 결합 유도 기능에 대해서는 도 11 부분에서 기술한다.
도 7a은 도 2a의 변형례를 보여주는 사시도이고, 도 7b는 도 7a의 Ⅵ-Ⅵ'를 절단한 부분을 보여주는 단면도로서, 설명의 편의를 위해 도 2a 내지 6b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 7a 및 7b를 참조하면, 본 실시예의 PCB(100e)에서, 에지 면(110E)에 홀(114) 및 홈(112)이 함께 형성될 수 있다. 좀더 구체적으로 설명하면, 홀(114)은 에지 면(110E)에 대하여 오목한 구조를 가지며, 또한, 홀(114)의 안쪽 면에 홈(112)이 형성되어 홀(114) 안쪽 면에서의 몸체부(110)의 두께는 제4 두께(D4)를 가질 수 있다. 즉, 홈(112)은 몸체부(110)의 중앙 부분의 제1 두께(D1)에서 홀(114) 안쪽 면에서 제4 두께(D4)로 점차로 줄어드는 형태로 형성될 수 있다.
본 실시예의 PCB(100e)의 경우, 탭들(122)이 형성되는 에지 부분에 홀(114)과 홈(112)이 함께 형성됨으로써, 도 2a의 PCB(100)의 홈과 도 6a의 PCB(100d) 홀의 기능이 복합적으로 작용할 수 있다. 예컨대, 삽입력의 감소 기능과 함께 PCB 탭들의 결합 유도 기능이 향상될 수 있다. 본 실시예에서, 도 2a의 PCB(100)의 홈과 도 6a의 PCB(100d) 홀이 결합하였지만, 이에 한하지 않고, 도 3a, 4a, 및 5a의 PCB에 형성된 홈과 도 6a의 PCB의 홀이 결합된 구조도 가질 수 있음은 물론이다.
더 나아가, 본 발명의 기술적 사상은 상기 예시된 홈 또는 홀의 구조에 한정되는 것은 아니다. 즉, 본 발명의 기술적 사상은 PCB를 슬롯에 삽입 시에, 삽입력을 감소시킬 수 있고, 또한 탭의 올바른 결합을 유도할 수 있는 다른 다양한 형태의 홈 또는 홀 구조에도 미친다고 볼 것이다.
도 8은 도 6a의 홀의 수평 단면에 대한 여러 형태를 보여주는 개념도들이다.
도 8을 참조하면, 본 실시예의 PCB(100d)에 형성되는 홀(114)은 다양한 구조를 가질 수 있다. 예컨대, 도시된 바와 같이, 홀(114)의 수평 단면은 반원(a), 1/3 원(b), 2/3 원(c), 직사각형(d), 삼각형(e), 사다리꼴(f) 등의 다양한 형태를 가질 수 있다. 여기서, 실선 부분이 홀을 구성하는 부분을 의미하고, 일 점 쇄선 부분이 오픈 부분을 의미한다.
본 실시예의 홀(114)의 수평 단면의 형태가 본 도면에 예시된 수평 단면에 한정되는 것은 아니다. 즉, 어느 한쪽으로 오픈 된 형태의 원, 타원, 다각형의 수평 단면을 갖는 다양한 홀들이 형성될 수 있다. 또한, 도시하지는 않았지만, 도 2a 내지 5a의 홈 구조에 한하지 않고, 다양한 형태의 홈들이 형성될 수 있음은 물론이다. 이러한 홀들 또는 홈들은 PCB가 슬롯에 삽입될 때, 삽입력을 낮추고 또한 탭들과 핀들의 올바른 결합을 유도할 수 형태를 가질 수 있다.
도 9는 기존 PCB에 비교하여 본 실시예의 PCB가 슬롯으로 삽입되는 모습을 보여주는 개념도로서, 편의상 슬롯 전체의 형상 대신 슬롯 내부에 배치되는 핀들(210)이 도시되고 있으며, PCB의 탭들(122) 끝에 형성된 타이-바도 생략되어 있다.
도 9를 참조하면, 왼쪽은 기존의 PCB가 슬롯으로 삽입되는 모습을 보여주고 있고, 오른쪽은 본 실시예의 PCB가 슬롯으로 삽입되는 모습을 보여주고 있다.
왼쪽의 PCB의 경우, 탭들이 형성되는 탭들(122) 형성된 부분의 에지 부분에 특별한 형상 변형을 가하지 않는다. 그에 따라, PCB의 몸체부의 두께는 에지 부분과 중앙 부분이 동일하다. 이러한 기존의 PCB를 슬롯에 삽입할 때, 핀들(210) 사이의 간격과 PCB 몸체부(110)의 두께의 차이가 커, 핀들(210)에 의한 저항력, 즉 삽입력이 크게 발생할 수 있다. 여기서, 삽입력이 크다는 것을 의미하기 위해, 화살표를 두껍게 표시하고 있다.
이와 같이 삽입력이 큰 경우, PCB를 슬롯에 삽입할 때, 사용자는 비교적 큰 힘을 PCB에 가하거나, PCB를 좌우로 비틀거나, 또는 순간적으로 PCB의 한쪽으로만 힘이 집중되는 등의 일이 발생할 수 있다. 이러한 PCB의 삽입 동작은 PCB 탭들, 슬롯의 핀들을 손상시킬 수 있다. 또한, PCB 상에 실장된 반도체 칩의 결합 불량을 야기할 수도 있다. 예컨대, PCB 삽입 시에 PCB를 좌우로 비트는 동작은, PCB에 반도체 칩들을 결합시킨 범프나 솔더 볼에 손상을 가함으로써, 범프나 솔더 볼에 크랙을 발생시키거나 또는 아예 범프나 솔더 볼이 PCB 또는 반도체 칩으로부터 분리되도록 할 수 있다.
그러나 본 실시예의 PCB의 경우, 탭들(122)이 형성된 에지 부분에 홈들(112)이 형성될 수 있다. 그에 따라, PCB의 몸체부는 중앙 부분에서 에지 부분으로 두께가 점차 감소하는 식으로 형성되고, 에지 부분에서의 몸체부의 두께는 슬롯의 핀들(210)의 간격과 거의 비슷하거나 조금 클 수 있다. 경우에 따라, 에지 부분에서의 몸체부의 두께는 슬롯의 핀들(210)의 간격보다 작을 수도 있다. 본 도면에서는 에지 부분에서 몸체부의 두께는 슬롯의 핀들(210)의 간격보다 작은 경우에 대해서 도시하고 있다.
결과적으로, PCB가 슬롯에 삽입될 때, 적은 삽입력을 가지고 삽입될 수 있고, 그에 따라, 앞서 기존 PCB에서 발생하는 문제들이 쉽게 해결될 수 있다. 여기서, 삽입력이 작다는 것을 의미하기 위해, 화살표를 얇게 표시하고 있다. 본 도면에서 홈을 가지고 설명하였지만, PCB의 에지에 홀을 형성한 경우에도 유사한 효과를 가지고 PCB를 슬롯에 삽입할 수 있음은 물론이다.
도 10은 기존 PCB와 본 실시예의 PCB가 슬롯에 삽입될 때 발생하는 삽입력에 대한 그래프로서, 본 실시예의 PCB에는 도 14a와 같은 배치로 홈이 형성되어 있다. 한편, 여기서 x 축은 슬롯 표면으로부터의 깊이를 나타내고, y축은 삽입력을 나타낸다.
도 10을 참조하면, 기존의 PCB의 경우(점선) 삽입력이 한꺼번에 매우 크게 발생하고 그 후 어느 정도 일정한 삽입력이 유지되는 것을 볼 수 있다. 이는 PCB 에지 부분에서의 두께가 슬롯의 핀들 간의 간격보다 크기 때문에, 처음에 핀들에 의한 저항력 피크(A)가 크게 발생한다. 그러한 저항력 피크(A)를 초과하여 핀들 사이에 몸체부 또는 탭들이 일단 삽입된 후에는 저항력이 줄어들어 어느 정도 일정한 저항력을 유지하게 됨을 알 수 있다.
한편, 본원의 PCB의 경우(실선)는, 도 14a에 도시된 바와 같이 홈들은 모두 탭들에 대응하여 형성되지 않고 하나씩 교대로 하여 형성될 수 있다. 그에 따라, PCB의 탭들은 슬롯의 핀들에 단계적인 힘을 가지고 접촉할 수 있다. 즉, 먼저, 홈이 형성되지 않은 일부 탭들에 대응하는 몸체부(이하, '제1 몸체부'라 한다)에 대하여 핀들의 저항력 피크(B1)가 발생하고, 그러한 제1 몸체부를 통과한 후 저항력이 감소하였다가, 다시 홈이 형성된 나머지 일부 탭들에 대응하는 몸체부(이하, '제2 몸체부'라 한다) 안쪽 부분에 대하여 핀들의 저항력 피크(B2)가 발생하게 된다.
두 번째의 저항력 피크(B2)는 첫 번째 저항력 피크(B1)보다는 클 수 있다. 이는 제1 몸체부의 에지 부분을 통과하였지만, 제1 몸체부에서의 저항력이 어느 정도 유지되고 있기 때문이다. 한편, 두 번째의 저항력 피크(B2)는 기존의 PCB에서의 저항력 피크(A)보다는 현저하게 감소하였음을 알 수 있다. 이는, 기존 PCB의 삽입력이 두 단계로 분산되고, 그에 따라, 삽입력이 크기가 상대적으로 작아진 것으로 이해할 수 있다.
도 10의 그래프에서, 도 14a와 같이 홈을 교대로 배치한 구조에 대한 삽입력을 설명하였지만, 이에 한하지 않고, 홈의 배치 구조를 다르게 함으로써, 다른 형태로 삽입력이 분산되도록 할 수 있음은 물론이다. 예컨대, 도 14b와 같이 홈을 형성하는 경우에는 삽입력이 3단계로 분산되어 나타날 것으로 예상될 수 있다.
한편, 모든 탭들에 대하여 홈 또는 홀을 형성하는 경우도 저항력의 경사도가 낮아질 것으로 예상될 수 있다. 특히, 도 2a나 3a와 같이 홈이 형성된 경우에는 저항력의 경사도는 홈의 곡률에 따라 달라질 것이다. 한편, 도 4a나 5a와 같이 단차를 가지고 홈이 형성되는 경우에는 앞서 홈들의 교대 배치와 비슷하게 삽입력이 분산되는 형태로 나타날 수 있다. 예컨대, 도 4a의 경우에, 홈의 에지 부분에서 저항력 피크가 먼저 발생한 후, 단차가 형성된 홈의 뒤 부분에서 다시 저항력 피크가 발생할 것으로 예상될 수 있다.
도 11은 본 실시예의 PCB에서 홈 또는 홀을 통해 슬롯과의 올바른 결합을 유도하는 개념을 보여주는 개념도로서, 왼쪽은 기존의 PCB를 슬롯에 삽입하는 모습을, 그리고 오른쪽은 본 실시예의 PCB가 슬롯에 삽입되는 모습을 보여준다. 편의상 전체 슬롯 대신 핀(210)만을 도시하고 있다.
도 11을 참조하면, 왼쪽의 기존 PCB의 경우, 슬롯으로 삽입될 때, 핀들(210)은 탭들에 대하여 임의의 위치를 가지고 삽입되게 된다. 그에 따라, 핀들이 타이-바 부분에 삽입되어 타이-바 불량을 야기할 수 있다. 또한, 경우에 따라, 핀들이 탭들을 벗어날 수도 있다.
그러나 본 실시예의 PCB의 경우는 탭들에 대응하여 에지 부분에 홈 또는 홀이 형성되어 있고, 그러한 홈 또는 홀이 가이드 역할을 함으로써, 핀들이 타이-바에 손상을 주지 않고 탭들로 정확하게 접촉되도록 할 수 있다. 홈 또는 홀들이 모든 탭에 대하여 형성될 수도 있지만 소정 규칙을 가지고 배치될 수도 있다. 예컨대, 홈 또는 홀들이 도 13a와 같이 교대로 형성될 수 있다. 이와 같이 소정 규칙을 가지고 배치되는 경우에도 여전히 핀들에 대한 가이드 기능을 수행할 수 있음은 물론이다.
도 12a 내지 도 12f는 본 발명의 일 실시예에 따른 인쇄회로기판을 제조하는 과정을 보여주는 단면도들이다.
도 12a를 참조하면, 먼저, PCB 원판을 준비한다. PCB 원판은 원판층(110-1), 및 원판층(110-1)의 상면과 하면에 형성된 동박(copper foil, 130-1, 130-2)을 포함할 수 있다. 이러한 PCB 원판은 PCB를 만드는 기본 재료로서 CCL(copper clad laminate)로 불리기도 한다. 한편, 본 실시예에서, 동박(130-1, 130-2)이 원판층(110-1)의 양면에 형성되었지만, 경우에 따라 어느 한 면으로만 형성될 수도 있다.
원판층(110-1)은 절연체인 수지, 예컨대 에폭시 또는 페놀 수지로 형성될 수 있다. 수지는 절연 특성이 뛰어나지만 강도가 약하고 온도에 따른 치수 변화가 크므로 종이, 유리 직포, 보강기재 등이 첨가되어 원판층(110-1)이 형성될 수 있다. 예컨대, 원판층(110-1)은 FR4(에폭시 수지 + 유리 섬유), 또는 FR2(페놀수지 + 종이)라는 재질로 형성될 수 있다.
도 12b를 참조하면, 동박(130-1, 130-2)을 패터닝하여 원판층(110-1) 상면에 제1 내부 배선(130-1a) 및 하면에 제2 내부 배선(130-2a)을 형성한다. 본 실시예에서, 원판층(110-1) 양면에 배선을 형성하였지만 어느 한 면으로만 배선이 형성될 수도 있다. 참고로, 절연 기판, 예컨대, 원판층(110-1) 한쪽 면에만 배선을 형성한 PCB를 단면 PCB (Single layer PCB)라고 하고, 양쪽 면에 배선을 형성한 PCB를 양면 PCB(2 layer PCB)라고 한다.
동박(130-1, 130-2)에 대한 패터닝은 포토리소그라피를 통해 수행할 수 있다. 구체적으로 설명하면, 먼저, 라미네이트 필름을 동박 상에 전체적으로 코팅한다. 그 후, 원하는 배선 모양의 마스크를 제작한 후, 마스크를 이용하여 라미네이트 필름에 자외선을 조사한다. 자외선 조사 후 현상 공정을 통해 자외선이 조사된 부분의 라미네이트 필름을 제거한다. 그 후, 남은 라미네이트 필름을 식각 마스크로하여 노출된 동박을 식각한 후, 라미네이트 필름을 제거함으로써, 동박에 대한 패터닝을 수행할 수 있다.
본 실시예에서, 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)이 원판층(110-1)에 대하여 대칭적으로 형성되고 있지만, 경우에 따라 대칭적으로 형성되지 않을 수도 있다. 한편, 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)이 구리로 형성되는 것으로 설명하였지만, 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)의 재질이 구리에 한정되는 것은 아니다. 즉, 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)은 다른 다양한 금속, 예컨대, 알루미늄, 은, 니켈 등으로 형성될 수 있다. 또한, 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)은 단일 층 또는 다중층으로 형성될 수 있다.
도 12c를 참조하면, 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)을 형성한 후, 원판층(110-1)의 상면 및 하면 각각에 프레프레그(prepreg)라는 절연체를 적층하여 상부 및 하부 절연층(140-1, 140-2)을 형성한다. 물론 다른 절연체 물질로 상부 및 하부 절연층(140-1, 140-2)을 형성할 수도 있다.
프레프레그는 섬유 강화 복합재료용의 중간 기재로, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료를 의미하다. 일반적으로 프레프레그를 적층하고, 가열·가압한 후, 경화시킴으로써, 다중층의 PCB 기판을 형성할 수 있다. 본 실시예에서 원판층(110-1) 상면 및 하면에 각각에 프레프레그가 적층됨으로써, 3중층의 PCB가 형성되었지만, 본 실시예의 PCB가 그에 한정되는 것은 아니다. 예컨대, 4개 이상의 프레프레그를 적층하여 5중층 이상의 PCB를 형성할 수도 있다. 여기서, 원판층(110-1), 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a), 상부 및 하부 절연층(140-1, 140-2)은 도 2a 등의 PCB(100)에서 몸체부(110)을 구성할 수 있다.
도 12d를 참조하면, 상부 및 하부 절연층(140-1, 140-2)을 관통하는 콘택용 홀(H1)을 형성한다. 콘택용 홀(H1)을 통해 제1 내부 배선(130-1a) 및 제2 내부 배선(130-2a)의 일부분이 노출될 수 있다. 한편, 콘택용 홀(H1) 형성 전이나 후에, 또는 동시에 삽입용 홈(G1)을 형성한다. 콘택용 홀(H1) 및 삽입용 홈(G1)은 다양한 방법을 통해 형성될 수 있다. 예컨대, 콘택용 홀(H1) 및 삽입용 홈(G1)은 드릴 또는 레이저를 이용하여 형성할 수 있다. 또한, 포토리소그라피와 같은 식각 공정을 통해 형성할 수도 있다.
삽입용 홈(G1)의 경우는 소정 형태의 팁을 구비한 타격 장치나, 또는 소정 형태의 끝단을 갖는 조각 공구를 통해 형성될 수도 있다. 예컨대, 소정 형태를 갖는 팁을 구비한 타격장치로 상부 및 하부 절연층(140-1, 140-2)을 소정 힘을 가지고 타격함으로써, 홈을 형성할 수 있다.
본 실시예에서는 상부 및 하부 절연층(140-1, 140-2) 각각의 상면 일부를 제거하여 삽입용 홈(G1)을 형성하였지만, 상부 및 하부 절연층(140-1, 140-2) 그리고 원판층(110-1)을 관통하는 삽입용 홀을 형성할 수도 있다. 또한, 본 실시예에서, 상부 및 하부 절연층(140-1, 140-2)에 형성되는 콘택용 홀(H1) 및 삽입용 홈(G1)이 원판층(110-1)에 대하여 대칭적인 구조로 형성되었지만 경우에 따라 대칭적으로 형성되지 않을 수도 있다.
도 12e를 참조하면, 콘택용 홀(H1) 및 삽입용 홈(G1) 형성 후, 상부 및 하부 절연층(140-1, 140-2) 상에 도금층(150-1, 150-2)을 형성한다. 도금층(150-1, 150-2)은 비전해질 도금 및 전해질 도금을 통해 형성할 수 있다. 예컨대, 먼저 비전해질 도금이 수행되고 그 후 비전해질 도금층을 씨드 메탈로 하여 전해질 도금이 수행될 수 있다. 도시된 바와 같이, 도금층(150-1, 150-2)은 상부 및 하부 절연층(140-1, 140-2) 상면뿐만 아니라 콘택용 홀(H1) 및 삽입용 홈(G1) 내부에도 형성될 수 있다.
상부 및 하부 절연층(140-1, 140-2) 상면 상의 도금층 부분은 콘택용 홀(H1')에 형성된 도금층 부분을 통해 제1 및 제2 내부 배선(130-1a, 130-2a)과 전기적으로 연결될 수 있다. 본 실시예에서, 도금층(150-1, 150-2)은 제1 및 제2 내부 배선(130-1a, 130-2a)과 동일한 재질의 구리로 형성될 수 있다. 때에 따라 도금층(150-1, 150-2)은 구리가 아닌 다른 금속으로 형성될 수도 있다. 예컨대, 도금층(150-1, 150-2)은 Ni, Ni/Cu 등으로 형성될 수 있다.
본 실시예에서, 삽입용 홈(G1')의 내부에도 도금층이 형성되었지만, 경우에 따라, 일정 형태의 차폐층을 형성하여, 삽입용 홈(G1') 내부에는 도금층이 형성되지 않도록 할 수도 있다.
도 12f를 참조하면, 도금층(150-1, 150-2)을 패터닝하여 제1 외부 배선(150-1a) 및 제2 외부 배선(150-2a)을 형성한다. 도금층(150-1, 150-2)의 패터닝은 앞서 동박의 패터닝과 유사하게 식각 방법을 통해 수행될 수 있다. 도금층(150-1, 150-2)의 패터닝 공정에서, 삽입용 홈(G1') 내부에 형성된 도금층은 제거될 수 있다. 만약, 삽입용 홈(G1') 내부에 도층금이 형성되지 않은 경우에는 다른 부분의 도금층에 대해서만 패터닝을 수행하면 된다. 한편, 콘택용 홀(H1') 내부의 도금층은 그대로 유지되어 제1 외부 배선(150-1a) 및 제2 외부 배선(150-2a)을 제1 및 제2 내부 배선(130-1a, 130-2a)으로 연결시키는 콘택(155)을 구성하게 된다.
제1 외부 배선(150-1a) 및 제2 외부 배선(150-2a)은 본 실시예의 PCB에서 외부에 노출되는 외부 배선층을 구성할 수 있다. 이러한 외부 배선층은 칩이 실장되는 영역에서 노출된 배선들 및 에지 부분에 노출된 탭들을 포함할 수 있다.
이후, PSR(photo solder resist) 코팅 공정, 금도금이나 OSP(organic solderability preservative) 등의 표면 처리 공정, 라우팅(routing) 공정, BBT(bare board test) 공정 등을 통해 최종적인 PCB를 완성하게 된다. 여기서, 라우팅(routing) 공정은 대형의 원판 기판을 개별 PCB로 절삭하여 분리하는 공정을 말하고, BBT는 개별 PCB에 대한 전기적인 테스트 공정을 말한다.
한편, 도 13에서 알 수 있듯이 라우팅 공정 후에, 삽입용 홈 또는 홀의 형태가 최종적으로 결정될 수 있다.
본 실시예의 PCB 제조 공정에서는 삽입용 홈 또는 홀은, 콘택용 홀이 형성될 때 동시에 또는 그 전후에 형성될 수 있다. 그러나 본 실시예의 PCB 제조 공정이 그에 한정되는 것은 아니다. 즉, 삽입용 홈 또는 홀은 상부 및 하부 절연층이 형성된 후이면 어떤 단계에서도 형성될 수 있다. 예컨대, 삽입용 홈 또는 홀은 표면 처리 공정과 라우팅 공정 사이에 수행될 수 있다. 또한, 외부 배선 형성 후 PSR 코팅 공정 전에, 또는 PSR 코팅 공정과 표면 처리 공정 사이에 형성될 수도 있다.
도 13은 원판 기판 상에 홈 또는 홀이 형성되는 모습을 보여주는 사시도이다.
도 13을 참조하면, 일반적으로 PCB 제조 공정은 대형의 원판 기판에 동 12a 내지 도 12f와 같은 일련의 공정을 수행한 후, 개별 PCB로 분리함으로써 이루어질 수 있다. 본 실시예의 PCB 제조 공정에서, 삽입용 홈 또는 홀(112G, 114H)은 도시된 바와 같이 탭들(122)이 타이-바(124)를 통해 서로 연결된 부분으로 형성될 수 있다. 또한, 삽입용 홈 또는 홀(112G, 114H)은 하나의 라인을 따라 각 탭들(122)에 대응하여 형성될 수 있다.
전술한 바와 같이 삽입용 홈 또는 홀(112G, 114H) 형성 후, 외부 배선 형성 공정, PSR 코팅 공정 등의 일련의 공정이 진행된 후, 원판 기판을 개별 PCB로 분리하는 라우팅 공정이 진행될 수 있다. 라우팅 공정은 커팅 라인(cutting line)을 따라 블레이드 또는 커팅용 비트로 원판 기판을 절삭하여 개별 PCB로 분리하는 공정을 말한다. 본 실시예의 PCB 제조 공정에서는 삽입용 홈 또는 홀(112G, 114H)들이 커팅 라인을 따라 형성될 수 있고, 라우팅 공정에서 삽입용 홈 또는 홀(112G, 114H)이 반분됨으로써, 도 2a나 도 6a의 PCB와 같이 에지 부분으로 오픈 된 홈(112) 또는 홀(114)이 형성될 수 있다.
본 실시예에의 PCB 제조 공정에서, 삽입용 홈 또는 홀(112G, 114H)이 라우팅 공정에서 반분됨으로써, 탭들이 배치된 에지 부분에 홈 또는 홀(112, 114)이 형성되었지만, 홈 또는 홀(112, 114)의 형성 방법이 상기 방법에 한정되는 것은 아니다. 예컨대,라우팅 공정 후에 별도로 탭들이 배치된 에지 부분에 홈 또는 홀(112, 114)이 형성될 수도 있다.
도 14a 및 14b는 본 발명의 실시예들에 따라 PCB에 홈이 배치되는 규칙을 보여주는 사시도들이다.
도 14a를 참조하면, 본 실시예들의 PCB(100f)에서, 홈(112)은 모든 탭(122)에 대응하여 하나씩 형성되는 것이 아니라, 2개당 하나씩 형성될 수 있다. 그에 따라, 모든 탭에 대하여 교대로 하나씩 건너뛰면서 홈(112)이 형성될 수 있다. 본 실시예의 PCB와 같이 홈(112)이 배치되는 경우, 도 10에서 설명한 바와 같이 PCB의 삽입력이 2 단계로 분산될 수 있음을 설명하였다.
본 실시예에서, 홈이 교대로 배치되는 것을 예시하였지만, 홀이 교대로 배치될 수 있음은 물론이다. 또한, 탭들에 대하여 교대로 배치되는 배열 이외에 다른 다양한 규칙을 가지고 홈 또는 홀들이 배치될 수 있다. 예컨대, 탭들 3개당 하나씩 홈 또는 홀이 배치되거나, 탭들 3개당 두 개씩 홈 또는 홀이 배치될 수 있다. 홈 또는 홀들의 다양한 배치 규칙에 의해 PCB의 삽입력이 다양하게 분산될 수 있다.
도 14b를 참조하면, 본 실시예들의 PCB(100g)에서, 홈(112d)은 제1 홈(112d1) 및 제2 홈(112d2)을 포함할 수 있다. 제1 홈(112d1)의 사이즈는 제2 홈(112d2)의 사이즈보다 작을 수 있다. 또한, 홈은 다음과 같은 배치 규칙으로 배열될 수 있다. 첫 번째 탭(122)에는 홈이 형성되지 않고 두 번째 탭(122)에는 제1 홈(112d1)이 형성되고, 세 번째 탭(122)에는 제2 홈(112d2)이 형성되며, 네 번째 탭에는 다시 홈이 형성되지 않는 식으로 홈(112d)이 형성될 수 있다.
이러한 배치의 홈이 형성되는 경우 PCB(100g)는 삽입력이 3단계로 분산될 것으로 예측될 수 있다. 본 실시예에의 PCB에서, 다른 크기의 두 가지의 홈을 형성하였으나 본 발명의 실시예가 그에 한정되는 것은 아니다. 예컨대, 3개 이상의 다른 크기를 갖는 홈들이 PCB에 형성될 수 있음은 물론이다. 또한, 홈 대신 홀을 크기가 다르게 형성할 수도 있다.
도 15a 및 15b는 본 발명의 일 실시예들에 따른 PCI(Peripheral Component Interconnect) 버스에 대한 평면도들이다.
도 15a 및 15b는 PCI 버스(400) 및 PCI-익스프레스(PCI-Express) 버스(400a)를 개략적으로 보여준다. PCI 버스는 컴퓨터 메인보드에 주변 장치를 장착하는 데 쓰이는 컴퓨터 버스의 일종이다. PCI 버스는 크게 메인 보드에 바로 붙이는 IC 형태와, 소켓, 즉 슬롯에 꽂아 쓰는 확장 카드 형태로 구분될 수 있다.
본 실시예에서의 PCI 버스(400) 및 PCI 익스프레스 버스(400a)는 슬롯에 삽입되어 사용될 수 있은 카드 형태를 가질 수 있다. 그에 따라, PCI 버스(400) 및 PCI 익스프레스 버스(400a)는 어느 한 에지 부분으로 돌출되어 형성된 다수의 탭들(422, 422a)을 포함할 수 있다. 또한, 본 실시예에서의 PCI 버스(400) 및 PCI 익스프레스 버스(400a)은 탭들(422, 422a)에 대응하여 소정 규칙을 가지고 홈 또는 홀들이 형성될 수 있다. 따라서, PCI 버스(400) 및 PCI 익스프레스 버스(400a)를 슬롯에 삽입 시에 삽입력을 현저하게 감소시킬 수 있고 또한 슬롯의 핀들과 정확한 결합이 유도될 수 있다.
본 실시예 PCI 버스(400) 및 PCI 익스프레스 버스(400a)는 예컨대, PCI 랜카드, PCI USB(Universal Serial Bus) 카드 또는 PCI 그래픽 카드일 수 있다. 한편, 도시하지 않았지만 PCI 카드 대신 AGP(Accelerated Graphics Port) 카드, 예컨대 AGP 그래픽 카드에도 본 실시예의 PCB가 적용될 수 있다. 즉, AGP 그래픽 카드의 탭들에 대응하여 소정 배열 규칙을 가지고 홈 또는 홀들이 형성됨으로써, AGP 그래픽 카드의 슬롯 삽입 시의 삽입력을 감소시킬 수 있다.
도 16은 본 발명의 일 실시예에 따른 USB 카드에 대한 사시도이다.
도 16을 참조하면, 본 실시예의 USB 카드(500)는 USB 카드(500)를 슬롯으로 삽입하기 위한 탭들(522)을 포함할 수 있다. 또한, 본 실시예의 USB 카드(500)에는 탭들에 대응하여 소정 배열 규칙을 가지고 홈 또는 홀들이 형성될 수 있다. 그에 따라, 본 실시예의 USB 카드(500)는 작은 삽입력을 가지고 슬롯에 삽입되어 탭들이 슬롯의 핀들과 정확하게 접촉할 수 있다. 여기서, 530은 USB 메모리 장치(미도시)가 접속되는 USB 포트를 의미한다.
도 17은 본 발명의 일 실시예에 따른 PCB를 포함한 시스템에 대한 사시도이다.
도 17을 참조하면, 본 실시예의 시스템(1000)은 메인 보드(300), 다수의 슬롯(200) 및 PCB(100)을 포함할 수 있다.
메인 보드(300)는 컴퓨터 내에서 기본회로와 부품들을 담고 있는 가장 기본적이고 물리적인 하드웨어로서, 마더보드(mother board) 또는 주기판(主基板)이라고도 한다. PC의 실행 환경을 설정하고 그 정보를 유지해 주며, PC가 안정적으로 구동되게 해주고, PC의 모든 장치들의 데이터 입출력 교환을 원활하게 해주는 부분이기도 하다.
슬롯(200)은 주변 장치를 메인 보드(300)에 장착하기 위해, 메인 보드(300)에 형성되는 장치로서, 이러한 슬롯(200)에 메모리 모듈과 같은 PCB(100)가 삽입되어 메인 보드(300)에 장착되게 된다. 슬롯(200)은 다양한 종류가 있을 수 있다. 예컨대, 슬롯(200)은 AGP 슬롯, PCI 슬롯, PCI-Express 슬롯, PCI-Express 16X 슬롯, PCI-X 슬롯 등일 수 있다. 도시된 바와 같이 슬롯(200) 내부에는 삽입되는 PCB의 탭들에 대응하여 다수의 핀들(210)이 형성되어 있다.
PCB(100)는 도 1 내지 도 7b, 도 13a 및 도 13b 등에서 설명한 PCB일 수 있다. 그에 따라, 탭들에 대응하여 소정 배치 규칙을 가지고, PCB의 에지 부분에 홈 또는 홀들이 형성될 수 있다. 한편, 이러한 PCB(100)는 다수의 메모리 칩들이 실장된 메모리 모듈용 PCB일 수 있다.
더 나아가 PCB(100)는 도 13a 내지 도 14 등에서 설명한 PCI 카드 또는 USB 카드용 PCB일 수 있다. 그에 따라, 탭들에 대응하여 소정 배치 규칙을 가지고, PCB의 에지 부분에 홈 또는 홀들이 형성될 수 있다. 도시된 바와 같이 PCB(100)는 슬롯(200)에 삽입되어 메인 보드(300)에 장착될 수 있다. 또한, 전술한 바와 같이 탭들이 형성된 에지 부분에 홈 또는 홀들이 형성됨으로써, PCB(100)는 낮은 삽입력을 가지고 슬롯에 삽입될 수 있고, 홈 또는 홀들의 결합 유도 기능에 의해 PCB의 탭들과 해당 핀들이 정확하게 접촉 결합할 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b, 100c, 100d, 100e, 100f, 100g: PCB, 110: 몸체부, 110E: 에지 면, 112a, 112b, 112c, 112d: 홈, 114: 홀, 120: 외부 배선층, 122, 422, 522: 탭, 124: 타이-바, 200: 슬롯, 210: 핀, 300: 메인 보드, 110-1: 원판층, 130-1, 130-2: 동박, 130-1a, 130-2a: 내부 배선, 140-1, 140-2, 140-1a, 140-2a: 절연층, 150-1, 150-2: 도금층, 150-1a, 150-2a: 외부 배선, 112G: 삽입용 홈, 114H: 삽입용 홀, 400, 400a: PCI 버스, 500: USB 카드, 530: USB 포트

Claims (20)

  1. 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비한 몸체부; 및
    상기 제1 면 및 제2 면 중 적어도 한 면에 형성되고, 상기 몸체부의 제1 에지를 따라 형성된 다수의 탭을 구비한 금속 배선층;을 포함하고,
    상기 제1 에지에는 상기 몸체부의 적어도 일부가 파여진 형태의 삽입력 완화부가 형성되어 낮은 삽입력을 가지며,
    상기 탭의 끝단에는 상기 제1 에지 방향으로 돌출된 타이-바(tie-bar)가 형성되어 있고,
    상기 삽입력 완화부는 상기 타이-바에 인접하여 상기 탭의 끝단 부분에 형성된 것을 특징으로 하는 인쇄회로기판(PCB).
  2. 제1 항에 있어서,
    상기 삽입력 완화부는, 상기 인쇄회로기판이 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 홈 또는 홀 형태를 갖는 것을 특징으로 하는 인쇄회로기판.
  3. 제2 항에 있어서,
    상기 제1 에지에는 상기 홈이 형성되며,
    상기 홈은 상기 제1 면 및 제2 면 중 어느 한 면에 형성되거나 또는 양쪽 면에 형성된 것을 특징으로 하는 인쇄회로기판.
  4. 제3 항에 있어서,
    상기 몸체부의 중앙부에서 상기 제1 에지 방향으로 상기 몸체부의 두께가 점점 작아지는 형태로 상기 홈이 형성된 것을 특징으로 하는 인쇄회로기판.
  5. 제3 항에 있어서,
    상기 몸체부의 중앙부에서 상기 제1 에지 방향으로 상기 몸체부가 적어도 하나의 단차를 갖도록 상기 홈이 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 제3 항에 있어서,
    상기 홈은 상기 다수의 탭에 대응하여 소정 배치 규칙을 가지고 형성된 것을 특징으로 하는 인쇄회로기판.
  7. 제6 항에 있어서,
    상기 홈은 상기 다수의 탭 각각에 대응하여 형성되거나, 탭 2개당 하나씩 교대로 형성된 것을 특징으로 하는 인쇄회로기판.
  8. 제2 항에 있어서,
    상기 제1 에지에는 상기 홀이 형성되며,
    상기 홀의 수평 단면은 원형, 타원형 또는 다각형 형태를 가지되, 상기 제1 에지 방향으로 오픈 된 형태를 갖는 것을 특징으로 하는 인쇄회로기판.
  9. 삭제
  10. 제1 항에 있어서,
    상기 몸체부는 복수의 절연층, 및 상기 절연층 사이에 형성된 적어도 하나의 내부 배선층을 포함하고,
    상기 내부 배선층은 상기 절연층을 관통하는 콘택을 통해 상기 금속 배선층과 연결된 것을 특징으로 하는 인쇄회로기판.
  11. 원판층 상에 내부 배선층을 형성하는 단계;
    상기 원판층 및 내부 배선층 상에 절연층을 적층시키는 단계;
    상기 절연층을 관통하는 콘택용 홀을 형성하는 단계;
    소정 라인을 따라 상기 절연층의 적어도 일부를 제거하여 적어도 하나의 삽입력 완화부를 형성하는 단계;
    상기 절연층 상에 외부 배선층을 형성하는 단계; 및
    상기 외부 배선층이 형성된 결과물을 상기 소정 라인을 따라 분리하여 상기 적어도 하나의 삽입력 완화부가 배치되는 제1 에지를 갖는 개별 인쇄회로기판(PCB)로 분리하는 단계;를 포함하고,
    상기 외부 배선층은 다수의 탭, 및 상기 탭들을 연결하는 타이-바를 포함하고,
    상기 삽입력 완화부는 상기 타이-바에 인접하여 상기 타이-바에 의해 연결된 2개의 탭 끝단 사이에 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제11 항에 있어서,
    상기 외부 배선층을 형성하는 단계는,
    상기 절연층 상면 및 상기 콘택용 홀 내부에 동 도금을 수행하는 단계; 및
    상기 절연층 상면의 동 도금을 패터닝하는 단계;를 포함하고,
    상기 외부 배선층은 상기 콘택용 홀 내부에 형성된 상기 동 도금을 통해 상기 내부 배선층에 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제12 항에 있어서,
    상기 동 도금을 패터닝한 후, 상기 삽입력 완화부에는 동 도금이 포함되지 않는 것을 특징으로 하는 인쇄회로기판 제조방법.
  14. 제11 항에 있어서,
    상기 삽입력 완화부는, 상기 개별 인쇄회로기판이 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 홈 또는 홀 형태로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제11 항에 있어서,
    상기 삽입력 완화부를 형성하는 단계에서, 삽입용 홈을 형성하며,
    상기 절연층의 중앙부에서 상기 제1 에지 방향으로 상기 절연층의 두께가 점점 작아지는 형태로 상기 삽입용 홈을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  16. 제11 항에 있어서,
    상기 삽입력 완화부를 형성하는 단계에서, 삽입용 홀을 형성하며,
    상기 삽입용 홀의 수평 단면은 원형, 타원형 또는 다각형 형태를 가지되, 상기 개별 인쇄회로기판으로 분리하는 단계 이후에, 상기 제1 에지 방향으로 오픈 된 형태를 갖도록 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  17. 제11 항에 있어서,
    상기 개별 인쇄회로기판으로 분리하는 단계에서 상기 타이-바가 끊기면서, 상기 삽입력 완화부가 상기 제1 에지 방향으로 오픈 된 구조를 갖는 것을 특징으로 하는 인쇄회로기판 제조방법.
  18. 제11 항에 있어서,
    상기 내부 배선층은 상기 원판층 상면에 형성된 제1 내부 배선층 및 상기 원판층 하면에 형성된 제2 내부 배선층을 포함하고,
    상기 절연층은 상기 원판층 상면 및 제1 내부 배선층 상에 형성된 제1 절연층 및 상기 원판층 하면 및 제2 내부 배선층 상에 형성된 제2 절연층을 포함하며,
    상기 콘택용 홀은 상기 제1 및 제2 절연층에 각각 형성되며,
    상기 외부 배선층은 상기 제1 절연층 상에 형성된 제1 외부 배선층 및 상기 제2 절연층 상에 형성된 제2 외부 배선층을 포함하며,
    상기 삽입력 완화부는 상기 제1 절연층 및 제2 절연층 각각의 일부를 제거하여 형성하거나, 상기 원판층, 제1 절연층 및 제2 절연층을 관통하여 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  19. 메인 보드;
    상기 메인 보드 상에 장착된 적어도 하나의 슬롯; 및
    적어도 하나의 메모리 칩이 실장되고, 상기 슬롯에 삽입 가능한 삽입부를 구비하며, 상기 삽입부의 제1 에지 부분에 홈 또는 홀이 형성되어 있는 인쇄회로기판;을 포함하고,
    상기 홈 또는 홀은, 상기 인쇄회로기판이 상기 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 형태를 가지며,
    상기 인쇄회로기판은 상기 제1 에지를 따라 형성된 다수의 탭을 구비하며,
    상기 탭의 끝단에는 상기 제1 에지 방향으로 돌출된 타이-바가 형성되어 있고,
    상기 홈 또는 홀은 상기 타이-바에 인접하여 상기 탭의 끝단 부분에 형성된 것을 특징으로 하는 시스템.
  20. 슬롯에 삽입되는 구조의 인쇄회로기판(PCB)로서,
    상기 슬롯으로 삽입되는 상기 인쇄회로기판의 제1 에지 부분에 다수의 탭이 형성되어 있고,
    상기 탭에 대응하여 소정 배치 규칙을 가지고 형성되되, 상기 인쇄회로기판이 슬롯에 삽입될 때 상기 슬롯에 형성된 핀들에 대한 물리적 저항을 줄이는 형태의 홈 또는 홀이 상기 제1 에지 부분에 형성되며,
    상기 탭의 끝단에는 상기 제1 에지 방향으로 돌출된 타이-바가 형성되어 있고,
    상기 홈 또는 홀은 상기 타이-바에 인접하여 상기 탭의 끝단 부분에 형성된 것을 특징으로 하는 인쇄회로기판.
KR1020120056232A 2012-05-25 2012-05-25 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템 KR102046988B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120056232A KR102046988B1 (ko) 2012-05-25 2012-05-25 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템
US13/759,504 US9313891B2 (en) 2012-05-25 2013-02-05 Slot-mounted printed circuit board having small insertion force
CN201310198563.1A CN103428989B (zh) 2012-05-25 2013-05-24 具有小插入力的插槽安装式印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056232A KR102046988B1 (ko) 2012-05-25 2012-05-25 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20130132106A KR20130132106A (ko) 2013-12-04
KR102046988B1 true KR102046988B1 (ko) 2019-11-20

Family

ID=49621450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056232A KR102046988B1 (ko) 2012-05-25 2012-05-25 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템

Country Status (3)

Country Link
US (1) US9313891B2 (ko)
KR (1) KR102046988B1 (ko)
CN (1) CN103428989B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465501B2 (en) * 2013-09-11 2016-10-11 Eastman Kodak Company Multi-layer micro-wire substrate method
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
JP7145311B2 (ja) * 2019-03-07 2022-09-30 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
CN110944461B (zh) * 2019-12-16 2021-04-06 黄石星河电路有限公司 四周锣空位的半孔板阻焊工艺及支撑模具
US11342697B2 (en) 2020-06-04 2022-05-24 International Business Machines Corporation Dual-level pad card edge self-guide and alignment of connector
KR20220059142A (ko) 2020-11-02 2022-05-10 삼성전자주식회사 모듈 보드, 및 이를 포함하는 메모리 모듈

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
KR20020090047A (ko) 2001-05-26 2002-11-30 삼성전자 주식회사 손상 방지된 탭 단자를 갖는 인쇄회로기판의 제조방법
DE20217338U1 (de) * 2002-11-06 2003-02-06 Siemens AG, 80333 München Leiterplatte mit einer Kontaktfläche für einen Antennenanschluss
CN2682669Y (zh) * 2003-12-15 2005-03-02 友讯科技股份有限公司 可防止错误插接的电路板及机壳
JP2005228969A (ja) 2004-02-13 2005-08-25 Murata Mfg Co Ltd 電子部品およびその製造方法
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US20060049513A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method with thermal management
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
KR20070019474A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 Ｚｉｆ형 소켓
CN2834105Y (zh) * 2005-11-03 2006-11-01 群光电子股份有限公司 挠性电路板
KR101133128B1 (ko) * 2006-02-24 2012-04-06 삼성테크윈 주식회사 다층 인쇄회로기판 및 그 제조방법
US20100061072A1 (en) 2006-07-19 2010-03-11 Nec Corporation Multi-layer printed circuit board
WO2008132802A1 (ja) 2007-04-13 2008-11-06 Panasonic Corporation 固体撮像装置およびその製造方法
JP2008277325A (ja) 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
CN100581317C (zh) * 2007-05-14 2010-01-13 力成科技股份有限公司 减轻冲击应力的存储器模块
US8345431B2 (en) * 2008-01-02 2013-01-01 Microelectronics Assembly Technologies, Inc. Thin multi-chip flex module
CN101489350A (zh) * 2009-02-17 2009-07-22 深圳华为通信技术有限公司 连接器及应用该连接器的电子产品
DE102009018447A1 (de) 2009-04-22 2010-11-04 Automotive Lighting Reutlingen Gmbh Leiterplatte
US20100294546A1 (en) 2009-05-22 2010-11-25 Sean Nickel Circuit board and method for a low profile wire connection
CN102082335A (zh) * 2009-11-26 2011-06-01 昆山万正电路板有限公司 基于线路板工艺的usb插接件及其制作工艺流程
CN201629420U (zh) * 2009-12-25 2010-11-10 康佳集团股份有限公司 一种电路板连接器、连接线及电路板
JP2011171349A (ja) 2010-02-16 2011-09-01 Kyocera Corp 配線基板およびそれを用いた電子装置
CN201781690U (zh) 2010-07-21 2011-03-30 国基电子（上海）有限公司 电路板

Also Published As

Publication number Publication date
KR20130132106A (ko) 2013-12-04
CN103428989B (zh) 2017-11-14
US20130314887A1 (en) 2013-11-28
CN103428989A (zh) 2013-12-04
US9313891B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
KR102046988B1 (ko) 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템
US9723729B2 (en) Printed wiring board
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
JP6373574B2 (ja) 回路基板及びその製造方法
TWI495416B (zh) 多層基板
US9706668B2 (en) Printed circuit board, electronic module and method of manufacturing the same
US10636741B2 (en) Printed wiring board
KR20130097481A (ko) 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
US20150319842A1 (en) Circuit board and method for manufacturing the same
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP5989329B2 (ja) プリント回路基板の製造方法
JP2016171119A (ja) 回路基板及びその製造方法
JP2016032066A (ja) プリント配線基板
JP2016171118A (ja) 回路基板及びその製造方法
TWI751630B (zh) 使用兩路由層之用於積體電路之印刷電路板連接
JP2020088005A (ja) 配線基板及び半導体装置
US8024856B2 (en) Method for manufacturing printed circuit board
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
TWI577250B (zh) 印刷電路板及其製造方法與模組
US10917968B1 (en) Package to printed circuit board transition
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
US20240006786A1 (en) Composite printed circuit boards and devices
JP2008124260A (ja) 多層配線基板及びその製造方法
US9837345B2 (en) Interposer and circuit substrate
KR20210125921A (ko) 라운딩으로 연결된 단단하고 유연한 부분을 갖는 부품 캐리어의 파괴에 견고한 굽힘

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant