JP2005228969A - 電子部品およびその製造方法 - Google Patents

Abstract

【課題】製造工程で用いられるマザー基板に配設するスルーホールの間隔を狭くしても、短絡の問題が生じず、小型、高密度で信頼性の高い電子部品および該電子部品を効率よく製造することが可能な電子部品の製造方法を提供する。
【解決手段】内周面電極１４を備えた複数の凹部４ｂ，４ｃが所定の配設間隔をもって配設され、基板１の上下面に内周面電極１４と導通する複数の基板表面電極８が所定の配設間隔をもって配設された構造を有する電子部品において、凹部の幅をＡ、基板表面電極の幅をＢとした場合に、各凹部の幅Ａと各基板表面電極の幅Ｂが、Ａ≧Ｂの関係を満たすようにする。
分割後に基板表面電極となるマザー基板表面電極を、マザー基板の切断領域となる部分を除いた領域に形成したマザー基板を用い、シールドケースを装着後にマザー基板を切断して、個々の電子部品に分割する。
【選択図】図１

Description

本願発明は、ＶＣＯやＰＬＬモジュールなどの高周波複合部品のような、基板上に配設された表面実装部品をシールドケースで被覆した構造を有する電子部品およびその製造方法に関する。

図１０に示すように、表面実装部品６４をシールドケース６５内に収容した構造を有する電子部品６０を製造する方法の一つに、以下に説明するような方法がある。

この方法によれば、電子部品６０は、以下に説明するような手順で製造される（特許文献１参照）。

(1)まず、図１１に示すように、複数の部品搭載用基板５１を備える集合基板（マザー基板）６１に、スルーホール６２を形成し、スルーホール６２の内周面にシールドケース取付電極（スルーホール内周面電極）６３を形成する。
(2)それから、マザー基板６１上に表面実装部品６４を搭載し、マザー基板６１のランド電極（図示せず）に、表面実装部品６４をはんだ付けする。
(3)次に、スルーホール６２内にはんだペースト６７を充填する。
(4)それから、複数のシールドケース６５の爪（係合部）６６を、はんだペースト６７が充填されたスルーホール６２内に挿入する。
(5)次いで、はんだペースト６７中のはんだを溶融させて複数のシールドケース６５をマザー基板６１にはんだ付けする。なお、シールドケース６５は、爪（係合部）６６が、スルーホール６２内のシールドケース取付電極（スルーホール内周面電極））６３（図１１）にはんだ付けされることにより、マザー基板６１に接続、固定される。
(6)その後、ダイシングマシンなどでマザー基板６１を線Ａ−Ａに沿って切断する。これにより、図１０に示すような個々の電子部品６０が得られる。

また、特に図示しないが、マザー基板の表面実装部品の実装面とは反対側の面から、スルーホールの周囲に配設された電極（ランド）にクリームはんだを印刷し、表面実装部品の実装面側からスルーホールにシールドケースの爪（係合部）を挿入しケースをリフローはんだ付けする方法も知られている（特許文献２参照）。

しかし、上述のようなシールドケース付き電子部品の製造に用いられるマザー基板としては、通常、図１２に示すように、スルーホール６２の周囲に、スルーホール内周面に配設されたシールドケース取付電極（スルーホール内周面電極）６３と接続するように電極（マザー基板表面電極）７２が形成されたマザー基板６１が用いられている。

したがって、マザー基板６１を切断して個々の電子部品に分割した場合に、図１３に示すように、スルーホール６２が分割されることにより形成される凹部７１の幅Ａよりも、基板表面電極（＝マザー基板表面電極）７２の幅Ｂの方が大きくなる。

そのため、凹部７１の数（端子数）が増加したり、基板が小型化したりした場合に、隣接する凹部７１（スルーホール６２）の間隔Ｃを小さくしようとすると、隣接する基板表面電極７２の間隔ＤがＣよりも狭くなり、基板表面電極７２どうしが短絡してしまうという問題点がある。

また、図１２に示すように、スルーホール６２の周囲にマザー基板表面電極７２が形成されている場合、ダイシングマシンなどを用いてマザー基板６１を切断する場合に、マザー基板表面電極７２が切断領域に含まれることになり、切断工程でバリが発生し、高密度化（すなわち、凹部７１（スルーホール６２）を狭い間隔で配設すること）が妨げられるという問題点がある。
特開平１０−１３０７８号公報 特開２００３−７８２４３号公報

本願発明は、上記問題点を解決するものであり、製造工程で用いられるマザー基板に配設するスルーホールの間隔を狭くしても、短絡の問題が生じず、小型、高密度で信頼性の高い電子部品および該電子部品を効率よく製造することが可能な電子部品の製造方法を提供することを課題とする。

上記課題を解決するため、本願発明（請求項１）の電子部品は、
基板を有し、該基板の端面に、軸心が基板の厚み方向と略平行な複数の部分貫通孔状で、内周面電極が配設された凹部が所定の配設間隔をもって配設され、かつ、前記基板の上面および下面の少なくとも一方に、前記凹部の内周面電極と導通するように、前記凹部が配設された基板の端面と平行な方向に、所定の配設間隔をもって基板表面電極が配設されている電子部品であって、
前記凹部の幅をＡ、前記基板表面電極の幅をＢとした場合に、各凹部の幅Ａと各基板表面電極の幅Ｂが、
Ａ≧Ｂ
の関係を満たすことを特徴としている。

また、請求項２の電子部品は、前記基板が、複数のスルーホールが形成されたマザー基板を、スルーホールを分割するように切断する工程を経て製造されたものであって、分割されたスルーホールが前記基板の端面に配設された凹部となっていることを特徴としている。

また、請求項３の電子部品は、前記基板上に表面実装部品が搭載され、かつ、基板の表面実装部品搭載面が、係合爪を基板の端面に配設された複数の凹部のうちの少なくとも一つの凹部に係合させることにより基板に取り付けられたシールドケースにより覆われていることを特徴としている。

また、請求項４の電子部品は、前記シールドケースの係合爪には、シールドケースを基板にセットした状態において、前記凹部の内周面と当接して基板を把持する当接部を、弾性による付勢力をもって前記凹部の内周面に当接させるための付勢用曲折部が形成されていることを特徴としている。

また、請求項５の電子部品は、前記シールドケースの係合爪が前記凹部の内周面電極にはんだ付けされていることを特徴としている。

また、本願発明（請求項６）の電子部品の製造方法は、
端面には、軸心が基板の厚み方向と略平行な複数の部分貫通孔状で、内周面電極が配設された凹部が所定の配設間隔をもって配設され、かつ、上面および下面の少なくとも一方には、前記凹部の内周面電極と導通するように、前記凹部が配設された端面と平行な方向に、所定の配設間隔をもって基板表面電極が配設された基板上に、表面実装部品が搭載され、該表面実装部品搭載面がシールドケースにより覆われた構造を有する電子部品の製造方法において、
(ａ)内周面にスルーホール内周面電極が配設された複数のスルーホールを備え、かつ、該スルーホール内周面電極と導通するように、上面および下面の少なくとも一方にマザー基板表面電極が配設されたマザー基板であって、前記スルーホールは、マザー基板が所定の位置で個々の電子部品に分割された場合に、前記スルーホールが分割されることにより形成される、内周面電極を備えた幅Ａの部分貫通孔状の凹部が、所定の配設間隔をもって基板の端面に位置するように配設され、前記マザー基板表面電極は、マザー基板が個々の電子部品に分割される際に切断領域となる部分を除いた領域に、その幅Ｂが前記凹部の幅Ａとの関係において、Ａ≧Ｂの関係を満たすように配設されたマザー基板を用意する工程と、
(ｂ)前記マザー基板上に、表面実装部品を搭載する工程と、
(ｃ)前記マザー基板のスルーホールに、シールドケースの係合爪を挿入することにより、マザー基板上に搭載された表面実装部品を覆うようにシールドケースを配設する工程と、
(ｄ)前記スルーホール内に挿入されたシールドケースの係合爪を前記スルーホール内周面電極にはんだ付けすることにより、個々の電子部品を構成する各シールドケースをマザー基板に固定する工程と、
(ｅ)前記シールドケースがはんだ付けされたマザー基板を、各シールドケースが搭載された領域ごとに切断して、シールドケース内に表面実装部品が収容された個々のシールドケース付き電子部品に分割する工程と
を具備することを特徴としている。

また、請求項７の電子部品の製造方法は、請求項６の電子部品の製造方法において、前記シールドケースの係合爪には、シールドケースを基板にセットした状態において、前記マザー基板のスルーホール内周面電極と当接して基板を把持する当接部を、弾性による付勢力をもって前記スルーホール内周面電極に当接させるための付勢用曲折部が形成されていることを特徴としている。

本願発明（請求項１）の電子部品は、内周面電極を備えた複数の凹部が所定の配設間隔をもって配設され、内周面電極と導通するように、基板の上下面に基板表面電極が、基板の端面と平行な方向に、所定の配設間隔をもって配設された構造を有する電子部品において、凹部の幅をＡ、基板表面電極の幅をＢとした場合に、各凹部の幅Ａと各基板表面電極の幅Ｂが、Ａ≧Ｂの関係を満たすようにしているので、凹部の間隔を狭くしても、基板表面電極間の短絡が生じず、信頼性を損なうことなく、小型、高密度化を図ることが可能になる。
すなわち、凹部（端子）の間隔（端子間距離）を、従来の半分程度にまで小さくすることが可能になり、電子部品の小型化を図ることが可能になる。
また、小型化が可能になる結果、他の小型部品と端子形状や端子位置などを揃えることが可能になり、実装作業の効率化を図ることが可能になる。

また、請求項２のように、複数のスルーホールが形成されたマザー基板を、スルーホールを分割するように切断する工程を経て製造される電子部品に本願発明を適用した場合、一つのマザー基板から多数個の電子部品を同時に製造するいわゆる多数個取りの方法により製造される電子部品の、小型、高密度化を図ることが可能になり、小型で端子間の短絡のない信頼性の高い電子部品を提供することが可能になる。

また、請求項３のように、基板の表面実装部品搭載面がシールドケースにより覆われたシールドケース付き電子部品に本願発明を適用した場合、シールドケースの係合爪と係合する、内周面電極を備えた凹部およびそれと導通する基板表面電極を狭い間隔で形成して、高密度で信頼性の高いシールドケース付き電子部品を提供することが可能になる。

また、請求項４の電子部品のように、シールドケースの係合爪に、シールドケースを基板にセットした状態において、凹部の内周面と当接して基板を把持する当接部を、弾性による付勢力をもって凹部の内周面に当接させるための付勢用曲折部を形成するようにした場合、シールドケースの係合爪を凹部の内周面に十分な押圧力をもって当接させることが可能になり、基板を確実に把持することが可能になる。

したがって、例えば、係合爪を凹部の内周面（内周面電極）にはんだ付けする場合に、基板を確実に把持した状態で係合爪を凹部の内周面にはんだ付けすることが可能になり、シールドケースの係合爪を少量のはんだで確実に凹部の内周面にはんだ付けすることが可能になる。その結果、シールドケースの基板への取り付け信頼性を損なうことなく、従来のシールドケース付き電子部品の製造方法の場合のように、はんだを多量に使用することに起因する基板表面電極間の短絡の発生や、はんだたれの発生などを抑制して、信頼性を向上させることが可能になる。

また、請求項５の電子部品のように、シールドケースの係合爪が凹部の内周面電極にはんだ付けされた電子部品である場合、上述のように、シールドケースの係合爪が、弾性による付勢力をもって凹部の内周面に当接し、基板を確実に把持した状態で、係合爪を凹部の内周面にはんだ付けを行うことが可能になるため、少量のはんだで、シールドケースの係合部を凹部の内周面電極にはんだ付けすることができるようになる。したがって、はんだによる端子間の短絡を防止して、高密度で信頼性の高いシールドケース付き電子部品を提供することが可能になる。

また、例えば、実装時に基板を上下反転させてリフローはんだ付けを行うような場合にも、シールドケースが落下することを防止することが可能になり、作業性を向上させることが可能になる。
さらに、シールドケース付き電子部品を、メイン基板に搭載し、リフローはんだ付けする際に、はんだが再溶融した場合にも、シールドケースが脱落したり、位置ずれを生じたりすることを防止することが可能になる。

また、本願発明（請求項６）の電子部品の製造方法は、複数のスルーホールと、スルーホール内周面電極と導通するように、基板表面電極（マザー基板表面電極）が配設され、スルーホールは、マザー基板が所定の位置で個々の電子部品に分割された場合に、スルーホールが分割されることにより形成される幅Ａの凹部が、所定の配設間隔をもって基板の端面に位置するように配設され、マザー基板表面電極は、幅Ｂが凹部の幅Ａとの関係において、Ａ≧Ｂの関係を満たすように配設されたマザー基板を用意し、このマザー基板上に、表面実装部品を搭載した後、スルーホールに、シールドケースの係合爪を挿入して、表面実装部品を覆うようにシールドケースを配設し、係合爪をスルーホール内周面電極にはんだ付けした後、マザー基板を、各シールドケースが搭載された領域ごとに切断して、シールドケース内に表面実装部品が収容された個々のシールドケース付き電子部品に分割するようにしているので、スルーホールの配設間隔（電子部品についてみた場合の凹部の配設間隔）を狭くした場合にも、スルーホール間や基板表面電極間の短絡の発生を抑制、防止して、高密度で信頼性の高いシールドケース付き電子部品を効率よく製造することが可能になる。

また、本願発明の電子部品の製造方法においては、マザー基板表面電極を、マザー基板が個々の電子部品に分割される際に切断領域となる部分を除いた領域に形成するようにしているため、マザー基板表面電極を切断することなく、所定の位置でマザー基板を切断することができるため、電極のバリが発生せず、該バリによる端子間の短絡などのない、信頼性の高い電子部品を効率よく製造することが可能になる。なお、通常、スルーホール内周面電極の厚みは、マザー基板表面電極よりも薄く、ダイシングマシンなどを用いて切断した場合にも、バリの問題は生じにくい。

また、請求項７の電子部品の製造方法のように、シールドケースとして、その係合爪に、スルーホール内周面電極と当接して基板を把持する当接部を、弾性による付勢力をもってスルーホール内周面電極に当接させるための付勢用曲折部を形成したシールドケースを用いるようにした場合、シールドケースの係合爪をスルーホールの内周面電極に十分な押圧力をもって当接させることが可能になり、マザー基板を確実に把持することが可能になる。

したがって、例えば、係合爪をスルーホールの内周面電極にはんだ付けする場合に、マザー基板を確実に把持した状態で係合爪を内周面電極にはんだ付けすることができることから、少量のはんだで、シールドケースの係合爪と内周面電極を確実にはんだ付けすることが可能になる。その結果、シールドケースの基板への取り付け信頼性を損なうことなく、従来のシールドケース付き電子部品の製造方法の場合のように、はんだを多量に使用することに起因する基板表面電極間の短絡の発生や、はんだたれの発生などを抑制して、信頼性を向上させることが可能になる。
また、裏面側のマザー基板表面電極にはんだペーストを塗布するなどの方法により、はんだを供給してはんだ付けを行うようにした場合に、供給すべきはんだが少量で済むため、裏面コプラナリティを少なくすることが可能になるとともに、実装信頼性を向上させることが可能になる。

以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。

図１(ａ)は本願発明の一実施例（実施例１）にかかるシールドケース付き電子部品（例えば通信機器などに使用されるＶＣＯなどの高周波電子部品）のシールドケースをはんだ付けする前の状態を示す斜視図、図１(ｂ)はシールドケースが基板にはんだ付けされた状態の本願発明の一実施例（実施例１）にかかるシールドケース付き電子部品を示す斜視図、図２は本願発明の一実施例にかかるシールドケース付き電子部品において用いられているシールドケースの構造を示す図であり、(ａ)は正面図、(ｂ)は側面図である。

この実施例１のシールドケース付き電子部品は、図１(ａ)，(ｂ)に示すように、基板１上に搭載された表面実装部品（回路モジュール）２が、シールドケース３内に収容された構造を有している。

そして、このシールドケース付き電子部品を構成する基板１の端面には、基板１の厚み方向が略軸方向となる部分貫通孔状の凹部４ａ，４ｂおよび４ｃが形成されており、凹部４ａ，４ｂおよび４ｃの内周面には電極（内周面電極）１４が形成されている。凹部４ｂ，４ｃは所定の間隔をおいて配置されている。
なお、凹部４ａは、シールドケース３の短辺側の係合爪６ａが挿入され、はんだ９により係合爪６ａが内周面電極１４に固定される係合部として機能するように構成されおり、凹部４ｂは、接地電極として機能するものであり、シールドケース３の長辺側の係合爪６ｂが挿入されるように構成されている。
また、凹部４ｃはシールドケース３の係合爪は挿入されることなく、端子として機能するように構成されている。

また、基板１の表面実装部品搭載面１ａには、凹部４ａ，４ｂの内周面電極１４と導通する基板表面電極８および凹部４ｃの内周面電極１４と導通する基板表面電極８が形成されている。基板表面電極８は、少なくとも凹部の内周面電極１４との導通部分において所定の幅を有し、基板１の端面に垂直に伸びるように形成されている。

そして、このシールドケース付き電子部品においては、凹部４ａ，４ｂの幅をＡ１、およびそれと導通する基板表面電極８の幅をＢ１、凹部４ｃの幅をＡ２、およびそれと導通する基板表面電極８の幅をＢ２とした場合に、各凹部４ａ，４ｂ，４ｃの幅Ａ１，Ａ２と、各基板表面電極８の幅Ｂ１，Ｂ２が、Ａ１≧Ｂ１およびＡ２≧Ｂ２の関係を満たすように構成されている。しかも、基板表面電極８の長手方向端部が基板１の端面に達しないように構成されている。

また、この実施例１のシールドケース付き電子部品においては、図２(ａ)，(ｂ)および図３(ａ)，(ｂ)に示すように、シールドケース３の係合爪６ａには、シールドケース３を基板１にセットした状態において、凹部４ａの内周面電極１４と当接して基板１を把持する当接部７を、弾性による付勢力をもって凹部４ａの内周面電極１４に当接させるための付勢用曲折部７ａが形成されている。
また、シールドケース３には、係合爪６ａ，６ｂが基板１の下面に突出しないようにするためのストッパー３ａが形成されており、付勢用曲折部７ａとストッパー３ａにより、シールドケース３が基板１に固定されている。

なお、シールドケース３の長辺側の係合爪６ｂは、シールドケース３を基板１に把持するためのものではなく、主として基板１の接地電極と接続されてアース用導体として機能するものであり、付勢用曲折部や当接部は設けられておらず、帯状の形状とされている。なお、短辺側の係合爪６ａが、アース用導体として十分な機能も果たす場合には、この係合爪６ｂを省略することも可能である。

上述のように、このシールドケース付き電子部品においては、各凹部４ａ，４ｂ，４ｃの幅Ａ１，Ａ２と、各基板表面電極８の幅Ｂ１，Ｂ２が、Ａ１≧Ｂ１およびＡ２≧Ｂ２の関係を満たすように構成されているため、凹部４ｂ，４ｃを密に、すなわち小さい間隔で配設した場合にも、基板表面電極８間の短絡が生じることを防止して、製品の小型、高密度化を図ることが可能になり、凹部（端子）４ｂ，４ｃの間隔（端子間ピッチ（距離））を、例えば、従来の半分程度（凹部の配設ピッチ：０．６mm程度）にまで小さくすることが可能になり、電子部品の小型化を図ることが可能になる。また、小型化が可能になる結果、他の小型部品と端子形状や端子位置などを揃えることが可能になり、実装作業の効率化を図ることが可能になる。

また、この実施例１のシールドケース付き電子部品においては、シールドケース３の短辺側の係合爪６ａに付勢用曲折部７ａを形成しているので、係合爪６ａの当接部７を、弾性による付勢力をもって凹部４ａの内周面電極１４に当接させて、基板１を確実に把持することができる。したがって、基板１を確実に把持した状態で係合爪６ａを凹部４ａの内周面電極１４にはんだ付けする場合においては、少ないはんだで、シールドケース３の係合爪６ａを、確実に凹部４ａの内周面電極１４にはんだ付けすることが可能になり、シールドケース３の基板１への取り付け信頼性を損なうことなく、多量のはんだを使用することに起因する基板表面電極８間の短絡の発生や、はんだたれの発生などを防止することが可能になる。

なお、図４は、上記シールドケース付き電子部品の製造方法の概要を示す図である。図４に示すように、上記シールドケース付き電子部品は、所定の位置にスルーホール１２が形成され、スルーホール１２の周辺に基板表面電極８が形成されたマザー基板１１上に、表面実装部品２を搭載した後、シールドケース３の係合爪６ａ，６ｂをスルーホール１２内に挿入して係合させ、シールドケース３の係合爪６ａ，６ｂをマザー基板１１にリフローはんだ付けした後、ダイシングマシンなどでマザー基板１１を所定の位置で切断することにより製造される。
なお、本願発明の電子部品の製造方法については、以下の実施例２において詳しく説明する。

次に、図５〜図８を参照しつつ、本願発明の電子部品の製造方法の特徴的な部分についてさらに詳しく説明する。
なお、図５はマザー基板全体を示す斜視図、図６は個々の素子に相当する部分（いわゆる子基板部）を拡大して示す図、図７は裏面側のマザー基板表面電極の一部にクリームはんだを印刷した状態を示す図、図８は個々の素子に分割した後の、基板の裏面側の状態を示す図である。

また、この実施例２では、基板表面電極と導通する内周面電極を備えた凹部の間隔をさらに狭くして、高密度化したシールドケース付き電子部品、すなわち、凹部を長辺側ではそれぞれ５つ、短辺側ではそれぞれ３つ配設したシールドケース付き電子部品を製造する場合を例にとって説明する。
また、ここでは、理解を容易にするため、スルーホール４０、凹部４１、マザー基板表面電極（基板表面電極）４２について、特にそれぞれが果たす機能により区別をすることなく説明を行う。

(１)まず、図５に示すように、所定の位置に、内周面に金属メッキ膜からなるスルーホール内周面電極（マザー基板を分割した後の凹部の内周面電極）４０ａを有する複数のスルーホール４０を備え、かつ、表面実装部品搭載面１ａのスルーホール４０に接する領域には、スルーホール内周面電極４０ａと導通するマザー基板表面電極（マザー基板を分割した後の基板表面電極）４２が配設されたマザー基板１１を用意する。
スルーホール４０は、マザー基板１１が個々の電子部品に分割される際に切断領域Ｒとなる部分が中心を通るように配置されている。

また、マザー基板表面電極４２は、マザー基板１１が個々の電子部品に分割される際に切断領域Ｒ（図６参照）となる部分を除いた領域に、該切断領域Ｒを挟んで互いに対向するように配設されている。例えば、切断領域Ｒの幅よりも１０〜５０μm程度広い幅で、マザー基板表面電極４２が形成されない領域を形成する。
マザー基板表面電極４２は、少なくとも凹部の内周面電極４０ａとの導通部分において所定の幅を有し、マザー基板１１の端面に垂直に伸びるように形成されている。しかも、マザー基板表面電極４２の長手方向端部がマザー基板１１の端面に達しないように構成されている。
ただし、図５に示すように、マザー基板１１の周辺領域の一部においては、切断領域Ｒの一方側の領域（マザー基板１１の内側になる領域）にのみマザー基板表面電極４２が配設されている。

このとき、図６に示すように、スルーホール４０の直径をＸとし、マザー基板表面電極４２の幅をＹ（＝基板表面電極の幅Ｂ）とした場合に、各スルーホール４０の直径Ｘと、各マザー基板表面電極４２の幅Ｙが、Ｘ≧Ｙの関係を満たす（すなわち、スルーホール４０が分割されることにより形成される凹部４１の幅Ｘと、マザー基板表面電極４２の幅Ｙ（＝基板表面電極の幅Ｂ）が、Ｘ≧Ｙの関係を満たし、隣接するスルーホール４０の間隔Ｃよりも、隣接するマザー基板表面電極４２の間隔Ｄの方が大きくなるように構成されている。

なお、図６に示すように、マザー基板表面電極４２の幅Ｙをスルーホール４０の直径Ｘよりも小さくすることにより、マザー基板表面電極４２が形成されていない領域が必然的に形成されることになり、ダイシングブレードなどの切断手段の厚みなどを考慮して、スルーホール４０の直径Ｘに対するマザー基板表面電極４２の幅Ｙの関係を決定することにより、確実に、切断領域Ｒとなる部分を除いた領域にマザー基板表面電極４２を形成することができる。

(２)それから、マザー基板１１上に表面実装部品（図示せず）を搭載し、マザー基板１１上の電極や回路などに、表面実装部品の電極をはんだ付けして、所定の位置に機械的に固定するとともに、電気的に接続させる。

(３)次に、シールドケース３の係合爪６をスルーホール４０（凹部４１）内に挿入し、係合爪６に弾性による付勢力が加わった状態でスルーホール４０（凹部４１）と係合させる（図３(ａ)，(ｂ)参照）。

(４)それから、図７に示すように、マザー基板１１の裏面側のマザー基板表面電極４２の一部にクリームはんだ４３を印刷した後、リフロー炉を用いて、シールドケースの係合爪をマザー基板にリフローはんだ付けする。

(５)その後、ダイシングマシンなどでマザー基板１１を所定の線（切断線）に沿って切断し、個々のシールドケース付き電子部品（図８参照）に分割する。これにより、例えば、図１(ｂ)に示すような構造を有するシールドケース付き電子部品が得られる。

なお、この実施例２では上述のように、一つの電子部品の基板の端面に配設される凹部が、長辺側ではそれぞれ５つ、短辺側ではそれぞれ３つであるシールドケース付き電子部品の製造方法について説明したが、凹部の数が異なることを除いて、その基本的な構成は、図１(ｂ)のシールドケース付き電子部品に準ずる。

上述の製造方法によれば、各スルーホール４０の直径Ｘと、各マザー基板表面電極４２の幅Ｙが、Ｘ≧Ｙの関係を満たす（すなわち、スルーホール４０が分割されることにより形成される凹部４１の幅と、マザー基板表面電極４２の幅Ｙ（＝基板表面電極の幅Ｂ）が、Ｘ≧Ｙの関係を満たす）ように配設されたマザー基板１１を用意し、マザー基板１１上に、表面実装部品を搭載した後、スルーホール４０に、シールドケース３の係合爪６を挿入して、表面実装部品を覆うようにシールドケース３を配設し、係合爪６をスルーホール内周面電極４０ａにはんだ付けした後、マザー基板１１を、各シールドケース３が搭載された領域ごとに切断して、個々のシールドケース付き電子部品に分割するようにしているので、スルーホール４０が分割されることにより形成される、内周面電極を備えた部分貫通孔状の凹部が狭い間隔（例えば、０．６mmピッチ程度）で配設されたシールドケース付き電子部品を製造する場合にも、凹部（スルーホール４０）４１間、基板表面電極（マザー基板表面電極）４２間の短絡の発生を抑制、防止して、高密度で信頼性の高いシールドケース付き電子部品を効率よく製造することが可能になる。

また、マザー基板表面電極４２を、マザー基板１１を個々の電子部品に分割する際の切断領域Ｒ（図６参照）となる部分に形成しないようにしているので、はんだが切断領域Ｒにまで達することがなく、また、従来のようにマザー基板表面電極を切断する場合に発生するバリに起因する凹部（スルーホール４０）４１間、基板表面電極（マザー基板表面電極）４２間の短絡の発生を抑制、防止して、高密度で信頼性の高いシールドケース付き電子部品を効率よく製造することができる。

また、この実施例２の場合にも、係合爪６に付勢用曲折部７ａを形成したシールドケース３を用いるようにしているので、マザー基板を確実に把持した状態で係合爪を内周面電極にはんだ付けすることができることから、シールドケースを少量のはんだで確実に基板に装着することが可能になり、従来のように、はんだを多量に使用することに起因する基板表面電極間の短絡の発生や、はんだたれの発生などを抑制して、信頼性を向上させることが可能になる。
また、裏面側のマザー基板表面電極にはんだペーストを塗布する方法により、はんだを供給してはんだ付けを行うようにしているので、供給すべきはんだが少量で済み、裏面コプラナリティを少なくすることが可能になるとともに、実装信頼性を向上させることが可能になる。

なお、本願発明においては、マザー基板表面電極４２の具体的な形状に特別の制約はなく、例えば、図９(ａ)に示すような端部に丸みを持たせた形状、図９(ｂ)に示すような端部を方形状に角張らせた形状、図９(ｃ)に示すような端部を先細りのテーパー状とした形状などの種々の形状とすることが可能である。なお、図９において、図５〜８と同一符号を付した部分は同一または相当部分を示している。

なお、図９(ａ)，(ｂ)，(ｃ)のいずれの場合にも、切断領域Ｒにマザー基板表面電極４２を形成しないようにすることにより、マザー基板１１を切断する際に電極のバリが生じることを防止して、信頼性を向上させることができる。

さらにその他の点においても上記実施例および変形例に限定されるものではなく、シールドケースの構造や寸法、係合爪の配設位置や配設数、具体的な形状、係合爪の付勢用曲折部、および当接部の具体的な構成や形状、基板の形状や寸法、係合凹部の形状などに関し、発明の範囲内において種々の応用変形を加えることが可能である。

上述のように、本願発明によれば、基板端面に配設される凹部の間隔を狭くした場合にも、基板表面電極間に短絡が生じず、信頼性を損なうことなしに、電子部品の小型、高密度化を図ることが可能になる。
また、係合爪をマザー基板のスルーホール内周面電極にはんだ付けしてシールドケースをマザー基板に取り付けた後、個々の電子部品に分割する工程を経て製造されるシールドケース付き電子部品を製造する場合に、従来のように電極を切断する場合に発生するバリに起因する端子間の短絡や、多量に使用されるはんだによる端子間の短絡の発生を抑制、防止して、高密度で信頼性の高いシールドケース付き電子部品を効率よく製造することが可能になる。
したがって、本願発明は、基板の端面に、内周面電極を備えた凹部が所定の配設間隔をもって配設され、かつ、基板の上面および下面の少なくとも一方に、凹部の内周面電極と導通するように基板表面電極が配設された構造を有する電子部品、特に、係合爪が上記凹部の内周面電極にはんだ付けされた構造を有するシールドケース付き電子部品およびその製造工程に広く適用することが可能である。

(ａ)は本願発明の一実施例にかかるシールドケース付き電子部品（例えば通信機器などに使用されるＶＣＯなどの高周波電子部品）のシールドケースをはんだ付けする前の状態を示す斜視図、(ｂ)はシールドケースが基板にはんだ付けされた状態の本願発明の一実施例にかかるシールドケース付き電子部品を示す斜視図である。 本願発明の一実施例にかかるシールドケース付き電子部品において用いられているシールドケースの構造を示す図であり、(ａ)は正面図、(ｂ)は側面図である。 (ａ)はシールドケースの係合爪を基板の凹部に係合する前の状態、(ｂ)は係合爪を基板の凹部に係合した状態を示す図である。 本願発明の一実施例にかかるシールドケース付き電子部品の製造方法を示す図である。 本願発明の電子部品を製造するのに用いたマザー基板の全体構造を示す斜視図である。 本願発明の電子部品を製造するのに用いたマザー基板の、個々の素子に相当する部分（いわゆる子基板部）を拡大して示す図である。 本願発明の電子部品の製造工程において、マザー基板の裏面側にクリームはんだを印刷した状態を示す図である。 本願発明の電子部品を製造工程において、マザー基板を個々の素子に分割した後の、基板の裏面側の状態を示す図である。 (ａ)，(ｂ)，(ｃ)は、本願発明の電子部品の製造に用いられるマザー基板に形成されるマザー基板表面電極の形状を示す図である。 従来のシールドケース付き電子部品の一例を示す図である。 従来のシールドケース付き電子部品の製造方法を示す図である。 従来のシールドケース付き電子部品の製造に用いられるマザー基板の要部構成を示す図である。 従来のシールドケース付き電子部品の製造に用いられるマザー基板を分割した状態を示す図である。

符号の説明

１ 基板
１ａ 表面実装部品搭載面
２ 表面実装部品（回路モジュール）
３ シールドケース
３ａ シールドケースのストッパー
４ａ，４ｂ，４ｃ 凹部
６，６ａ，６ｂ 係合爪
７ 係合爪の内周面電極への当接部
７ａ 係合爪の付勢用曲折部
８ 基板表面電極
９ はんだ
１１ マザー基板
１２ スルーホール
１４ 凹部の内周面電極
４０ スルーホール
４０ａ スルーホール内周面電極（凹部の内周面電極）
４１ 凹部
４２ マザー基板表面電極（基板表面電極）
４３ クリームはんだ
Ａ１，Ａ２ 凹部の幅
Ｂ１，Ｂ２ 基板表面電極の幅
Ｃ スルーホールどうしの間隔
Ｄ マザー基板表面電極の間隔
Ｒ 切断領域
Ｘ スルーホールの直径
Ｙ マザー基板表面電極の幅（＝基板表面電極の幅Ｂ）

Claims (7)

1. 基板を有し、該基板の端面に、軸心が基板の厚み方向と略平行な複数の部分貫通孔状で、内周面電極が配設された凹部が所定の配設間隔をもって配設され、かつ、前記基板の上面および下面の少なくとも一方に、前記凹部の内周面電極と導通するように、前記凹部が配設された基板の端面と平行な方向に、所定の配設間隔をもって基板表面電極が配設されている電子部品であって、
   前記凹部の幅をＡ、前記基板表面電極の幅をＢとした場合に、各凹部の幅Ａと各基板表面電極の幅Ｂが、
   Ａ≧Ｂ
   の関係を満たすことを特徴とする電子部品。
2. 前記基板が、複数のスルーホールが形成されたマザー基板を、スルーホールを分割するように切断する工程を経て製造されたものであって、分割されたスルーホールが前記基板の端面に配設された凹部となっていることを特徴とする請求項１記載の電子部品。
3. 前記基板上に表面実装部品が搭載され、かつ、基板の表面実装部品搭載面が、係合爪を基板の端面に配設された複数の凹部のうちの少なくとも一つの凹部に係合させることにより基板に取り付けられたシールドケースにより覆われていることを特徴とする請求項１または２記載の電子部品。
4. 前記シールドケースの係合爪には、シールドケースを基板にセットした状態において、前記凹部の内周面と当接して基板を把持する当接部を、弾性による付勢力をもって前記凹部の内周面に当接させるための付勢用曲折部が形成されていることを特徴とする請求項３記載の電子部品。
5. 前記シールドケースの係合爪が前記凹部の内周面電極にはんだ付けされていることを特徴とする請求項３または４記載の電子部品。
6. 端面には、軸心が基板の厚み方向と略平行な複数の部分貫通孔状で、内周面電極が配設された凹部が所定の配設間隔をもって配設され、かつ、上面および下面の少なくとも一方には、前記凹部の内周面電極と導通するように、前記凹部が配設された端面と平行な方向に、所定の配設間隔をもって基板表面電極が配設された基板上に、表面実装部品が搭載され、該表面実装部品搭載面がシールドケースにより覆われた構造を有する電子部品の製造方法において、
   (ａ)内周面にスルーホール内周面電極が配設された複数のスルーホールを備え、かつ、該スルーホール内周面電極と導通するように、上面および下面の少なくとも一方にマザー基板表面電極が配設されたマザー基板であって、前記スルーホールは、マザー基板が所定の位置で個々の電子部品に分割された場合に、前記スルーホールが分割されることにより形成される、内周面電極を備えた幅Ａの部分貫通孔状の凹部が、所定の配設間隔をもって基板の端面に位置するように配設され、前記マザー基板表面電極は、マザー基板が個々の電子部品に分割される際に切断領域となる部分を除いた領域に、その幅Ｂが前記凹部の幅Ａとの関係において、Ａ≧Ｂの関係を満たすように配設されたマザー基板を用意する工程と、
   (ｂ)前記マザー基板上に、表面実装部品を搭載する工程と、
   (ｃ)前記マザー基板のスルーホールに、シールドケースの係合爪を挿入することにより、マザー基板上に搭載された表面実装部品を覆うようにシールドケースを配設する工程と、
   (ｄ)前記スルーホール内に挿入されたシールドケースの係合爪を前記スルーホール内周面電極にはんだ付けすることにより、個々の電子部品を構成する各シールドケースをマザー基板に固定する工程と、
   (ｅ)前記シールドケースがはんだ付けされたマザー基板を、各シールドケースが搭載された領域ごとに切断して、シールドケース内に表面実装部品が収容された個々のシールドケース付き電子部品に分割する工程と
   を具備することを特徴とする電子部品の製造方法。
7. 前記シールドケースの係合爪には、シールドケースを基板にセットした状態において、前記マザー基板のスルーホール内周面電極と当接して基板を把持する当接部を、弾性による付勢力をもって前記スルーホール内周面電極に当接させるための付勢用曲折部が形成されていることを特徴とする請求項６記載の電子部品の製造方法。

Images