TWI751630B - 使用兩路由層之用於積體電路之印刷電路板連接 - Google Patents

使用兩路由層之用於積體電路之印刷電路板連接 Download PDF

Info

Publication number
TWI751630B
TWI751630B TW109125741A TW109125741A TWI751630B TW I751630 B TWI751630 B TW I751630B TW 109125741 A TW109125741 A TW 109125741A TW 109125741 A TW109125741 A TW 109125741A TW I751630 B TWI751630 B TW I751630B
Authority
TW
Taiwan
Prior art keywords
trace
path
conductive
mounting area
printed circuit
Prior art date
Application number
TW109125741A
Other languages
English (en)
Other versions
TW202107953A (zh
Inventor
安德魯 杰拉德 諾南
莎拉 澤比安
Original Assignee
美商谷歌有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商谷歌有限責任公司 filed Critical 美商谷歌有限責任公司
Publication of TW202107953A publication Critical patent/TW202107953A/zh
Application granted granted Critical
Publication of TWI751630B publication Critical patent/TWI751630B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示包含具有跡線路由拓樸之印刷電路板(PCB)之方法、系統及裝置。在一個態樣中，一PCB包含：一外部層，其包含各經組態以接納一積體電路(IC)之多個IC安裝區域；一第一跡線路由層，其具有沿著一第一路徑自一第一IC安裝區域路由至一第二IC安裝區域之一第一導電跡線；一第二跡線路由層，其具有沿著一第二路徑自該第一IC安裝區域路由至該第二IC安裝區域之一第二導電跡線；一第一通孔區域，其具有自該第一跡線路由層延伸至該第二跡線路由層之一或多個第一通孔；及一第二通孔區域，其具有自該第一跡線路由層延伸至該第二跡線路由層之一或多個第二通孔。

Description

使用兩路由層之用於積體電路之印刷電路板連接
本發明係關於一種印刷電路板且更特定言之，係關於一種包含多個路由層之印刷電路板。
在各種電子組件中使用印刷電路板(PCB)。一PCB可包含在其上使用導電跡線以連接安裝於PCB上之組件之多個路由層。例如，多個路由層可用於在安裝於PCB上之積體電路(IC)之間路由信號。
IC之一全網狀拓樸係其中各IC (例如)為了冗餘連接至各其他IC之拓樸。IC之一部分網狀拓樸係其中一些IC連接至多個其他IC但一些IC不連接至多個其他IC之拓樸。為了在一網狀拓樸中連接四個或四個以上IC，導電跡線將需要在不同層上彼此交叉。
本說明書描述與PCB之跡線路由拓樸相關之技術。一般言之，本說明書中描述之標的物之一個新穎態樣可體現於一印刷電路板中，其包含：一外部層，其包含各經組態以接納一積體電路(IC)之多個IC安裝區域；一第一跡線路由層，其包含沿著一第一路徑自一第一IC安裝區域路由至一第二IC安裝區域之一第一導電跡線；一第二跡線路由層，其包含沿著一第二路徑自該第一IC安裝區域路由至該第二IC安裝區域之一第二導電跡線，其中該第一路徑在該第一IC安裝區域與該第二IC安裝區域之間之一點處與該第二路徑交叉；一第一通孔區域，其包含自該第一跡線路由層延伸至該第二跡線路由層之一或多個第一通孔，該第一通孔區域在由該第一路徑之一第一部分、該第二路徑之一第一部分、該第一路徑與該第二路徑交叉之點及該第一IC安裝區域之一周邊之一部分界定之一第一周邊內；及一第二通孔區域，其包含自該第一跡線路由層延伸至該第二跡線路由層之一或多個第二通孔，該第二通孔區域在由該第一路徑之一第二部分、該第二路徑之一第二部分、該第一路徑與該第二路徑交叉之點及該第二IC安裝區域之一周邊之一部分界定之一第二周邊內。
此等及其他實施方案可各視情況包含一或多個以下特徵。在一些態樣中，各第一通孔將該第一跡線路由層上之一各自第三導電跡線電耦合至該第二跡線路由層上之一各自第四導電跡線。該各自第三導電跡線、該各自第四導電跡線及該第一通孔提供一第三IC安裝區域與一第四IC安裝區域之間之一第一導電路徑。在一些態樣中，各第二通孔將該第一跡線路由層上之一各自第五導電跡線電耦合至該第二跡線路由層上之一各自第六導電跡線，其中該各自第五導電跡線、該各自第六導電跡線及該第二通孔提供該第三IC安裝區域與該第四IC安裝區域之間之一第二導電路徑。
在一些態樣中，該第一IC安裝區域定位於一矩形區域之一第一隅角中。該第二IC安裝區域可定位於該矩形區域之與該第一隅角相對之一第二隅角中。該第三IC安裝區域可定位於該矩形區域之不同於該第一隅角及該第二隅角之一第三隅角中。該第四IC安裝區域定位於該矩形區域之與該第三隅角相對之一第四隅角中。
一些態樣包含安裝於該第一IC安裝區域處之一第一IC、安裝於該第二IC安裝區域處之一第二IC、安裝於該第三IC安裝區域處之一第三IC及安裝於該第四IC安裝區域處之一第四IC。該第一導電跡線將該第一IC之一輸入埠電耦合至該第二IC之一輸出埠。該第二導電跡線將該第一IC之一輸出埠電耦合至該第二IC之一輸入埠。該第一導電路徑將該第三IC之一輸入埠電耦合至該第四IC之一輸出埠。該第二導電路徑將該第三IC之一輸出埠電耦合至該第四IC之一輸入埠。該第一IC、該第二IC、該第三IC及該第四IC可以一全網狀拓樸僅使用該印刷電路板之兩個跡線路由層連接。該外部層可包含至少四個IC。
一般言之，本說明書中描述之標的物之另一態樣可體現於一印刷電路板中，其包含：一外部層，其包含安裝於其上之多個IC；一第一跡線路由層，其包含沿著一第一路徑自一第一IC路由至一第二IC之一第一導電跡線；一第二跡線路由層，其包含沿著一第二路徑自該第一IC路由至該第二IC之一第二導電跡線，其中該第一路徑在該第一IC與該第二IC之間之一點處與該第二路徑交叉；一第一通孔區域，其包含在該第一跡線路由層與該第二跡線路由層之間之一或多個第一通孔，該第一通孔區域在由該第一路徑之一第一部分、該第二路徑之一第一部分、該第一路徑與該第二路徑交叉之點及該第一IC之一周邊之一部分界定之一第一周邊內；及一第二通孔區域，其包含在該第一跡線路由層與該第二跡線路由層之間之一或多個第二通孔，該第二通孔區域包含由該第一路徑之一第二部分、該第二路徑之一第二部分、該第一路徑與該第二路徑交叉之點及該第二IC之一周邊之一部分界定之一第二周邊。
此等及其他實施方案可各視情況包含一或多個以下特徵。在一些態樣中，各第一通孔將該第一跡線路由層上之一各自第三導電跡線電耦合至該第二跡線路由層上之一各自第四導電跡線。該各自第三導電跡線、該各自第四導電跡線及該第一通孔提供一第三IC與一第四IC之間之一第一導電路徑。
在一些態樣中，各第二通孔將該第一跡線路由層上之一各自第五導電跡線電耦合至該第二跡線路由層上之一各自第六導電跡線。該各自第五導電跡線、該各自第六導電跡線及該第二通孔提供該第三IC與該第四IC之間之一第二導電路徑。
在一些態樣中，該第一IC定位於一矩形區域之一第一隅角中；該第二IC定位於該矩形區域之與該第一隅角相對之一第二隅角中；該第三IC定位於該矩形區域之不同於該第一隅角及該第二隅角之一第三隅角中；且該第四IC定位於該矩形區域之與該第三隅角相對之一第四隅角中。
在一些態樣中，該第一導電跡線將該第一IC之一輸入埠電耦合至該第二IC之一輸出埠；該第二導電跡線將該第一IC之一輸出埠電耦合至該第二IC之一輸入埠；該第一導電路徑將該第三IC之一輸入埠電耦合至該第四IC之一輸出埠；且該第二導電路徑將該第三IC之一輸出埠電耦合至該第四IC之一輸入埠。該第一IC、該第二IC、該第三IC及該第四IC以一全網狀拓樸僅使用該印刷電路板之兩個跡線路由層連接。該外部層可包含至少四個IC。
一般言之，本說明書中描述之標的物之另一態樣可體現於一印刷電路板中，其包含：一外部層，其包含各經組態以接納一積體電路(IC)之多個IC安裝區域；一第一跡線路由層，其包含沿著一第一路徑自一第一IC安裝區域路由至一第二IC安裝區域之一第一導電跡線；一第二跡線路由層，其包含沿著一第二路徑自該第一IC安裝區域路由至該第二IC安裝區域之一第二導電跡線，其中該第一路徑在該第一IC安裝區域與該第二IC安裝區域之間之一點處與該第二路徑交叉；一第一通孔區域，其包含自該第一跡線路由層延伸至該第二跡線路由層之一或多個第一通孔，該第一通孔區域在由該第一路徑之一第一部分、該第二路徑之一第一部分、該第一路徑與該第二路徑交叉之點以及該第一導電跡線及該第二導電跡線會聚至彼此之一臨限距離內之一第一點界定之一第一周邊內；及一第二通孔區域，其包含自該第一跡線路由層延伸至該第二跡線路由層之一或多個第二通孔，該第二通孔區域在由該第一路徑之一第二部分、該第二路徑之一第二部分、該第一路徑與該第二路徑交叉之點以及該第一導電跡線及該第二導電跡線會聚至彼此之一臨限距離內之一第二點界定之一第二周邊內。
此等及其他實施方案可各視情況包含一或多個以下特徵。在一些態樣中，各第一通孔將該第一跡線路由層上之一各自第三導電跡線電耦合至該第二跡線路由層上之一各自第四導電跡線。該各自第三導電跡線、該各自第四導電跡線及該第一通孔提供一第三IC安裝區域與一第四IC安裝區域之間之一第一導電路徑。
在一些態樣中，各第二通孔將該第一跡線路由層上之一各自第五導電跡線電耦合至該第二跡線路由層上之一各自第六導電跡線。該各自第五導電跡線、該各自第六導電跡線及該第二通孔提供該第三IC安裝區域與該第四IC安裝區域之間之一第二導電路徑。
在一些態樣中，該第一IC安裝區域定位於一矩形區域之一第一隅角中；該第二IC安裝區域定位於該矩形區域之與該第一隅角相對之一第二隅角中；該第三IC安裝區域定位於該矩形區域之不同於該第一隅角及該第二隅角之一第三隅角中；且該第四IC安裝區域定位於該矩形區域之與該第三隅角相對之一第四隅角中。
一些態樣包含安裝於該第一IC安裝區域處之一第一IC、安裝於該第二IC安裝區域處之一第二IC、安裝於該第三IC安裝區域處之一第三IC及安裝於該第四IC安裝區域處之一第四IC。該第一導電跡線將該第一IC之一輸入埠電耦合至該第二IC之一輸出埠；該第二導電跡線將該第一IC之一輸出埠電耦合至該第二IC之一輸入埠；該第一導電路徑將該第三IC之一輸入埠電耦合至該第四IC之一輸出埠；且該第二導電路徑將該第三IC之一輸出埠電耦合至該第四IC之一輸入埠。
在一些態樣中，該第一IC、該第二IC、該第三IC及該第四IC以一全網狀拓樸僅使用該印刷電路板之兩個跡線路由層連接。在一些態樣中，該外部層包含至少四個IC。
本說明書中描述之標的物可在特定實施例中實施以便實現一或多個以下優點。使用本文中描述之跡線路由拓樸，可減小一PCB之路由層之數目。減小路由層之數目容許更簡單PCB設計及用於製造PCB之經降低成本。減小用於一網狀拓樸中之IC之間之路由跡線之路由層之數目亦減小將IC之接腳連接至IC之路由層之最深盲孔之所需深度，從而容許深度限制通孔(諸如雷射盲孔)。
下文關於圖描述前述標的物之各種特徵及優點。自本文中描述之標的物及發明申請專利範圍明白額外特徵及優點。
一般言之，本文中描述之系統及技術係關於減小電耦合安裝於一PCB上之組件(諸如IC)所需之路由層之數目之跡線路由拓樸。當欲以一全網狀拓樸或部分網狀拓樸連接多個IC (或其他適當電子組件)時，一些導電跡線將通常必須彼此交叉以製成全部連接。四個或四個以上IC之情況通常係如此。由於導電跡線無法彼此接觸，故跡線必須在PCB之不同路由層上交叉。為了簡潔起見，導電跡線(其等可係銅跡線)在本文中亦稱為跡線。
下文描述之一例示性跡線路由拓樸實現以一全網狀拓樸(或一部分網狀拓樸)僅使用兩個路由層連接四個IC。在兩個IC (IC A與IC C)之間路由之兩個跡線可界定其中另兩個IC (IC B及IC D)之間之跡線在兩個路由層之間轉變之兩個通孔區域。例如，IC A與IC C之間之一第一跡線可在一第一跡線路由層上路由。IC A與IC C之間之一第二導電跡線可在不同於第一跡線路由層之一第二跡線路由層上路由。由於跡線在不同跡線路由層上，故第一跡線及第二跡線可在(例如)定位於IC A與IC C之間之一點處彼此交叉。交叉界定兩個通孔區域。亦即，各通孔區域在由第一跡線及第二跡線之各自部分、交叉點及兩個IC之一者之一部分(或第一跡線及第二跡線會聚之一點，如下文描述)界定之一周邊內。如圖3中展示且下文描述，通孔區域中之通孔實現IC B與IC D之間之跡線在不同跡線路由層上與IC A與IC C之間之跡線交叉使得僅需要兩個跡線路由層以連接四個IC。
雖然關於連接IC描述例示性跡線路由拓樸，但拓樸亦可用於連接其他器件，諸如網路開關、PCIe開關、互連匯流排或一背板/電纜連接器及IC。
圖1係具有四個IC 110A至110D及一無效跡線路由拓樸之一PCB 100之一圖式。IC 110A至110D安裝於PCB 100之一外表面上，例如，焊接至PCB 100之一外表面。PCB 100亦包含可用於路由導電跡線(例如，銅跡線)之多個內部層。在一第一跡線路由層(層1)上路由之跡線使用實線展示。在一第二跡線路由層(層2)上路由之跡線使用虛線展示。跡線將安裝於PCB 100上之組件彼此電連接。
IC 110A至110D以一全網狀拓樸連接，此係因為各IC 110A至110D使用跡線連接至各其他IC 110A至110D。各IC 110A至110D包含用於各其他IC 110A至110D之一資料通信埠。IC 110A至110D亦可包含(例如)用於與其他IC或其他組件(例如，連接至未安裝於PCB 100上之組件之連接器)通信之其他資料通信埠。
IC 110A之埠1使用跡線124A及124B連接至IC 110D之埠3。例如，跡線124A可將IC 110A之埠1之一輸入連接至IC 110D之埠3之一輸出。類似地，跡線124B可將IC 110A之埠1之一輸出連接至IC 110D之埠3之一輸入。此提供IC 110A與110D之間之雙向通信。各跡線124A及124B可表示多個跡線。例如，各埠可包含多個輸入及多個輸出。一各自跡線可用於將IC 110A之埠1之各輸入連接至IC 110D之埠3之一對應輸出。類似地，一各自跡線可用於將IC 110A之埠1之各輸出連接至IC 110D之埠3之一對應輸入。
一般言之，將IC 110A之埠1之(若干)輸入連接至IC 110D之埠3之(若干)輸出之(若干)跡線應在不同於將IC 110A之(若干)輸出連接至IC 110D之(若干)輸入之(若干)跡線之一層上路由以減少不同方向跡線之間之串擾。在此實例中，跡線124A在層1上路由且跡線124B在層2上路由。在一類似配置中，IC 110A之埠3使用分別在層1及層2上路由之跡線121A及121B連接至IC 110B之埠1；IC 110B之埠3使用分別在層1及層2上路由之跡線122A及122B連接至IC 110C之埠1；且IC 110C之埠3使用分別在層1及層2上路由之跡線123A及123B連接至IC 110D之埠1。
跡線125A及125B將IC 110A之埠2連接至IC 110C之埠2。類似地，跡線126A及126B將IC 110B之埠2連接至IC 110D之埠2。然而，如由圓形130展示，若跡線125A、125B、126A及126B僅使用兩個路由層沿著其等經繪示路徑路由，則跡線125A及125B將在相同路由層(層1)上交叉，此係無效的。類似地，跡線126A及126B將亦在相同路由層(層2)上交叉，此係無效的。
容許跡線125A及126A交叉且容許跡線125B及126B交叉之一個方式係使用額外路由層。圖2係具有四個IC 210A至210D及使用四個路由層(層1至4)之一跡線路由拓樸之一PCB 200之一圖式。
類似於圖1之跡線路由拓樸，IC 210A之埠1使用分別在層1及層2上路由之跡線224A及224B連接至IC 210D之埠3；IC 210A之埠3使用分別在層1及層2上路由之跡線221A及221B連接至IC 210B之埠1；IC 210B之埠3使用分別在層1及層2上路由之跡線222A及222B連接至IC 210C之埠1；及IC 210C之埠3使用分別在層1及層2上路由之跡線223A及223B連接至IC 210D之埠1。
另外，跡線225A及225B將IC 210A之埠2連接至IC 210C之埠2。類似地，跡線226A及226B將IC 210B之埠2連接至IC 210D之埠2。然而，在此實例中，跡線225A及225B分別在層1及層2上路由，而跡線226A及226B分別在層3及層4上路由。如在圓形230處展示，跡線225A及225B可與跡線226A及226B交叉，此係因為其等全部在不同跡線路由層上。然而，此跡線路由拓樸使用四個跡線路由層而非兩個跡線路由層。
圖3係具有四個IC 310A至310D及使用兩個路由層之一跡線路由拓樸之一PCB 300之一圖式。IC 310A至310D安裝於PCB 300之一外表面上，例如，經由焊接電機械附接至PCB 300之一外表面。如圖4中展示且下文描述，各IC 310A至310D可在一對應IC安裝區域處連接至PCB 300。
PCB 300亦包含可用於路由導電跡線(例如，銅跡線)之多個內部層。在一第一跡線路由層(層1)上路由之跡線使用實線展示。在一第二跡線路由層(層2)上路由之跡線使用虛線展示。層1可安置於PCB 300之外表面與層2之間。在另一實例中，層2可安置於外表面與層1之間。層可由介電材料分離。PCB 300可包含額外跡線路由層，例如，總共四個跡線路由層、十個跡線路由層或另一適當數目個跡線路由層。
跡線使用通孔連接至IC之接腳。一通孔係一多層PCB中用於將信號自一個層傳遞至另一層之一孔。一盲孔將PCB之一外層連接至PCB之一內層，且在PCB之一側上曝露。
IC 310A至310D以一全網狀拓樸連接，此係因為各IC 310A至310D使用跡線電連接至各其他IC 310A至310D。各IC 310A至310D包含用於各其他IC 310C至310D之一資料通信埠。IC 310A至310D亦可包含(例如)用於與其他IC或其他組件(例如，連接至未安裝於PCB 300上之組件之連接器)通信之其他資料通信埠。在一些實施方案中，IC 310A至310D係微處理器。
各埠可包含一或多個輸入及一或多個輸出。一IC 310A至310D之一或多個輸入埠可使用跡線連接至另一IC 310至310D之一或多個輸出埠。各埠之各輸入及各輸出可連接至一各自通孔。此通孔將輸入或輸出連接至跡線路由層之一者上之一跡線。此跡線將通孔連接至另一通孔，該另一通孔連接至一不同IC之對應埠之輸入或輸出。
如上文描述，將一第一IC之一輸入埠之(若干)輸入連接至一第二IC之一輸出埠之(若干)跡線應在不同於將第一IC之(若干)輸出連接至第二IC之(若干)輸入之(若干)跡線之一層上路由以減少不同方向跡線之間之串擾。圖3之跡線路由拓樸僅使用兩個跡線路由層且在IC之外部周圍無過度長跡線之情況下實現多個IC (例如，四個或四個以上IC)之間之此類型之連接。
IC 310A之埠1使用跡線324A及324B連接至IC 310D之埠3。例如，跡線324A可將IC 310A之埠1之一輸入連接至IC 310D之埠3之一輸出。類似地，跡線324B可將IC 310A之埠1之一輸出連接至IC 310D之埠3之一輸入。此提供IC 310A之埠1與IC 310D之埠3之間之雙向通信。各跡線324A及324B可表示多個跡線，此係因為各埠可包含多個輸入及多個輸出。多個跡線可與各對跡線之間之某一空間平行路由以減少或防止跡線之間之串擾。一各自跡線可用於將IC 310A之埠1之各輸入連接至IC 310D之埠3之一對應輸出。類似地，一各自跡線可用於將IC 310A之埠1之各輸出連接至IC 310D之埠3之一對應輸入。
在此實例中，跡線324A在層1上路由且跡線324B在層2上路由。在一類似配置中，IC 310A之埠3使用分別在層1及層2上路由之跡線321A及321B連接至IC 310B之埠1；IC 310B之埠3使用分別在層1及層2上路由之跡線322A及322B連接至IC 310C之埠1；且IC 310C之埠3使用分別在層1及層2上路由之跡線323A及323B連接至IC 310D之埠1。類似於IC 310A與IC 310D之間之跡線324A及324B，此等跡線對之各者可提供其等各自IC之間之雙向通信。另外，例如，若埠具有多個輸入及輸出，則此等跡線之各者可表示多個跡線，如上文描述。
跡線325A及325B將IC 310A之埠2連接至IC 310C之埠2。跡線325A沿著層1上之一第一路徑路由且跡線325B在層2上之一第二路徑上路由。各跡線325A及325B可表示沿著一相同路徑(例如，平行且隔開以減少或防止跡線對之間之串擾)路由之多個跡線。跡線325A及325B沿著在一些區域中隔開且在一交叉點340處交叉之各自路徑路由。亦即，取決於如在兩個層之間，哪一跡線在上層上且哪一跡線在下層上，跡線325A或325B之一者在點340處在另一跡線325A或325B上方通過。
跡線325A及325B之此交叉界定其中跡線325A及325B彼此隔開之兩個通孔區域331及332。雖然通孔區域331及332係使用矩形框展示，但通孔區域331及332可在形成於跡線325A與325B之間之空間中之任何處。例如，通孔區域331可具有由IC 310A之介於跡線325A與325B之間之一部分335 (或在跡線325A及325B在IC 310A附近會聚且在彼此之一臨限距離內之一點)、跡線325A之介於交叉點340與IC 310A之間之一部分、跡線325B之介於交叉點340與IC 310A之間之一部分及交叉點340自身界定之一周邊或定位於該周邊內。在另一實例中，通孔區域331係在此周邊內(例如，在具有一圓形、矩形或其他適當幾何形狀之一經界定區域內)之一經界定區域。
類似地，通孔區域332可具有由IC 310C之介於跡線325A與325B之間之一部分336 (或跡線325A及325B在IC 310C附近會聚且在彼此之一臨限距離內之一點)、跡線325A之介於交叉點340與IC 310C之間之一部分、跡線325B之介於交叉點340與IC 310C之間之一部分及交叉點340自身界定之一周邊或定位於該周邊內。在另一實例中，通孔區域332係在此周邊內(例如，在具有一圓形、矩形或其他適當幾何形狀之一經界定區域內)之一經界定區域。
跡線325A及325B可在交叉點340之任一側上隔開以形成通孔區域331及332。例如，跡線325A及325B可針對其等各自路徑之至少一臨限長度隔開至少一臨限距離(例如，沿著平行於跡線路由層之一平面之一臨限橫向距離)以形成通孔區域331及332。例如，跡線325A與325B之間之距離341可係在通孔區域331上方及下方之針對跡線325A及325B之至少一臨限水平長度之至少一臨限距離。可基於各通孔區域331及332中之通孔之數目選擇區域之大小及因此臨限距離。
雖然跡線325A及325B經展示具有近似45度之傾斜轉角，但跡線325A及325B可具有其他形狀及路徑同時仍形成通孔區域331及332。例如，跡線325A及325B可遵循包含近似90度轉角而非近似45度轉角之路徑。在此實例中，跡線325A及325B可在IC 310A至310D之間之區域之中心處或附近形成一x形狀。在另一實例中，跡線325A及325B之轉角可係圓形的。在此實例中，各跡線325A及325B可係s形的。
包含一第一部分326A及一第二部分326B之一跡線326將IC 310B之埠2連接至IC 310D之埠2。通孔區域331將跡線326在PCB 300之層1與層2之間轉變，使得跡線326可在與跡線325A及325B不同之層上與跡線325A及325B交叉。特定言之，第一部分326A係沿著PCB 300之層1在IC 310B之埠2 (例如，在連接至IC 310B之埠2之一通孔)與通孔區域331中之一通孔之間路由。此第一部分326A與在PCB 300之層2上路由之跡線325A交叉。通孔將第一部分326A連接至第二部分326B。第二部分326B係沿著PCB 300之層2在通孔與IC 310D之埠2 (例如，連接至IC 310D之埠2之一通孔)之間路由。第二部分326B與在PCB 300之層1上路由之跡線325B交叉。因此，以此方式在PCB 300之兩個層上路由跡線326容許跡線326僅使用兩個路由層與跡線325A及325B交叉。
跡線326可表示沿著此路徑(例如，平行於分離)在IC 310B與IC 310D之間路由之多個跡線。通孔區域331可包含用於由跡線327表示之各個別跡線之一各自通孔。
類似於跡線326，包含一第一部分327A及一第二部分327B之一跡線327將IC 310B之埠2連接至IC 310D之埠2。例如，跡線326可將IC 310B之埠2之一輸入連接至IC 310D之埠2之一輸出且跡線327可將IC 310D之埠2之一輸入連接至IC 310B之埠2之一輸出。
通孔區域332將跡線327在PCB 300之層1與層2之間轉變，使得跡線327可在與跡線325A及325B不同之層上與跡線325A及325B交叉。特定言之，第一部分327A係沿著PCB 300之層2在IC 310B之埠2 (例如，在連接至IC 310B之埠2之一通孔)與通孔區域332中之一通孔之間路由。此第一部分327A與在PCB 300之層1上路由之跡線325B交叉。通孔將第一部分327A連接至第二部分327B。第二部分327B係沿著PCB 300之層1在通孔與IC 310D之埠2 (例如，連接至IC 310D之埠2之一通孔)之間路由。第二部分327B與在PCB 300之層2上路由之跡線325A交叉。因此，以此方式在PCB 300之此兩個層上路由跡線327容許跡線327僅使用兩個路由層與跡線325A及325B交叉。
跡線327可表示沿著此路徑(例如，平行於分離)在IC 310B與IC 310D之間路由之多個跡線。通孔區域332可包含用於由跡線327表示之各個別跡線之一各自通孔。
在此實例中，IC 310A至310D配置於一正方形形狀內，其中各IC 310A至310D在正方形之一隅角中。此正方形配置包含兩列，各列具有兩個IC。交叉點340定位於IC 310A至310D之間之區域之中心附近，其中一通孔區域331及332在交叉點340之任一側上。
使用相同或一類似跡線路由拓樸，其他形狀及配置亦係可能的。例如，IC 310A至310D不需要呈列及行。亦即，IC 310C可在IC 310B之右側或IC 310D可在IC 310C之下方。
在另一實例中，通孔區域331及332可並排而非圖3之偏移配置。例如，跡線325A及325B可在通孔區域331及332周圍形成類似於數字八之一形狀。
IC 310A至310D亦可以一部分網狀拓樸而非一全網狀拓樸連接。例如，IC A可不連接至IC B。在此實例中，將不包含跡線321A及321B。
PCB 300可包含四個以上IC。例如，IC 310B及310C可連接至定位於IC 310B及310C之右側之IC。IC 310至310D可使用其中一些IC 310至310D連接至一些其他IC之一部分網狀拓樸連接至PCB 300之其他IC。
圖4係無IC 310A至310D之圖3之PCB 300之一圖式。PCB 300包含分別用於各IC 310A至310D之一IC安裝區域410A至410D。例如，PCB 300可經製造具有內部路由層(層1及層2)及包含IC安裝區域410A至410D之一外部層。IC 310A至310D可隨後安裝於其等IC安裝區域410A至410D中。
在此實例中，各IC安裝區域410A至410D包含導電襯墊之一配置。各導電襯墊420可包含一IC之一導電襯墊可耦合至其之一導電材料。例如，IC 310A至310D可包含具有焊接至對應IC安裝區域410A至410D之導電襯墊420之導電襯墊之一球柵陣列(BGA)。在另一實例中，各IC安裝區域可包含具有用於接納並焊接至IC 310A至310D之接腳之導電周邊之孔。
PCB 300之跡線可在IC安裝區域410A至410D之導電襯墊之間路由。例如，跡線321A可連接至IC安裝區域410A下方之一通孔。此通孔可係自PCB 300之外部層延伸至其中路由跡線321A之PCB 300之層1之一盲孔。此通孔可將跡線321A連接至將接納IC 310A之埠3之一導電襯墊之PCB 300之外表面上之一導電襯墊。在另一實例中，跡線323B可連接至IC安裝區域410D下方之一通孔。此通孔可係自PCB 300之外部層延伸至其中路由跡線323B之PCB 300之層2之一盲孔。此通孔可將跡線323B連接至將接納IC 310D之埠1之一導電襯墊之PCB 300之外表面上之一導電襯墊。連接至一IC 310A至310D之各其他跡線可使用一通孔類似地連接至IC 310A至310D之一導電襯墊。
圖5係繪示用於製造一PCB之一例示性程序500之一流程圖。程序500可由包含一或多個資料處理裝置及製造設備之一系統執行。
系統設計一PCB之各層之跡線之一佈局(510)。系統可基於指定PCB之IC (及/或其他組件)之間之連接之一電路圖佈置跡線。在另一實例中，一人(諸如一PCB設計者)可佈置PCB之跡線。
若PCB將以一全網狀拓樸包含四個或四個以上IC，或以其他方式需要兩個或兩個以上跡線與兩個或兩個以上其他跡線交叉，則系統可產生容許跡線在兩個跡線路由層上路由之一路由拓樸。例如，系統可路由待連接一第一對IC之兩個跡線使得兩個跡線在不同路由層上且在第一對IC之間之某一點處交叉。系統亦可將通孔定位於由兩個跡線界定之通孔區域中，如上文參考圖3描述。
系統可在一第二對IC之間路由跡線，使得跡線不接觸路由於第一對IC之間之跡線。例如，系統可路由此等跡線使得各跡線在通孔區域之一者中之兩個層之間轉變且使得當跡線與第一對IC之間之一跡線交叉時，該等跡線在不同路由層上。
系統基於設計自各核心之各層蝕刻導電材料(520)。各路由層可在包含具有附接至兩個側之一銅箔之一介電材料層之一核心之一表面上。系統可基於該層上之跡線之佈局自將用作一跡線路由層之一核心之側蝕除銅。例如，系統可基於設計中之跡線之佈局蝕除銅以形成導電跡線。
系統使核心彼此附接(530)。系統可使用一預浸體材料將核心附接至彼此。預浸體材料可係將核心固持在一起之一黏著介電材料。
系統基於設計在PCB中產生通孔(540)。例如，製造設備可基於設計藉由鑽孔通孔且將一導電材料(例如，銅)放置於通孔中而在各通孔區域中產生通孔。系統可在IC安裝區域下方產生類似通孔以將IC之導電襯墊連接至跡線路由層之跡線。
將IC安裝於PCB上(550)。例如，可將各IC放置於一對應IC安裝區域上。可將IC之各導電襯墊或接腳焊接至IC安裝區域之一對應襯墊或孔。
術語「資料處理裝置」涵蓋用於處理資料之全部類型之裝置、器件及機器，包含(藉由實例)一可程式化處理器、一電腦、一系統單晶片或前述之多者或組合。裝置可包含專用邏輯電路，例如，一FPGA (場可程式化閘陣列)或一ASIC (特定應用積體電路)。
本說明書中描述之程序及邏輯流程可由一或多個可程式化處理器執行，該一或多個可程式化處理器執行一或多個電腦程式以藉由對輸入資料操作且產生輸出而執行動作。程序及邏輯流程亦可由專用邏輯電路(例如，一FPGA (場可程式化閘陣列)或一ASIC (特定應用積體電路))執行且裝置亦可實施為專用邏輯電路。
適合於執行一電腦程式之處理器包含(藉由實例)通用微處理器及專用微處理器兩者及任何類型之數位電腦之任何一或多個處理器。一般言之，一處理器將自一唯讀記憶體或一隨機存取記憶體或兩者接收指令及資料。一電腦之主要元件係用於根據指令執行動作之一處理器及用於儲存指令及資料之一或多個記憶體器件。一般言之，一電腦將亦包含用於儲存資料之一或多個大容量儲存器件(例如，磁碟、磁光碟或光碟)或可操作耦合以自該一或多個大容量儲存器件接收資料或將資料傳送至該一或多個大容量儲存器件或兩者。
雖然本說明書含有許多具體實施方案細節，但不應將此等細節理解為對任何發明或可能主張之內容之範疇之限制，而應理解為特定發明之特定實施例所特定之特徵之描述。亦可在一單一實施例中組合實施在本說明書中在單獨實施例之背景內容中描述之特定特徵。相反地，亦可在多個實施例中單獨地實施或以任何適合子組合實施在一單一實施例之背景內容中描述之各種特徵。再者，雖然在上文將特徵描述為以特定組合作用且甚至最初如此主張，但在一些情況中，來自一所主張組合之一或多個特徵可自該組合去除且該所主張組合可係關於一子組合或一子組合之變動。
類似地，雖然在圖式中以一特定順序描繪操作，但不應將此理解為需要以所展示之特定順序或以循序順序執行此等操作或執行所有所繪示之操作以達成所要結果。在特定情況中，多任務及並行處理可係有利的。再者，不應將上文描述之實施例中之各種系統組件之分離理解為在全部實施例中需要此分離，且應將其理解為所述程式組件及系統通常可一起整合於一單一軟體產品中或封裝至多個軟體產品。
因此，已描述標的物之特定實施例。其他實施例係在以下發明申請專利範圍之範疇內。在一些情況中，在發明申請專利範圍中陳述之動作可以一不同順序執行且仍達成所要結果。另外，在附圖中描繪之程序不一定需要所展示之特定順序或循序順序以達成所要結果。在特定實施方案中，多任務及並行處理可係有利的。
100:印刷電路板(PCB) 110A至110D:積體電路(IC) 121A:跡線 121B:跡線 122A:跡線 122B:跡線 123A:跡線 123B:跡線 124A:跡線 124B:跡線 125A:跡線 125B:跡線 126A:跡線 126B:跡線 130:圓形 200:印刷電路板(PCB) 210A至210D:積體電路(IC) 221A:跡線 221B:跡線 222A:跡線 222B:跡線 223A:跡線 223B:跡線 224A:跡線 224B:跡線 225A:跡線 225B:跡線 226A:跡線 226B:跡線 230:圓形 300:印刷電路板(PCB) 310A至310D:積體電路(IC) 321A:跡線 321B:跡線 322A:跡線 322B:跡線 323A:跡線 323B:跡線 324A:跡線 324B:跡線 325A:跡線 325B:跡線 326:跡線 326A:第一部分 326B:第二部分 327:跡線 327A:第一部分 327B:第二部分 331:通孔區域 332:通孔區域 335:部分 336:部分 340:交叉點 341:距離 410A至410D:積體電路(IC)安裝區域 420:導電襯墊 500:程序 510:步驟 520:步驟 530:步驟 540:步驟 550:步驟
圖1係具有四個IC及一無效跡線路由拓樸之一PCB之一圖式。
圖2係具有四個IC及使用四個路由層之一跡線路由拓樸之一PCB之一圖式。
圖3係具有四個IC及使用兩個路由層之一跡線路由拓樸之一PCB之一圖式。
圖4係無IC之圖3之PCB之一圖式。
圖5係繪示用於製造一PCB之一例示性程序之一流程圖。
各種圖式中之相同元件符號及名稱指示類似元件。
300:印刷電路板(PCB)
310A至310D:積體電路(IC)
321A:跡線
321B:跡線
322A:跡線
322B:跡線
323A:跡線
323B:跡線
324A:跡線
324B:跡線
325A:跡線
325B:跡線
326:跡線
326A:第一部分
326B:第二部分
327:跡線
327A:第一部分
327B:第二部分
331:通孔區域
332:通孔區域
335:部分
336:部分
340:交叉點
341:距離

Claims (23)

  1. 一種印刷電路板，其包括： 一外部層，其包含各經組態以接納一積體電路(IC)之多個IC安裝區域； 一第一跡線路由層，其包括沿著一第一路徑自一第一IC安裝區域路由至一第二IC安裝區域之一第一導電跡線； 一第二跡線路由層，其包括沿著一第二路徑自該第一IC安裝區域路由至該第二IC安裝區域之一第二導電跡線，其中該第一路徑在該第一IC安裝區域與該第二IC安裝區域之間之一點處與該第二路徑交叉； 一第一通孔區域，其包括自該第一跡線路由層延伸至該第二跡線路由層之一或多個第一通孔，該第一通孔區域在由該第一路徑之一第一部分、該第二路徑之一第一部分、該第一路徑與該第二路徑交叉之該點及該第一IC安裝區域之一周邊之一部分界定之一第一周邊內；及 一第二通孔區域，其包括自該第一跡線路由層延伸至該第二跡線路由層之一或多個第二通孔，該第二通孔區域在由該第一路徑之一第二部分、該第二路徑之一第二部分、該第一路徑與該第二路徑交叉之該點及該第二IC安裝區域之一周邊之一部分界定之一第二周邊內。
  2. 如請求項1之印刷電路板，其中各第一通孔將該第一跡線路由層上之一各自第三導電跡線電耦合至該第二跡線路由層上之一各自第四導電跡線，其中該各自第三導電跡線、該各自第四導電跡線及該第一通孔提供一第三IC安裝區域與一第四IC安裝區域之間之一第一導電路徑。
  3. 如請求項2之印刷電路板，其中各第二通孔將該第一跡線路由層上之一各自第五導電跡線電耦合至該第二跡線路由層上之一各自第六導電跡線，其中該各自第五導電跡線、該各自第六導電跡線及該第二通孔提供該第三IC安裝區域與該第四IC安裝區域之間之一第二導電路徑。
  4. 如請求項3之印刷電路板，其中： 該第一IC安裝區域定位於一矩形區域之一第一隅角中； 該第二IC安裝區域定位於該矩形區域之與該第一隅角相對之一第二隅角中； 該第三IC安裝區域定位於該矩形區域之不同於該第一隅角及該第二隅角之一第三隅角中；且 該第四IC安裝區域定位於該矩形區域之與該第三隅角相對之一第四隅角中。
  5. 如請求項3之印刷電路板，其進一步包括安裝於該第一IC安裝區域處之一第一IC、安裝於該第二IC安裝區域處之一第二IC、安裝於該第三IC安裝區域處之一第三IC及安裝於該第四IC安裝區域處之一第四IC。
  6. 如請求項5之印刷電路板，其中： 該第一導電跡線將該第一IC之一輸入埠電耦合至該第二IC之一輸出埠； 該第二導電跡線將該第一IC之一輸出埠電耦合至該第二IC之一輸入埠； 該第一導電路徑將該第三IC之一輸入埠電耦合至該第四IC之一輸出埠；且 該第二導電路徑將該第三IC之一輸出埠電耦合至該第四IC之一輸入埠。
  7. 如請求項6之印刷電路板，其中該第一IC、該第二IC、該第三IC及該第四IC以一全網狀拓樸僅使用該印刷電路板之兩個跡線路由層連接。
  8. 如請求項1之印刷電路板，其中該外部層包含至少四個IC。
  9. 一種印刷電路板，其包括： 一外部層，其包含安裝於其上之多個IC； 一第一跡線路由層，其包括沿著一第一路徑自一第一IC路由至一第二IC之一第一導電跡線； 一第二跡線路由層，其包括沿著一第二路徑自該第一IC路由至該第二IC之一第二導電跡線，其中該第一路徑在該第一IC與該第二IC之間之一點處與該第二路徑交叉； 一第一通孔區域，其包括在該第一跡線路由層與該第二跡線路由層之間之一或多個第一通孔，該第一通孔區域在由該第一路徑之一第一部分、該第二路徑之一第一部分、該第一路徑與該第二路徑交叉之該點及該第一IC之一周邊之一部分界定之一第一周邊內；及 一第二通孔區域，其包括在該第一跡線路由層與該第二跡線路由層之間之一或多個第二通孔，該第二通孔區域包含由該第一路徑之一第二部分、該第二路徑之一第二部分、該第一路徑與該第二路徑交叉之該點及該第二IC之一周邊之一部分界定之一第二周邊。
  10. 如請求項9之印刷電路板，其中各第一通孔將該第一跡線路由層上之一各自第三導電跡線電耦合至該第二跡線路由層上之一各自第四導電跡線，其中該各自第三導電跡線、該各自第四導電跡線及該第一通孔提供一第三IC與一第四IC之間之一第一導電路徑。
  11. 如請求項10之印刷電路板，其中各第二通孔將該第一跡線路由層上之一各自第五導電跡線電耦合至該第二跡線路由層上之一各自第六導電跡線，其中該各自第五導電跡線、該各自第六導電跡線及該第二通孔提供該第三IC與該第四IC之間之一第二導電路徑。
  12. 如請求項11之印刷電路板，其中： 該第一IC定位於一矩形區域之一第一隅角中； 該第二IC定位於該矩形區域之與該第一隅角相對之一第二隅角中； 該第三IC定位於該矩形區域之不同於該第一隅角及該第二隅角之一第三隅角中；且 該第四IC定位於該矩形區域之與該第三隅角相對之一第四隅角中。
  13. 如請求項12之印刷電路板，其中： 該第一導電跡線將該第一IC之一輸入埠電耦合至該第二IC之一輸出埠； 該第二導電跡線將該第一IC之一輸出埠電耦合至該第二IC之一輸入埠； 該第一導電路徑將該第三IC之一輸入埠電耦合至該第四IC之一輸出埠；且 該第二導電路徑將該第三IC之一輸出埠電耦合至該第四IC之一輸入埠。
  14. 如請求項13之印刷電路板，其中該第一IC、該第二IC、該第三IC及該第四IC以一全網狀拓樸僅使用該印刷電路板之兩個跡線路由層連接。
  15. 如請求項9之印刷電路板，其中該外部層包含至少四個IC。
  16. 一種印刷電路板，其包括： 一外部層，其包含各經組態以接納一積體電路(IC)之多個IC安裝區域； 一第一跡線路由層，其包括沿著一第一路徑自一第一IC安裝區域路由至一第二IC安裝區域之一第一導電跡線； 一第二跡線路由層，其包括沿著一第二路徑自該第一IC安裝區域路由至該第二IC安裝區域之一第二導電跡線，其中該第一路徑在該第一IC安裝區域與該第二IC安裝區域之間之一點處與該第二路徑交叉； 一第一通孔區域，其包括自該第一跡線路由層延伸至該第二跡線路由層之一或多個第一通孔，該第一通孔區域在由該第一路徑之一第一部分、該第二路徑之一第一部分、該第一路徑與該第二路徑交叉之該點以及該第一導電跡線及該第二導電跡線會聚至在彼此之一臨限距離內之一第一點界定之一第一周邊內；及 一第二通孔區域，其包括自該第一跡線路由層延伸至該第二跡線路由層之一或多個第二通孔，該第二通孔區域在由該第一路徑之一第二部分、該第二路徑之一第二部分、該第一路徑與該第二路徑交叉之該點以及該第一導電跡線及該第二導電跡線會聚至彼此之一臨限距離內之一第二點界定之一第二周邊內。
  17. 如請求項16之印刷電路板，其中各第一通孔將該第一跡線路由層上之一各自第三導電跡線電耦合至該第二跡線路由層上之一各自第四導電跡線，其中該各自第三導電跡線、該各自第四導電跡線及該第一通孔提供一第三IC安裝區域與一第四IC安裝區域之間之一第一導電路徑。
  18. 如請求項17之印刷電路板，其中各第二通孔將該第一跡線路由層上之一各自第五導電跡線電耦合至該第二跡線路由層上之一各自第六導電跡線，其中該各自第五導電跡線、該各自第六導電跡線及該第二通孔提供該第三IC安裝區域與該第四IC安裝區域之間之一第二導電路徑。
  19. 如請求項18之印刷電路板，其中： 該第一IC安裝區域定位於一矩形區域之一第一隅角中； 該第二IC安裝區域定位於該矩形區域之與該第一隅角相對之一第二隅角中； 該第三IC安裝區域定位於該矩形區域之不同於該第一隅角及該第二隅角之一第三隅角中；且 該第四IC安裝區域定位於該矩形區域之與該第三隅角相對之一第四隅角中。
  20. 如請求項18之印刷電路板，其進一步包括安裝於該第一IC安裝區域處之一第一IC、安裝於該第二IC安裝區域處之一第二IC、安裝於該第三IC安裝區域處之一第三IC及安裝於該第四IC安裝區域處之一第四IC。
  21. 如請求項20之印刷電路板，其中： 該第一導電跡線將該第一IC之一輸入埠電耦合至該第二IC之一輸出埠； 該第二導電跡線將該第一IC之一輸出埠電耦合至該第二IC之一輸入埠； 該第一導電路徑將該第三IC之一輸入埠電耦合至該第四IC之一輸出埠；且 該第二導電路徑將該第三IC之一輸出埠電耦合至該第四IC之一輸入埠。
  22. 如請求項21之印刷電路板，其中該第一IC、該第二IC、該第三IC及該第四IC以一全網狀拓樸僅使用該印刷電路板之兩個跡線路由層連接。
  23. 如請求項16之印刷電路板，其中該外部層包含至少四個IC。
TW109125741A 2019-07-31 2020-07-30 使用兩路由層之用於積體電路之印刷電路板連接 TWI751630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/528,244 2019-07-31
US16/528,244 US10617009B1 (en) 2019-07-31 2019-07-31 Printed circuit board connection for integrated circuits using two routing layers

Publications (2)

Publication Number Publication Date
TW202107953A TW202107953A (zh) 2021-02-16
TWI751630B true TWI751630B (zh) 2022-01-01

Family

ID=70056731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125741A TWI751630B (zh) 2019-07-31 2020-07-30 使用兩路由層之用於積體電路之印刷電路板連接

Country Status (6)

Country Link
US (2) US10617009B1 (zh)
EP (1) EP3772239B1 (zh)
CN (2) CN112312644B (zh)
DK (1) DK3772239T3 (zh)
FI (1) FI3772239T3 (zh)
TW (1) TWI751630B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3809517A1 (en) * 2019-10-17 2021-04-21 ALCAN Systems GmbH Transmission line for radio frequency signals
US12027674B2 (en) * 2020-03-31 2024-07-02 Samsung Sdi Co., Ltd. Battery system with a flexible printed circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050016766A1 (en) * 2003-07-24 2005-01-27 Byers Charles Calvin Backplane configuration with shortest-path-relative-shift routing
US20080025007A1 (en) * 2006-07-27 2008-01-31 Liquid Computing Corporation Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
TW201817295A (zh) * 2016-10-20 2018-05-01 美商諾斯拉普葛蘭門系統公司 電子磚封裝

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418552B1 (en) 1999-12-10 2002-07-09 Hewlett-Packard Company Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus
US7725860B1 (en) 2000-06-19 2010-05-25 Herman Kwong Contact mapping using channel routing
US7440449B2 (en) 2000-10-06 2008-10-21 Irvine Sensors Corp. High speed switching module comprised of stacked layers incorporating t-connect structures
US6930888B2 (en) * 2002-11-04 2005-08-16 Intel Corporation Mechanism to cross high-speed differential pairs
US6818838B1 (en) * 2003-03-17 2004-11-16 Unisys Corporation PCB component placement and trace routing therebetween
TW591995B (en) * 2003-06-23 2004-06-11 Realtek Semiconductor Corp Symmetrically electrical connection system
US7332818B2 (en) * 2005-05-12 2008-02-19 Endicott Interconnect Technologies, Inc. Multi-chip electronic package with reduced line skew and circuitized substrate for use therein
US7626216B2 (en) 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
US7631133B2 (en) 2006-03-31 2009-12-08 Intel Corporation Backplane interconnection system and method
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
CN1949953A (zh) * 2006-11-01 2007-04-18 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
JP5216147B2 (ja) * 2011-03-08 2013-06-19 日本オクラロ株式会社 差動伝送回路、光送受信モジュール、及び情報処理装置
CN102711362A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业（深圳）有限公司 印刷电路板
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8601423B1 (en) 2012-10-23 2013-12-03 Netspeed Systems Asymmetric mesh NoC topologies
US9750135B2 (en) 2013-12-13 2017-08-29 Netscout Systems Texas, Llc Dual faced ATCA backplane
US20150201500A1 (en) 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050016766A1 (en) * 2003-07-24 2005-01-27 Byers Charles Calvin Backplane configuration with shortest-path-relative-shift routing
US20080025007A1 (en) * 2006-07-27 2008-01-31 Liquid Computing Corporation Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
TW201817295A (zh) * 2016-10-20 2018-05-01 美商諾斯拉普葛蘭門系統公司 電子磚封裝

Also Published As

Publication number Publication date
DK3772239T3 (da) 2023-06-12
TW202107953A (zh) 2021-02-16
CN113747658B (zh) 2024-05-28
EP3772239B1 (en) 2023-03-22
EP3772239A1 (en) 2021-02-03
US10709019B1 (en) 2020-07-07
CN112312644B (zh) 2021-10-22
FI3772239T3 (fi) 2023-06-06
US10617009B1 (en) 2020-04-07
CN112312644A (zh) 2021-02-02
CN113747658A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US6181004B1 (en) Digital signal processing assembly and test method
TWI751630B (zh) 使用兩路由層之用於積體電路之印刷電路板連接
US20040104466A1 (en) Integrated circuit device/circuit board connection apparatus
US7405473B1 (en) Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing
KR20060116459A (ko) 집적 회로를 이용한 인쇄회로기판의 라우팅
JP2001036247A (ja) 多層配線基板
US6416333B1 (en) Extension boards and method of extending boards
KR102046988B1 (ko) 낮은 삽입력을 갖는 인쇄회로기판(ｐｃｂ), 그 제조방법, 및 그 ｐｃｂ를 포함하는 시스템
WO2017216640A1 (en) Array type discrete decoupling under bga grid
JP2009170561A (ja) 配線基板およびその製造方法
JP4671470B2 (ja) 有機ランド・グリッド・アレイ・パッケージ、基板、有機基板、集積回路パッケージ及び回路アセンブリ
US6875930B2 (en) Optimized conductor routing for multiple components on a printed circuit board
TWI444115B (zh) 印刷電路板和晶片系統
TWI656814B (zh) 電路板線路配置方法及電路板線路結構
JP2000244088A (ja) プリント配線基板実装体
TWI830632B (zh) 固態硬碟及固態硬碟的電路板
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
US20220246589A1 (en) Edge-Connected Semiconductor Systems
EP3799537A1 (en) Reversible electronic card and method of implementation thereof
JPS6240460Y2 (zh)
JP2010010413A (ja) 多層プリント配線基板、及び多層プリント配線基板装置
JP4258168B2 (ja) マザーボード
US20100077608A1 (en) Alternating Via Fanout Patterns
JP3535213B2 (ja) 半導体装置
JPH02122694A (ja) Ｓｏｐ型ｓｍｄの両面実装プリント板