CN115551198A - 一种主板及相关组件 - Google Patents

Abstract

本发明公开了一种主板及相关组件，涉及板卡设计领域，BGA组包括各引脚一一对应设置且分别放置在顶层及底层的第一BGA芯片及第二BGA芯片，PCB板卡上包括多个相互间隔且直通的导电通孔，由于引脚对应放置，导电通孔中镀上第一导电材料实现UPI信号直通连接，极大缩短了UPI走线长度，利用双面布局方式代替原有单面布局方式，减少了PCB板卡的面积，提升了PCB板卡的空间利用率；第一导电材料的厚度设置成与内层铜箔的厚度相同且宽度设置成与预设UPI走线宽度相同，解决了现有技术中UPI走线的阻抗不匹配问题，不再存在残桩，也无需额外设置反焊盘，简化了PCB设计，加工制作简单，工艺成本低，容易实现，实用性更强。

Description

一种主板及相关组件

技术领域

本发明涉及板卡设计技术领域，特别是涉及一种主板及相关组件。

背景技术

随着电子信息技术的发展及日益增高的信号传输速率需求，需要研发设计人员更加精细地考虑及处理主板的PCB板卡(Printed Circuit Board，印制电路板)设计过程中的许多问题，具体的，BGA技术(Ball Grid Array，球状引脚栅格阵列封装)目前广泛应用于CPU芯片(Central Processing Unit，中央处理器)的布局封装，以双路主板为例，现有技术中BGA封装后的两个CPU芯片将设置在多层PCB板卡的同一面，即顶面，如图1所示，其中一个CPU定义为CPU0，另一个CPU定义为CPU1，则用于两个CPU芯片之间通信的UPI信号将从CPU0扇出，经过中间的开放区域到达CPU1以实现UPI(Ultra Path Interconnect，高速通道互联)信号走线，具体走线示意图如图2所示。

可见，当前对于经过BGA技术处理后的CPU芯片仅能采用单面布局的方式(即均布局在顶面上)，该方法占用的PCB板卡空间较大，不利于降低产品的设计及生产成本；UPI信号的传输速率很高，且根据实际需要一个CPU上通常包括多组UPI信号，每组又进一步包括如16对UPI走线，使得研发技术人员在设计时需要花费较多的时间和精力进行设计，以在保证UPI传输性能的同时实现跨中间区域走线，但参照图2可知，在BGA扇出区域，该种方式下UPI走线需要占据大量的布线层且跨越很长的走线通道，针对走线通道，受到PCB板卡空间的限制，存在部分走线根本无法按照正常的UPI走线宽度进行设置，而只能按照比原本的走线宽度更窄的neck模式(颈线模式)进行走线，直到空间充足的时候，再恢复至原本正常的UPI走线宽度，但是这样会导致无法管控该区域UPI信号的阻抗，造成UPI信号在BGA扇出区域的阻抗不连续，且该单面布局方式中，为了满足不同布线层的走线需要设置从顶部至底部的过孔，该过孔设计通常会残留很大一段的残桩(比如假定PCB板卡的层数为10层，过孔设计将从第1层直接打通至第10层，但是实际走线仅用到了1至5层，剩余部分的残桩未被使用，引发信号完整性问题)，现有技术中需要额外应用背钻工艺以缩短残桩，但这又造成了生产成本的增加，且该方式受限于工艺，也只能减少一部分残桩，还存留下一段长度的残桩(如10mils)根本无法消除，不利于减小信号的反射，且过孔附近存在额外设置反焊盘的需要以解决过孔处阻抗不连续问题，也导致PCB板卡设计及工艺实现较为复杂，不利于生产实践。

发明内容

本发明的目的是提供一种主板及相关组件，极大的缩短了UPI走线的长度，利用双面布局方式代替现有技术中的单面布局方式，大幅度减少了PCB板卡的面积，提升了PCB板卡的空间利用率，解决了现有技术中UPI走线面临的阻抗不匹配问题，且不再存在残桩，也无需额外设置反焊盘，简化了PCB设计，加工制作简单，工艺成本低，容易实现，实用性更强。

为解决上述技术问题，本发明提供了一种主板，包括多层的PCB板卡及BGA组，所述BGA组包括设置于所述PCB板卡的顶层的第一BGA芯片及设置于所述PCB板卡的底层的第二BGA芯片，且所述第一BGA芯片的各引脚及所述第二BGA芯片的各引脚一一对应设置；

所述PCB板卡上包括多个相互间隔、且从所述顶层垂直贯穿至所述底层的导电通孔，所述导电通孔中镀有厚度与所述PCB板卡的内层铜箔的厚度相同且宽度为预设UPI走线宽度的第一导电材料；

所述导电通孔用于电连接所述第一BGA芯片的第一UPI端口与一一对应放置的所述第二BGA芯片的第二UPI端口。

优选的，所述PCB板卡上还包括连接通孔，所述连接通孔中镀有第二导电材料，所述连接通孔从所述顶层垂直贯穿至所述底层；

所述连接通孔用于电连接所述第一BGA芯片的第一电源端口与一一对应放置的所述第二BGA芯片的第二电源端口。

优选的，还包括设置于所述顶层的顶层散热模块及设置于所述底层的底层散热模块；

所述顶层散热模块用于为所述第一BGA芯片散热；

所述底层散热模块用于为所述第二BGA芯片散热。

优选的，所述顶层散热模块和所述底层散热模块为风冷散热器或者液冷散热器。

优选的，所述第一BGA芯片还包括第一待扇出走线端；所述第二BGA芯片还包括第二待扇出走线端；

所述PCB板卡上还包括多个相互间隔的第一沉槽，靠近所述第一BGA芯片边沿的所述第一沉槽较浅，靠近所述第一BGA芯片中心位置的所述第一沉槽较深；

所述第一沉槽中镀有厚度与所述内层铜箔的厚度相同的第三导电材料，用于将所述第一BGA芯片的各所述第一待扇出走线端通过对应的所述第一沉槽扇出；

所述PCB板卡上还包括多个相互间隔的第二沉槽，靠近所述第二BGA芯片边沿的所述第二沉槽较浅，靠近所述第二BGA芯片中心位置的所述第二沉槽较深，所述第一沉槽与所述第二沉槽之间均不连通；

所述第二沉槽中镀有厚度与所述内层铜箔的厚度相同的第三导电材料，用于将所述第二BGA芯片的各所述第二待扇出走线端通过对应的所述第二沉槽扇出。

优选的，所述PCB板卡上还设置有多个功能模块组，各所述功能模块组均包括设置于所述顶层的第一功能模块及设置于所述底层的第二功能模块，且所述第一功能模块的各引脚与所述第二功能模块的各引脚一一对应设置；

所述PCB板卡上还包括多个相互间隔的第三沉槽，所述第三沉槽一一对应的与各所述功能沉槽连通，且所述第三沉槽中镀有厚度与所述内层铜箔的厚度相同的所述第三导电材料；所述第三沉槽用于结合所述功能沉槽电连接所述功能待扇出走线端与对应的所述目标功能模块的目标功能端；

其中，所述功能沉槽为第一沉槽或者第二沉槽，且所述功能沉槽为第一沉槽时所述功能待扇出走线端为第一待扇出走线端且所述目标功能模块为第一功能模块；所述功能沉槽为第二沉槽时所述功能待扇出走线端为第二待扇出走线端且所述目标功能模块为第二功能模块。

优选的，所述第一待扇出走线端为第一PCIE走线端或第一CLK走线端或第一存储信号端或第一DDR信号端；

对应的，所述第二待扇出走线端为第二PCIE走线端或第二CLK走线端或第二存储信号端或第二DDR信号端。

为解决上述技术问题，本发明还提供了一种导电通孔的开设方法，用于在上述所述的PCB板卡上开设所述导电通孔，所述导电通孔的开设方法包括：

获取待安装的所述第一UPI端口的第一目标位置和待安装的所述第二UPI端口的第二目标位置；

基于所述第一目标位置及所述第二目标位置，钻出中轴线重合且相互呈第一预设角度的N个第一预设通孔，所述第一预设通孔从所述顶层垂直贯穿至所述底层，N为不小于2的整数；

在各所述第一预设通孔中电镀有厚度与所述内层铜箔的厚度相同的所述第一导电材料；

以所述中轴线为中心轴，钻出直径小于所述第一预设通孔的长度的第二预设通孔，所述第二预设通孔从所述顶层垂直贯穿至所述底层，以将各所述第一预设通孔组成的通孔结构切割成2N个导电通孔且各所述导电通孔中电镀的第一导电材料的宽度为预设UPI走线宽度，且各所述导电通孔的边缘均不重合，以使所述第一UPI端口与对应的所述第二UPI端口通过对应的所述导电通孔中的第一导电材料而电连接。

为解决上述技术问题，本发明还提供了一种连接通孔的开设方法，用于在上述所述的PCB板卡上开设所述连接通孔，所述连接通孔的开设方法包括：

获取待安装的所述第一电源端口的第三目标位置和待安装的所述第二电源端口的第四目标位置；

基于所述第三目标位置及所述第四目标位置，钻出中轴线重合且相互呈第二预设角度的M个第三预设通孔，所述第三预设通孔从所述顶层垂直贯穿至所述底层，M为正整数；

在各所述第三预设通孔中电镀所述第二导电材料后得到所述连接通孔，以使所述第一电源端口与对应的所述第二电源端口通过对应的所述连接通孔中的第二导电材料而电连接。

为解决上述技术问题，本发明还提供了一种电子设备，包括如上述所述的主板。

本申请提供了一种主板及相关组件，该主板包括多层的PCB板卡及BGA组，BGA组包括各引脚一一对应设置，以分别放置在PCB板卡的顶层及底层的第一BGA芯片及第二BGA芯片，该PCB板卡上包括多个相互间隔且从所述顶层垂直贯穿至所述底层的导电通孔，由于引脚对应放置，在导电通孔中镀上第一导电材料，可实现第一BGA芯片与第二BGA芯片的UPI信号直通连接，极大的缩短了UPI走线的长度，有效降低了信号损耗，改善了UPI信号的传输质量，利用双面布局方式代替现有技术中的单面布局方式，大幅度减少了PCB板卡的面积，提升了PCB板卡的空间利用率，降低了设计成本，而所述第一导电材料的厚度设置成与PCB板卡的内层铜箔的厚度相同且宽度设置成与预设UPI走线的宽度相同，解决了现有技术中UPI走线面临的阻抗不匹配问题，且不再存在残桩，也无需额外设置反焊盘，简化了PCB设计，加工制作简单，工艺成本低，容易实现，实用性更强，便于大规模应用于主板的PCB板卡加工制造领域。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中一种双路主板的单面布局方式的结构示意图；

图2为现有技术中一种双路主板的单面布局方式下具体走线的结构示意图；

图3为本发明提供的一种主板的结构示意图；

图4为本发明提供的另一种主板的结构示意图；

图5为本发明提供的另一种主板的结构示意图；

图6为本发明提供的另一种主板的结构示意图；

图7为本发明提供的一种主板上功能模块组的双面布局结构示意图；

图8为本发明提供的一种导电通孔的结构示意图；

图9为本发明提供的另一种导电通孔的结构示意图；

图10为本发明提供的另一种导电通孔的结构示意图；

图11为本发明提供的一种连接通孔的结构示意图；

图12为本发明提供的另一种连接通孔的结构示意图。

具体实施方式

本发明的核心是提供一种主板及相关组件，极大的缩短了UPI走线的长度，利用双面布局方式代替现有技术中的单面布局方式，大幅度减少了PCB板卡的面积，提升了PCB板卡的空间利用率，解决了现有技术中UPI走线面临的阻抗不匹配问题，且不再存在残桩，也无需额外设置反焊盘，简化了PCB设计，加工制作简单，工艺成本低，容易实现，实用性更强。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1、图2及图3，图1为现有技术中一种双路主板的单面布局方式的结构示意图，图2为现有技术中一种双路主板的单面布局方式下具体走线的结构示意图，图3为本发明提供的一种主板的结构示意图。

该主板，包括多层的PCB板卡1及BGA组，BGA组包括设置于PCB板卡1的顶层的第一BGA芯片2及设置于PCB板卡1的底层的第二BGA芯片3，且第一BGA芯片2的各引脚及第二BGA芯片3的各引脚一一对应设置；

PCB板卡1上包括多个相互间隔、且从顶层垂直贯穿至底层的导电通孔4，导电通孔4中镀有厚度与PCB板卡1的内层铜箔的厚度相同且宽度为预设UPI走线宽度的第一导电材料；

导电通孔4用于电连接第一BGA芯片2的第一UPI端口与一一对应放置的第二BGA芯片3的第二UPI端口。

本实施例中，考虑到现有技术中的主板的布局方式通常采用单面布局的方式，具体参照图1及图2所示(图1及图2中均以双路主板为例)，导致占用的PCB板卡1空间较大，不利于降低产品的设计及生产成本，且参照图2可知，现有技术中UPI信号的走线需要占据大量的布线层且走线通道很长，受限于板卡空间的限制，很容易出现阻抗不匹配问题；且为了满足不同布线层的走线需要设置过孔，但通常会留下残桩，即使额外使用复杂的背钻工艺也无法将该残桩完全消除，且还存在设置反焊盘的需要以解决过孔处阻抗不连续的问题，导致整个主板的PCB板卡1设计及工艺实现复杂，不利于生产实践。为解决上述技术问题，本发明提供了一种主板，利用双面布局的方式代替现有技术中的单面布局的方式，解决了上述所述的技术问题。

首先需要说明的是，所述BGA组的数量可以为一组，也可以为多组，在此不作特别的限定；BGA芯片可以为PCB设计中涉及的各种类型的芯片，具体的，所述第一BGA芯片2包括但并不限于为经过BGA技术处理后的第一CPU芯片且对应的，所述第二BGA芯片3可以为经过BGA技术处理后的第二CPU芯片；于是，将该第一BGA芯片2放置在PCB板卡1的顶层且将第二BGA芯片3放置在PCB板卡1的底层，需要注意的是，第一BGA芯片2的各引脚及第二BGA芯片3的各引脚为一一对应放置，也即，BGA组是按照pin相对板卡重叠原理进行放置的。具体的，所述一一对应放置可以理解为：一一对应的两个引脚上的信号定义是一样的，比如，顶层的第一BGA芯片2的一个引脚定义为UPI信号，则对应放置的、底层的第二BGA芯片3的同位置的引脚的定义也为UPI信号，这样，UPI信号在走线时只需要从所述顶层经过一个孔(即所述导电通孔4)即可到达底层，进而实现对应位置引脚的连接，路径非常短。

具体的，请参照图3，图3为本发明提供的一种主板的结构示意图，其中，本图3仅作为三维结构的展示示例，以所述多层的PCB板卡1具体包括4层铜箔，且由于是三维结构，部分PCB板卡1的边缘部分以虚线画出，受限于图3展示篇幅，这里仅以第一BGA芯片2包括两个第一UPI端口(在图3中以黑色圆圈形式给出)，第二BGA芯片3包括与上述第一UPI端口一一对应放置的两个第二UPI端口(在图3中仍以黑色圆圈形式给出)作为示例进行说明，且为了便于展示清楚，实际上图3中的第一UPI端口及第二UPI端口均放大了相当倍数，实物中其通常为很小的UPI端口。于是，参照图3的示意，展示了位于上层的第一UPI端口与位于相同位置的下层的第二UPI端口之间仅需要一个导电通孔4即可实现电连接(可以理解的是，受限于图3展示篇幅及三维显示，这里以虚线加阴影的形式对于该导电通孔4进行简单结构显示示意，实际设计时应满足上述文字部分的叙述，因此，图3仅作为对该导电通孔4的设置的简单说明)。

可以理解的是，关于导电通孔中，第一导电材料的宽度及厚度的说明详见下文实施例中关于图10及对应的解释说明，此处不再赘述。

需要说明的是，UPI信号本质上为第一BGA芯片2与第二BGA芯片3之间的互联，第一BGA芯片2的第一UPI端口的总数量通常为多个，对应的第二BGA芯片3的第二UPI端口的总数量与第一UPI端口的总数量相同且也为所述多个，且可以理解的是，用于一组UPI端口(即一个第一UPI端口及对应放置的第二UPI端口)电连接的导电通孔4，与用于另一组UPI端口即另一个第一UPI端口及对应放置的第二UPI端口)电连接的导电通孔4不是同一个；所述第一导电材料包括但不限于铜，结合应用实际，该第一导电材料的厚度包括但不限于为1.2mils(密耳)，预设UPI走线宽度根据实际设置需求确定即可但应保证第一导电材料的宽度与之相等；此外，各个导电通孔4之间本身是互不连通的，也即所述的彼此之间相互间隔。

还需要说明的是，对于该导电通孔4在实际操作加工时的方式，可以为：先确定第一UPI端口在顶层的位置以及第二UPI端口在底层的位置，进而根据两个位置直接在其附近以一定直径进行钻孔，但受限于当前的钻孔工艺的限制(如最小孔径的限制)，实际操作时，比较小尺寸的钻孔很可能不容易、甚至是不能实现，也即该种方式中得到的钻孔结果很可能不能够满足PCB板卡1的走线需求，因此，本申请还提供了一种导电通孔4的开设方法，具体见下述实施例中所述。

综上，本申请提供了一种主板，该主板包括多层的PCB板卡1及BGA组，BGA组包括各引脚一一对应设置，以分别放置在PCB板卡1的顶层及底层的第一BGA芯片2及第二BGA芯片3，该PCB板卡1上包括多个相互间隔且从所述顶层垂直贯穿至所述底层的导电通孔4，由于引脚对应放置，在导电通孔4中镀上第一导电材料，可实现第一BGA芯片2与第二BGA芯片3的UPI信号直通连接，极大的缩短了UPI走线的长度，有效降低了信号损耗，改善了UPI信号的传输质量，利用双面布局方式代替现有技术中的单面布局方式，大幅度减少了PCB板卡1的面积，提升了PCB板卡1的空间利用率，提高了PCB板卡1的布局密度，降低了设计成本，而所述第一导电材料的厚度设置成与PCB板卡1的内层铜箔的厚度相同且宽度与预设UPI走线宽度相同，解决了现有技术中UPI走线面临的阻抗不匹配问题，且不再存在残桩，也无需额外设置反焊盘，简化了PCB设计，加工制作简单，工艺成本低，容易实现，实用性更强，便于大规模应用于主板的PCB板卡1加工制造领域。

在上述实施例的基础上：

作为一种优选的实施例，PCB板卡1上还包括连接通孔，连接通孔中镀有第二导电材料，连接通孔从顶层垂直贯穿至底层；

连接通孔用于电连接第一BGA芯片2的第一电源端口与一一对应放置的第二BGA芯片3的第二电源端口。

本实施例中，考虑到第一BGA芯片2上除了UPI信号的走线之外，还包括电源信号的走线，即第一电源端口，第二BGA芯片3亦然(即第二电源端口)，于是，本申请给出了一种电源信号的走线方式。可以理解的是，由于第一BGA芯片2的各引脚及第二BGA芯片3的各引脚一一对应设置，因此第一电源端口位于所述顶层的位置与第二电源端口位于所述底层的位置对应，因此，设置从顶层垂直贯穿至底层的连接通孔即可实现第一电源端口与对应位置的第二电源端口之间的连接。

需要说明的是，所述第二导电材料包括但不限于为铜，所述第二导电材料的厚度可以根据实际需求而设置的尽量厚一些，以保证足够的通流能力，如可以为2mils；此外，根据实际需求，所述第一电源端口的总数量可以为多个，对应的所述第二电源端口的总数量与第一电源端口的总数量相同即为所述多个；且可以理解的是，用于一组电源端口(即一个第一电源端口及对应放置的第二电源端口)电连接的连接通孔，与用于另一组电源端口(即另一个第一电源端口及对应放置的第二电源端口)电连接的连接通孔不是同一个。

还需要说明的是，对于该连接通孔在实际操作加工时的方式，可以为：先确定第一电源端口在顶层的位置以及第二电源端口在底层的位置，进而，根据这两个位置直接在其附近以一定直径进行钻孔，但上述已经说明的是，受限于当前的钻孔工艺的限制(如最小孔径的限制)，实际操作时，比较小尺寸的钻孔很可能不容易、甚至是不能实现，也即该种方式中得到的钻孔结果很可能不能够满足PCB板卡1的走线需求，因此，本申请还提供了一种连接通孔的开设方法，具体见下述实施例中所述。

可见，通过上述设置，实现了双面布局下，BGA组中的电源信号的走线，以实现BGA芯片的电能供应。

作为一种优选的实施例，还包括设置于顶层的顶层散热模块及设置于底层的底层散热模块；

顶层散热模块用于为第一BGA芯片2散热；

底层散热模块用于为第二BGA芯片3散热。

本实施例中，由于采用双面布局，因此可在顶层上设置顶层散热模块，以实现第一BGA芯片2(以及顶层的其他功能器件)的散热；在底层设置底层散热模块，以实现第二BGA芯片3(以及底层的其他功能器件)的散热，以保证芯片的正常、安全工作。

作为一种优选的实施例，顶层散热模块和底层散热模块为风冷散热器或者液冷散热器。

本实施例中，发明人进一步考虑到，由于散热模块的尺寸通常较大，当对于主板的尺寸要求较为宽松时，可以将顶层散热模块和底层散热模块设置为高度较高的风冷散热器；当对于主板的尺寸要求较为严苛时，可以将顶层散热模块和底层散热模块设置为高度较低的液冷散热器(其工作原理为在PCB板卡1的顶层及底层均覆盖一种液体，通过液体的循环流动带走热量以实现降温)，可以大大降低主板的尺寸，方便适用于高度有限的电子设备。

具体的，该主板可以应用于服务器机箱，当该服务器机箱为高度是4U的服务器机箱时(1U＝4.445厘米)，可以将顶层散热模块和底层散热模块设置为高度较高的风冷散热器；当该服务器机箱为高度是1U或者2U的服务器机箱时，可以将顶层散热模块和底层散热模块设置为高度较低的液冷散热器，以增强主板的适用性。

作为一种优选的实施例，第一BGA芯片2还包括第一待扇出走线端；第二BGA芯片3还包括第二待扇出走线端；

PCB板卡1上还包括多个相互间隔的第一沉槽，靠近第一BGA芯片2边沿的第一沉槽较浅，靠近第一BGA芯片2中心位置的第一沉槽较深；

第一沉槽中镀有厚度与内层铜箔的厚度相同的第三导电材料，用于将第一BGA芯片2的各第一待扇出走线端通过对应的第一沉槽扇出；

PCB板卡1上还包括多个相互间隔的第二沉槽，靠近第二BGA芯片3边沿的第二沉槽较浅，靠近第二BGA芯片3中心位置的第二沉槽较深，第一沉槽与第二沉槽之间均不连通；

第二沉槽中镀有厚度与内层铜箔的厚度相同的第三导电材料，用于将第二BGA芯片3的各第二待扇出走线端通过对应的第二沉槽扇出。

本实施例中，发明人进一步考虑到第一BGA芯片2还有其他的待扇出信号，这些待扇出信号与UPI信号不同，这些信号不是第一BGA芯片2与第二BGA芯片3之间的互联，而是需要由第一BGA芯片2及第二BGA芯片3分别扇出，然后连接其他的连接器或者是小芯片等，因此，本申请还给出了一种针对这些待扇出信号的具体扇出方式。

具体的，用于一个第一待扇出走线端扇出的第一沉槽与用于另外一个第一待扇出走线端扇出的第一沉槽不是同一个且彼此之间相互间隔，第二待扇出走线端同理。其次，这里对于上述所述的：靠近第一BGA芯片2边沿的第一沉槽较浅，靠近第一BGA芯片2中心位置的第一沉槽较深，以及靠近第二BGA芯片3边沿的第二沉槽较浅，靠近第二BGA芯片3中心位置的第二沉槽较深的设置机理，作出如下说明：

首先，请参照图4，图4为本发明提供的另一种主板的结构示意图，受限于图4的展示重点，这里暂且省去PCB板卡1的内部的多层结构、导电通孔4及连接通孔的显示示意，而是针对第一待扇出走线端及第二待扇出走线端进行说明，以第一待扇出走线端为例，图4中展示了第一待扇出走线端22、23、24及25，所述第一BGA芯片2的中心位置可以为如图4中所示的点划线21所在位置，于是，对于当前各第一待扇出走线端的扇出来说(可以看出，图4中其均在第一BGA芯片2的左侧)，假定当前位于第一BGA芯片2的左侧的各第一待扇出走线端的扇出方向为：从顶层垂直向下到第一目标层，到达第一目标层后再向左扇出，，于是，可以理解的是，若顺着图4中所指的箭头看，可以得到左视图，则第一待扇出走线端22与第一待扇出走线端23两者在左视图上的投影不重合，因此两者对应的第一沉槽可以开设至同一个第一目标层，只需满足两个沉槽之间相互间隔以使走线之间不重合、不交错即可；但是，仍以所述左视图视角，第一待扇出走线端23、第一待扇出走线端24、第一待扇出走线端25在左视图上的投影将重合在同一条直线上，因此，如果将第一待扇出走线端25对应的第一沉槽开设的比第一待扇出走线端23对应的第一沉槽深的话，则第一待扇出走线端23向左扇出时将与第一待扇出走线端25向左扇出时的路径存在重合部分，显然不符合要求，于是，应将第一待扇出走线端23对应的第一沉槽设置成最深的，第一待扇出走线端24对应的第一沉槽次之，第一待扇出走线端23对应的第一沉槽设置成最浅的，也就是说，在走线均向左扇出时，左视图下重合的各个第一待扇出走线端与第一BGA芯片2的中心位置之间的距离，与第一沉槽的深度成反比，距离越近，深度越深。图4中，还给出了第二待扇出走线端32、33、34及35，所述第二BGA芯片3的中心位置可以为如图4中所示的点划线31所在位置，与第一待扇出走线端22、23、24及25的分析相同，此处不再赘述。因此，证明了本申请中所述的第一沉槽及第二沉槽的深度设置方式的可靠性，通过设置多个互相间隔的第一沉槽，及多个互相间隔的第二沉槽，且各所述第一沉槽与各第二沉槽之间均不连通，可以最大程度地利用所有PCB板层进行布线，也可以避免待扇出信号彼此之间的相互串扰，提高了信号的完整性。

还需要说明的是，由于第一BGA芯片2和第二BGA芯片3的引脚相同，因此，对于用于待扇出信号走线的多层PCB板卡1的走线层资源可均分；此外，请参照图5，图5为本发明提供的另一种主板的结构示意图，其中，受限于图5展示的重点，仅给出PCB板卡1的多层结构(板层结构从L01层至L12层，且层与层之间包括粘合材料)以及其上开设的第一沉槽及第二沉槽的结构示意，其中，将第一BGA芯片2的中心位置以第一圆圈26的形式给出，第二BGA芯片3的中心位置以第二圆圈36的形式给出，可以看出，靠近第一BGA芯片2边沿的第一待扇出走线端G1对应的第一沉槽较浅，靠近第一BGA芯片2中心位置的第一待扇出走线端G2对应的第一沉槽较深；靠近第二BGA芯片3边沿的第二待扇出走线端J1对应的第二沉槽较浅，靠近第二BGA芯片3中心位置的第二待扇出走线端J2对应的第二沉槽较深。图6为本发明提供的另一种主板的结构示意图，其中，受限于图6展示重点，仅作为展示示意暂且忽略PCB板卡1的板层的具体设置，可以看出第一待扇出走线端可向左右分别进行扇出，且越靠近BGA芯片的中心位置(即第一BGA芯片2的中心位置以第一圆圈26的形式给出，第二BGA芯片3的中心位置以第二圆圈36的形式给出)的沉槽深度越深，第二待扇出走线端同理。

所述第三导电材料包括但不限于铜，所述第三导电材料的厚度包括但不限于1.2mils。

作为一种优选的实施例，PCB板卡1上还设置有多个功能模块组，各功能模块组均包括设置于顶层的第一功能模块及设置于底层的第二功能模块，且第一功能模块的各引脚与第二功能模块的各引脚一一对应设置；

PCB板卡1上还包括多个相互间隔的第三沉槽，第三沉槽一一对应的与各功能沉槽连通，且第三沉槽中镀有厚度与内层铜箔的厚度相同的第三导电材料；第三沉槽用于结合所述功能沉槽电连接功能待扇出走线端与对应的目标功能模块的目标功能端；

其中，功能沉槽为第一沉槽或者第二沉槽，且功能沉槽为第一沉槽时功能待扇出走线端为第一待扇出走线端且目标功能模块为第一功能模块；功能沉槽为第二沉槽时功能待扇出走线端为第二待扇出走线端且目标功能模块为第二功能模块。

本实施例中，该PCB板卡1上还可以设置多个功能模块组，且顶层的第一功能模块的各引脚与底层的第二功能模块的各引脚一一对应设置，以实现双面布局，该第一功能模块可以为第一DIMM条(Dual Inline Memory Modules，双列直插式存储模块)且对应的第二功能模块为第二DIMM条；该第一功能模块也可以为第一贴片连接器且对应的第二功能模块为第二贴片连接器，贴片连接器可用于插接其他的器件，如PCIE设备以实现PCIE信号扇出后的连接，在此不作特别的限定。具体的，请参照图7，图7为本发明提供的一种主板上功能模块组的双面布局结构示意图，图7中，仅作为示意简图，将功能模块组具体设置为：第一功能模块为第一DIMM条5，第二功能模块为第二DIMM条6。

可以理解的是，由于第三沉槽一一对应的与各功能沉槽连通，于是，功能待扇出走线端经过功能沉槽中的第三导电材料，再经过连通的第三沉槽中的第三导电材料，可以与目标功能模块的待连接的目标功能端连接，且不同的功能待扇出走线端经过的沉槽组件(包括功能沉槽及后续连通的第三沉槽)均不同，以免信号之间互相干扰。

可见，通过多个功能模块组的双面布局，以及对应的沉槽走线方式，有利于提升PCB板卡的空间利用率，增大PCB板卡的布局密度。

作为一种优选的实施例，第一待扇出走线端为第一PCIE走线端或第一CLK走线端或第一存储信号端或第一DDR信号端；

对应的，第二待扇出走线端为第二PCIE走线端或第二CLK走线端或第二存储信号端或第二DDR信号端。

本实施例中，可以理解的是，无论是PCIE信号走线，还是CLK时钟信号走线，还是DDR信号走线，均可以实现在提供的双面布局结构下，依靠开设沉槽的方式实现信号扇出，有利于提升PCB板卡的空间利用率，增大PCB板卡的布局密度。

本发明还提供了一种导电通孔的开设方法，用于在上述所述的PCB板卡上开设导电通孔，该导电通孔的开设方法包括：

获取待安装的第一UPI端口的第一目标位置和待安装的第二UPI端口的第二目标位置；

基于第一目标位置及第二目标位置，钻出中轴线重合且相互呈第一预设角度的N个第一预设通孔，第一预设通孔从顶层垂直贯穿至底层，N为不小于2的整数；

在各第一预设通孔中电镀有厚度与内层铜箔的厚度相同的第一导电材料；

以中轴线为中心轴，钻出直径小于第一预设通孔的长度的第二预设通孔，第二预设通孔从顶层垂直贯穿至底层，以将各第一预设通孔组成的通孔结构切割成2N个导电通孔且各导电通孔中电镀的第一导电材料的宽度为预设UPI走线宽度，且各导电通孔的边缘均不重合，以使第一UPI端口与对应的第二UPI端口通过对应的导电通孔中的第一导电材料而电连接。

本实施例中，考虑到上述实施例中所述的，受限于当前钻孔工艺的实际孔径要求，给出了一种导电通孔的开设方法，相较于直接围绕各第一UPI端口所在位置的四周以一定直径钻出通孔的形式，更好操作实现，且能够钻出较小规格的通孔，优化了UPI信号的走线孔设计。

具体的，该方法包括但不限于应用于处理器，再由处理器控制钻孔设备执行钻孔动作，以实现自动化钻孔，即首先获取顶层上待安装的第一UPI端口的第一目标位置和底层上待安装的第二UPI端口的第二目标位置，预先设计、计算好预设UPI走线宽度，于是，基于第一目标位置及第二目标位置，钻出中轴线重合且相互呈第一预设角度的N个第一预设通孔，所述第一预设角度根据实际需要可以设置为30度或者90度，在此不作特别的限定；在各第一预设通孔中均电镀有厚度与内层铜箔的厚度相同的第一导电材料，进而，以中轴线为中心轴，钻出直径小于第一预设通孔的长度的第二预设通孔(所述直径具体根据实际需求设置，在一定范围内小于所述第一预设通孔，且该一定范围需要保证走线实现，不能过小)，且第二预设通孔仍是从顶层垂直贯穿至底层，以将各第一预设通孔组成的通孔结构切割成共2*N个导电通孔且各导电通孔中电镀的第一导电材料的宽度为预设UPI走线宽度(厚度仍为原本的内层铜箔的厚度不变)，且各导电通孔的边缘均不重合，以使第一UPI端口与对应的第二UPI端口通过对应的导电通孔中的第一导电材料而电连接。

具体的，请参照图8，图8为本发明提供的一种导电通孔的结构示意图，其中仅以顶层的PCB板层作为结构显示参照面，仅展示该参照面下二维的导电通孔的结构示意图，且为便于显示说明，图8将所有钻孔过程中的痕迹均进行显示，可见，假定确定第一目标位置为图8中所示的4个圆形结构(第二目标位置则位于其三维结构示意图的正下方，且这里的圆形结构的大小仅作为显示示意，并不表征实际大小关系)，则可令N＝2，首先钻出相互呈90度角(第一预设角度)的、中轴线重合的、等大的两个第一预设通孔(在图8中分别以A1和A2表示)，随后，在第一预设通孔A1及第一预设通孔A2中均镀上第一导电材料，如铜；最后，在以中轴线为中心轴，钻出直径小于第一预设通孔的长度的第二预设通孔，即图8中的第二预设通孔B，第二预设通孔B将第一预设通孔A1及第一预设通孔A2组成的通孔结构中与之重叠的部分钻掉，也即重叠部分镀的铜将被钻掉，得到边缘均不重合的4个导电通孔，更具体的，请参照图9所示，图9为本发明提供的另一种导电通孔的结构示意图，图9展示了在图8的基础上，实际完成上述步骤之后，还剩下的4个导电通孔部分，其中，图9中的实线表示还存在的镀铜的导电通孔，虚线部分圈出的部分则表示已经被钻除且虚线边缘也不存在导电材料铜。且由于UPI信号走线为成对匹配的，于是，图9中展示了得到的其中两个导电通孔用于UPI信号传输，即分别用于UPI_DP0端以及UPI_DN0端的信号传输孔，另外两个导电通孔分别作为上述UPI_DP0端以及UPI_DN0端的伴随地孔，请进一步参照图10，图10为本发明提供的另一种导电通孔的结构示意图，对应于图9，进一步以其中一个导电通孔为例，进行一定程度的放大，体现细节以便说明导电通孔中的第一导电材料的宽度及厚度：首先需要说明的是，图10中环形区域内部的灰色部分即为电镀有第一导电材料的区域，这里仅为简单示意(即，不代表实际结构中电镀部分与非电镀部分之间，占导电通孔的比例一定为图10中所示)；可见，第一导电材料的厚度为图10上标注所示，利用第二预设通孔进行切割时并不会改变该厚度；第一导电材料的宽度指的是环形区域的周长，可以理解为从图10中的P1点沿着虚线部分(该虚线可以与环形部分的外轮廓平行)走至图10中的P2点，所经过的长度，也即等于预设UPI走线宽度。可以理解的是，由于该导电通孔在实际图中是很小的一个结构，因此，可以近似理解为选取图10中P1所在直线上的任一点(当然可以为中点)，沿着所述虚线，走至图10中P2所在直线上的任一点(当然可以为中点)，所进过的长度即为第一导电材料的周长。

需要说明的是，正是由于UPI信号走线为成对匹配，因此当N＝2且第一预设角度为90度时，可以实现一对UPI信号的走线；当N＝3且第一预设角度为60度时，同样只能实现一对UPI信号的走线(其中两个导电通孔作为信号传输孔，另外4个导电通孔均作为伴随地孔，可以更好地保证UPI信号的传输效率)；当N＝4且第一预设角度为30度时，可以实现两对UPI信号的走线，可见N的数值具体根据实际需求设定即可。

本发明还提供了一种连接通孔的开设方法，用于在上述所述的PCB板卡上开设连接通孔，该连接通孔的开设方法包括：

获取待安装的第一电源端口的第三目标位置和待安装的第二电源端口的第四目标位置；

基于第三目标位置及第四目标位置，钻出中轴线重合且相互呈第二预设角度的M个第三预设通孔，第三预设通孔从顶层垂直贯穿至底层，M为正整数；

在各第三预设通孔中电镀第二导电材料后得到连接通孔，以使第一电源端口与对应的第二电源端口通过对应的连接通孔中的第二导电材料而电连接。

本实施例中，考虑到上述实施例中所述的，受限于当前钻孔工艺的实际孔径要求，给出了一种连接通孔的开设方法，相较于直接围绕在各第一电源端口的四周以一定直径钻出通孔的形式，更好操作实现，且能够钻出较小规格的通孔，优化了电源信号的走线孔设计。

具体的，该方法同样包括但不限于应用于处理器，再由处理器控制钻孔设备执行钻孔动作，以实现自动化钻孔，即首先获取顶层上待安装的第一电源端口的第三目标位置，和底层上待安装的第二电源端口的第四目标位置，于是，基于第三目标位置及第四目标位置，钻出中轴线重合且相互呈第二预设角度的M个第三预设通孔，第三预设通孔从顶层垂直贯穿至底层，所述第二预设角度包括但不限于90度及60度，在此不作特别的限定；在各第三预设通孔中电镀第二导电材料后，得到连接通孔，以使第一电源端口与对应的第二电源端口通过对应的连接通孔中的第二导电材料而电连接。

具体的，请参照图11，图11为本发明提供的一种连接通孔的结构示意图，其中仅以顶层的PCB板层作为结构显示参照面，仅展示该参照面下二维的连接通孔的结构示意图，且为便于显示说明，图11将所有钻孔过程中的痕迹均进行显示，可见，假定确定第三目标位置为图11中所示的2个圆形结构(第四目标位置则位于其三维结构示意图的正下方，且这里的圆形结构的大小仅作为显示示意，并不表征实际大小关系)，则可令M＝2，首先钻出相互呈90度角(第二预设角度)的、中轴线重合的、等大的两个第三预设通孔(在图11中分别以X1和X2表示)，随后，在第三预设通孔X1及第三预设通孔X2中均镀上第二导电材料，如铜，于是，由于不同位置的第一电源端口对应的电源信号本质上为同一个，只不过受限于PCB板卡的封装，在不同位置均需要引出该第一电源端口而已，因此该第三预设通孔无需进行如导电通孔中第二预设通孔的切割，保证该连接通孔中有足够的导电材料，以最大限度地提高连接通孔的通流能力。此外，请进一步参照图12，图12为本发明提供的另一种连接通孔的结构示意图，图12与图11同样，仅以顶层的PCB板层作为结构显示参照面，仅展示该参照面下二维的连接通孔的结构示意图，假定确定第三目标位置为图12中所示的3个圆形结构(第四目标位置则位于其三维结构示意图的正下方，且这里的圆形结构的大小仅作为显示示意，并不表征实际大小关系)，可见，此时可令M＝3，第二预设角度为60度，图12中即包括呈现雪花形的第三预设通孔X3、第三预设通孔X4及第三预设通孔X5，在其中均镀铜后，得到连接通孔。

本发明还提供了一种电子设备，包括如上述所述的主板。

对于本发明中提供的电子设备的介绍请参照上述主板的实施例，此处不再赘述。

需要说明的是，该电子设备包括但不限于服务器，在此不作特别的限定。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种主板，其特征在于，包括多层的PCB板卡及BGA组，所述BGA组包括设置于所述PCB板卡的顶层的第一BGA芯片及设置于所述PCB板卡的底层的第二BGA芯片，且所述第一BGA芯片的各引脚及所述第二BGA芯片的各引脚一一对应设置；

所述PCB板卡上包括多个相互间隔、且从所述顶层垂直贯穿至所述底层的导电通孔，所述导电通孔中镀有厚度与所述PCB板卡的内层铜箔的厚度相同且宽度为预设UPI走线宽度的第一导电材料；

所述导电通孔用于电连接所述第一BGA芯片的第一UPI端口与一一对应放置的所述第二BGA芯片的第二UPI端口。

2.如权利要求1所述的主板，其特征在于，所述PCB板卡上还包括连接通孔，所述连接通孔中镀有第二导电材料，所述连接通孔从所述顶层垂直贯穿至所述底层；

所述连接通孔用于电连接所述第一BGA芯片的第一电源端口与一一对应放置的所述第二BGA芯片的第二电源端口。

3.如权利要求1所述的主板，其特征在于，还包括设置于所述顶层的顶层散热模块及设置于所述底层的底层散热模块；

所述顶层散热模块用于为所述第一BGA芯片散热；

所述底层散热模块用于为所述第二BGA芯片散热。

4.如权利要求3所述的主板，其特征在于，所述顶层散热模块和所述底层散热模块为风冷散热器或者液冷散热器。

5.如权利要求1至4任一项所述的主板，其特征在于，所述第一BGA芯片还包括第一待扇出走线端；所述第二BGA芯片还包括第二待扇出走线端；

所述PCB板卡上还包括多个相互间隔的第一沉槽，靠近所述第一BGA芯片边沿的所述第一沉槽较浅，靠近所述第一BGA芯片中心位置的所述第一沉槽较深；

所述第一沉槽中镀有厚度与所述内层铜箔的厚度相同的第三导电材料，用于将所述第一BGA芯片的各所述第一待扇出走线端通过对应的所述第一沉槽扇出；

所述PCB板卡上还包括多个相互间隔的第二沉槽，靠近所述第二BGA芯片边沿的所述第二沉槽较浅，靠近所述第二BGA芯片中心位置的所述第二沉槽较深，所述第一沉槽与所述第二沉槽之间均不连通；

所述第二沉槽中镀有厚度与所述内层铜箔的厚度相同的第三导电材料，用于将所述第二BGA芯片的各所述第二待扇出走线端通过对应的所述第二沉槽扇出。

6.如权利要求5所述的主板，其特征在于，所述PCB板卡上还设置有多个功能模块组，各所述功能模块组均包括设置于所述顶层的第一功能模块及设置于所述底层的第二功能模块，且所述第一功能模块的各引脚与所述第二功能模块的各引脚一一对应设置；

所述PCB板卡上还包括多个相互间隔的第三沉槽，所述第三沉槽一一对应的与各所述功能沉槽连通，且所述第三沉槽中镀有厚度与所述内层铜箔的厚度相同的所述第三导电材料；所述第三沉槽用于结合所述功能沉槽电连接所述功能待扇出走线端与对应的所述目标功能模块的目标功能端；

其中，所述功能沉槽为第一沉槽或者第二沉槽，且所述功能沉槽为第一沉槽时所述功能待扇出走线端为第一待扇出走线端且所述目标功能模块为第一功能模块；所述功能沉槽为第二沉槽时所述功能待扇出走线端为第二待扇出走线端且所述目标功能模块为第二功能模块。

7.如权利要求1所述的主板，其特征在于，所述第一待扇出走线端为第一PCIE走线端或第一CLK走线端或第一存储信号端或第一DDR信号端；

对应的，所述第二待扇出走线端为第二PCIE走线端或第二CLK走线端或第二存储信号端或第二DDR信号端。

8.一种导电通孔的开设方法，其特征在于，用于在上述权利要求1至7任一项中所述的PCB板卡上开设所述导电通孔，所述导电通孔的开设方法包括：

获取待安装的所述第一UPI端口的第一目标位置和待安装的所述第二UPI端口的第二目标位置；

基于所述第一目标位置及所述第二目标位置，钻出中轴线重合且相互呈第一预设角度的N个第一预设通孔，所述第一预设通孔从所述顶层垂直贯穿至所述底层，N为不小于2的整数；

在各所述第一预设通孔中电镀有厚度与所述内层铜箔的厚度相同的所述第一导电材料；

以所述中轴线为中心轴，钻出直径小于所述第一预设通孔的长度的第二预设通孔，所述第二预设通孔从所述顶层垂直贯穿至所述底层，以将各所述第一预设通孔组成的通孔结构切割成2N个导电通孔且各所述导电通孔中电镀的第一导电材料的宽度为预设UPI走线宽度，且各所述导电通孔的边缘均不重合，以使所述第一UPI端口与对应的所述第二UPI端口通过对应的所述导电通孔中的第一导电材料而电连接。

9.一种连接通孔的开设方法，其特征在于，用于在上述权利要求2中的所述PCB板卡上开设所述连接通孔，所述连接通孔的开设方法包括：

获取待安装的所述第一电源端口的第三目标位置和待安装的所述第二电源端口的第四目标位置；

基于所述第三目标位置及所述第四目标位置，钻出中轴线重合且相互呈第二预设角度的M个第三预设通孔，所述第三预设通孔从所述顶层垂直贯穿至所述底层，M为正整数；

在各所述第三预设通孔中电镀所述第二导电材料后得到所述连接通孔，以使所述第一电源端口与对应的所述第二电源端口通过对应的所述连接通孔中的第二导电材料而电连接。

10.一种电子设备，其特征在于，包括如权利要求1至7任一项所述的主板。

Images