JP2000244088A - プリント配線基板実装体 - Google Patents

Abstract

(57)【要約】 【課題】 仕様の高い基板を多用することなく、安価で
小型化の可能なプリント配線基板ユニットを提供する。 【解決手段】 複数枚のプリント配線基板を階層的に積
み上げて構成されるプリント配線基板ユニットであっ
て、第１の仕様を満足するマザー基板１００と、前記マ
ザー基板１００とは、断面構造、配線ルール、材質およ
び製造プロセスの少なくとも一つが相違し、前記第１の
仕様と異なる第２の仕様を満足するインターポーザ基板
２００と、前記マザー基板１００およびインターポーザ
基板２００を相互に電気的に接続する接続手段３００と
を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数枚のプリント
配線基板を階層的に積み重ねて構成されるプリント配線
基板実装体に係り、特に、第１の仕様を満足する第１プ
リント配線基板と、前記第１の仕様と異なる第２の仕様
を満足する第２プリント配線基板とを含むプリント配線
基板実装体に関する。

【０００２】

【従来の技術】電子機器の回路ブロックには、高速動作
の要求される部分と要求されない部分、熱に対して強い
部分と弱い部分、高密度での実装を要求される部分と要
求されない部分等があり、それぞれプリント基板に要求
される仕様が異なる。

【０００３】例えば、配線の容量性負荷は高速動作の妨
げとなるため、高速動作の要求される部分では、誘電率
の低い基材を用いたプリント基板や、積層基板であれば
各層の厚みが薄いプリント基板を用いることが望まし
い。また、高速動作する部分は一般的に発熱量も大きい
ため、熱伝導性の高い基材やガラス転移点の高い基材に
より構成されたプリント基板を用いることが望ましい。
さらに、多数の部品が高密度で実装される部分には、層
数の多い基板、配線間隔の狭い基板あるいはビア径やビ
ア間隔の狭い基板を用いることが望ましい。このため、
近年における電子機器のダウンサイジングや高速化に伴
って、仕様の高い基板が多く用いられるようになりつつ
ある。

【０００４】

【発明が解決しようとする課題】一般的に、誘電率の低
い基材、各層の厚みが薄い積層基板、熱伝導性の高い基
板、ガラス転移点の高い基板、層数の多い基板、配線間
隔の狭い基板あるいはビア径やビア間隔の狭い基板等
は、それ以外の基板に比べて高価であるため、その使用
は必要最小限に抑えることが望ましい。しかしながら、
プリント基板の仕様を部分的に異ならせることはできな
いので、仕様の高い部分が一部でもあれば、基板全体を
その仕様に合わせなければらないという問題点があっ
た。

【０００５】さらに、多品種かつ商品サイクルの短い電
子機器では、各品種ごと、あるいは商品サイクルごとに
専用ＬＳＩや専用ＡＳＩＣを開発することが難しい。そ
のため、従来では品種に応じてオプション基板を追加し
たり、商品サイクルごとに新しいオプション基板を追加
することで対応していた。しかしながら、オプション基
板を追加するためには、当該オプション基板を収納する
ための空間を新たに確保しなければならず、また既存の
基板と接続するためのコネクタを追加しなければならな
いので、ダウンサイジングの要求に応えることができな
いという問題があった。

【０００６】本発明の目的は、上記した従来技術の課題
を解決し、仕様の高い基板を多用することなく、安価で
小型化の可能なプリント配線基板実装体を提供すること
にある。

【０００７】

【課題を解決するための手段】上記した目的を達成する
ために、本発明は、複数枚のプリント配線基板を階層的
に積み重ねて構成されるプリント配線基板実装体におい
て、第１の仕様を満足する第１プリント配線基板と、前
記第１の仕様と異なる第２の仕様を満足する第２プリン
ト配線基板と、前記第１および第２プリント配線基板を
相互に電気的に接続する接続手段とを設けた。

【０００８】上記した構成によれば、第１の仕様を有す
る第１プリント配線基板上への搭載に適した素子は第１
プリント配線基板上へ搭載し、第２の仕様を有する第２
プリント配線基板上への搭載に適した素子は第２プリン
ト配線基板上へ搭載することができる。したがって、例
えば第２の仕様が第１の仕様に比べて高い場合、基板に
対する要求仕様の高い回路素子のみを第２プリント配線
基板上へ選択的に搭載することができるので、仕様の高
い基板の面積を小さく抑えることができる。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。図１は、本発明を適用したプリント配線
基板実装体の基本構造を示した断面図であり、第１の仕
様を満足する第１プリント配線基板としてのマザー基板
１００上には、当該マザー基板１００とは断面構造、配
線ルール、材質および製造プロセス等の少なくとも一つ
が相違し、前記第１の仕様と異なる第２の仕様を満足す
る第２プリント配線基板としてのインターポーザ基板２
００が搭載され、各プリント配線基板１００、２００同
士は、接続部材としての熱溶融バンプ３００を介して電
気的および機械的に接続されている。

【００１０】図２は、前記マザー基板１００およびイン
ターポーザ基板２００の仕様の違いの一例を一覧表示し
た図であり、各基板１００、２００は層数、配線ピッ
チ、ビア径、ビア間隔、熱伝導度、ガラス転移点、誘電
率、熱膨張率および１層あたりの厚みが相違し、インタ
ーポーザ基板２００の仕様がマザー基板１００の仕様よ
りも高くなっている。換言すれば、インターポーザ基板
２００へは、マザー基板１００よりも高周波の信号を扱
う高速素子、発熱量の大きな素子、放射ノイズの大きな
素子を載置することが可能であり、単位面積あたりの価
格も、インターポーザ基板２００はマザー基板１００を
大きく上回る。

【００１１】このように、本実施形態では、仕様の低い
プリント配線基板と高いプリント配線基板とを階層的に
積み重ねてプリント配線基板実装体を構成したので、基
板に対する要求仕様が低い回路ブロックや回路素子は低
仕様のマザー基板１００上に配置し、要求仕様の高い回
路ブロックや回路素子のみを高仕様のインターポーザ基
板２００上に配置すれば、高仕様のインターポーザ基板
２００の面積を最小限に抑えることができ、全体として
の低コスト化が可能になる。

【００１２】図３は、本発明の第２実施形態の断面図で
あり、前記と同一の符号は同一または同等部分を表して
いる。本実施形態は、前記インターポーザ基板２００を
厚み方向へ複数枚積み重ねている。

【００１３】このように、プリント配線基板を階層的に
積み重ねる場合、基板間に跨がる配線数が増えると、製
造工程が繁雑化するのみならず、十分な低コスト化が期
待できなくなる。したがって、マザー基板１００上に複
数枚のインターポーザ基板２００を積み重ねる場合、基
板間に跨がる配線数は少ないほど好ましい。そこで、本
実施形態では基板間に跨がる配線数が少なくなるよう
に、各インターポーザ基板２００上へ配置する各回路素
子の振り分けを工夫している。

【００１４】ここでは、図４に示した回路のうち、破線
で囲ったバスブリッジ２０、画像処理ＬＳＩ２１、２２
および複数のメモリ素子２３を複数枚（本実施形態で
は、３枚）のインターポーザ基板２００上に振り分けて
搭載し、残りのＣＰＵ１１およびＩ／Ｏインターフェー
ス１２をマザー基板上１００上に搭載する場合を例にし
て説明する。

【００１５】なお、説明を判りやすくするために、本実
施形態ではバスブリッジ２０とメモリ素子２３との配線
数を“４”、バスブリッジ２０と各画像処理ＬＳＩ２
１、２２との配線数を共に“１”、マザー基板１００と
各画像処理ＬＳＩ２１、２２との配線数をそれぞれ
“１”、“２”とし、スペース上の制約から、バスブリ
ッジ２０、画像処理ＬＳＩ２１、２２および複数のメモ
リ素子２３のうち、同一のインターポーザ基板上には２
種類の素子しか搭載できず、かつ画像処理ＬＳＩ２１、
２２同士も同一のインターポーザ基板上へ載置できない
もとする。

【００１６】図４において、メモリ素子２３の入出力ラ
インは全てバスブリッジ２０と接続され、他の回路素子
とは接続されていない。一方、各画像処理ＬＳＩ２１、
２２の入出力ラインは、バスブリッジ２０と接続される
と共にマザー基板１００とも接続される。したがって、
いずれかの画像処理ＬＳＩ２１、２２とバスブリッジ２
０とを同一インターポーザ基板上に載置すると、バスブ
リッジ２０とメモリ素子２３との配線は基板間に跨がる
ことになってしまう。

【００１７】これに対して、図５に示したように、バス
ブリッジ２０およびメモリ素子２３を第３インターポー
ザ基板上に載置し、画像処理ＬＳＩ２１、２２をそれぞ
れ第２インターポーザ基板および第１インターポーザ基
板に載置すれば、メモリ素子２３とバスブリッジ２０と
の配線が基板間を跨がることはない。

【００１８】このとき、各画像処理ＬＳＩ２１、２２と
バスブリッジ２０とはプリント配線基板間に跨がって配
線されることになるが、各画像処理ＬＳＩ２１、２２と
バスブリッジ２０との配線数はバスブリッジ２０とメモ
リ素子２３との配線数よりも少ないので、本実施形態の
ように、バスブリッジ２０とメモリ２３とを同一インタ
ーポーザ基板上に載置することにより、基板間に跨がる
配線数を削減することができる。

【００１９】換言すれば、本実施形態によれば、インタ
ーポーザ基板上に搭載された回路素子のうち、入出力ラ
イン数が最大である素子の入出力ライン数をＰmax 、当
該インターポーザ基板の入出力ライン数をＱmax とした
とき、Ｐmax ＞Ｑmax とすることができる。

【００２０】さらに、上記した各インターポ−ザ基板を
階層的に積み重ねる場合、図３に示したように、前記第
３インターポーザ基板を最上段に積み重ね、その下に第
１および第２インターポーザ基板を配置する。このよう
な配置により、各画像処理ＬＳＩ２１、２２とマザー基
板１００とを接続する配線は、第３インターポーザ基板
を跨がずに済む。

【００２１】さらに、第１および第２インターポーザ基
板も、図３に示したように、マザー基板１００上に第１
インターポーザ基板を搭載し、その上に第２インターポ
ーザ基板を搭載すれば、インターポーザ基板を介して接
続される配線数が、画像処理ＬＳＩ２１とマザー基板１
００とを接続する配線１本となる。

【００２２】なお、第１および第２インターポーザ基板
を入れ替えると、画像処理ＬＳＩ２２とマザー基板１０
０とを接続する配線２本が第２インターポーザ基板を介
することになってしまう。

【００２３】このように、本実施形態では、相互接続さ
れる配線数が多い回路素子同士は同一のインターポーザ
基板上に搭載すると共に、マザー基板１００と接続され
る入出力ライン数の多い第２プリント配線基板ほど、マ
ザー基板１００に近接配置することにより、基板間に跨
がる配線数や基板を貫通する配線数を減じることができ
る。

【００２４】さらに、本実施形態によれば、図６に示し
たように、圧縮伸長ＬＳＩ２５を含む圧縮伸張用のイン
ターポーザ基板を追加したい場合も、図７に示したよう
に、前記第３インターポーザ基板上にオプション基板と
して第４インターポーザ基板を載置すれば良い。

【００２５】なお、上記したようにオプション基板を順
次積層するだけで機能を簡単に追加できるようにするた
めには、図８に断面図として示したように、各インター
ポーザ基板２００の対応位置、すなわち同一投影位置
に、電源ラインやグランドラインとは別にビア４１およ
びランド４２を形成し、これらを前記接続用バンプ３０
０で直列的に接続することで前記バス２４に相当する通
電ラインを形成しておくことが望ましい。

【００２６】このようにすれば、各インターポーザ基板
上でも回路素子とランド４２とをプリント配線で接続し
ておけば、インターポーザ基板を新たに最上段へ積み重
ねてバンプ接続するだけで、前記回路素子２５をバス２
４へ接続させることができ、そのオプション機能を発揮
させることができる。

【００２７】図９は、本発明の第３実施形態の断面図で
あり、前記と同一の符号は同一または同等部分を表して
いる。

【００２８】図９(a) に示したように、前記画像処理Ｌ
ＳＩ２１が搭載されていた第２インターポーザ基板の代
わりに、同図(b) に示したように、他のＬＳＩ２６を搭
載した第５インターポーザ基板を組み込んで仕様の異な
るシステムを構築する場合、それぞれのインターポーザ
基板は電気的仕様が異なることから、他のインターポー
ザ基板やマザー基板１００との接続関係も異なる。

【００２９】そこで、本実施形態では、置換用あるいは
増設用のインターポーザ基板ごとに、その電気的仕様に
応じて他の基板と接続可能な複数のラインを、前記と同
様にビア４１およびランド４２として潜在的に予め形成
しておき、必要なラインのみをバンプ３００により確保
するようにしている。

【００３０】例えば、図９に示したように、第２インタ
ーポーザ基板を第５インターポーザ基板に差し替える場
合、第２インターポーザ基板では必要であった配線ライ
ンＬ１が不要となる代わりに、第５インターポーザ基板
では、新たに配線ラインＬ２が必要になる。このような
場合に、本実施形態では、配線ラインＬ１を構成するバ
ンプ３００ａ、３００ｂを省略する代わりに、配線ライ
ンＬ２を構成するバンプ３００ｃ、３００ｄを新たに追
加することで、配線ラインＬ２を簡単に形成できるよう
にしている。

【００３１】このように、本実施形態では、隣接するプ
リント配線基板同士が、両者の関係に固有の位置に形成
される配線ラインにより選択的に接続される。したがっ
て、複数種類のインターポーザ基板の中から所望のもの
だけを取り出して積み重ねる際、接続用バンプ３００の
位置を変えるだけで、各インターポーザ基板同士を電気
的に正しく接続することができる。

【００３２】なお、本発明においてインターポーザ基板
を積み重ねるだけで電気的に正しく接続されるようにす
るためには、基板の向きを予め定められた正規の向きに
揃え、かつ正確に位置決めして積み重ねる必要がある。
そこで、本実施形態では、図１０に示したように、信号
ラインパッドの１番ピン８１ａを指し示すように、基板
の表面および裏面のいずれにもマーカ６１を設けてい
る。

【００３３】さらに、基板同士の回転方向に関する相対
的な位置決めが正確かつ簡単に行えるように、インター
ポーザ基板の２か所には、位置決め用のマーカ６２ａ、
６２ｂが設けられている。作業者は、マザー基板１００
上あるいは他のインターポーザ基板上に新たなインター
ポーザ基板を積み重ねる際、信号ラインパッドの１番ピ
ン８１ａが他の基板の１番ピン８１ａと対向し、自身の
マーカ６２ａ、６２ｂが他の基板の各マーカと対向する
ように積み重ねれば、各基板は正確に接続されることに
なる。

【００３４】なお、前記各マーカ６１、６２ａ、６２ｂ
は、配線パターンやレジストパターンの形成技術を利用
し、配線パターン片あるいはレジストパターン片として
形成することができるので、配線パターンやレジストパ
ターンと同時に形成することが望ましい。

【００３５】次いで、本発明の第４実施形態について説
明する。本実施形態では、前記積み重ね可能なインター
ポーザ基板２００の信号パッド、電源／グランドパッ
ド、および回路素子の相対的な配置関係を規制して配線
の負担を軽減している。

【００３６】従来技術のように、インターポーザ基板を
積み重ねることなく単一で使用する場合には、信号パッ
ドや電源／グランドパッドを両面に露出させる必要がな
かったので、信号パッド、電源／グランドパッドおよび
回路素子を、投影的に図１１のように配置しても、たと
えば信号ライン８１は表面のみ、電源／グランドパッド
８３は裏面のみに露出させれば、各回路素子８０と各信
号パッドとの接続は容易であった。

【００３７】しかしながら、本発明のように、インター
ポーザ基板を積み重ねる構成では、上下に隣接するイン
ターポーザ基板同士で信号パッド８１および電源／グラ
ンドパッド８３を接続用バンプにより接続しなければな
らないので、図１２に示したように、信号パッド８１お
よび電源／グランドパッド８３はいずれも基板表面に露
出させなければならない。したがって、グランドパッド
８３同士の間隙に各回路素子８０と各信号パッドとを接
続するプリント配線を通さなければならず、配線負担が
増してしまう。

【００３８】そこで、本実施形態では、信号パッド８
１、電源／グランドパッド８３および回路素子８０を、
図１３のように配置し、信号パッド８１および電源／グ
ランドパッド８３が、各回路素子８０を結ぶ輪郭線９０
の内外に分離配置されるようにしている。このような構
成によれば、回路素子８０と信号パッド８１とを接続す
るプリント配線を電源／グランドパッド８３同士の間隙
に通す必要がなくなるので、配線負担が軽減される。

【００３９】このとき、各回路素子８０のボンディング
パッドが、例えば特開平１０−２６１６６３号公報に開
示されているように、任意に再配置可能な構成であるな
らば、図２３に示したように、各回路素子８０の電源／
グランドパッド８０１を４隅のいずれかに集中配置し、
この集中配置された隅が、図１３においてインターポー
ザ基板の中心側を向くように配置すれば、配線負担がさ
らに軽減される。

【００４０】図１４は、本発明の第５実施形態の一例で
あるインターポーザ基板の平面図であり、前記と同一の
符号は同一または同等部分を表している。

【００４１】上記したように、本発明ではインターポー
ザ基板の追加、差替により機能変更や機能追加を可能に
しているが、この追加、差替用の各インターポーザ基板
の配線パターンを共通化できれば、量産効果によるイン
ターポーザ基板のコストダウンが期待できる。そこで、
本実施形態では、搭載する回路素子を差し替えると共
に、ボンディングプロセスに若干の変更を加えるだけ
で、共通のインターポーザ基板を用いて各種のオプショ
ン基板を構成できるようにしている。

【００４２】本実施形態を適用したインターポーザ基板
２００の表面には、図１４に示したように、信号用バッ
ド８１、バス用パッド８２、電源／グランドパッド８
３、破線で囲った素子載置領域に載置される回路素子用
のボンディングパッド８４、および各ボンディングパッ
ド８４と前記各パッド８１、８２、８３とを接続するプ
リント配線８５が形成されている。

【００４３】このような構成のインターポーザ基板を用
いて複数種類のオプション基板を構成する場合、機能１
のオプション基板を構成する際は、図１５に示したよう
に、回路素子８０ａ〜８０ｄを素子載置領に固定し、各
回路素子８０のボンディングパッドと基板上の各ボンデ
ィングパッド８４とを周知のワイヤボンディング技術に
よりボンディングする。このとき、ボンディングパッド
８４ａと８４ｂ、８４ｃと８４ｄとは搭載素子に応じて
選択的に使用され、回路素子８０ａを搭載して機能１を
実現する場合は、ボンディングパッド８４ａ、８４ｃが
それぞれ選択される。

【００４４】これに対して、図１４の汎用インターポー
ザ基板を用いて機能２のオプション基板を構成する場合
は、図１６に示したように、前記回路素子８０ａの代わ
りに回路素子８０ｅを載置し、ボンディングパッド８４
ｂ、８４ｄをそれぞれ選択する。

【００４５】なお、前記回路素子８０ａが、その動作モ
ードに応じて自身のボンディングパッドを選択させる構
造であれば、搭載する回路素子を差し替えることなく、
回路素子８０ａを搭載したまま、動作モード１で機能さ
せる場合には、これに対応した素子上のバッドとボンデ
ィングパッド８４ａ、８４ｃとを接続し、動作モード２
で機能させる場合には、これに対応した素子上のバッド
とボンディングパッド８４ｂ、８４ｄとを接続するよう
にしても良い。

【００４６】上記したように、本実施形態によれば、一
つの汎用インターポーザ基板で複数種類のオプション基
板を構成することができるので、量産効果によるインタ
ーポーザ基板のコストダウンが可能になる。

【００４７】図１７は、本発明の第６実施形態の一例で
あるインターポーザ基板（ダミー基板）の平面図であ
り、図１８は、このダミー基板の使用方法を説明するた
めの断面図である。

【００４８】インターポーザ基板を幾重にも積み重ねた
場合、いずれかの基板上に載置された回路素子に不具合
が生じると、インターポーザ基板を取り出してから回路
素子を交換する必要がある。しかしながら、各インター
ポーザ基板同士は接続用バンプにより溶融固定されてい
るため、これらを取り外すためには接続用バンプを融断
しなければならない。しかしながら、この融断作業中の
熱により、特に下段に配置されたインターポーザ基板に
も熱が加わり、当該基板上に搭載されている回路素子に
悪影響を及ぼす。このため、実質的には修理が不可能と
なり、全てのインターポーザ基板を廃棄しなければなら
ない。

【００４９】そこで、本実施形態では、図１８に示した
ように、インターポーザ基板２００間に断熱／放熱板と
してのダミー基板４００を挿入し、接続用バンプを融断
する際の隣接基板への熱的影響を緩和している。

【００５０】ダミー基板４００は、図１７に示したよう
に、その表面に放熱効率を高めるための銅箔等の金属薄
膜４００ｂを被着して構成される。さらに、基板間にこ
もった熱を効率良く放出できるように、ダミー基板４０
０には複数の通気口４００ａが開設されている。

【００５１】本実施形態によれば、接続用バンプを融断
する際の隣接基板への熱的影響を緩和することができる
ので、インターポーザ基板を取り外して搭載素子を修理
することが可能になる。

【００５２】次いで、図１９、２０の断面図を参照して
本発明の第７実施形態について説明する。

【００５３】図１９に示したように、第１インターポー
ザ基板の一方の端部（図中右端）に載置された回路素子
Ａと、第２インターポーザ基板の他方の端部（図中左
端）に載置された回路素子Ｂとを接続する場合、第１イ
ンターポーザ基板上で回路素子Ａから左端までプリント
配線を引き回し、接続用バンプ３００ａを介して第２イ
ンターポーザ基板上の回路素子Ｂと接続することにな
る。

【００５４】ここで、回路素子Ａ、Ｂを結ぶ第１インタ
ーポーザ基板上のプリント配線の特性インピーダンスを
低く抑えたい場合、一般的には第１インターポーザ基板
上の裏面に銅箔等の金属薄膜を一様に被着（いわゆる、
銅ベタ面）すれば良いが、第１インターポーザ基板には
他の回路素子も搭載されており、これらを接続するプリ
ント配線が裏面にも形成されていることから、裏面を銅
ベタ面とすることができない。

【００５５】そこで、本実施形態では、図２０に示した
ように、第１インターポーザ基板と第２インターポーザ
基板との間に、裏面に銅ベタ面５００ａを有する配線専
用のインターポーザ基板５００を挿入し、回路素子Ａ、
Ｂがインターポーザ基板５００上のプリント配線５００
ｂを経由して接続されるようにした。

【００５６】なお、プリント配線５００ｂの特性インピ
ーダンスはインターポーザ基板５００の厚みに依存する
ので、インターポーザ基板５００の厚みを適宜に選択す
れば、プリント配線５００ｂの特性インピーダンスを任
意に制御することができる。

【００５７】本実施形態によれば、異なるインターポー
ザ基板上に搭載された回路素子を結ぶプリント配線の特
性インピーダンスを低く抑えることができるので、信号
波形の劣化を防止でき、高周波の信号でも正確に伝送す
ることができる。

【００５８】次いで、図２１、２２の断面図を参照して
本発明の第８実施形態について説明する。本実施形態で
は、図２１に示したように、マザー基板１００から供給
されたデータが、回路素子１、２、３…によりパイプラ
イン方式で順次処理され、最終的にマザー基板１００へ
戻される。各回路素子１、２、３は、各インターポーザ
基板２００上に振り分けて搭載される。

【００５９】図２２に示したように、第１インターポー
ザ基板上の回路素子１から出力されたデータは、前記図
８に関して説明したように、ビア４１、ランド４２およ
び接続用バンプ３００で構成される接続ライン６２を介
して第２インターポーザ基板へ伝送され、さらにプリン
ト配線６３を経由して回路素子２へ供給される。同様
に、第２インターポーザ基板上の回路素子２から出力さ
れたデータも、前記と同様の接続ライン６４を介して第
３インターポーザ基板へ伝送され、さらにプリント配線
６５を経由して最終段の回路素子３へ供給される。

【００６０】回路素子３から出力されたデータは、全て
の基板を貫通するように最短距離で形成された直線接続
ライン６６を経由してマザー基板１００へ戻される。前
記直線接続ライン６６は、前記図８に関して説明した接
続ライン６２と同様に、各インターポーザ基板の同一投
影位置に形成されて直線状に並んだそれぞれのビア４１
およびランド４２を、接続用バンプ３００で溶融接続す
ることにより形成される。

【００６１】なお、前記直線接続ライン６６は、インタ
ーポーザ基板の一端のみならず他端にも形成し、図２２
に示したように、積層するインターポーザ基板の偶奇に
応じて使い分けるようにすれば、最終断の回路素子Ｘと
直線接続ライン６６とを結ぶライン長も短くすることが
できる。

【００６２】本実施形態によれば、各インターポーザ基
板２００とマザー基板１００とを直線的に結ぶ直線接続
ライン６６を設けたので、各インターポーザ基板とマザ
ー基板とを最短距離で結ぶことができる。したがって、
インターポーザ基板２００を多数段に積み重ねた場合で
も、最上段のインターポーザ基板とマザー基板とを結ぶ
配線長を短く抑えることができる。

【００６３】ところで、本実施形態では多数枚のインタ
ーポーザ基板２００をマザー基板１００上へ積み上げる
必要があるため、多数のインターポーザ基板２００の全
てに、熱溶融バンプ３００としての接合材料を予め塗布
しなければならない。そこで本発明では、図２４に示し
たように、インターポーザ基板２００を収容する凹部７
０１がマトリックス状に形成されたトレイ７００を用意
し、このトレイ７００の前記凹部７０１に、インターポ
ーザ基板２００を積み上げ順序にしたがって予め搭載す
る。

【００６４】各凹部７０１の底面には開口７０３が開設
され、インターポーザ基板２００は当該開口７０３から
吸引されて各凹部７０１の底面に吸着固定される。この
状態で、マスクを利用した適宜のスクリーン印刷技術、
あるいはディスペンサを利用して、各インターポーザ基
板２００の所定位置に接合材料を塗布すれば、その効率
が飛躍的に向上する。

【００６５】このとき、トレイ７００に位置決め用マー
カ７０４を設け、これを前記スクリーン印刷あるいはデ
ィスペンサを使用する際の基準点とすれば、接合材料の
塗布精度が向上する。

【００６６】

【発明の効果】上記したように、本発明によれば、仕様
の低いプリント配線基板と高いプリント配線基板とを階
層的に積み上げてプリント配線基板ユニットを構成した
ので、基板に対する要求仕様の低い回路ブロックや回路
素子は低仕様の基板上に配置し、要求仕様の高い回路ブ
ロックや回路素子は高仕様の基板に配置すれば、高仕様
基板の面積を最小限に抑えることができ、低コスト化が
可能になる。

【図面の簡単な説明】

【図１】本発明を適用したプリント配線基板ユニットの
基本構造の断面図である。

【図２】マザー基板とインターポーザ基板の仕様の違い
を示した図である。

【図３】本発明の第２実施形態の断面図である。

【図４】マザー基板およびインターポーザ基板に分散載
置されるシステムのブロック図である。

【図５】各インターポーザ基板への回路装置の分散例を
示したブロック図である。

【図６】各インターポーザ基板への回路装置の分散例を
示したブロック図である。

【図７】本発明の第２実施形態の変形例の断面図であ
る。

【図８】各インターポーザ基板の接続構造を示した拡大
断面図である。

【図９】本発明の第３実施形態を説明するための断面図
である。

【図１０】位置決め用マーカが形成されたインターポー
ザ基板の平面図である。

【図１１】本発明の第４実施形態を説明するための平面
図である。

【図１２】本発明の第４実施形態を説明するための平面
図である。

【図１３】本発明の第４実施形態を説明するための平面
図である。

【図１４】本発明の第５実施形態を説明するための平面
図である。

【図１５】本発明の第５実施形態を説明するための平面
図である。

【図１６】本発明の第５実施形態を説明するための平面
図である。

【図１７】本発明の第６実施形態である断熱／放熱用ダ
ミー基板の平面図である。

【図１８】断熱／放熱用ダミー基板の使用方法を示した
断面図である。

【図１９】本発明の第７実施形態を説明するための断面
図である。

【図２０】本発明の第７実施形態を説明するための断面
図である。

【図２１】本発明の第８実施形態を説明するためのブロ
ック図である。

【図２２】本発明の第８実施形態を説明するための断面
図である。

【図２３】第４実施形態の変形例を説明するための平面
図である。

【図２４】インターポーザ基板を収容するトレイの平面
図である。

【符号の説明】

４１…ビア、４２…ランド、６１、６２ａ、６２ｂ…マ
ーカ、８０…回路素子、８１…信号ライン、８２…バス
用パッド、８３…電源／グランドパッド、８４…ボンデ
ィンブパッド、１００…マザー基板、２００…インター
ポーザ基板、３００…接続用バンプ、４００…断熱／放
熱用ダミー基板、５００…配線ライン用インターポーザ
基板

Claims (24)

【特許請求の範囲】
1. 【請求項１】 複数枚のプリント配線基板を階層的に積
   み重ねて構成されるプリント配線基板実装体であって、 第１の仕様を満足する第１プリント配線基板と、 前記第１プリント配線基板とは、断面構造、配線ルー
   ル、材質および製造プロセスの少なくとも一つが相違
   し、前記第１の仕様と異なる第２の仕様を満足する第２
   プリント配線基板と、 前記第１および第２プリント配線基板を相互に電気的に
   接続する接続手段とを含むことを特徴とするプリント配
   線基板実装体。
2. 【請求項２】 前記第１プリント配線基板は、積層数が
   ｎ１層であり、 前記第２プリント配線基板は、積層数が前記ｎ１層より
   多いｍ１層であることを特徴とする請求項１に記載のプ
   リント配線基板実装体。
3. 【請求項３】 前記第１プリント配線基板は、配線ピッ
   チがｎ２であり、 前記第２プリント配線基板は、配線ピッチが前記ｎ２よ
   り狭いｍ２であることを特徴とする請求項１に記載のプ
   リント配線基板実装体。
4. 【請求項４】 前記第１プリント配線基板は、ビア径が
   ｎ３であり、 前記第２プリント配線基板は、ビア径が前記ｎ３より狭
   いｍ３であることを特徴とする請求項１に記載のプリン
   ト配線基板実装体。
5. 【請求項５】 前記第１プリント配線基板は、ビア間隔
   がｎ４であり、 前記第２プリント配線基板は、ビア間隔が前記ｎ４より
   狭いｍ４であることを特徴とする請求項１に記載のプリ
   ント配線基板実装体。
6. 【請求項６】 前記第１プリント配線基板は、熱伝導度
   がｎ５であり、 前記第２プリント配線基板は、熱伝導度が前記ｎ５より
   高いｍ５であることを特徴とする請求項１に記載のプリ
   ント配線基板実装体。
7. 【請求項７】 前記第１プリント配線基板は、ガラス転
   移点がｎ６であり、 前記第２プリント配線基板は、ガラス転移点が前記ｎ６
   より高いｍ６であることを特徴とする請求項１に記載の
   プリント配線基板実装体。
8. 【請求項８】 前記第１プリント配線基板は、基材の誘
   電率がｎ７であり、 前記第２プリント配線基板は、基材の誘電率が前記ｎ７
   より低いｍ７であることを特徴とする請求項１に記載の
   プリント配線基板実装体。
9. 【請求項９】 前記第１プリント配線基板は、１層当た
   りの厚みがｎ８の積層基板であり、 前記第２プリント配線基板は、１層当たりの厚みが前記
   ｎ８より薄いｍ８の積層基板であることを特徴とする請
   求項１に記載のプリント配線基板実装体。
10. 【請求項１０】 前記第２プリント配線基板の面積が前
    記第１プリント配線基板の面積より小さいことを特徴と
    する請求項１ないし９のいずれかに記載のプリント配線
    基板実装体。
11. 【請求項１１】 前記接続手段は、各プリント配線基板
    を着脱自在に接続することを特徴とする請求項１ないし
    １０のいずれかに記載のプリント配線基板実装体。
12. 【請求項１２】 前記各プリント配線基板は、一方の主
    面から他方の主面へ貫通するビア、および前記各主面に
    露出して前記ビアと接続されたランドとを具備し、前記
    接続手段は、隣接する各プリント配線基板の表面に露出
    して対向するランド同士を接続する熱溶融性バンプであ
    ることを特徴とする請求項１ないし１１のいずれかに記
    載のプリント配線基板実装体。
13. 【請求項１３】 前記プリント配線基板実装体は、第１
    プリント配線基板上に複数枚の第２プリント配線基板を
    積み重ねて構成されたことを特徴とする請求項１ないし
    １２のいずれかに記載のプリント配線基板実装体。
14. 【請求項１４】 前記第２プリント配線基板上に搭載さ
    れた回路装置のうち、入出力ライン数が最大である装置
    の入出力ライン数をＰmax 、当該第２プリント配線基板
    の入出力ライン数をＱmax としたとき、Ｐmax ＞Ｑmax
    であることを特徴とする請求項１３に記載のプリント配
    線基板実装体。
15. 【請求項１５】 第１プリント配線基板と接続される入
    出力ライン数の多い第２プリント配線基板ほど、前記第
    １プリント配線基板に近接して積み重ねられることを特
    徴とする請求項１３または１４に記載のプリント配線基
    板実装体。
16. 【請求項１６】 前記各プリント配線基板には、電源お
    よびアースの外部接続パッドが、同一投影位置に形成さ
    れたことを特徴とする請求項１ないし１５のいずれかに
    記載のプリント配線基板実装体。
17. 【請求項１７】 前記各プリント配線基板上にはバスラ
    インが形成され、当該各バスラインの外部接続パッド
    が、同一投影位置に形成されたことを特徴とする請求項
    １ないし１６のいずれかに記載のプリント配線基板実装
    体。
18. 【請求項１８】 前記各プリント配線基板上の同一投影
    位置に位置決め用のマーカが形成されたことを特徴とす
    る請求項１ないし１７のいずれかに記載のプリント配線
    基板実装体。
19. 【請求項１９】 隣接するプリント配線基板同士が、両
    者の関係に固有の外部接続パッド同士で選択的に接続さ
    れたことを特徴とする請求項１ないし１８のいずれかに
    記載のプリント配線基板実装体。
20. 【請求項２０】 前記第２プリント配線基板には複数の
    回路装置が搭載され、各回路装置の電源およびアース用
    の外部接続パッドが、前記各回路装置の外縁を結んで形
    成される仮想境界線の内側に配置されたことを特徴とす
    る請求項１ないし１９のいずれかに記載のプリント配線
    基板実装体。
21. 【請求項２１】 前記第２プリント配線基板は、これに
    搭載される回路装置に応じて選択的に使用されるボンデ
    ィングパッドを有することを特徴とする請求項１ないし
    ２０のいずれかに記載のプリント配線基板実装体。
22. 【請求項２２】 前記複数の第２プリント配線基板の少
    なくとも一枚は、断熱板および放熱板として機能するダ
    ミー基板であることを特徴とする請求項１ないし２１の
    いずれかに記載のプリント配線基板実装体。
23. 【請求項２３】 前記複数の第２プリント配線基板の少
    なくとも一枚は、一方の主面にプリント配線が形成さ
    れ、他方の主面に金属薄膜が形成された配線用基板であ
    り、前記プリント配線の一端は上段に位置する他のプリ
    ント配線基板と接続され、他端は下段に位置する他のプ
    リント配線基板と接続されることを特徴とする請求項１
    ないし２２のいずれかに記載のプリント配線基板実装
    体。
24. 【請求項２４】 前記第１プリント配線基板と各第２プ
    リント配線基板とを最短距離で直線的に接続する直線接
    続ラインを具備したことを特徴とする請求項１ないし２
    ３のいずれかに記載のプリント配線基板実装体。