JP4630409B2 - 光電子集積回路装置 - Google Patents
光電子集積回路装置 Download PDFInfo
- Publication number
- JP4630409B2 JP4630409B2 JP7447499A JP7447499A JP4630409B2 JP 4630409 B2 JP4630409 B2 JP 4630409B2 JP 7447499 A JP7447499 A JP 7447499A JP 7447499 A JP7447499 A JP 7447499A JP 4630409 B2 JP4630409 B2 JP 4630409B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- optoelectronic integrated
- optical
- circuit device
- multistage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 282
- 230000003287 optical effect Effects 0.000 claims description 274
- 239000000758 substrate Substances 0.000 claims description 111
- 230000008054 signal transmission Effects 0.000 claims description 47
- 239000011159 matrix material Substances 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 description 24
- 230000005855 radiation Effects 0.000 description 22
- 230000017525 heat dissipation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、光電子集積回路装置に係り、特に、集積回路装置間の信号伝送を光信号にて行う光電子集積回路装置に関する。
【0002】
【従来の技術】
近年、大規模集積回路(LSI:Large Scale Integrated ciecuit)は高集積化,高速化が進められており、様々な電子機器の小型化,高性能化を可能にしている。このようなLSIは、例えばコンピュータ等の大規模な電気回路において図1に示すようなマルチ・チップ・モジュール(MCM)基板上に実装されて利用される。
【0003】
図1は、システムボード上に実装されたMCM基板の一例の外観図を示し、図1(A)が平面図であり、図1(B)が側面図である。
MCM基板120は複数の集積回路チップ130を実装しており、その集積回路チップ130間を電気的に接続している。MCM基板120はI/O(Input/Output)ピン160をMCMソケット150に挿入することによりシステムボード110に実装される。また、MCM基板120は必要に応じて放熱フィン140が設けられる。システムボード110は、その基板上に実装されたMCM基板120間をリード線により電気的に接続している。したがって、MCM基板120及び集積回路チップ130は夫々電気的に接続され、様々な機能を有するシステムボード110を構成することができる。
【0004】
また、上述の集積回路チップ130間を光で信号伝達を行なう光電子集積回路が公開特許公報(特開平5−67769)に開示されている。
この光電子集積回路は、高速化と高密度化とを実現するために一方の基板の主面と垂直な方向に他方の基板を3次元的に配列させることを特徴としている。その3次元的に配列された基板同士は、光信号が透過する材質で構成されており、その基板を透過した光信号により信号伝送を行なっている。
【0005】
【発明が解決しようとする課題】
しかしながら、MCM基板120及び集積回路チップ130を使用する電子機器においては更なる高速化が求められているが、MCM基板120及び集積回路チップ130間の接続は金属等の物質をパターン化したリード線による電気的な接続であり、信号の高速化に限界がある。
【0006】
これは、集積回路チップ130が高速化するにつれ、MCM基板120及び集積回路チップ130間の信号伝送時に発生する伝送遅延時間が無視できなくなり、信号の同期伝送が困難となるためである。例えば、電気的な信号伝送においては、70ps/cm(ピコセカンド/センチメートル)の伝送遅延時間が発生する。図1(B)において、集積回路チップ130−1と130−2との間の信号伝送経路170と、集積回路チップ130−1と130−6との間の信号伝送経路180とでは伝送遅延時間が異なり、数GHzの動作クロックによる動作処理においては無視できない時間となる。
【0007】
また、MCM基板120及び集積回路チップ130間の金属等の物質をパターン化したリード線による浮遊容量及びインピーダンスにより、信号の伝送歪み及び伝送ロスが発生するため信号の伝送が困難となるためである。
一方、光で信号伝達を行なう光電子集積回路は、光損失の小さい材質により基板を構成したとしても、基板を透過する際にある程度の光損失を避けることができず伝送ロスが発生する。このような伝送ロスは、伝送エラーの発生につながり、信号伝送の信頼性が低下する。
【0008】
本発明は、上記の点に鑑みなされたもので、信号の伝送歪み及び伝送ロスを減少することができる光電子集積回路装置を提供することを第一の目的とする。また、信号の伝送遅延時間を短縮することを第二の目的とする。
【0009】
【課題を解決するための手段】
そこで、上記課題を解決するため、開示の装置は、電気回路部と、該電気回路部と接続されている複数の発光素子が並んだ光学的出力端子部と、該電気回路部と接続されている複数の受光素子が並んだ光学的入力端子部とを含む第一光電子集積回路及び第二光電子集積回路で構成されており、該第一光電子集積回路及び第二光電子集積回路が夫々の光学的出力端子部と光学的入力端子部とが向き合うように配置され、該第一光電子集積回路及び第二光電子集積回路の光学的出力端子部と光学的入力端子部との間で光信号を伝送する構成としたことを特徴とする。
【0010】
このように、電気回路部と、光学的出力端子部と、光学的入力端子部とを含む第一光電子集積回路及び第二光電子集積回路で構成されたことにより、第一光電子集積回路と第二光電子集積回路装置との間で光信号の伝送が可能となる。また、第一光電子集積回路及び第二光電子集積回路が夫々の光学的出力端子部と光学的入力端子部とが向き合うように配置されることにより、光信号を基板等を透過させずに伝送させることができ、基板等の透過に伴う不都合、即ち、信号の伝送歪み及び伝送ロスを減少することができる。
【0011】
また、開示の装置は、前記第一光電子集積回路及び第二光電子集積回路は、夫々、マトリクス状に並んだ複数の発光素子よりなる前記光学的出力端子部と、マトリックス状に並んだ複数の受光素子よりなる前記光学的入力端子部と、電気回路部と、電気信号入出力用の電極パッドとを備えた構成であり、前記発光素子と前記受光素子とが同一側、且つ、前記電極パッドが前記発光素子及び受光素子の反対側となるように基板上に設けられることを特徴とする。
【0012】
このように、光学的出力端子部と、光学的入力端子部と、電気回路部と、電気信号入出力用の電極パッドとを備えた構成であり、前記発光素子と前記受光素子とが同一側、且つ、前記電極パッドが前記発光素子及び受光素子の反対側となるように基板上に設けられることにより、光信号の入出力が同一側で可能であり、前記発光素子及び受光素子の反対側で電気信号の入出力が可能である。
【0013】
また、開示の装置は、開示の光電子集積回路装置を、前記電極パッドにて接合して多段に重ね合わせた構成であり、他の光電子集積回路装置と電気的に接合されることを特徴とする。このように、光電子集積回路装置を電極パッド側で向かい合わせて電極パッドにより接合することにより、その光電子集積回路装置間の信号伝送が電極パッドを介して可能となる。
【0014】
また、開示の装置は、前記多段光電子集積回路装置は、前記光学的出力端子部から出力される光信号を入力され、その光信号を前記光学的入力端子部に出力する光導波路を設けたことを特徴とする。このように、光電子集積回路装置を電極パッド側で向かい合わせて電極パッドにより接合して多段に重ね合わせた構成としたことにより、夫々の光電子集積回路装置間の距離が縮小され、信号の伝送遅延時間の短縮が可能となる。また、光電子集積回路装置の光学的出力端子部から出力される光信号を入力され、その光信号を前記光学的入力端子部に出力する光導波路を設けたことにより、信号伝送を光信号により行うことが可能となる。
【0015】
また、開示の装置は、開示の多段光電子集積回路装置を複数設けた構成であり、前記多段光電子集積回路装置間が光接続されていることを特徴とする。このように、光電子集積回路装置を多段に重ね合わせた多段光電子集積回路装置が複数設けられ、その多段光電子集積回路装置間が光接続されていることにより、規模の大きな回路装置においても信号の伝送遅延時間を短縮し、信号の伝送歪み及び伝送ロスを減少することができる。
【0016】
また、開示の装置は、前記多段光電子集積回路装置において、前記光電子集積回路の少なくとも二角に光軸位置合わせ用のマーク及び光軸位置合わせ用の穴を備えており、その穴に位置決めピンを挿入することを特徴とする。このように、光電子集積回路装置の少なくとも二角に光軸位置合わせ用のマーク及び光軸位置合わせ用の穴を備えており、その穴に位置決めピンを挿入することにより、多段光電子集積回路装置において発光素子と受光素子との光軸位置合わせが容易になる。
【0017】
また、開示の装置は、前記光電子集積回路装置において、電源を供給するための電源パッドを各光電子集積回路の側面に備えることを特徴とする。このように、光電子集積回路の側面に電源を供給するための電源パッドを設けることにより電源供給が容易になる。また、開示の装置は、前記多段光電子集積回路装置において、前記光電子集積回路装置間と前記電気回路部とに接触面を有する放熱用の熱伝導プレートと、前記放熱用の熱伝導プレートとの接触面をもった放熱フィンを備えることを特徴とする。
【0018】
このように、多段光電子集積回路装置を構成する光電子集積回路装置間と電気回路部とに接触面を有する放熱用の熱伝導プレートと、その放熱用の熱伝導プレートとの接触面をもった放熱フィンを設けることにより、多段光電子集積回路装置の放熱を効率良く行うことができる。また、開示の装置は、前記多段光電子集積回路装置において、前記光電子集積回路の側面に設けられた電源を供給するための電源パッドに電源を供給する電源供給用バーを設けたことを特徴とする。
【0019】
このように、光電子集積回路の側面に設けられた電源を供給するための電源パッドに電源を供給する電源供給用バーを設けたことにより、多段光電子集積回路装置を構成する複数の光電子集積回路に電源を供給することが容易になる。また、開示の装置は、前記複数多段光電子集積回路装置は、前記多段光電子集積回路装置間の信号伝送を行う光導波路と、前記多段光電子集積回路装置に電源を供給する電源線と、他の基板とのインターフェースをとるインターフェース手段とを有する基板上に構成されたことを特徴とする。
【0020】
このように、光導波路と電源線とインターフェース手段とを有する基板上に複数の多段光電子集積回路装置を設ける構成としたことにより、複数多段光電子集積回路装置を構成する多段光電子集積回路装置間の光信号伝送が可能となる。また、複数多段光電子集積回路装置を構成する基板と他の基板との間の光信号伝送が可能となる。
【0021】
また、開示の装置は、前記第一光電子集積回路及び第二光電子集積回路は、夫々、マトリクス状に並んだ複数の発光素子よりなる前記光学的出力端子層と、マトリックス状に並んだ複数の受光素子よりなる前記光学的入力端子層と、電気回路層とを備えた構成であり、前記電気回路層を挟み込むように前記光学的出力端子層と前記光学的入力端子層とが形成されることを特徴とする。
【0022】
このように、複数の発光素子よりなる光学的出力端子層と、複数の受光素子よりなる光学的入力端子層と、電気回路層とを備えた構成であり、電気回路層を挟み込むように光学的出力端子層と光学的入力端子層とが形成されることにより、光電子集積回路装置をウェーハ(wafer)基板上に一体形成することが可能となる。また、電気回路層を挟み込むように光学的出力端子層と光学的入力端子層とが形成されていることにより、小型化が可能となる。
【0023】
また、開示の装置は、前記第一光電子集積回路及び第二光電子集積回路が、夫々、マトリクス状に並んだ複数の発光素子よりなる前記光学的出力端子部と、マトリックス状に並んだ複数の受光素子よりなる前記光学的入力端子部と、電気回路部とを備えた構成であり、前記光学的出力端子部と前記光学的入力端子部とが夫々電気回路部に半田接合され、且つ、前記光学的出力端子部と前記光学的入力端子部とが前記電気回路部を挟み込むように設けられることを特徴とする。
【0024】
このように、前記光学的出力端子部と前記光学的入力端子部とが夫々電気回路部に半田により接合されていることにより、前記光学的出力端子部と前記光学的入力端子部と電気回路部とを別々にウェーハ基板上に形成した後で光電子集積回路装置を構成することが可能となる。また、開示の装置は、前記電気回路部が前記光学的出力端子部及び前記光学的入力端子部の同一側となるように基板上に設けられることを特徴とする。
【0025】
このように、前記電気回路部が前記光学的出力端子部及び前記光学的入力端子部の同一側となるように基板上に設けられることにより、前記電気回路部と前記光学的出力端子部及び前記光学的入力端子部とが配線基板上の薄膜パターンのみで接続される。したがって、電気信号の伝送距離が短縮され、信号の伝送遅延時間の短縮が可能となる。
【0026】
また、開示の装置は、前記電気回路部が前記光学的出力端子部及び前記光学的入力端子部の反対側となるように基板上に設けられることを特徴とする。このように、前記電気回路部が前記光学的出力端子部及び前記光学的入力端子部の反対側となるように基板上に設けられることにより、配線基板の電極パッドを介することなく光電子集積回路装置同士の接続ができる。したがって、光電子集積回路装置間の電気信号伝送距離が短縮され、信号の伝送遅延時間の短縮が可能となる。
【0027】
また、開示の装置は、前記電気回路部,前記光学的出力端子部及び前記光学的入力端子部がワイヤボンディングで基板と電気的に接続されることを特徴とする。このように、前記電気回路部,前記光学的出力端子部及び前記光学的入力端子部がワイヤボンディングで基板と電気的に接続されることにより、ウェーハ基板を介することなく電気信号又は光信号を伝送できる。したがって、電気信号又は光信号の減衰を少なくすることが可能となる。
【0028】
【発明の実施の形態】
以下に、光電子集積回路装置に関する本発明の実施例を図面に基づいて説明する。
〔光電子集積回路装置〕(図2参照)
図2は、本発明の光電子集積回路装置の一実施例の斜視図を示す。また、図3は本発明の光電子集積回路装置を構成する光電子集積回路の一例の構成図を示す。以下、図2及び図3を利用して本願発明の光電子集積回路装置について説明する。
【0029】
図2において、光電子集積回路装置2は、二つの光電子集積回路1が対向するように構成されている。光電子集積回路1は、図3に示すように、光学的入力端子部10と光学的出力端子部12と電気回路部11と電極パッド14と配線基板13とで構成されている。光学的入力端子部10はウェーハ基板16−1と、そのウェーハ基板16−1上に複数の受光素子がマトリクス状に並ぶように形成された受光層17とで構成されており、受光層17側で配線基板13と半田接合されている。
【0030】
光学的出力端子部12はウェーハ基板16−3と、そのウェーハ基板16−3上に複数の発光素子がマトリクス状に並ぶように形成された発光層20とで構成されており、発光層20側で配線基板13と半田接合されている。電気回路部11はウェーハ基板16−2と、そのウェーハ基板16−2上にトランジスタ等で構成される電気回路層18と、配線層19とで構成されており、配線層19側で配線基板13と半田接合されている。
【0031】
光学的入力端子部10と光学的出力端子部12とは、配線基板13を介して電気回路部11と電気的に接続されている。光学的入力端子部10は、他の光電子集積回路1から入力された光信号を電気信号に変換して電気回路部11に供給している。また、光学的出力端子部12は、電気回路部11で処理された電気信号を供給され、その電気信号を光信号に変換して他の光電子集積回路1に出力する。
【0032】
光学的入力端子部10,光学的出力端子部12及び電気回路部11は、配線基板13の同一側に構成されており、光学的入力端子部10の受光層17及び光学的出力端子部12の発光層20が同一の面方向となっている。
また、配線基板13は、光学的入力端子部10,光学的出力端子部12及び電気回路部11を構成している反対側に他の光電子集積回路1と電気的に接合することができる電極パッド14を備える構成となっている。
【0033】
したがって、図3の様な構成をとることにより光電子集積回路1は他の光電子集積回路1との間で光信号伝送をすることが可能となり、更に、電極パッド14を介して他の光電子集積回路1と電気的に接続されることが可能となる。
上述のような光電子集積回路1が、二つ対向するように構成されることにより光電子集積回路装置2が構成される。一方の光電子集積回路1−1の光学的出力端子部12−1と他方の光電子集積回路1−2の光学的入力端子部10−2とは対向する位置になるように構成される。また、一方の光電子集積回路1−1の光学的入力端子部10−1と他方の光電子集積回路1−2の光学的出力端子部12−2とは対向する位置になるように構成される。
【0034】
以上のように構成することにより、光電子集積回路装置2は光電子集積回路1−1と1−2との間で光信号による信号伝送が可能となる。
〔多段光電子集積回路装置〕(図4〜図6参照)
図4は、本発明の多段光電子集積回路装置の一実施例の斜視図を示す。図5は、本発明の多段光電子集積回路装置の一実施例の側面図を示す。また、図6は本発明の多段光電子集積回路装置の一実施例の平面図を示す。
【0035】
図4〜図6において、多段光電子集積回路装置3は、複数の光電子集積回路装置2を多段に積み上げる構成とされている。このとき、光電子集積回路装置2の電極パッド14側は他の光電子集積回路装置2の電極パッド14と半田接合されることにより電気的に接続される。なお、多段光電子集積回路装置3を構成する多段に積み上げられる複数の光電子集積回路装置2の一番上段及び下段には光電子集積回路1が設けられ、電極パッド14を介して光電子集積回路装置2と半田接合されている。
【0036】
また、その複数の光電子集積回路装置2の対角線上の二角には位置合わせ用の穴24が設けられており、その穴24に位置決めピン21を挿入することにより、光学的入力端子部10と光学的出力端子部12との光軸位置を合わせることができる。なお、位置合わせ用の穴24は、少なくとも二角設けることにより光軸位置を固定できるようになる。また、光電子集積回路装置2の側面に光軸位置合わせ用のマークを備えておき、そのマークに基づいて光軸位置を合わせるようにしても良い。
【0037】
多段光電子集積回路装置3を構成する光電子集積回路装置2は、その側面に電源供給用の電源パッド25を設けており、その電源パッド25と接触面を持つ電源供給バー22が設けられている。その電源供給バー22を介して、全ての光電子集積回路装置2に電源が供給されている。
また、光電子集積回路装置2を多段に積み上げる構成とした場合に全ての光電子集積回路装置2間で光信号を伝送することができるように光導波路23が設けられている。光導波路23は、光学的入力端子部10と光学的出力端子部12との所定の部分を覆うように設けられ、光学的出力端子部12から出力される光信号を所定の光学的入力端子部10に出力する。
【0038】
ここで、図5を利用して、光信号の伝送経路について説明する。第一に同一の光電子集積回路装置2間の光信号伝送の例として、電気回路部11−5から電気回路部11−4に光信号を伝送する場合について説明する。
電気回路部11−5から電気回路部11−4に光信号を伝送する場合、その光信号の伝送経路は図5に光信号の伝送経路27として示される。電気回路部11−5から出力された電気信号は、配線基板13を介して光学的出力端子部12に供給され、電気信号から光信号に変換される。
【0039】
光学的出力端子部12で電気信号から変換された光信号は光学的出力端子部12から出力されて光学的入力端子部10に入力される。光学的入力端子部10は入力された光信号を電気信号に変換し、その電気信号を配線基板13を介して電気回路部11−4に供給する。このように、電気回路部11−5から電気回路部11−4に光信号が伝送される。
【0040】
第二に上下方向に隣接していない光電子集積回路装置2間の光信号伝送の例として、電気回路部11−5から電気回路部11−1に光信号を伝送する場合について説明する。
電気回路部11−5から電気回路部11−1に光信号を伝送する場合、その光信号の伝送経路は図5に光信号の伝送経路26として示される。電気回路部11−5から出力された電気信号は、配線基板13及び電極パッド14を介して電気回路部11−6を含む光電子集積回路1に入力される。
【0041】
電気回路部11−6を含む光電子集積回路1は、電極パッド14から供給された電気信号を配線板13を介して光学的出力端子部12に供給し、この電気信号を光信号に変換する。光学的出力端子部12で電気信号から変換された光信号は光学的出力端子部12から出力されて光導波路23に入力される。
光導波路23は、電気回路部11−1を含む光電子集積回路1の光学的入力端子部10に供給された光信号を入力する。光学的入力端子部10は入力された光信号を電気信号に変換し、その電気信号を配線基板13を介して電気回路部11−1に供給する。このように、電気回路部11−5から電気回路部11−1に光信号が伝送される。
【0042】
したがって、図4〜図6の様な構成をとることにより多段光電子集積回路装置3は、その多段光電子集積回路装置3を構成する複数の光電子集積回路装置2の間で基板透過することなく光信号伝送をすることが可能となる。また、光信号伝送においては、50ps/cm(ピコセカンド/センチメートル)の遅延伝送時間が発生するが、電気信号伝送における70ps/cm(ピコセカンド/センチメートル)の遅延伝送時間と比較すると遅延伝送時間が短縮される。
【0043】
このように、高密度な光信号伝送をすることにより、従来の電気信号伝送に比べて信号の伝送遅延時間を短縮し、信号の伝送歪み及び伝送ロスを減少することができる。
〔多段光電子集積回路装置に放熱用熱伝導プレートを設けた構成〕(図7〜図10参照)
図7は、本発明の多段光電子集積回路装置に放熱用熱伝導プレートを設けた場合の一実施例の斜視図を示す。図8は、本発明の多段光電子集積回路装置に放熱用熱伝導プレートを設けた場合の一実施例の側面図を示す。図9は、本発明の多段光電子集積回路装置に放熱用熱伝導プレートを設けた場合の一実施例の平面図を示す。また、図10は本発明の多段光電子集積回路装置に放熱用フィンを設けた場合の一実施例の斜視図を示す。
【0044】
図7〜図9において、多段光電子集積回路装置3は、図4〜図6に示した多段光電子集積回路装置3に放熱用熱伝導プレート30−1〜30−3を設けた構成である。したがって、図4〜図6と同様の部分については説明を省略し、放熱用熱伝導プレート30−1〜30−3を中心に説明する。
図7〜図9に示す多段光電子集積回路装置3は、多段光電子集積回路装置3を構成する光電子集積回路装置2の電気回路部11と面接触する放熱用熱伝導プレート30−1と、一方の光電子集積回路装置2と他方の光電子集積回路装置2との間を構成する二枚の配線基板13の間に設けられ、その二枚の配線基板13と面接触する放熱用熱伝導プレート30−2と、放熱用熱伝導プレート30−1及び30−2と接触面を有し、多段光電子集積回路装置3の側面に設けられる放熱用熱伝導プレート30−3とを含む構成である。
【0045】
放熱用熱伝導プレート30−2は、図9において点線による斜線部分で表しているが、多段光電子集積回路装置3にて行う光信号の妨げにならないような位置に設けている。具体的には、放熱用熱伝導プレート30−2は一方の光電子集積回路装置2と他方の光電子集積回路装置2との間であり、且つ、光学的入力端子部10又は光学的出力端子部12の近辺に設けられる。
【0046】
したがって、図7〜図9の様な構成をとることにより多段光電子集積回路装置3の放熱を効果的に行うことが可能となる。
図10において、多段光電子集積回路装置3は、図7〜図9に示した放熱用熱伝導プレート30−1〜30−3を設けた多段光電子集積回路装置3に放熱用フィン31を設けた構成である。したがって、図7〜図9と同様の部分については説明を省略し、放熱用フィン31を中心に説明する。
【0047】
図10に示す多段光電子集積回路装置3は、その側面に放熱用フィン31を有する構成となっている。ここで、放熱用フィン31とは、その表面積を増加させることにより放熱効果を高めたものであり、例えば平面部分と、その平面部分から垂直方向に櫛歯上に伸びている板状の部分とで構成される。この放熱フィン31はその平面部分で図7〜図9に示す放熱用熱伝導プレート30−1〜30−3と接触面を有するように多段光電子集積回路装置3に設置される。
【0048】
したがって、図10の様な構成をとることにより多段光電子集積回路装置3の放熱を更に効果的に行うことが可能となる。以上のように、多段光電子集積回路装置3の放熱を効果的に行うことが可能となるため、多段光電子集積回路装置3の小型化及び高集積化が可能となる。
〔複数多段光電子集積回路装置〕(図11参照)
図11は、本発明の複数多段光電子集積回路装置の一実施例の側面図を示す。
図11において、複数多段光電子集積回路装置4は、複数の多段光電子集積回路装置3と、その多段光電子集積回路装置3を配置する基板38とを含む構成となっている。
【0049】
複数多段光電子集積回路装置4を構成する複数の多段光電子集積回路装置3は、基板38上に配置される際に位置決めピン21により光軸位置合わせが行われる。また、複数の多段光電子集積回路装置3は電源供給用バー22を介して基板38から電源が供給される。
基板38は、その内部に光信号伝送用の光導波路33を有しており、基板38上に配置された一の多段光電子集積回路装置3から供給された光信号を他の多段光電子集積回路装置3に伝送する。また、基板38は他の基板に光信号を伝送するための光コネクタジャック34を有しており、その光コネクタジャック34に光ファイバ36が接続されている光コネクタプラグ35を接続することで他の基板との光信号伝送を行う。
【0050】
したがって、図11の様な構成をとることにより複数多段光電子集積回路装置4は、その複数多段光電子集積回路装置4を構成する複数の多段光電子集積回路装置3の間で光信号伝送をすることが可能となる。また、複数多段光電子集積回路装置4は、他の基板との間で光信号伝送をすることが可能となる。
〔光電子集積回路の他の構成例〕(図12〜図17参照)
図12は、光電子集積回路の第二例の斜視図を示す。図12において、光電子集積回路1は、大きく分類すると光学的入力端子部10と光学的出力端子部12と電気回路部11と電極パッド40と配線基板13とで構成されている。なお、図12の光電子集積回路1は図3の光電子集積回路1と一部を除いて同様であり、同一部分については説明を省略する。
【0051】
電気回路部11はウェーハ基板16−2と、そのウェーハ基板16−2上にトランジスタ等で構成される電気回路層18と、配線層19とで構成されており、ウェーハ基板16−2側で配線基板13と接合されている。なお、電気回路部11は、配線基板13上で光学的入力端子部10及び光学的出力端子部12の反対側の面に設けられる。
【0052】
電気回路部11は、配線層19と配線基板13とをボンディングワイヤ41でボンディングすること(以下、ワイヤボンディングという)により配線基板13と電気的に接続されており、配線基板13を介して光学的入力端子部10及び光学的出力端子部12と電気的に接続されている。また、電気回路部11に含まれる配線層19は電極パッド40を有し、他の光電子集積回路1とその電極パッド40を介して接続される。
【0053】
したがって、図12の様な構成をとることにより光電子集積回路1は他の光電子集積回路1と電気的に接続されることが可能となり、更に他の光電子集積回路1との間で光信号伝送をすることが可能となる。また、二つの光電子集積回路1を電気的に接続する場合、二つの光電子集積回路1に含まれる電気回路部11が配線基板13を介することなく電極パッド40を介して接続されるため電気信号の伝送距離が短縮される。
【0054】
図13は、光電子集積回路の第三例の構成図を示す。なお、図13の光電子集積回路1は図2の光電子集積回路1と一部を除いて同様であり、同一部分については説明を省略する。
図13において、光学的入力端子部10はウェーハ基板16−1と、そのウェーハ基板16−1上に複数の受光素子がマトリクス状に並ぶように形成された受光層17とで構成されており、ウェーハ基板16−1側で配線基板13と接合されている。
【0055】
光学的出力端子部12はウェーハ基板16−3と、そのウェーハ基板16−3上に複数の発光素子がマトリクス状に並ぶように形成された発光層20とで構成されており、ウェーハ基板16−3側で配線基板13と接合されている。また、光学的入力端子部10の受光層17と光学的出力端子部12の発光層20とはワイヤボンディングにより配線基板13に接続されている。
【0056】
したがって、図13の様な構成をとることにより光電子集積回路1は他の光電子集積回路1と電気的に接続されることが可能となり、更に他の光電子集積回路1との間で光信号伝送をすることが可能となる。また、受光層17及び発光層20がウェーハ基板16−1又は16−3を介することなく光信号の伝送ができるため、光信号の減衰を少なくすることが可能となる。
【0057】
図14は、光電子集積回路の第四例の構成図を示す。なお、図14の光電子集積回路1は図2の光電子集積回路1と一部を除いて同様であり、同一部分については説明を省略する。
図14において、電気回路部11はウェーハ基板16−2と、そのウェーハ基板16−2上にトランジスタ等で構成される電気回路層18と、配線層19とで構成されており、ウェーハ基板16−2側で配線基板13と接合されている。また、電気回路部11に含まれる配線層19は電極パッド40を有し、他の光電子集積回路1とその電極パッド40を介して接続される。
【0058】
光学的入力端子部10はウェーハ基板16−1と、そのウェーハ基板16−1上に複数の受光素子がマトリクス状に並ぶように形成された受光層17とで構成されており、ウェーハ基板16−1側で配線基板13と接合されている。
光学的出力端子部12はウェーハ基板16−3と、そのウェーハ基板16−3上に複数の発光素子がマトリクス状に並ぶように形成された発光層20とで構成されており、ウェーハ基板16−3側で配線基板13と接合されている。電気回路部11は、配線層19と配線基板13とをワイヤボンディングすることにより電気的に接続されており、また、光学的入力端子部10の受光層17と光学的出力端子部12の発光層20とはワイヤボンディングにより配線基板13に接続されている。このように、電気回路部11は光学的入力端子部10及び光学的出力端子部12と電気的に接続される。
【0059】
したがって、図14の様な構成をとることにより光電子集積回路1は他の光電子集積回路1と電気的に接続されることが可能となり、更に他の光電子集積回路1との間で光信号伝送をすることが可能となる。また、配線層19がウェーハ基板16−2を介することなく配線基板13と電気的に接続されるため、電気信号の減衰を少なくすることが可能となる。さらに、受光層17及び発光層20がウェーハ基板16−1及び16−3を介することなく光信号伝送ができるので、光信号の減衰を少なくすることが可能となる。
【0060】
図15は、光電子集積回路の第五例の構成図を示す。なお、図15の光電子集積回路1は図14の光電子集積回路1と一部を除いて同様であり、同一部分については説明を省略する。
図15において、電気回路部11はウェーハ基板16−2と、そのウェーハ基板16−2上にトランジスタ等で構成される電気回路層18と、配線層19とで構成されており、ウェーハ基板16−2側で配線基板13と接合されている。なお、電気回路部11,光学的入力端子部10及び光学的出力端子部12は配線基板13の同一側に設けられている。
【0061】
電気回路部11は、配線層19と配線基板13とをワイヤボンディングすることにより電気的に接続されており、また、光学的入力端子部10の受光層17と光学的出力端子部12の発光層20とはワイヤボンディングにより配線基板13に実装されている。このように、電気回路部11は光学的入力端子部10及び光学的出力端子部12と電気的に接続される。
【0062】
したがって、図15の様な構成をとることにより光電子集積回路1は他の光電子集積回路1と電気的に接続されることが可能となり、更に他の光電子集積回路1との間で光信号伝送をすることが可能となる。また、配線層19がウェーハ基板16−2を介することなく配線基板13と電気的に接続されるため、電気信号の減衰を少なくすることが可能となる。さらに、受光層17及び発光層20がウェーハ基板16−1及び16−3を介することなく光信号伝送ができるので、光信号の減衰を少なくすることが可能となる。
【0063】
図16は、光電子集積回路の第六例の構成図を示す。図16において、光電子集積回路1は、大きく分類すると光学的入力端子層45と、光学的出力端子層46と、ウェーハ基板47と、電気回路層48と、配線層49とで構成されている。
その構成は、ウェーハ基板47を中心に、そのウェーハ基板47を挟み込むように電気回路層18及び配線層49が内側から形成されており、一番外側の一方に光学的入力端子層45,他方に光学的出力端子層46が形成されている。光学的入力端子層45は複数の受光素子を含む構成であり、光学的出力端子層46は複数の発光素子を含む構成である。つまり、図16に示す光電子集積回路1はウェーハ基板47上に一体形成されていることを特徴としている。
【0064】
したがって、図16の様な構成をとることにより光電子集積回路1は他の光電子集積回路1との間で光信号伝送をすることが可能となる。また、光電子集積回路1がウェーハ基板47上に一体成形されていることにより、制作工程が短縮,小型化が可能となる。
図17は、光電子集積回路の第七例の構成図を示す。図17の光電子集積回路1は図16の光電子集積回路1と一部を除いて同様であり、同一部分については説明を省略する。
【0065】
図17において、光電子集積回路1は、大きく分類すると光学的入力端子層45と、光学的出力端子層46と、ウェーハ基板47と、電気回路層48と、配線層49とで構成されている。光電子集積回路1は、ウェーハ基板47を中心に、そのウェーハ基板47を挟み込むように電気回路層18及び配線層49が内側から形成されている部分に、複数の受光素子を含む構成である光学的入力端子層45と複数の発光素子を含む構成である光学的出力端子層46とが半田接合により接続されている。
【0066】
したがって、図17の様な構成をとることにより光電子集積回路1は、ウェーハ基板47,電気回路層48及び配線層49を含む部分と、光学的入力端子層45と、光学的出力端子層46とを別々に形成することが可能となり、汎用性を高くすることができる。また、制作工程が短縮,小型化が可能となる。
【0067】
【発明の効果】
上述の如く、開示の装置によれば、電気回路部と、光学的出力端子部と、光学的入力端子部とを含む第一光電子集積回路及び第二光電子集積回路で構成されたことにより、第一光電子集積回路と第二光電子集積回路装置との間で光信号の伝送が可能となる。また、第一光電子集積回路及び第二光電子集積回路が夫々の光学的出力端子部と光学的入力端子部とが向き合うように配置されることにより、光信号を基板等を透過させずに伝送させることができ、基板等の透過に伴う不都合、即ち、信号の伝送歪み及び伝送ロスを減少することができる。
【0068】
また、開示の装置によれば、光学的出力端子部と、光学的入力端子部と、電気回路部と、電気信号入出力用の電極パッドとを備えた構成であり、前記発光素子と前記受光素子とが同一側、且つ、前記電極パッドが前記発光素子及び受光素子の反対側となるように基板上に設けられることにより、光信号の入出力が同一側で可能であり、前記発光素子及び受光素子の反対側で電気信号の入出力が可能である。
【0069】
また、開示の装置によれば、光電子集積回路装置を電極パッド側で向かい合わせて電極パッドにより接合することにより、その光電子集積回路装置間の信号伝送が電極パッドを介して可能となる。また、開示の装置によれば、光電子集積回路装置を電極パッド側で向かい合わせて電極パッドにより接合して多段に重ね合わせた構成としたことにより、夫々の光電子集積回路装置間の距離が縮小され、信号の伝送遅延時間の短縮が可能となる。また、光電子集積回路装置の光学的出力端子部から出力される光信号を入力され、その光信号を前記光学的入力端子部に出力する光導波路を設けたことにより、信号伝送を光信号により行うことが可能となる。
【0070】
また、開示の装置によれば、光電子集積回路装置を多段に重ね合わせた多段光電子集積回路装置が複数設けられ、その多段光電子集積回路装置間が光接続されていることにより、規模の大きな回路装置においても信号の伝送遅延時間を短縮し、信号の伝送歪み及び伝送ロスを減少することができる。また、開示の装置によれば、光電子集積回路装置の少なくとも二角に光軸位置合わせ用のマーク及び光軸位置合わせ用の穴を備えており、その穴に位置決めピンを挿入することにより、多段光電子集積回路装置において発光素子と受光素子との光軸位置合わせが容易になる。
【0071】
また、開示の装置によれば、光電子集積回路の側面に電源を供給するための電源パッドを設けることにより電源供給が容易になる。また、開示の装置によれば、多段光電子集積回路装置を構成する光電子集積回路装置間と電気回路部とに接触面を有する放熱用の熱伝導プレートと、その放熱用の熱伝導プレートとの接触面をもった放熱フィンを設けることにより、多段光電子集積回路装置の放熱を効率良く行うことができる。
【0072】
また、開示の装置によれば、光電子集積回路の側面に設けられた電源を供給するための電源パッドに電源を供給する電源供給用バーを設けたことにより、多段光電子集積回路装置を構成する複数の光電子集積回路に電源を供給することが容易になる。また、開示の装置によれば、光導波路と電源線とインターフェース手段とを有する基板上に複数の多段光電子集積回路装置を設ける構成としたことにより、複数多段光電子集積回路装置を構成する多段光電子集積回路装置間の光信号伝送が可能となる。また、複数多段光電子集積回路装置を構成する基板と他の基板との間の光信号伝送が可能となる。
【0073】
また、開示の装置によれば、複数の発光素子よりなる光学的出力端子層と、複数の受光素子よりなる光学的入力端子層と、電気回路層とを備えた構成であり、電気回路層を挟み込むように光学的出力端子層と光学的入力端子層とが形成されることにより、光電子集積回路装置をウェーハ(wafer)基板上に一体形成することが可能となる。また、電気回路層を挟み込むように光学的出力端子層と光学的入力端子層とが形成されていることにより、小型化が可能となる。
【0074】
また、開示の装置によれば、前記光学的出力端子部と前記光学的入力端子部とが夫々電気回路部に半田により接合されていることにより、前記光学的出力端子部と前記光学的入力端子部と電気回路部とを別々にウェーハ基板上に形成した後で光電子集積回路装置を構成することが可能となる。また、開示の装置によれば、前記電気回路部が前記光学的出力端子部及び前記光学的入力端子部の同一側となるように基板上に設けられることにより、前記電気回路部と前記光学的出力端子部及び前記光学的入力端子部とが配線基板上の薄膜パターンのみで接続される。したがって、電気信号の伝送距離が短縮され、信号の伝送遅延時間の短縮が可能となる。
【0075】
また、開示の装置によれば、前記電気回路部が前記光学的出力端子部及び前記光学的入力端子部の反対側となるように基板上に設けられることにより、配線基板の電極パッドを介することなく光電子集積回路装置同士の接続ができる。したがって、光電子集積回路装置間の電気信号伝送距離が短縮され、信号の伝送遅延時間の短縮が可能となる。
【0076】
また、開示の装置によれば、前記電気回路部,前記光学的出力端子部及び前記光学的入力端子部がワイヤボンディングで基板と電気的に接続されることにより、ウェーハ基板を介することなく電気信号又は光信号を伝送できる。したがって、電気信号又は光信号の減衰を少なくすることが可能となる。
【図面の簡単な説明】
【図1】システムボード上に実装されたMCM基板の一例の外観図である。
【図2】本発明の光電子集積回路装置の一実施例の斜視図である。
【図3】本発明の光電子集積回路装置を構成する光電子集積回路の一例の構成図である。
【図4】本発明の多段光電子集積回路装置の一実施例の斜視図である。
【図5】本発明の多段光電子集積回路装置の一実施例の側面図である。
【図6】本発明の多段光電子集積回路装置の一実施例の平面図である。
【図7】本発明の多段光電子集積回路装置に放熱用熱伝導プレートを設けた場合の一実施例の斜視図である。
【図8】本発明の多段光電子集積回路装置に放熱用熱伝導プレートを設けた場合の一実施例の側面図である。
【図9】本発明の多段光電子集積回路装置に放熱用熱伝導プレートを設けた場合の一実施例の平面図である。
【図10】本発明の多段光電子集積回路装置に放熱用フィンを設けた場合の一実施例の斜視図である。
【図11】本発明の複数多段光電子集積回路装置の一実施例の側面図である。
【図12】光電子集積回路の第二例の構成図である。
【図13】光電子集積回路の第三例の構成図である。
【図14】光電子集積回路の第四例の構成図である。
【図15】光電子集積回路の第五例の構成図である。
【図16】光電子集積回路の第六例の構成図である。
【図17】光電子集積回路の第七例の構成図である。
【符号の説明】
1 光電子集積回路
2 光電子集積回路装置
3 多段光電子集積回路装置
4 複数多段光電子集積回路装置
10 光学的入力端子部
11,11−1〜11−6 電気回路部
12 光学的出力端子部
13 配線基板
14 電極パッド
15 半田接合部
16−1〜16−3,47 ウェーハ基板
17 受光層
18,48 電気回路層
19,49 配線層
20 発光層
21 位置決めピン
22 電源供給バー
23 光導波路
24 穴
25 電源パッド
26,27 伝送経路
30−1〜30−3 放熱用熱伝導プレート
31 放熱用フィン
33 光導波路
34 光コネクタジャック
35 光コネクタプラグ
36 光ファイバ
38 基板
41 ボンディングワイヤ
45 光学的入力端子層
46 光学的出力端子層
Claims (12)
- 電気回路部と、該電気回路部と接続されている複数の発光素子が並んだ光学的出力端子部とを少なくとも含む第一光電子集積回路、及び電気回路部と、該電気回路部と接続されている複数の受光素子が並んだ光学的入力端子部とを少なくとも含む第二光電子集積回路で構成されており、
該第一光電子集積回路の光学的出力端子部と該第二光電子集積回路の光学的入力端子部とが向き合うように配置され、該第一光電子集積回路の光学的出力端子部と該第二光電子集積回路の光学的入力端子部との間で光信号を伝送する構成とした光電子集積回路装置を、電極パッドにて接合して多段に重ね合わせた構成であり、
前記重ね合わせ方向に延伸する領域と、該領域に接続し複数の前記光学的入力端子部と前記光学的出力端子部の所定の部分を覆う領域を有し、前記光学的出力端子部から出力される光信号を所定の前記光学的入力端子部に出力することにより、複数の前記光電子集積回路装置間で光信号を伝送する光導波路を設けることを特徴とする多段光電子集積回路装置。 - 前記光学的出力端子部はマトリクス状に並んだ複数の発光素子よりなり、前記光学的入力端子部はマトリックス状に並んだ複数の受光素子よりなり、
前記第一光電子集積回路装置及び前記第二光集積回路装置は、
電気信号入出力用の電極パッドをさらに備え、
前記電極パッドが前記発光素子又は前記受光素子の反対側となるように基板上に設けられることを特徴とする請求項1記載の多段光電子集積回路装置。 - 請求項1記載の多段光電子集積回路装置を複数設けた構成であり、前記多段光電子集積回路装置間が光接続されていることを特徴とする複数多段光電子集積回路装置。
- 前記多段光電子集積回路装置において、前記光電子集積回路の少なくとも二角に光軸位置合わせ用のマーク及び光軸位置合わせ用の穴を備えており、その穴に位置決めピンを挿入することを特徴とする請求項1記載の多段光電子集積回路装置。
- 前記光電子集積回路装置において、電源を供給するための電源パッドを各光電子集積回路の側面に備えることを特徴とする請求項2記載の多段光電子集積回路装置。
- 前記多段光電子集積回路装置において、前記光電子集積回路装置間と前記電気回路部とに接触面を有する放熱用の熱伝導プレートと、前記放熱用の熱伝導プレートとの接触面をもった放熱フィンを備えることを特徴とする請求項1記載の多段光電子集積回路装置。
- 前記多段光電子集積回路装置において、前記光電子集積回路の側面に設けられた電源を供給するための電源パッドに電源を供給する電源供給用バーを設けたことを特徴とする請求項1記載の多段光電子集積回路装置。
- 前記複数多段光電子集積回路装置は、前記多段光電子集積回路装置間の信号伝送を行う光導波路と、前記多段光電子集積回路装置に電源を供給する電源線と、他の基板とのインターフェースをとるインターフェース手段とを有する基板上に構成されたことを特徴とする請求項3記載の複数多段光電子集積回路装置。
- 前記電気回路部は前記光学的出力端子部又は前記光学的入力端子部と同一側となるように基板上に設けられることを特徴とする請求項2記載の多段光電子集積回路装置。
- 前記電気回路部は前記光学的出力端子部又は前記光学的入力端子部と反対側となるように基板上に設けられることを特徴とする請求項2記載の多段光電子集積回路装置。
- 前記電気回路部、及び前記光学的出力端子部又は前記光学的入力端子部はワイヤボンディングで基板と電気的に接続されることを特徴とする請求項9又は10記載の多段光電子集積回路装置。
- 前記第一光電子集積回路及び第二光電子集積回路は、夫々、マトリクス状に並んだ複数の発光素子よりなる前記光学的出力端子部と、
マトリックス状に並んだ複数の受光素子よりなる前記光学的入力端子部と、
電気回路部と、
電気信号入出力用の電極パッドとを備えた構成であり、
前記発光素子と前記受光素子とが同一側、且つ、前記電極パッドが前記発光素子及び受光素子の反対側となるように基板上に設けられることを特徴とする請求項1記載の多段光電子集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7447499A JP4630409B2 (ja) | 1999-03-18 | 1999-03-18 | 光電子集積回路装置 |
DE10011537A DE10011537B4 (de) | 1999-03-18 | 2000-03-13 | Optoelektronische integrierte Schaltungsvorrichtung |
US09/528,297 US6396967B1 (en) | 1999-03-18 | 2000-03-17 | Optoelectronic integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7447499A JP4630409B2 (ja) | 1999-03-18 | 1999-03-18 | 光電子集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266518A Division JP5056833B2 (ja) | 2009-11-24 | 2009-11-24 | 光電子集積回路及び光電子集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269545A JP2000269545A (ja) | 2000-09-29 |
JP4630409B2 true JP4630409B2 (ja) | 2011-02-09 |
Family
ID=13548306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7447499A Expired - Fee Related JP4630409B2 (ja) | 1999-03-18 | 1999-03-18 | 光電子集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6396967B1 (ja) |
JP (1) | JP4630409B2 (ja) |
DE (1) | DE10011537B4 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040190274A1 (en) * | 2003-03-27 | 2004-09-30 | Yoshio Saito | Compact low cost plastic MCM to PCB |
EP1668744B1 (en) * | 2003-09-09 | 2007-08-29 | CommScope, Inc. of North Carolina | Coaxial connector with enhanced insulator member and associated method |
WO2005093540A1 (ja) * | 2004-03-29 | 2005-10-06 | Matsushita Electric Industrial Co., Ltd. | セル、パッケージ装置及びパッケージ装置の製造方法 |
US7206471B2 (en) * | 2004-12-23 | 2007-04-17 | Lucent Technologies Inc. | Integrated circuit having an optical core |
US7869714B2 (en) * | 2007-08-08 | 2011-01-11 | Hewlett-Packard Development Company, L.P. | Electronic system having free space optical elements |
US8290319B2 (en) * | 2010-08-25 | 2012-10-16 | Oracle America, Inc. | Optical communication in a ramp-stack chip package |
US9082632B2 (en) | 2012-05-10 | 2015-07-14 | Oracle International Corporation | Ramp-stack chip package with variable chip spacing |
US9304272B2 (en) * | 2013-03-15 | 2016-04-05 | Compass Electro Optical Systems Ltd. | EO device for processing data signals |
JP6060872B2 (ja) | 2013-11-05 | 2017-01-18 | 日立金属株式会社 | 伝送モジュールの実装構造 |
CN104635308B (zh) * | 2015-03-17 | 2017-01-18 | 华进半导体封装先导技术研发中心有限公司 | 一种光通信装置及其装配方法 |
JP6201095B1 (ja) * | 2016-04-27 | 2017-09-20 | 雫石 誠 | 撮像モジュール及び撮像装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137459U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 光結合ソケツト |
JPS62145760A (ja) * | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
JPS6356612A (ja) * | 1986-08-28 | 1988-03-11 | Nec Corp | 光配線回路ユニツト |
JPH025639A (ja) * | 1988-06-22 | 1990-01-10 | Fujitsu Ltd | 光結合バックプレート |
JPH0323671A (ja) * | 1989-06-21 | 1991-01-31 | Nippon Sheet Glass Co Ltd | 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール |
JPH04179171A (ja) * | 1990-11-09 | 1992-06-25 | Hitachi Ltd | 半導体装置 |
JPH0537357A (ja) * | 1991-08-01 | 1993-02-12 | Hamamatsu Photonics Kk | 集積化光電論理演算システム |
JPH05211283A (ja) * | 1991-08-06 | 1993-08-20 | Internatl Business Mach Corp <Ibm> | オプトエレクトロニクス・パッケージ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6351681A (ja) | 1986-08-20 | 1988-03-04 | Agency Of Ind Science & Technol | 半導体装置 |
US5061027A (en) * | 1990-09-04 | 1991-10-29 | Motorola, Inc. | Solder-bump attached optical interconnect structure utilizing holographic elements and method of making same |
US5101460A (en) * | 1990-09-04 | 1992-03-31 | Motorola, Inc. | Simultaneous bidirectional optical interconnect |
JPH0567769A (ja) * | 1991-09-05 | 1993-03-19 | Sony Corp | 3次元光電子集積回路装置 |
US5408547A (en) * | 1993-02-19 | 1995-04-18 | Motorola, Inc. | Optical read/write head |
JPH06268194A (ja) | 1993-03-15 | 1994-09-22 | Toshiba Corp | 集積回路装置 |
US5652811A (en) * | 1996-03-06 | 1997-07-29 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor on fiber optic substrate (SOFOS) |
US5763900A (en) * | 1996-12-05 | 1998-06-09 | Taiwan Liton Electronic Co. Ltd. | Infrared transceiver package |
US5848214A (en) * | 1997-07-16 | 1998-12-08 | The United States Of America As Represented By The Secretary Of The Air Force | Optically-guiding multichip module |
-
1999
- 1999-03-18 JP JP7447499A patent/JP4630409B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-13 DE DE10011537A patent/DE10011537B4/de not_active Expired - Fee Related
- 2000-03-17 US US09/528,297 patent/US6396967B1/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137459U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 光結合ソケツト |
JPS62145760A (ja) * | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
JPS6356612A (ja) * | 1986-08-28 | 1988-03-11 | Nec Corp | 光配線回路ユニツト |
JPH025639A (ja) * | 1988-06-22 | 1990-01-10 | Fujitsu Ltd | 光結合バックプレート |
JPH0323671A (ja) * | 1989-06-21 | 1991-01-31 | Nippon Sheet Glass Co Ltd | 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール |
JPH04179171A (ja) * | 1990-11-09 | 1992-06-25 | Hitachi Ltd | 半導体装置 |
JPH0537357A (ja) * | 1991-08-01 | 1993-02-12 | Hamamatsu Photonics Kk | 集積化光電論理演算システム |
JPH05211283A (ja) * | 1991-08-06 | 1993-08-20 | Internatl Business Mach Corp <Ibm> | オプトエレクトロニクス・パッケージ |
Also Published As
Publication number | Publication date |
---|---|
DE10011537A1 (de) | 2000-09-28 |
JP2000269545A (ja) | 2000-09-29 |
US6396967B1 (en) | 2002-05-28 |
DE10011537B4 (de) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825739B2 (ja) | 光電気混載基板と光電気パッケージとの構造体 | |
TWI262582B (en) | LSI package, circuit device including the same, and manufacturing method of circuit device | |
US20060095639A1 (en) | Structures and methods for proximity communication using bridge chips | |
JP3012555B2 (ja) | 多面体icパッケージ | |
US7425760B1 (en) | Multi-chip module structure with power delivery using flexible cables | |
KR101340512B1 (ko) | 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리 | |
JPH05241684A (ja) | フレキシブル基板キャリアを有するコンピュータシステム | |
US20230178442A1 (en) | Package structure and electronic apparatus | |
JPS63239832A (ja) | Icチップ用パッケージおよびその製造方法 | |
JP2004253456A (ja) | インターフェイスモジュール付lsiパッケージ及びその実装方法 | |
JP2007071980A (ja) | 光モジュール | |
JP4630409B2 (ja) | 光電子集積回路装置 | |
US6592269B1 (en) | Apparatus and method for integrating an optical transceiver with a surface mount package | |
JP2009038112A (ja) | プリント配線板構造および電子機器 | |
TWI316617B (ja) | ||
US6891260B1 (en) | Integrated circuit package substrate with high density routing mechanism | |
KR20050002659A (ko) | 혼성집적회로 | |
US8546187B2 (en) | Electronic part and method of manufacturing the same | |
WO2022083225A1 (zh) | 一种光模块封装结构 | |
JPH0697317A (ja) | 配線基板 | |
JP5056833B2 (ja) | 光電子集積回路及び光電子集積回路装置 | |
US6777802B1 (en) | Integrated circuit package substrate with multiple voltage supplies | |
CN114930525B (zh) | 一种光电合封集成器件 | |
JPH04290258A (ja) | マルチチップモジュール | |
JP2004320012A (ja) | チップ相互接続方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |