CN114930525B - 一种光电合封集成器件 - Google Patents

一种光电合封集成器件 Download PDF

Info

Publication number
CN114930525B
CN114930525B CN202080091874.6A CN202080091874A CN114930525B CN 114930525 B CN114930525 B CN 114930525B CN 202080091874 A CN202080091874 A CN 202080091874A CN 114930525 B CN114930525 B CN 114930525B
Authority
CN
China
Prior art keywords
eic
substrate
coupled
integrated device
pic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080091874.6A
Other languages
English (en)
Other versions
CN114930525A (zh
Inventor
张胜利
湛红波
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN114930525A publication Critical patent/CN114930525A/zh
Application granted granted Critical
Publication of CN114930525B publication Critical patent/CN114930525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种光电合封集成器件，PIC(7)和EIC(5)正向贴装在封装基板(2)上，ASIC(3)倒装在封装基板(2)上，PIC通过引线键合与EIC耦合，EIC通过引线键合与封装基板耦合，并通过封装基板与ASIC耦合，从而实现了PIC、EIC与ASIC之间的高频连接。PIC没有采用倒装，不需要开发TSV工艺，通过引线键合方式与EIC实现耦合，解决了目前包含PIC的光电合封集成器件成品率较低的技术问题。

Description

一种光电合封集成器件
技术领域
本申请实施例涉及电路封装技术领域，尤其涉及一种光电合封集成器件。
背景技术
目前的光传送产品一般采用光子集成电路(photonic integrated circuit，PIC)、电子集成电路(electronic integrated circuit，EIC)和专用集成电路(application specific integrated circuit，ASIC)倒装(flip chip，FC)在同一个基板上的封装结构。
如图1所示，PIC101、驱动器以及跨阻放大器(drivers & TIAs；trans-impedanceamplifier，TIA)102和ASIC103均倒装在转接基板(interposer)104上，其中PIC101通过TSV工艺与转接基板104耦合。光信号输入PIC101后转换为电信号，而该电信号是在PIC101的上层转换完成的，因此需要开发硅通孔(through silicon via，TSV)技术，通过硅通孔将该电信号从PIC101的上层传输到PIC101的下层。该电信号传输到PIC101的下层后，可以通过焊球接入转接基板104。从而该电信号再传输至驱动器以及跨阻放大器102进行放大，最后该电信号传递到ASIC103实现对应的功能。
然而，在芯片中开发硅通孔时需要考虑芯片本身的热应力与通孔的热应力适配，若热应力失配，则在芯片发热的时候，芯片与硅通孔两者容易产生不同的形变，导致芯片损坏。目前，开发热应力适配较好的硅通孔比较困难。因此，由于热应力失配的问题，PIC101的成品率较低，导致包含PIC101的光电合封集成器件成品率较低。
发明内容
本申请实施例提供了一种光电合封集成器件，用于解决目前包含PIC的光电合封集成器件成品率较低的技术问题。
本申请实施例提供一种光电合封集成器件，包括封装基板、光子集成电路PIC、电子集成电路EIC以及专用集成电路ASIC；所述PIC正向贴装在所述封装基板上，所述EIC正向贴装在所述封装基板上，所述ASIC倒装在所述封装基板上；所述PIC的输入输出I/O端通过引线键合的方式与所述EIC的第一I/O端耦合；所述EIC的第二I/O端通过引线键合的方式与所述封装基板的第一I/O端耦合；所述封装基板的第一I/O端通过所述封装基板上的导线与所述封装基板的第二I/O端耦合；所述封装基板的第二I/O端与所述ASIC的I/O端耦合。
在一种可能的实现方式中，所述EIC的第二I/O端通过引线键合的方式与所述封装基板的第一I/O端耦合具体为：所述EIC的第二I/O端通过引线键合的方式与所述转接基板的第一I/O端耦合；所述转接基板的第一I/O端与所述转接基板的第二I/O端耦合；所述转接基板的第二I/O端与所述封装基板的第一I/O端耦合。
在一种可能的实现方式中，所述转接基板内部设置有过孔；所述转接基板的第一I/O端通过所述过孔与所述转接基板的第二I/O端耦合。
在一种可能的实现方式中，所述封装基板的表面为两个平面，分别为第一平面和第二平面；所述第一平面用于安装所述ASIC；所述第二平面用于安装所述EIC和所述PIC；所述第一平面与所述EIC的第二I/O端平行。
在一种可能的实现方式中，该光电合封集成器件还包括第一散热板；所述第一散热板设置在所述封装基板与所述EIC之间。
在一种可能的实现方式中，该光电合封集成器件还包括第二散热板；所述第二散热板设置在所述封装基板与所述PIC之间。
在一种可能的实现方式中，该光电合封集成器件还包括印刷电路板PCB；所述封装基板与所述PCB耦合。
在一种可能的实现方式中，该光电合封集成器件还包括光纤接口；所述PIC与所述光纤接口耦合，用于获取光信号。
在一种可能的实现方式中，所述第一散热板和所述第二散热板一体成型。
在一种可能的实现方式中，该光电合封集成器件还包括散热器，所述散热器连接所述第一散热板或第二散热板，或所述散热板连接所述第一散热板和所述第二散热板。
在一种可能的实现方式中，所述PIC用于将获取到的光信号转换为电信号并传输至所述EIC；所述EIC用于将从所述PIC接收到的电信号进行放大；所述ASIC用于根据从所述EIC接收到的电信号实现所述ASIC设计的功能。
在一种可能的实现方式中，所述ASIC用于根据所述ASIC设计的功能输出电信号；所述EIC用于将从所述ASIC接收到的电信号进行放大或缩小；所述PIC用于将从所述EIC接收到的电信号转换为光信号。
从以上技术方案可以看出，本申请实施例具有以下优点：本申请实施例提供的光电合封集成器件中，PIC和EIC正向贴装在封装基板上，ASIC倒装在封装基板上，PIC通过引线键合与EIC耦合，EIC通过引线键合与封装基板耦合，并通过封装基板与ASIC耦合，从而实现了PIC、EIC与ASIC之间的高频连接。在本申请实施例中，PIC没有采用倒装，不需要开发TSV工艺，通过引线键合方式与EIC实现耦合，解决了包含PIC的光电合封集成器件成品率较低的技术问题。
附图说明
图1为采用倒装技术的光电合封集成器件的示例图一；
图2为采用倒装技术的光电合封集成器件的示例图二；
图3为本申请实施例提供的光电合封集成器件的示例图一；
图4为本申请实施例提供的光电合封集成器件的示例图二；
图5为本申请实施例提供的光电合封集成器件的示例图三；
图6为本申请实施例提供的光电合封集成器件的示例图四；
图7为本申请实施例提供的光电合封集成器件的立体图。
具体实施方式
本申请实施例提供了一种光电合封集成器件，用于解决目前包含PIC的光电合封集成器件成品率较低的技术问题。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“对应于”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。图1为采用倒装技术的光电合封集成器件的示例图一。在本申请实施例中，芯片的封装技术一般包括芯片正装技术和芯片倒装技术。其中，芯片正装技术是指芯片设置在基底上且正面朝向基底相反的方向(芯片正面一般是指芯片设置电路的一面)，芯片的电极外露，可以通过导线与其他芯片或电路连接。芯片倒装技术是指芯片设置在基底上且正面朝向基底，芯片的电极可以与基底的电路连接(可以通过焊球进行连接)。因此，图1所示的芯片封装技术为芯片倒装技术。
如图1所示，PIC101、驱动器以及跨阻放大器(drivers & TIAs；trans-impedanceamplifier，TIA)102和ASIC103均倒装在转接基板(interposer)104上，其中PIC101通过TSV工艺与转接基板104耦合。转接基板104与封装基板105通过焊球连接。PIC与驱动器以及跨阻放大器102之间通过转接基板104或封装基板105实现电气连接，同理驱动器以及跨阻放大器102与ASIC103也通过转接基板104或封装基板105实现电气连接。
因此，图1的示例中，PIC101的光波导面向上，需要开发TSV工艺将信号传递至转接基板104。而目前在PIC上开发TSV工艺技术要求较高，开发难度大。例如，在芯片中开发硅通孔时需要考虑芯片本身的热应力与通孔的热应力适配，若热应力失配，则在芯片发热的时候，芯片与通孔两者容易产生不同的形变，导致芯片损坏。开发热应力适配较好的技术方案目前比较困难，因此，由于热应力失配的问题，PIC101的成品率较低，导致包含PIC101的光电合封集成器件成品率较低。
图2为采用倒装技术的光电合封集成器件的示例图二。图2中PIC101的光波导面向下。虽然图2中的PIC101不需要开发TSV工艺，但是该PIC101需要开发光波导面向下的植球工艺，技术挑战大。此外，PIC101在背面局部减薄或刻蚀，光波导在背面和光纤之间实现垂直方向耦合。因此，PIC101背部局部减薄的耦合位置有热膨胀系数(coefficient ofthermal expansion，CTE)失配造成的应力风险。
为解决上述PIC开发难度大的技术问题，本申请实施例提供了一种光电合封集成器件，如图3所示，包括ASIC3、EIC5以及PIC7。其中，ASIC3倒装在封装基板2上，EIC5以及PIC7正向贴装在散热板6上，散热板6安装在封装基板2上。EIC5和PIC7之间通过引线键合(wire bonding)耦合。EIC5引出的引线通过封装基板2耦合到ASIC3。
在本申请实施例中，引线键合(wire bonding)是指一种使用引线(导线、细金属线、金线等)与芯片上的端口紧密焊合，使得芯片之间电气互联，芯片之间信号互通。在理想控制条件下，引线和芯片上的端口间会发生电子共享或原子的相互扩散，从而使两种金属间实现原子量级上的键合。
在本申请实施例中，PIC7一般用于将光信号转换为电信号。PIC7可以与光纤接口8耦合，并通过光纤接口8获取光信号。光纤接口8连接光纤，用于接收来自光纤的光信号。PIC7还可以与其他电路耦合，用于将转换得到的电信号传输出去。如图3所示，PIC7正向贴装在散热板6上，光波导面向上，不需要在背部减薄或刻蚀。并且，该PIC7通过引线键合的方式将信号传输至EIC5，因此不需要开发TSV技术，直接采用了成熟的引线键合的技术，降低了开发难度，同时提高了PIC7的成品率，从而提高光电合封集成器件的成品率。
可以理解的是，PIC7与EIC5的耦合方式可以为PIC7的输出端与EIC5的输入端耦合，用于将转换得到的电信号传输至EIC5。在一些可能的情况下，PIC7与EIC5的耦合方式可以为PIC7的输入端与EIC5的输出端耦合，用于将EIC5的电信号输出到PIC7，而PIC7可以将从EIC5接收到的电信号转换为光信号并通过光纤接口8传输出去。在另一些实施例中，PIC7与EIC5具体为PIC7的I/O端与EIC5的I/O端耦合，用于实现上述两种功能，即可以用于将转换得到的电信号传输至EIC5以及将EIC5的电信号输出到PIC7。
在一种可能的实施例中，PIC7的I/O端所在的面与EIC5的I/O端所在的面相邻，可以减小引线的长度，节省成本。在另一种可能的实施例中，PIC7的I/O端所在的面与EIC5的I/O端所在的面均朝向远离散热板6，因此在进行引线键合时，可以直接在正面进行，降低了工艺要求。
在本申请实施例中，EIC5通过引线获取到PIC7的电信号。EIC5可以包括但不限于驱动器以及跨阻放大器。其中，跨阻放大器用于放大电信号，驱动器用于生成输出信号。EIC5通过驱动器生成的输出信号经过引线到达ASIC3。在实际应用中，EIC5还可以是其他集成电路设计，本申请实施例对此不做限制。EIC5与PIC7连接的方式可以是引线键合。该引线可以是金线，本申请实施例对此不做限定。
PIC7和EIC5采用正向贴装的方式进行设置，能够降低PIC7植球工艺复杂度，避免倒装带来的应力风险，
在本申请实施例中，ASIC3倒装到封装基板2上，通过焊球(也可以称为焊锡球、焊料凸点)与封装基板2连接。ASIC3可以根据实际需要设计成不同的电路，本申请实施例ASIC3的具体设计不做限定。
在本申请实施例中，PIC7与EIC5通过引线键合实现高频连接，EIC5通过引线键合到封装基板2，再通过封装基板2与ASIC3实现高频连接。该光电合封集成器件无需开发复杂的TSV技术或减薄刻蚀即可实现高频连接。并且，本申请实施例中在PIC7和EIC5下方设置有散热板6，可以将电路产生的热量散出去。相较于全部倒装的结构，本申请实施例可以在电路元件与封装基板2之间设置散热板6，能够更有效地消散热量。
在一些实施例中，EIC5的输出端通过封装基板2与ASIC3的输入端耦合，用于将信号从EIC5传输至ASIC3做进一步处理。在另一些实施例中，EIC5的输入端通过封装基板2与ASIC3的输出端耦合，用于ASIC3输出的信号传输至EIC5，最后可以传输至PIC7并通过光纤接口8传输出去。在另一些实施例中，EIC5的I/O端通过封装基板2与ASIC3的I/O端耦合，既可以用于将信号从EIC5传输至ASIC3，也可以用于ASIC3输出的信号传输至EIC5。
可以理解的是，在EIC5中，与PIC7耦合的I/O端以及与ASIC3耦合的I/O端一般是不同的I/O端，因此可以将在EIC5中，与PIC7耦合的I/O端称为EIC5的第一I/O端，与ASIC3耦合的I/O端称为第二I/O端。在其他情况中，也可以将这两种I/O端称为其他端口，本申请实施例对此不做限定。
在一些实施例中，EIC5实际上是先通过引线键合的方式耦合到封装基板2的第一I/O端，封装基板2的第一I/O端通过封装基板2的内部导线或者表面导线或者过孔等方式耦合到封装基板2的第二I/O端，然后封装基板2的第二I/O端通过焊球等方式与ASIC3的I/O端耦合。本申请实施例通过这种基板耦合的方式，可以将正面贴装的EIC5与倒装的ASIC3耦合，实现了正面贴装芯片与倒装芯片的耦合。
在一种可能的实施例中，EIC5上的，与封装基板2耦合的I/O端，设置在EIC5的侧面，因而引线可以直接从EIC5的侧面连接到封装基板2上，从而减小了引线的长度，节省了成本。
在一种可能的实施例中，封装基板2通过焊球连接到印制电路板(printedcircuit board，PCB)1上，使得封装基板2上的各个电路器件可以与PCB1上的其他电路元件实现电气连接。
在一种可能的实施例中，该散热板6与散热器连接，用于将热量传递至该散热器，该散热器用于将热量散出去。该散热器可以是被动式散热器、风冷式散热器、水冷式散热器等，本申请实施例对此不做限定。该散热器可以设置在芯片顶部，或者侧面，本申请实施例对此不做限定。散热板6与散热器有良好的热接触，主要用于将EIC5的热量通过散热器传递出去，保证了EIC5在正常的温度范围内工作。
本申请实施例提供的光电合封集成器件将ASIC3、EIC5和PIC7封装在一起，降低了分立封装的PIC、EIC与ASIC之间高频互连损耗及连接处的阻抗失配反射。并且，本申请实施例中的PIC7不需要开发TSV技术，直接采用了成熟的引线键合的技术，降低了开发难度，同时提高了PIC7的成品率，从而提高光电合封集成器件的成品率。
图4为本申请实施例提供的光电合封集成器件的示例图二。在图4的示例中，散热板6可以分拆为第一散热板61和第二散热板62，以实现EIC5和PIC7的分别散热，使得设备设计更加灵活。
在一种可能的实施例中，本申请实施例提供的光电合封集成器件可以仅设置第一散热板61，不设置第二散热板62，以专门对EIC5进行散热，节省元件成本，提高散热效率。
在一种可能的实施例中，本申请实施例提供的光电合封集成器件可以仅设置第二散热板62，不设置第一散热板61，以专门对PIC7进行散热，节省元件成本，提高散热效率。
在一种可能的实施例中，第一散热板61和第二散热板62可以一体成型，结合成一块散热板，如图3所示中的散热板6。本申请实施例对此不做限制。
图5为本申请实施例提供的光电合封集成器件的示例图三。在本申请实施例中，该光电合封集成器件至少包括封装基板2、ASIC3、EIC5、PIC7，其中，封装基板2、ASIC3、EIC5、PIC7与前述实施例中封装基板2、ASIC3、EIC5、PIC7类似，此处不再赘述。
在本申请实施例中，封装基板2的形状可以设计为两个长方体一体成型，其中一个长方体的高度高于另一长方体的高度，形成两个平面，即第一平面和第二平面，其中，第一平面比第二平面高。第一平面可以用于承载安装ASIC3，第二平面可用于承载EIC5、PIC7。在另一种描述中，封装基板2也可以认为是一个长方体挖去一部分形成凹槽。则该凹槽可以用于承载EIC5、PIC7。
这种设计可以将ASIC3抬高，或者将EIC5、PIC7放低，使得ASIC3与EIC5、PIC7不在同一平面。且第一平面可以与EIC5、PIC7平行对齐，具体可以与EIC5的第二I/O端平行对齐，高度相差较小，使得封装基板2与EIC5之间的引线键合更加容易，降低设计难度，提高引线键合效率，提高产品良率。
在一些实施例中，EIC5、PIC7与封装基板之间还设置有散热板6。散热板6与前述图3对应的各个实施例中散热板6类似，此处不再赘述。
在一些实施例中，该光电合封集成器件还包括光纤接口8。光纤接口8与前述图3或图4对应的各个实施例中光纤接口8类似，此处不再赘述。
在一些实施例中，该光电合封集成器件还包括PCB1。PCB1与前述图3或图4对应的各个实施例中PCB1类似，此处不再赘述。
图6为本申请实施例提供的光电合封集成器件的示例图四。该光电合封集成器件包括封装基板2、ASIC3、EIC5、PIC7，其中，封装基板2、ASIC3、EIC5、PIC7与前述实施例中封装基板2、ASIC3、EIC5、PIC7类似，此处不再赘述。
该光电合封集成器件还包括转接基板4。转接基板4通过焊球与封装基板2耦合。EIC5具体通过引线键合连接到转接基板4上。因此，电信号能够从EIC5传输到转接基板4，并从转接基板4通过封装基板2传输到ASIC3。
在本申请实施例中，转接基板4上设置有将引线键合上的信号传输至焊球的传输介质。例如，转接基板4上可以设置过孔，引线键合上的信号可以通过过孔传输至焊球。在实际应用中，转接基板4上还可以通过其他方式将转接基板4顶部的信号传输至转接基板4底部的焊球，本申请实施例对此不做限定。由于转接基板4不是复杂的芯片，因此，在转接基板4上设计传输介质的成本较低，开发难度小，工艺简单，良品率高。
在一些实施例中，EIC5、PIC7与封装基板之间还设置有散热板6。散热板6与前述图3对应的各个实施例中散热板6类似，此处不再赘述。
在一些实施例中，该光电合封集成器件还包括光纤接口8。光纤接口8与前述图3或图4对应的各个实施例中光纤接口8类似，此处不再赘述。
在一些实施例中，该光电合封集成器件还包括PCB1。PCB1与前述图3或图4对应的各个实施例中PCB1类似，此处不再赘述。
图7为本申请实施例提供的光电合封集成器件的立体图。该光电合封集成器件与图6对应，其中封装基板2、ASIC3、转接基板4、EIC5、散热板6、PIC7、光线接口8可参照前述图6对应的各个实施例中的描述。
如图7所示，EIC5通过引线键合与PIC7耦合，其中，引线可以包括多条。并且，在本申请实施例中，EIC5的数量可以为两个。在实际应用中，RIC5的数量还可以根据实际需要进行调整，本申请实施例对此不做限定。
本申请实施例中，EIC5通过引线键合与转接基板4耦合，其中，引线可以包括多条。转接基板4的数量可以根据实际情况进行调整，本申请实施例对此不做限制。
在本申请实施例中，散热板6一直延伸至外壳上。散热板6与外壳连接，则可以通过外壳散热。在一种可能的情况中，散热板6也可以与外壳上的散热器(图7中没有画出)连接，通过散热器进行散热。
本申请实施例提供的光电合封集成器件将ASIC3、EIC5和PIC7封装在一起，降低了分立封装的PIC、EIC与ASIC之间高频互连损耗及连接处的阻抗失配反射。并且，本申请实施例中的PIC7不需要开发TSV技术，解决了PIC倒装所带来的的工艺难度和应力风险。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

Claims (12)

1.一种光电合封集成器件，其特征在于，包括封装基板、光子集成电路PIC、电子集成电路EIC以及专用集成电路ASIC；
所述PIC正向贴装在所述封装基板上，所述EIC正向贴装在所述封装基板上，所述ASIC倒装在所述封装基板上；
所述PIC的输入输出I/O端通过引线键合的方式与所述EIC的第一I/O端耦合；
所述EIC的第二I/O端通过引线键合的方式与所述封装基板的第一I/O端耦合；
所述封装基板的第一I/O端通过所述封装基板上的导线与所述封装基板的第二I/O端耦合；
所述封装基板的第二I/O端与所述ASIC的I/O端耦合。
2.根据权利要求1所述的一种光电合封集成器件，其特征在于，还包括转接基板；
所述EIC的第二I/O端通过引线键合的方式与所述封装基板的第一I/O端耦合具体为：所述EIC的第二I/O端通过引线键合的方式与所述转接基板的第一I/O端耦合；
所述转接基板的第一I/O端与所述转接基板的第二I/O端耦合；
所述转接基板的第二I/O端与所述封装基板的第一I/O端耦合。
3.根据权利要求2所述的一种光电合封集成器件，其特征在于，所述转接基板内部设置有过孔；
所述转接基板的第一I/O端通过所述过孔与所述转接基板的第二I/O端耦合。
4.根据权利要求1所述的一种光电合封集成器件，其特征在于，所述封装基板的表面为两个平面，分别为第一平面和第二平面；
所述第一平面用于安装所述ASIC；
所述第二平面用于安装所述EIC和所述PIC；
所述第一平面与所述EIC的第二I/O端所在的面平行。
5.根据权利要求1至4任意一项所述的一种光电合封集成器件，其特征在于，还包括第一散热板；
所述第一散热板设置在所述封装基板与所述EIC之间。
6.根据权利要求1至4任意一项所述的一种光电合封集成器件，其特征在于，还包括第二散热板；
所述第二散热板设置在所述封装基板与所述PIC之间。
7.根据权利要求1至4任意一项所述的一种光电合封集成器件，其特征在于，还包括印刷电路板PCB；
所述封装基板与所述PCB耦合。
8.根据权利要求1至4任意一项所述的一种光电合封集成器件，其特征在于，还包括光纤接口；
所述PIC与所述光纤接口耦合，用于获取光信号。
9.根据权利要求5所述的一种光电合封集成器件，其特征在于，还包括第二散热板；
所述第一散热板和所述第二散热板一体成型。
10.根据权利要求5所述的一种光电合封集成器件，其特征在于，还包括散热器和第二散热板，所述散热器连接所述第一散热板或所述第二散热板，或所述散热器连接所述第一散热板和所述第二散热板。
11.根据权利要求1至4任意一项所述的一种光电合封集成器件，其特征在于，所述PIC用于将获取到的光信号转换为电信号并传输至所述EIC；
所述EIC用于将从所述PIC接收到的电信号进行放大；
所述ASIC用于根据从所述EIC接收到的电信号实现所述ASIC设计的功能。
12.根据权利要求1至4任意一项所述的一种光电合封集成器件，其特征在于，所述ASIC用于根据所述ASIC设计的功能输出电信号；
所述EIC用于将从所述ASIC接收到的电信号进行放大或缩小；
所述PIC用于将从所述EIC接收到的电信号转换为光信号。
CN202080091874.6A 2020-03-31 2020-03-31 一种光电合封集成器件 Active CN114930525B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/082366 WO2021195942A1 (zh) 2020-03-31 2020-03-31 一种光电合封集成器件

Publications (2)

Publication Number Publication Date
CN114930525A CN114930525A (zh) 2022-08-19
CN114930525B true CN114930525B (zh) 2024-05-03

Family

ID=77927335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080091874.6A Active CN114930525B (zh) 2020-03-31 2020-03-31 一种光电合封集成器件

Country Status (2)

Country Link
CN (1) CN114930525B (zh)
WO (1) WO2021195942A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116264223A (zh) * 2021-12-14 2023-06-16 中兴通讯股份有限公司 芯片封装结构及其光电设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208256644U (zh) * 2017-04-14 2018-12-18 谷歌有限责任公司 用于高数据速率的硅光子ic的集成
CN110235039A (zh) * 2017-01-06 2019-09-13 洛克利光子有限公司 Asic与硅光子器件的共同封装
CN110718593A (zh) * 2018-06-27 2020-01-21 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081667B2 (en) * 2004-09-24 2006-07-25 Gelcore, Llc Power LED package
US9874688B2 (en) * 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
WO2016069901A1 (en) * 2014-10-29 2016-05-06 Acacia Communications, Inc. Optoelectronic ball grid array package with fiber
US10026723B2 (en) * 2016-01-04 2018-07-17 Infinera Corporation Photonic integrated circuit package
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235039A (zh) * 2017-01-06 2019-09-13 洛克利光子有限公司 Asic与硅光子器件的共同封装
CN208256644U (zh) * 2017-04-14 2018-12-18 谷歌有限责任公司 用于高数据速率的硅光子ic的集成
CN110718593A (zh) * 2018-06-27 2020-01-21 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN114930525A (zh) 2022-08-19
WO2021195942A1 (zh) 2021-10-07

Similar Documents

Publication Publication Date Title
JP4131935B2 (ja) インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP4019395B2 (ja) 光相互接続モジュール用のシリコン・キャリア
US5416872A (en) Arrangement for interconnecting an optical fiber an optoelectronic component
US8703540B2 (en) Chip-scale semiconductor die packaging method
US20170023748A1 (en) Film interposer for integrated circuit devices
US8457454B1 (en) Optical substrate chip carrier
US8094455B2 (en) High-density integrated circuit module structure
US7249896B2 (en) Array optical sub-assembly
TW548810B (en) Multi-chip package
CN114930525B (zh) 一种光电合封集成器件
JP4630409B2 (ja) 光電子集積回路装置
CN218767433U (zh) 一种光模块
US10365446B2 (en) Optical module structure
US20230333335A1 (en) Optical module package structure
US20230244045A1 (en) OPTO-Electronic Integrated Module
WO2023087323A1 (zh) 光电收发器组件及其制造方法
CN117170047B (zh) 基于三维封装形式下的高速光模块
US11791251B2 (en) High power laminate RF package
US20230305244A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
CN218385196U (zh) 光电模块及包含其的处理器
EP4024446A1 (en) Heat extraction path from a laser die using a highly conductive thermal interface material in an optical transceiver
CN117849960A (zh) 一种光模块
WO2002006877A2 (en) Flip-chip mounted integrated optic receivers and transmitters
JP5056833B2 (ja) 光電子集積回路及び光電子集積回路装置
CN118016637A (zh) 包括具有不同基板的两种电子芯片的qfn封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant