JPH0567769A

JPH0567769A - ３次元光電子集積回路装置

Info

Publication number: JPH0567769A
Application number: JP3252758A
Authority: JP
Inventors: Akihiko Okuhora; 明彦奥洞; Tomoaki Takano; 知明高野; Kiyotsugu Tanaka; 清嗣田中; Hideto Ishikawa; 秀人石川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-09-05
Filing date: 1991-09-05
Publication date: 1993-03-19

Abstract

(57)【要約】【目的】基板主面に垂直な方向に積層された複数の基
板自体の特別な加工を要せずに、３次元的な光伝送を行
う。【構成】複数の基板Ｓ_x,Ｓ_x+1が基板主面に垂直な方
向に積層され、各基板Ｓ_x,Ｓ_x+1のそれぞれ表面３ａ，
４ａには、受光素子Ｐｄ_1,Ｐｄ₂や、発光素子Ｅｍ_1,Ｅ
ｍ₂が形成される。発光素子Ｅｍ_1,Ｅｍ₂の発光波長
は、基板Ｓ_x,Ｓ_x+1の吸収端よりも長波長とされるた
め、発光素子Ｅｍ_1,Ｅｍ₂からの光は当該基板Ｓ_x,Ｓ
_x+1に吸収されることなく透過して、他の基板の受光素
子Ｐｄ_2,Ｐｄ₁に受光され、基板間の光結合がなされ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は基板の主面に垂直な方向
に基板を積層した３次元光電子集積回路装置に関する。

【０００２】

【従来の技術】シリコンの如き半導体やＧａＡｓの如き
化合物半導体をを用いたＬＳＩやＩＣの高集積化や高速
化が進められており、これらの電子デバイスを用いるワ
ークステーションやパーソナルコンピューター等のシス
テムでは、将来ますます小型化や高性能化がなされるこ
とが予想されている。

【０００３】現状の半導体集積回路を用いたＬＳＩで
は、その基板上に形成される微細な素子間の接続は、金
属等の物質をパターン化した電気的な配線である。しか
し、このような電気的配線を用いている限り、信号の超
高速化には問題があり、チップの高密度実装に伴い、信
号の伝送歪みや伝送ロス、或いは相互干渉などが顕在化
する。

【０００４】ところで、光で信号伝達を行う光電子集積
回路では、このような超高速化や高密度化に伴う問題が
発生しない。すなわち、配線の浮遊容量やインダクタン
スの低減等を図ることができる光電子集積回路では、デ
バイスの超高速化を容易に進めることができる。また、
時間的な多重伝送を行う際には、光電子集積回路を用い
ることで、低消費電力化も可能である。

【０００５】

【発明が解決しようとする課題】超高速化と共に高密度
な実装を実現するためには、基板の主面と垂直な方向に
基板を集積させる３次元化が有力な手段である。

【０００６】ところが、３次元的に配列された基板同士
で信号の光伝送を行う場合では、基板の両面に受光素子
と発光素子をそれぞれ配したり、基板に光伝送路を形成
するために透孔を形成する必要がある。基板両面に素子
を形成したり、透孔を形成するために、プロセス上の工
程数が増加し、そのコストも増大する。

【０００７】また、基板を透過して光伝送を行う例も知
られている。例えば「ＩＥＥＥＪＯＵＲＮＡＬＯＦ
ＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ，ＶＯ
Ｌ．２５，Ｎｏ．１，ＦＥＢＲＵＡＲＹ１９９０」で
は、３次元化したメモリの間の信号伝送を光結合により
行う。ところが、この技術では、シリコン基板を光信号
が透過する際の光損失を小さくするために、シリコン層
の厚みは０．５μｍ程度に薄くされ、そのためのポリシ
ング等の加工が不可欠となる。

【０００８】そこで、本発明は上述の技術的な課題に鑑
み、基板に対する特別な加工を必要としないで、３次元
的な光信号の伝送を行うような３次元光電子集積回路装
置の提供を目的とする。

【０００９】

【課題を解決するための手段】上述の目的を達成するた
め、本発明の３次元光電子集積回路装置は、光電子集積
回路がそれぞれ形成された複数の半導体基板を該半導体
基板の主面に垂直な方向に積層すると共に、前記半導体
基板を透過する波長の光信号によって前記半導体基板同
士の間の信号が伝達されることを特徴とする。

【００１０】本発明では、前記半導体基板を例えば単結
晶のシリコン基板や化合物半導体基板とすることができ
る。また、半導体基板は、シリコン基板の一部に化合物
半導体基板を接続したハイブリッド構造のものでも良
く、この場合には、化合物半導体基板に受光素子及び発
光素子を形成できる。

【００１１】前記半導体基板を透過する光信号は、１つ
の半導体基板の光電子集積回路の発光素子で生成され、
他の半導体基板の光電子集積回路の受光素子で受光され
る。この発光素子の発光波長は、基板材料の吸収端より
も長波長であることが有効であり、その受光素子が該発
光波長の光に感度を有することが必要となる。

【００１２】図１は、各種半導体基板材料の吸収係数の
波長依存性を示す図であって、図中、横軸が光の波長、
縦軸が吸収係数である。例えば化合物半導体であるＧａ
Ａｓを基板材料とした場合では、０．８５μｍを少し超
えたところに吸収端が有り、このＧａＡｓの吸収端以上
の波長の光で信号の伝達を行うことで、ＧａＡｓ基板で
の吸収は殆ど起こらずに、基板を透過した光伝送が可能
となる。また、例えばシリコン基板では、１．１μｍ強
のところに吸収端が有り、その吸収端以上の波長の光で
光伝送を行うことで、シリコン基板に吸収されない伝送
がなされる。

【００１３】化合物半導体基板を用いて光電子集積回路
を構成する場合、その基板に適合した発光素子や受光素
子を選ぶことが重要となる。基板を有効に透過する波長
の光を発生させる発光素子として、例えばＧａＡｓ基板
若しくはＩｎＰ基板を用いる場合、ＩｎＧａＡｓ歪量子
井戸レーザーやＩｎＧａＡｓＰ長波長レーザー等を採用
することができる。また、その基板を透過した波長の光
を受光する受光素子として、例えばＩｎＧａＡｓ系の層
を光吸収層とした素子を利用することができる。

【００１４】

【作用】半導体基板を透過する波長の光信号で基板同士
間の信号伝達を行うことで、基板を特別に加工する必要
がなくなり、また、受光素子や発光素子の位置の任意性
も拡大する。また、同時に複数の基板に対しても、透過
する光信号によって伝送可能となり、３次元光電子集積
回路装置の高速化に寄与することになる。

【００１５】

【実施例】本発明の好適な実施例を図面を参照しながら
説明する。

【００１６】〔第１の実施例〕本実施例は本発明の３次
元光電子集積回路装置の基本的な実施例であり、図２に
示す如き３次元構造を有する。

【００１７】図２に示すように、本実施例の３次元光電
子集積回路装置は、ｎ枚の基板Ｓ_1,〜Ｓｎを積層させて
構成されている。各基板間は、真空空間が介在して封止
され、或いは光信号を透過する材料が介在する構造とさ
れる。基板Ｓ_1,〜Ｓｎは、ＧａＡｓ基板やＩｎＰ基板等
の化合物半導体基板であり、各基板Ｓ_1,〜Ｓｎは単一の
材料基板であっても良く、異なる材料の化合物半導体基
板を交互或いは順次に配列させたものでも良い。

【００１８】各基板Ｓ_1,〜Ｓｎの一部の領域１には、光
結合用の発光素子Ｅｍと受光素子Ｐｄが基板上に配列さ
れて設けられている。各基板Ｓ_1,〜Ｓｎの他の領域２
は、これら発光素子Ｅｍと受光素子Ｐｄの駆動回路や、
他の信号処理回路や記憶などのための領域とされてい
る。この光結合用の領域１は、基板の集積方向で重なる
ような位置にそれぞれ形成されており、従って、光結合
のための光信号はそれぞれ基板に垂直な方向を光伝送路
とする。

【００１９】図３は光伝送を行う一対の基板Ｓ_x,Ｓ_x+1
の要部断面図であり、双方向の光伝送がなされる様子を
示す。ここで一対の基板Ｓ_x,Ｓ_x+1は前記各基板Ｓ_1,〜
Ｓｎのうちの任意の２つを取り出したものである。発光
素子Ｅｍ_1,Ｅｍ₂は基板Ｓ_x,Ｓ_x+1を透過し得る波長の
光を発生させ、その光を基板Ｓ_x,Ｓ_x+1の主面に垂直な
方向に射出する。発光素子Ｅｍ_1,Ｅｍ₂は面出射型レー
ザーであるが、両基板Ｓ_x,Ｓ_x+1の間で透過すべき基板
は基板Ｓ_xであるため、基板Ｓ_xの発光素子Ｅｍ₁は表
面３ａから裏面３ｂに向けて光を射出し、基板Ｓ_x+1の
発光素子Ｅｍ₂は表面４ｂから基板Ｓ_xに向けて光を射
出する。

【００２０】基板Ｓ_xの発光素子Ｅｍ₁からの光は基板
Ｓ_xを透過して、その透過後に基板Ｓ_x+1の表面４ａに
形成された受光素子Ｐｄ₂に受光される。また、基板Ｓ
_x+1の発光素子Ｅｍ₂からの光は、射出後に基板Ｓｘの
裏面３ｂに到達し、その裏面３ｂから表面３ａにまで基
板Ｓｘ中を透過して受光素子Ｐｄ₁に受光される。

【００２１】このような双方向の光結合によって、主面
に垂直な方向に積層された関係の基板同士の、信号の歪
み、相互干渉、伝送ロス等が極力軽減された状態の信号
伝送が行われ、高集積化と共に高速動作が実現される。

【００２２】なお、上記発光素子Ｅｍは、基板に垂直な
共振器を有する構造でも良く、基板に対して４５°のミ
ラーを有する構造でも良く、或いはホログラムレンズを
用いるものでも良い。また、その発光素子Ｅｍの射出方
向も基板を透過する方向であれば良く、特に基板の主面
に垂直な方向に限定されず、主面から斜めな方向に発光
素子Ｅｍの光線が射出されるような構造であっても良
い。

【００２３】また、発光素子Ｅｍと受光素子Ｐｄのため
の領域１は、特に基板Ｓ_1,〜Ｓｎにおいて、それぞれ一
箇所である必要はなく、各基板中の複数箇所に形成する
ようにすることも可能である。

【００２４】〔第２の実施例〕本実施例は、ＧａＡｓ基
板を用いた例であり、第１の実施例のより具体的な例で
ある。

【００２５】図４にその要部構造を示す。化合物半導体
基板である一対のＧａＡｓ基板１１，１２が基板の主面
に垂直な方向に積層されており、各ＧａＡｓ基板１１，
１２の表面１３ａ，１４ａには、それぞれ発光素子であ
る面発光レーザー１５、受光素子であるＭＳＭ型フォト
ディテクター１６及び能動電子素子であるＭＥＳ−ＦＥ
Ｔ１７が形成されている。

【００２６】面発光レーザー１５は、基板内と基板上に
一対の４分の１波長周期の半導体多層反射膜２１，２２
を有し、Ｉｎ_xＧａ_1-XＡｓ歪み量子井戸活性層２３で
発光させる構造を有するＤＢＲ面発光型レーザーであ
る。Ｉｎ_xＧａ_1-XＡｓ歪み量子井戸活性層２３には、
ｐ型クラッド層２４，ｎ型クラッド層２５がそれぞれ隣
接し、ｐ型クラッド層２４とｎ型クラッド層２５にＩｎ
_xＧａ_1-XＡｓ歪み量子井戸活性層２３が挟まれる。

【００２７】この面発光レーザー１５は、活性層をＩｎ
_0.2Ｇａ_0.8Ａｓ／ＧａＡｓ歪み量子井戸とした場合
に、９８０ｎｍの発振波長を有することになる。レーザ
ー光の出力方向を定めるのは、２つの半導体多層反射膜
２１，２２の反射率の大小であり、反射率の小さい側の
半導体多層反射膜の方にレーザー光は射出する。従っ
て、ＧａＡｓ基板１１の面発光レーザー１５は半導体多
層反射膜２１側の反射率が高く、ＧａＡｓ１２の面発光
レーザー１５は半導体多層反射膜２２側の反射率が高
い。ＧａＡｓ基板１１の面発光レーザー１５の半導体多
層反射膜２１の周囲には、ポリイミド等の誘電体膜２６
が形成される。また、各面発光レーザー１５には、電極
２７，２８が接続される。

【００２８】ＭＳＭ型フォトディテクター１６は、Ｇａ
Ａｓ基板を透過した光を吸収して電気信号に変化するた
めの受光素子であり、それぞれ対向するＧａＡｓ基板の
面発光レーザー１５の位置に対応した各ＧａＡｓ基板１
１，１２の表面１３ａ，１４ａの位置に形成されてい
る。このＭＳＭ型フォトディテクター１６は、一対の金
属電極３１，３２の間に、光吸収層となる半導体層を介
在させ、その光吸収素子での光電変換から光を検出す
る。

【００２９】ＭＳＭ型フォトディテクター１６の構造に
ついて説明すると、各基板の表面１３ａ，１４ａに、櫛
歯状或いはミアンダ状に配されて対向する一対の電極３
１，３２が被着して形成されており、その下部に半導体
層としてキャップ層３３、光吸収層３４、バッファ層３
５が形成される。

【００３０】図５はＭＳＭ型フォトディテクター１６の
拡大断面図である。このＭＳＭ型フォトディテクター１
６では、金属電極３１，３２が被着するキャップ層３３
がＡｌＩｎ_yＡｓ層から構成され、その下層の電子と正
孔の対を発生させる光吸収層３４がＩｎ_XＧａＡｓ層
（０≦Ｘ≦１）からなる。このＩｎ_XＧａＡｓ層で光吸
収層３４を構成することで、ＧａＡｓ基板を透過する波
長（０．９μｍ以上）の光に受光感度を有することにな
り、そのｘの値により、受光感度を有する波長を調整で
きる。この光吸収層３４の下層にはＡｌＩｎ_aＡｓ層
（０≦ａ≦Ｘ）からなるバッファ層３５が配される。こ
のバッファ層３５は光吸収層３４に対してＧａＡｓ基板
１１，１２の格子定数を緩和するための層であり、混晶
比が徐々に変化するグレーティング層とされる。バッフ
ァ層３５のＧａＡｓ基板１１，１２の接触面付近は、ａ
＝０とされてＡｌＩｎ_aＡｓ層はＡｌＡｓ層に等しい。
バッファ層３５の光吸収層３４の接触面付近は、ａ＝Ｘ
とされたＡｌＩｎ_XＡｓ層とされ、その格子定数は光吸
収層３４のものとほぼ等価である。

【００３１】図６はこのＭＳＭ型フォトディテクター１
６のエネルギーバンド図である。キャップ層３３は光吸
収層３４よりもワイドギャップであり、この光吸収層３
４はバッファ層３５及びＧａＡｓ基板１１，１２よりも
ナローギャップである。従って、光吸収層３４では他の
層及び基板に比べて長波長の光でも吸収可能となり、特
にＧａＡｓ基板１１，１２を透過した光でさえ、吸収さ
れ得ることになる。バッファ層３５は基板１１，１２側
に向かう程ワイドギャップであり、感度効率の面からも
好適である。

【００３２】このようなエネルギーバント構造からＧａ
Ａｓ基板１１，１２を透過した光に対しても、表面から
の光と同様に光吸収層３４で光電変換による電荷を得る
ことが可能となる。

【００３３】図７は図５のＭＳＭ型フォトディテクター
１６の変形例を示す断面図であり、光吸収層を超格子構
造とする例である。すなわち、図４のＧａＡｓ基板１１
には、図５のＭＳＭ型フォトディテクター１６の代わり
に図７のＭＳＭ型フォトディテクターを形成できる。

【００３４】図７に示すように、ＧａＡｓ基板７１上に
は、ＧａＡｓ／ＩｎＧａＡｓ層からなる歪み超格子層７
２が形成され、その歪み超格子層７２上にＧａＡｓ層か
らなるキャップ層７３が形成される。そのキャップ層７
３の表面には、電極７４，７４が被着される。

【００３５】図７の電極７４，７４は歪み超格子層７２
に電界を生じさせるためのものであり、オーミック電極
とショットキー電極のいずれでも良い。また、電極７
４，７４は一対の対角型電極であっても良く、くし型の
パターンを有するものでも良い。また、前記キャップ層
７３は、アンドープのＧａＡｓ層からなるが、暗電流を
抑えるために、バンドギャップの大きなＡｌ_yＧａＡｓ
層を用いても良く、キャップ層７３自体を省略しても良
い。そして、歪み超格子層７２は、バンドギャップが基
板よりも狭いＩｎ_xＧａＡｓ層を有し、このＩｎ_xＧａ
Ａｓ歪み層で基板を透過する０．９〜１．０μｍ程度の
波長の光の光吸収がなされる。勿論、Ｉｎ_xＧａＡｓ歪
み層での光吸収は、基板表面からの光と同様に基板裏面
からの光に対してもなされる。

【００３６】図８は図７のＭＳＭ型フォトディテクター
の変形例である。図７の構造のままでは、電極７４，７
４の直下の電気抵抗が大きいため、図８のＭＳＭ型フォ
トディテクターは低抵抗化領域７５，７５を付加した構
造とされる。この低抵抗化領域７５，７５は、例えばｎ
型或いはｐ型の不純物をイオン注入し、熱処理して形成
される。各低抵抗化領域７５，７５はそれぞれｎ型、ｐ
型を問わず、歪み超格子層７２を貫通するように形成さ
れる。

【００３７】次に、図４のＭＥＳ−ＦＥＴ１７について
説明する。ＭＥＳ−ＦＥＴ１７は、各ＧａＡｓ基板１
１，１２の各表面１３ａ，１４ａに形成されており、ソ
ース電極４２ｓとドレイン電極４２ｄのそれぞれ下部に
は、それぞれオーミック接触させるための金属層からな
るオーミックメタル層４１ｓ，４１ｄが離間して形成さ
れ、これらオーミックメタル層４１ｓ，４１ｄの間に
は、低濃度の不純物拡散領域からなるチャネル層４４が
形成されている。チャネル領域４４の表面には、空乏層
を得るためのショットキーゲート電極４３が微細なゲー
ト長を以て形成されている。なお、ショットキーゲート
電極４３の側壁やコンタクトホール外のソース電極４２
ｓやドレイン電極４２ｄの下部には、後述するような無
反射コート絶縁膜１８が被覆する。

【００３８】ＧａＡｓ基板１１の１つのＭＥＳ−ＦＥＴ
１７ａは、特に、そのＧａＡｓ基板１１の表面に形成さ
れた低濃度の不純物拡散領域からなる抵抗層４６に接続
する。このＭＥＳ−ＦＥＴ１７ａには、オーミックメタ
ル層４１ｓ，４１ｄの下部にｎ⁺型のコンタクト層４５
が形成されており、ドレイン側のコンタクト層４５が抵
抗層４６の端部に接続する。抵抗層４６の一方の端部は
コンタクト層４５を介して電極４７に接続され、抵抗層
４６の他方の端部はコンタクト層４５を介してドレイン
電極４２ｄと接続される。

【００３９】図９と図１０に駆動回路の一例を示す。図
９は受光素子であるＭＳＭ型フォトディテクターの駆動
回路の一例を示す。ＭＥＳ−ＦＥＴ８１のソースが接地
され、ＭＥＳ−ＦＥＴ８１のドレインが抵抗８３を介し
て出力ノード８４に接続する。ＭＥＳ−ＦＥＴ８１のゲ
ートとその出力ノード８４の間には、ＭＳＭ型フォトデ
ィテクター８２が接続され、さらにＭＥＳ−ＦＥＴ８１
のゲートは抵抗８５を介して接地されている。この回路
では、ＭＥＳ−ＦＥＴ８１のドレインが抵抗８３に接続
するため、図４のＭＥＳ−ＦＥＴ１７ａの構造がレイア
ウト上有効である。

【００４０】図１０は発光素子である面発光レーザーの
駆動回路の一例を示す。図中、電源電圧Ｖ_DDに一端が接
続される面発光レーザー８８の他端は、一対のＭＥＳ−
ＦＥＴ８６，８７の共通したドレインに接続される。こ
れら一対のＭＥＳ−ＦＥＴ８６，８７のソースは共通に
接地され、一方のＭＥＳ−ＦＥＴ８６のゲートに信号電
圧Ｖsig が供給され、他方のＭＥＳ−ＦＥＴ８６のゲー
トに参照電圧Ｖ_DCが供給される。この駆動回路により、
信号電圧Ｖsig が論理振幅の高レベルの時に、面発光レ
ーザー８８の両端に電位差が加わり、基板を透過する波
長の光が発生することになる。

【００４１】再び図４の３次元光電子集積回路装置の構
造について説明すると、ＧａＡｓ基板１１，１２の表面
１３ａ，１４ａ及び裏面１３ｂ，１４ｂには、無反射コ
ート絶縁膜１８が形成されている。この無反射コート絶
縁膜１８は、ＧａＡｓ基板１１，１２の露出した表面１
３ａ，１４ａの保護膜として機能すると共に、無反射で
あるために光を十分に透過させることができ、基板同士
の光結合に好適とされる。また、ＭＳＭ型フォトディテ
クター１６や面発光レーザー１５は例えば隣接するよう
に形成されるが、それらの素子間分離のために、塗布型
絶縁膜１９が溝に埋め込まれて存在する。

【００４２】概ね上述の構造を有する本実施例の３次元
光電子集積回路装置では、面発光レーザー１５で発生し
た光は、その波長がＧａＡｓの吸収端よりも長波長であ
るために、ＧａＡｓ基板１１を透過してＭＳＭ型フォト
ディテクター１６に受光される。従って、基板同士の間
の信号伝送が、信号の歪み、伝送ロス、相互干渉或いは
伝送遅延等の無い理想的なものとなる。また、光結合で
あるために、高速な動作が可能となり、例えばマイクロ
プロセッサとキャシュメモリの間の結合の如き高速性が
要求される部分に本実施例の３次元光電子集積回路装置
を適用することで、システム全体の大幅な高速化が実現
される。

【００４３】また、本実施例では、伝送路が基板自体で
あり、光ファイバーの如き伝送ロスは問題とならない。
従って、レーザー出力の節約が可能であり、時間多重化
等により光結合の伝送路を減らして、低消費電力化もで
きる。

【００４４】さらに、本実施例は、従来の高集積なＬＳ
Ｉを、その３次元化によって機能ブロックや小ブロック
に分割し、そのブロック毎の基板を多数積層した構成と
される。従って、３次元化のために基板を積層する前の
段階で、不良の発見された基板を除いて３次元化するこ
とができ、良品率を高めることができる。

【００４５】さらに、本実施例の３次元光電子集積回路
装置では、ＧａＡｓ基板同士で光結合を行う構造として
いるか、ＧａＡｓ基板の他に一部シリコン基板やＩｎＰ
基板等を組合せた構造とすることもでき、ＧａＡｓＩＣ
とＥＣＬやＣＭＯＳ等の論理レベルの異なるＩＣ間の結
合も可能である。

【００４６】次に、図１１〜図１３を参照して、本実施
例の３次元光電子集積回路装置の製造方法について簡単
に説明する。

【００４７】初めに、ＧａＡｓ基板上にＭＥＳ−ＦＥＴ
のチャネル層、コンタクト層及び負荷用の抵抗層が形成
される。これらの層の形成は、例えばＳｉ等のｎ型のド
ーパントを選択的にイオン注入し、アニールによる活性
化処理を経て行うことができる。

【００４８】次に、図１１に示すように、受光素子であ
るＭＳＭ型フォトディテクターを形成すべき領域のＧａ
Ａｓ基板１０１に凹部１０２を形成する。この凹部１０
２の形成時には、シリコン酸化膜１０３をマスクとする
ことができる。

【００４９】続いて、ＭＯＣＶＤ法やＭＢＥ法等によ
り、選択的に凹部１０２内にバッファ層１０４や光吸収
層１０５及びキャップ層１０６を成長させる。この時、
凹部１０２の外のシリコン酸化膜１０３の表面には、バ
ッファ層等の化合物半導体層の一部が積層されるが、フ
ォトリソグラフィによるレジストパターニングによって
これらの化合物半導体層は除去される。

【００５０】次に、再びシリコン酸化膜１０７を形成
し、そのシリコン酸化膜１０７の発光素子を形成すべき
領域を開口した後、該シリコン酸化膜１０７をマスクと
して凹部１０８を形成する。

【００５１】凹部１０８の形成後、再びＭＯＣＶＤ法や
ＭＢＥ法等により、選択的に凹部１０８内に、下部半導
体多層反射膜１０９、ｎ型クラッド層１１０、ＩｎＧａ
Ａｓ歪み量子井戸活性層１１１、ｐ型クラッド層１１２
及び上部半導体多層反射膜１１３を順次積層する。これ
ら面発光レーザーを構成する各層を形成した後、シリコ
ン酸化膜１０７上の多結晶化合物半導体層を除去し、ま
た、図１２に示すように、ＩｎＧａＡｓ歪み量子井戸活
性層１１１から上部半導体多層反射膜１１３までの層に
ついては、メサ構造とするようなエッチングを行う。

【００５２】続いて、シリコン酸化膜１０７，１０３を
除去し、素子間分離を行うために、受光素子や発光素子
の周囲に溝１１４を形成する。そして、溝１１４の内部
に、塗布型絶縁膜１１５を埋め込む。この塗布型絶縁膜
１１５を硬化させて、素子間分離を完成する。

【００５３】絶縁膜１１５の形成後、ＡｕＧｅ／Ｎｉ層
の蒸着、リフトオフ、アロイ化処理を経てオーミックメ
タル層を形成する。また、同様なリフトオフ法により、
レーザーのｐ型の電極をＴｉ／Ｐｔ／Ａｕ層などにより
形成する。これらの電極形成は、受光素子や発光素子の
みならず、同一基板上のＭＥＳ−ＦＥＴの電極形成や配
線と共に行うことができる。

【００５４】〔第３の実施例〕本実施例は各基板がシリ
コン基板にＩｎＰ基板を取りつけたハイブリッド構造と
される例であり、シリコン基板にＣＭＯＳ−ＬＳＩが形
成され、ＩｎＰ基板に受光素子や発光素子が形成され、
各基板間の光による信号伝送が行われる例である。な
お、本実施例についても、図１４に示される基板は、多
数積層されている基板のうちの２枚を取り出して説明し
ているものであり、積層する基板の数については限定さ
れるものではない。

【００５５】図１４に示すように、本実施例は、その電
子回路部２１１がシリコン基板２０１，２０２に形成さ
れ、発光素子であるレーザーダイオード２１２及び受光
素子であるＰＩＮフォトディテクター２１３が化合物半
導体基板である絶縁性のＩｎＰ基板２０３，２０４上に
形成されている。ＩｎＰ基板２０３，２０４はそれぞれ
ソルダリング層２０５を介してシリコン基板２０１，２
０２上に積層され一体化されている。すなわち、各基板
は、シリコン基板２０１，２０２とＩｎＰ基板２０３，
２０４のハイブリッド構造とされる。この構造から、基
板間の光伝送は、ＩｎＰ基板２０３，２０４のみならず
シリコン基板２０１，２０２も透過して行われる。Ｉｎ
Ｐの吸収端は０．９μｍ強の波長であるが、シリコンの
場合には１．１μｍ強の波長となる。従って、両方の基
板を透過する波長の光として、少なくともシリコンの吸
収端以上の波長の光が必要であり、本実施例では、１．
３μｍ帯の波長の光がレーザーダイオードにより射出さ
れる。なお、ＩｎＰ基板２０３，２０４の上部には、ｎ
⁺型のＩｎＰバッファ層２０６が形成される。

【００５６】レーザーダイオード２１２は、シリコン及
びＩｎＰの両方の基板を透過する波長の光を発生させ
る。このレーザーダイオード２１２は、ＩｎＧａＡｓＰ
活性層２２１を用いたファブリペロー水平共振器を有す
るレーザーであり、ＩｎＧａＡｓＰ活性層２２１はその
下層にｎ型クラッド層２２２を有し、ＩｎＧａＡｓＰ活
性層２２１はその上層にｐ型クラッド層２２３を有す
る。レーザービームを基板主面に垂直な方向に射出する
ために、レーザーダイオード２１２には、４５°反射鏡
２０６，２０６が形成される。このためＩｎＧａＡｓＰ
活性層２２１から基板主面に水平に導出されたレーザー
ビームは４５°反射鏡２０６，２０６で基板主面に垂直
に射出されることになる。レーザーダイオード２１２
は、電極２２４と電極２２５がそれぞれｐ側とｎ側に接
続する。

【００５７】なお、レーザーダイオード２１２は、屈折
率導波型でも、利得導波型でも、分布帰還型でも、リブ
導波型でも良く、勿論第２の実施例の如きＤＢＲ反射鏡
を有する面発光レーザーでも良い。

【００５８】ＰＩＮフォトディテクター２１３は、シリ
コン基板及びＩｎＰ基板を透過した１．３μｍ帯の波長
のレーザービームに感度を有する受光素子である。本実
施例では、ＰＩＮフォトディテクター２１３は、ＩｎＰ
基板上に形成されたメサ型の構造とされ、ＩｎＧａＡｓ
層を光吸収層２３１とし、その下層にｎ型のＩｎＰ層か
らなるバッファ層２３２が形成され、光吸収層２３１の
上層には、ＩｎＧａＡｓＰ層からなる窓層２３３とｐ⁺
型の拡散層２３４が形成される。窓層２３３の表面に、
電極２３５が形成され、ｎ型のＩｎＰ層の下層部分にも
電極２３６が形成される。なお、本実施例では、光吸収
層２３１としてＩｎＧａＡｓ層を形成したが、シリコン
基板を透過する１．３μｍ帯波長域に感度を有する他の
層として、Ｇｅ、ＧａＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＧ
ａＳｂ等の層でも良く、勿論ＩｎＧａＡｓＰ層を光吸収
層としても良い。

【００５９】ここで、ＰＩＮフォトディテクター２１３
とレーザーダイオード２１２は、基板主面に垂直な方向
で対向するように形成される。すなわち、レーザーダイ
オード２１２の４５°反射鏡２２６とＰＩＮフォトディ
テクター２１３の光吸収層２３１は基板主面に垂直な同
一直線上にあり、さらにその光伝送路には、ＩｎＰ基板
とシリコン基板を接続させるためのソルダリング層２０
５が存在しないようにされている。従って、レーザーダ
イオード２１２から射出した光は、ＩｎＰ基板及びシリ
コン基板を透過して、確実にＰＩＮフォトディテクター
２１３に受光される。

【００６０】ＰＩＮフォトディテクター２１３とレーザ
ーダイオード２１２は、同じＩｎＰ基板２０３，２０４
にそれぞれ形成されるが、両者を素子間分離するため
に、所謂トレンチ形状の分離溝２０７が両者の間の領域
に形成される。

【００６１】次に、シリコン基板２０１，２０２上に形
成される電子回路部２１１について説明する。この電子
回路部２１１は、ＣＭＯＳ構造とされ、ｐＭＯＳトラン
ジスタ（ｐチャンネル）２４１と、ｎＭＯＳトランジス
タ（ｎチャンネル）２４２とがシリコン基板２０１，２
０２の表面に形成される。これらｐＭＯＳトランジスタ
２４１やｎＭＯＳトランジスタ２４２は、厚いシリコン
酸化膜からなるフィールド酸化膜２４３によって活性領
域の周囲が覆われており、素子間が分離されてなる。な
お、素子分離のためのフィールド酸化膜２４３はＬＯＣ
ＯＳによらず、他の分離方法でも良い。また、フィール
ド酸化膜２４３の下部には、チャネルストップ領域２４
４も形成される。

【００６２】電子回路部２１１は、ＰＩＮフォトディテ
クター２１３や、レーザーダイオード２１２の駆動回路
として機能し、さらにメモリや演算処理回路、その他の
機能を有する回路とすることができる。

【００６３】ここで、各ＭＯＳトランジスタについて簡
単に説明すると、まず、ｐＭＯＳトランジスタ２４１
は、周囲をフィールド酸化膜２４３に囲まれたｎ型のウ
ェル領域２４５の表面に形成されてなる一対のｐ型不純
物領域２４６，２４６をソース領域、ドレイン領域とす
る。この一対のｐ型不純物領域２４６，２４６の間の領
域は、チャネル領域とされ、その上部にはゲート酸化膜
を介してポリシリコン層からなるゲート電極２４７が形
成される。このゲート電極２４７は層間絶縁膜２４８及
びリフロー膜２４９に被覆され、ｐ型不純物領域２４
６，２４６を露出させたコンタクト領域にリフロー膜２
４９の上層の第１層目のアルミニューム配線層２５０が
接続する。

【００６４】次に、ｎＭＯＳトランジスタ２４２は、ｐ
型のウェル領域２５１に形成された一対のｎ型不純物領
域２５２，２５２をソース領域、ドレイン領域とし、同
じくポリシリコン層よりなるゲート電極２４７が、該ソ
ース領域とドレイン領域の間のチャネル領域上に形成さ
れる。このゲート電極２４７もｐＭＯＳトランジスタ２
４１と同様に、層間絶縁膜２４８及びリフロー膜２４９
に被覆され、第１層目のアルミニューム配線層２５０が
コンタクトホールを介してｎ型不純物領域２５２，２５
２に接続される。

【００６５】以上の如きｐＭＯＳトランジスタ２４１と
ｎＭＯＳトランジスタ２４２が形成された電子回路部２
１１は、さらに層間絶縁膜２５３が形成され、素子間の
配線のための第２層目のアルミニューム層２５４も形成
される。

【００６６】本実施例の３次元光電子集積回路装置は、
ＩｎＰ基板２０３，２０４とシリコン基板２０１，２０
２のハイブリット構造であるため、両基板の電気的な接
続は、ワイヤボンディングが利用される。図１５はＩｎ
Ｐ基板２０３の素子とシリコン基板２０１のパッド２６
１をワイヤ２６２によって結線した状態を示す図であ
る。すなわち、シリコン基板２０１上の電子回路部２１
１から増幅用や駆動用の信号を入出力端子するための端
子としてパッド２６１が該シリコン基板２０１上に形成
され、このパッド２６１の一端がボンディングされたワ
イヤ２６２の他端は、ＰＩＮフォトディテクター２１３
の電極や、レーザーダイオード２１２の電極とボンディ
ングされる。

【００６７】なお、本実施例では、ＩｎＰ基板２０３，
２０４とシリコン基板２０１，２０２の電気的な接続の
ために、ワイヤボンディングを用いているが、フリップ
チップ実装法等を用いることもできる。

【００６８】本実施例の３次元光電子集積回路装置で
は、ＩｎＰ基板２０３，２０４上に形成されるＰＩＮフ
ォトディテクター２１３やレーザーダイオード２１２
は、シリコン基板２０１，２０２を透過する１．３μｍ
帯の波長域の光の信号伝送に用いられる。従って、Ｉｎ
Ｐ基板２０３，２０４とシリコン基板２０１，２０２の
ハイブリット構造であっても、光結合の特徴を利用した
高速且つ低損失な伝送を実現することができ、３次元化
による高集積化や、論理レベルを超越した伝送も可能で
ある。

【００６９】また、本実施例では、種々の半導体ＩＣで
主流のシリコン基板をそのまま用いることができるた
め、その応用範囲は極めて広いものとなる。

【００７０】

【発明の効果】本発明の３次元化光電子集積回路装置
は、複数の半導体基板を積層し、その半導体基板を透過
する波長の光信号によって半導体基板同士の間の信号を
伝達するために、半導体基板同士の間の信号伝送が、信
号の歪み、伝送ロス、相互干渉或いは伝送遅延などの無
い理想的なものとなる。特に、本発明では、伝送路の一
部が基板自体とされるため、光ファイバーのように伝送
ロスが問題となることはなく、その結果レーザー出力の
節約が可能であり、時間多重化等により光結合の伝送路
を減らして低消費電力化もできる。

【００７１】また、本発明は、半導体基板間の基板を透
過した光結合がなされるため、高速な動作が可能とな
り、特に高速性が要求される回路部分に適用すること
で、システム全体の大幅な高速化が実現される。

【００７２】さらに、本発明は、従来のＬＳＩを分割し
てなる機能ブロックや小ブロック毎の基板を多数積層し
た構成にできる。従って、３次元化のために基板を多数
積層する前の段階で、不良の発見された基板を除いて３
次元化を図ることができ、歩留りの大幅な向上が期待で
きる。

【００７３】さらに、本発明の３次元光電子集積回路装
置では、多種類の半導体基板を同じ装置内に収めること
ができ、ＧａＡｓＩＣ、ＥＣＬ或いはＣＭＯＳ等の各論
理レベルを超越した柔軟性の高いＩＣ間の結合も容易に
なし得る。

【図面の簡単な説明】

【図１】各種半導体結晶の吸収係数の波長依存性を示す
特性図である。

【図２】本発明の第１の実施例の３次元光電子集積回路
装置の模式的な分解斜視図である。

【図３】前記第１の実施例の３次元光電子集積回路装置
の要部縦断面図である。

【図４】本発明の第２の実施例の３次元光電子集積回路
装置の要部断面図である。

【図５】本発明の第２の実施例における受光素子の一例
を示す要部断面図である。

【図６】前記第２の実施例における受光素子の基板主面
に垂直な方向の断面に沿ったエネルギーバンド図であ
る。

【図７】本発明の第２の実施例における受光素子の歪み
超格子層を用いた他の一例を示す要部断面図である。

【図８】本発明の第２の実施例における受光素子のさら
に他の一例を示す要部断面図である。

【図９】本発明の第２の実施例における受光素子の駆動
回路の一例を示す回路図である。

【図１０】本発明の第２の実施例における発光素子の駆
動回路の一例を示す回路図である。

【図１１】本発明の第２の実施例の３次元光電子集積回
路装置の一例を製造する方法における凹部形成工程まで
の断面図である。

【図１２】本発明の第２の実施例の３次元光電子集積回
路装置の一例を製造する方法における半導体多層反射膜
等の形成工程までの断面図である。

【図１３】本発明の第２の実施例の３次元光電子集積回
路装置の一例を製造する方法における塗布型絶縁膜の形
成工程までの断面図である。

【図１４】本発明の第３の実施例の３次元光電子集積回
路装置の要部断面図である。

【図１５】本発明の第３の実施例におけるＩｎＰ基板と
シリコン基板の接続の様子を示す斜視図である。

【符号の説明】

Ｓ_1,〜Ｓｎ…半導体基板Ｅｍ…発光素子Ｐｄ…受光素子１１，１２…ＧａＡｓ基板１５…面発光レーザー１６…ＭＳＭ型フォトディテクター１７…ＭＥＳ−ＦＥＴ２１，２２…半導体多層反射膜２３…Ｉｎ_xＧａ_1-XＡｓ歪み量子井戸活性層３３…キャップ層３４…光吸収層３５…バッファ層２０１，２０２…シリコン基板２０３，２０４…ＩｎＰ基板２１１…電子回路部２１２…レーザーダイオード２１３…ＰＩＮフォトディテクター２２６…４５°反射鏡２３１…光吸収層２４１…ｐＭＯＳトランジスタ２４２…ｎＭＯＳトランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者石川秀人東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】光電子集積回路がそれぞれ形成された複
数の半導体基板を該半導体基板の主面に垂直な方向に積
層すると共に、前記半導体基板を透過する波長の光信号
によって前記半導体基板同士の間の信号が伝達されるこ
とを特徴とする３次元光電子集積回路装置。
【請求項２】半導体基板がＧａＡｓ基板とされ、光電
子集積回路の発光素子の発光波長がＧａＡｓの吸収端よ
りも長波長とされ、該光電子集積回路の受光素子が前記
発光波長の光に感度を有することを特徴とする請求項１
記載の３次元光電子集積回路装置。
【請求項３】請求項２記載の３次元光電子集積回路装
置において、受光素子はＩｎＧａＡｓ系の層を光吸収層
とすることを特徴とする３次元光電子集積回路装置。
【請求項４】半導体基板の少なくとも一部がシリコン
基板とされ、光電子集積回路の発光素子及び受光素子は
前記シリコン基板に積層された化合物半導体基板に形成
されてなり、前記発光素子の発光波長がシリコンの吸収
端よりも長波長とされ、前記受光素子が前記発光波長の
光に感度を有することを特徴とする請求項１記載の３次
元光電子集積回路装置。