WO2005067062A1 - 光入力付基板、光出力付基板、光入出力付基板及び光素子一体型半導体集積回路 - Google Patents

光入力付基板、光出力付基板、光入出力付基板及び光素子一体型半導体集積回路 Download PDF

Info

Publication number
WO2005067062A1
WO2005067062A1 PCT/JP2004/015159 JP2004015159W WO2005067062A1 WO 2005067062 A1 WO2005067062 A1 WO 2005067062A1 JP 2004015159 W JP2004015159 W JP 2004015159W WO 2005067062 A1 WO2005067062 A1 WO 2005067062A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
optical
output
light receiving
light
Prior art date
Application number
PCT/JP2004/015159
Other languages
English (en)
French (fr)
Inventor
Mikio Oda
Hisaya Takahashi
Kaichiro Nakano
Hikaru Kouta
Kohroh Kobayashi
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2005516797A priority Critical patent/JPWO2005067062A1/ja
Priority to US10/584,736 priority patent/US20070165979A1/en
Publication of WO2005067062A1 publication Critical patent/WO2005067062A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor integrated circuit (hereinafter, may be referred to as “LSI”).
  • LSI semiconductor integrated circuit
  • Japanese Patent Application Laid-Open No. 20001-36197 discloses an optoelectronic integrated device in which an optical device and an LSI connected by electric wiring are integrated in the same package.
  • an electronic integrated device bare chip is fixed on a base plate, and an optical element is fixed in proximity to the base plate with a wiring means interposed therebetween.
  • the optical element is a surface emitting laser array or a light receiving element array, and is directly mounted on an inner lead or an electronic integrated element.
  • the input / output ports of the electronic integrated device are integrated on the periphery of the electronic integrated device, and a light receiving element array is mounted corresponding to the input port, and a surface emitting laser is mounted corresponding to the output port.
  • the pad of the optical element is electrically connected to the input / output port of the electronic integrated element corresponding to the arrangement of the pad.
  • a pad on which the electronic integrated device is mounted and a pad on which the optical device array is mounted (the optical device for mounting the optical device array). Electrical connection is made using the inner leads that correspond one-to-one with the array pad arrangement.
  • Patent Literature 1 The conventional technology disclosed in Patent Literature 1 has been disclosed in Japanese Patent Application Publication No. This technology presupposes that the input / output ports of the wiring board are integrated in one place and are regularly arranged in a certain direction. Therefore, if there are multiple input / output ports on the electric wiring board and these input / output ports are arranged randomly (irregularly), prepare the desired number of light receiving elements and light emitting elements for one channel. These devices must be mounted one by one according to the position of the input / output port on the electric wiring board. However, if a plurality of optical elements are mounted one by one, the height of the light receiving surface and the light emitting surface of each optical element will be uneven, and the loss in optical coupling with external equipment will increase. In addition, it takes a long time to mount the optical element, which leads to a high cost.
  • One of the objects of the present invention is to provide an electric wiring board in which the height of light receiving elements mounted on two or more input ports randomly arranged is constant.
  • Another object of the present invention is to provide an electric wiring board in which the height of light emitting elements mounted on two or more output ports randomly arranged is constant.
  • Another object of the present invention is to provide an electric wiring board in which the height of a light receiving element and a light emitting element mounted on two or more input ports and output ports arranged at random are constant. It is in.
  • Another object of the present invention is to provide an electric wiring board in which the heights of light receiving elements and light emitting elements provided at two or more randomly arranged input ports and output ports are all constant. It is in.
  • Another object of the present invention is to provide a method for manufacturing the electric wiring board at a low cost by a very small number of manufacturing steps.
  • Another object of the present invention is to provide an optical element integrated semiconductor integrated circuit in which a semiconductor integrated circuit is mounted on the electric wiring board.
  • One aspect of the present invention that achieves at least one of the above objects is a substrate on which an LSI can be mounted, in which two or more optical elements are mounted, and the heights of the two or more optical elements are constant. It is characterized by being aligned with.
  • the optical element can be a light receiving element that can convert an input optical signal into an electric signal and output the electric signal to an LSI mounted on a substrate. It also converts electrical signals output from the mounted LSI to optical signals and outputs them to the outside. Possible light-emitting elements can also be used. Further, both the light receiving element and the light emitting element are used.
  • the height of the optical element means a distance from the surface (mounting surface) of the substrate on which the light receiving element is mounted to the light receiving surface of the light receiving element.
  • the height of the optical element means a distance from the surface (mounting surface) of the substrate on which the light emitting element is mounted to the light emitting surface of the light emitting element.
  • An electrode pattern can be shared between two or more optical elements mounted on the substrate. For example, when two or more light receiving elements are mounted, all or a part of the light receiving elements can share the electrode pattern. When two or more light emitting elements are mounted, all or some of the light emitting elements can share the electrode pattern. Further, when both the light receiving element and the light emitting element are mounted, the electrode pattern can be shared between the light receiving element and the light emitting element.
  • At least one of the two or more optical elements mounted on the substrate may be provided with an optical element having an action of converging incident light.
  • an optical element having an action of converging incident light For example, when the optical element is a light receiving element, a lens having an action of converging light input from the outside toward the light receiving surface of the light receiving element can be provided.
  • the optical element is a light emitting element, a lens having an action of converging light output from the light emitting surface of the light emitting element toward the light incident surface can be provided.
  • Another aspect of the present invention is an optical element integrated semiconductor integrated circuit capable of inputting an optical signal, wherein an LSI is mounted on the substrate with an optical input of the present invention, and an optical signal input from the outside is provided.
  • the signal is converted into an electric signal by the light receiving element of the optical input substrate and output to the electric signal input port of the power LSI.
  • the electric signal input ports of the LSI are arranged irregularly, the electric signal input ports are changed to the input ports of the regularly arranged optical input board (where the light receiving element is mounted). )).
  • Another aspect of the present invention is an optical element integrated semiconductor integrated circuit capable of outputting an optical signal, wherein the LSI is mounted on the substrate with an optical output of the present invention, and the LSI is mounted on the substrate.
  • the output electric signal is converted into an optical signal by the light emitting element It is output.
  • the electric signal output ports of the LSI are arranged irregularly, the electric signal output ports are connected to the output ports (the light emitting elements on which the light emitting elements are mounted) of the regularly arranged optical output substrate. Relocate by connecting to).
  • Another aspect of the present invention is an optical element integrated semiconductor integrated circuit capable of inputting / outputting an optical signal, wherein an LSI is mounted on the substrate with an optical input / output of the present invention, and input from outside.
  • the optical signal is converted into an electrical signal by the light receiving element of the optical input / output board, and then output to the electrical signal input port of the LSI.
  • the electrical signal output from the LSI is emitted by the light emitting element of the optical input / output board.
  • the force is converted into a signal and the force is also output to the outside.
  • both or one of the electric signal input ports and the electric signal output ports of the semiconductor integrated circuits arranged irregularly can be rearranged by the same method as described above.
  • Another aspect of the present invention is a method for manufacturing the substrate with optical input, the substrate with optical output, or the substrate with optical input / output according to the present invention, wherein the unnecessary optical element is removed in advance.
  • An optical element mounting process in which two or more optical elements are collectively mounted on the substrate by mounting the array on the substrate, or two or more by removing the unnecessary optical elements by mounting the optical element array on the substrate.
  • the optical element is mounted on the substrate by one or both of the optical element mounting steps of mounting the optical element on the substrate at a time.
  • the optical element can be a light receiving element, a light emitting element, or a combination thereof.
  • the optical element array means a light receiving element array in which a plurality of light receiving elements are formed on an element substrate.
  • the optical element is a light-emitting element, it is apparent that the above-mentioned optical element array means a light-emitting element array in which a plurality of light-emitting elements are formed on an element substrate.
  • the method for manufacturing a substrate with optical input, a substrate with optical output, or a substrate with optical input / output according to the present invention includes the steps of etching the element substrate of the optical element array to form a thin film, and etching the element substrate. Then, a step of lenticularizing may be included.
  • the height of at least one of the two or more light receiving elements and the light emitting elements mounted is constant. They are complete. Therefore, the LSI is mounted on this substrate to produce an optical element integrated semiconductor integrated circuit. If manufactured, it is possible to provide a light-emitting element integrated semiconductor integrated circuit provided with a light-emitting element having a constant height and / or a light-emitting element.
  • This optical-element integrated semiconductor integrated circuit can realize high-speed, long-distance, and excellent noise-resistant transmission by optically coupling with a plurality of optical circuits, for example, optical fibers and optical waveguides.
  • the heights of the coupling portions of the optical circuits to which the light emitting and receiving elements are to be optically coupled under the above use environment are made uniform, it is possible to realize highly efficient optical coupling for all the channels of the light receiving and emitting elements. The effect is obtained.
  • the intensity of the optical signal can be used effectively, and the effect that the transmission distance can be further increased is obtained.
  • the optical coupling efficiency is high, so that an optical signal can be transmitted with higher intensity, so that an effect can be obtained if noise resistance is further improved.
  • the substrate with optical input, the substrate with optical output, or the substrate with optical input / output is manufactured by the manufacturing method of the present invention having the above characteristics, the height of two or more optical elements can be ensured and Can be easily aligned. Furthermore, the number of manufacturing steps is reduced as compared with a case where a plurality of optical elements are individually mounted one by one, and the cost is reduced. The powerful effect becomes more prominent as the number of optical elements mounted increases.
  • FIG. 1A is a schematic plan view showing one example of a substrate with light input of the present invention.
  • FIG. 1B is a schematic sectional view showing an example of the substrate with light input of the present invention.
  • FIG. 1C is a schematic cross-sectional view showing an optical element integrated LSI using the optical input substrate shown in FIGS. 1A and IB.
  • FIG. 2A is a schematic view showing one of the manufacturing steps of the optical-element integrated LSI shown in FIGS. 1A and IB.
  • FIG. 2B is a schematic view showing a step that follows the fabrication step shown in FIG. 2A.
  • FIG. 2C is a schematic view showing a step that follows the fabrication step shown in FIG. 2B.
  • FIG. 2D is a schematic view showing the step that follows the fabrication step shown in FIG. 2C.
  • FIG. 3A is a schematic plan view showing one example of a substrate with light output of the present invention.
  • FIG. 3B is a schematic cross-sectional view showing one example of the optical output substrate of the present invention.
  • FIG. 3C is a schematic cross-sectional view showing an optical element integrated LSI using the substrate with an optical output shown in FIGS. 3A and 3B.
  • FIG. 4A is a schematic view showing one of manufacturing steps of the substrate with optical output shown in FIGS. 3A and 3B.
  • 4B] is a schematic view showing the step that follows the fabrication step shown in FIG. 4A.
  • FIG. 4C is a schematic view showing the step that follows the fabrication step shown in FIG. 4B.
  • FIG. 4D is a schematic view showing the step that follows the fabrication step shown in FIG. 4C.
  • FIG. 4E is a schematic view showing the step that follows the fabrication step shown in FIG. 4D.
  • FIG. 5A is a schematic plan view showing an example of the optical input / output substrate of the present invention.
  • FIG. 5B is a schematic sectional view showing an example of the optical input / output substrate of the present invention.
  • FIG. 5C is a schematic sectional view showing an optical element integrated LSI using the optical input / output substrate shown in FIGS. 5A and 5B.
  • [5D] A schematic cross-sectional view showing a modification of the optical element integrated LSI.
  • FIG. 6A is a schematic view showing one of manufacturing steps of the optical input / output substrate shown in FIGS. 5A and 5B.
  • FIG. 6B is a schematic view showing a step following the manufacturing step shown in FIG. 6A.
  • FIG. 6C is a schematic view showing the step that follows the fabrication step shown in FIG. 6B.
  • FIG. 6D is a schematic view showing the step that follows the fabrication step shown in FIG. 6C.
  • FIG. 6E is a schematic view showing the step that follows the fabrication step shown in FIG. 6D.
  • FIG. 6F is a schematic view showing the step that follows the fabrication step shown in FIG. 6E.
  • FIG. 6G is a schematic view showing the step that follows the fabrication step shown in FIG. 6F.
  • FIG. 6H is a schematic view showing the step that follows the fabrication step shown in FIG. 6G.
  • FIG. 6H is a schematic view showing the step that follows the fabrication step shown in FIG. 6H.
  • FIG. 7A is a schematic view showing a step of another manufacturing method of the optical input / output substrate shown in FIGS. 5A and 5B.
  • FIG. 7B is a schematic view showing the step that follows the fabrication step shown in FIG. 7A.
  • FIG. 7C is a schematic view showing the step that follows the fabrication step shown in FIG. 7B.
  • FIG. 7D is a schematic view showing the step that follows the fabrication step shown in FIG. 7C.
  • 7E] is a schematic view showing the step that follows the fabrication step shown in FIG. 7D.
  • 7F] is a schematic view showing the step that follows the fabrication step shown in FIG. 7E.
  • FIG. 7G is a schematic view showing the step that follows the fabrication step shown in FIG. 7F.
  • FIG. 7H is a schematic view showing the step that follows the fabrication step shown in FIG. 7G.
  • FIG. 7H is a schematic view showing the step that follows the fabrication step shown in FIG. 7H.
  • FIG. 8A is a schematic view showing a manufacturing process which is an alternative to the manufacturing process shown in FIG. 6G.
  • FIG. 8B is a schematic view showing a manufacturing step replacing the manufacturing step shown in FIG. 6H.
  • FIG. 8C is a schematic view showing a manufacturing step replacing the manufacturing step shown in FIG. 61.
  • FIG. 9 is a schematic plan view showing an example of a relationship between a designed mounting position of an optical element and an actual mounting position.
  • [10A] A schematic plan view showing another example of the optical input / output substrate of the present invention.
  • FIG. 10B is a schematic plan view showing another example of the optical input / output substrate of the present invention.
  • FIG. 10D is a schematic enlarged sectional view showing another example of the optical element.
  • FIG. 11A is a schematic sectional view showing another example of the optical input / output substrate of the present invention.
  • FIG. 11B is a schematic sectional view showing another example of the optical input / output substrate of the present invention.
  • FIG. 12 is a schematic cross-sectional view showing another example of the optical input / output substrate of the present invention.
  • FIG. 13A A schematic sectional view showing another example of the optical input / output substrate of the present invention.
  • FIG. 13B is a schematic cross-sectional view showing a part of the manufacturing process of the optical input / output substrate in FIG. 13A.
  • FIG. 13C is a schematic sectional view showing an optical element integrated LSI using the optical input / output substrate of FIG. 13A.
  • FIG. 14A is a schematic plan view showing another example of the optical input / output substrate of the present invention.
  • FIG. 14B is a schematic sectional view showing another example of the optical input / output substrate of the present invention.
  • FIG. 14C is a schematic cross-sectional view showing an optical element integrated LSI using the optical input / output substrate of FIGS. 14A and 14B.
  • FIG. 15B is a schematic view showing one of the manufacturing steps of the substrate with optical input / output shown in FIGS. 14A and 14B.
  • FIG. 15B is a schematic view showing the step that follows the fabrication step shown in FIG. 15A.
  • FIG. 15C is a schematic view showing the step that follows the fabrication step shown in FIG. 15B.
  • FIG. 15D is a schematic view showing the step that follows the fabrication step shown in FIG. 15C.
  • FIG. 15E is a schematic view showing the step that follows the fabrication step shown in FIG. 15D.
  • FIG. 15F is a schematic view showing the step that follows the fabrication step shown in FIG. 15E.
  • FIG. 15F is a schematic view showing the step that follows the fabrication step shown in FIG. 15F.
  • FIG. 15G is a schematic view showing the step that follows the fabrication step shown in FIG. 15G.
  • FIG. 15H is a schematic view showing a step that follows the fabrication step shown in FIG. 15H.
  • FIG. 151 is a schematic view showing the step that follows the fabrication step shown in FIG. 151.
  • FIG. 15C is a schematic view showing the step that follows the fabrication step shown in FIG. 15J.
  • FIG. 15L is a schematic view showing the step that follows the fabrication step shown in FIG. 15K.
  • FIG. 16A is a schematic plan view showing another example of the substrate with optical input / output.
  • FIG. 16B is a schematic sectional view showing another example of the optical input / output substrate.
  • FIG. 17A is a schematic plan view showing an example of an optical input / output substrate manufactured by a conventional manufacturing method.
  • FIG. 17B is a schematic cross-sectional view showing an example of the optical input / output substrate manufactured by a conventional manufacturing method.
  • FIG. 18A is a schematic plan view showing one example of the optical input / output substrate manufactured by the manufacturing method of the present invention.
  • FIG. 18B is a schematic cross-sectional view showing one example of the optical input / output substrate manufactured by the manufacturing method of the present invention.
  • FIG. 19A is a schematic view showing one of the manufacturing steps of the optical element integrated LSI of the present invention.
  • FIG. 19B is a schematic view showing the step that follows the fabrication step shown in FIG. 19A.
  • FIG. 19C is a schematic view showing the step that follows the fabrication step shown in FIG. 19B.
  • Fig. 20 is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 21 is a schematic plan view showing another example of the optical input / output substrate of the present invention.
  • [22A] A schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • [22B] is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 23A A schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 23B is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 24A is a schematic cross-sectional view showing a state where the optical element integrated LSI of the present invention is mounted on an opto-electric hybrid board.
  • FIG. 24B is a schematic cross-sectional view showing a state where a conventional optical element integrated LSI is mounted on an opto-electric hybrid board.
  • FIG. 1A is a schematic plan view showing a schematic structure of a substrate 1A with an optical output of the present example
  • FIG. 1B is a schematic sectional view
  • FIG. 1C is a schematic cross-sectional view schematically showing the structure of the optical element integrated LSI 44 of the present example.
  • the light emitting element 2a is electrically connected to the output port (not shown) formed on one surface (the back surface in this example) of the substrate 1 by the solder bump 3.
  • the output port (not shown) formed on one surface (the back surface in this example) of the substrate 1 by the solder bump 3.
  • the light emitting element 2a an element capable of outputting light to the rear surface side of the substrate 1 (below FIG. 1B) is used. Therefore, when an on / off electric signal is output from the output port of the substrate 1, the electric signal is input to the light emitting element 2a, converted into an optical signal, and output downward as an on / off optical signal. You.
  • the LSI 4 is mounted on the substrate 1A with optical output shown in Fig. 1A and Fig. IB. Further, an electric signal output port (not shown) of the LSI 4 is electrically connected to an input port (not shown) of the substrate 1 by a solder bump 3. As a result, the LSI 4 and each light emitting element 2a are electrically connected via the electric wiring 5 of the optical output substrate 1A. Therefore, when an on / off electrical signal is output from the electrical signal output port of the LSI 4, the output electrical signal is output from the output port of the substrate 1A with optical output, is input to the light emitting element 2a, and is output as an on / off optical signal. Is done.
  • FIGS. 2A to 2D show a method of manufacturing the optical output substrate 1A shown in FIGS. 1A and IB.
  • the manufacturing method will be described with reference to a substrate 1 having eight output ports as an example.
  • the number of light emitting elements may be increased or decreased as appropriate.
  • a light emitting element array 2 in which light emitting elements 2a are arranged in 4 ⁇ 4 on an element substrate is prepared.
  • solder bumps 3 are formed on the nodes of the necessary light emitting elements 2a, and the light emitting element array 2 and the substrate 1 are formed using the formed solder bumps 3.
  • the necessary light emitting element 2a means the light emitting element 2a intended to be electrically connected to the output port of the substrate 1. Therefore, the light emitting element 2a that is not electrically connected to the output port of the substrate 1 is mounted on the substrate 1 but is not electrically connected to the substrate 1!
  • a protective film 6 is formed so as to cover only necessary light emitting elements 2a in the light emitting element array 2.
  • a protective film 6 patterned by exposure and development of a resist was used.
  • a substrate 1A with an optical output in which the light emitting elements 2a are respectively mounted on the plurality of output ports arranged at arbitrary positions on the substrate 1 is manufactured. Furthermore, the LSI4 is mounted on the manufactured substrate 1A with optical output, and the electrical signal output port of the LSI4 and the input port of the substrate 1 are electrically connected. Is done.
  • the manufacturing method of this example is characterized in that after mounting the light emitting element array 2 composed of a plurality of light emitting elements 2a on the substrate 1, the necessary light emitting elements 2a are left, and the unnecessary light emitting elements 2a are removed. You. Therefore, even if a plurality of output ports of the board 1 are randomly arranged, a board 1A with an optical output in which the light emitting elements 2a are mounted on all the output ports is obtained. As a result, the mounting process of the light emitting element 2a is simplified, which contributes to cost reduction.
  • the light emitting surfaces of the plurality of light emitting elements 2a constituting the light emitting element array 2 are all at the same height. Will be.
  • an optical element integrated LSI 44 in which the LSI 4 is mounted on the substrate 1A with an optical output, is optically coupled to an optical circuit to transmit and receive optical signals to and from an external LSI or memory, etc.
  • the optical signal incident surface of each optical circuit is set to a fixed height.
  • the fact that the height of the plurality of light emitting elements 2a included in the substrate 1A with light output is constant means that each light emitting element
  • the distance between 2a and the optical circuits to which it is optically coupled can be kept constant in all channels, and highly efficient optical coupling between all light emitting elements 2a and all optical circuits can be realized.
  • the optical output substrate 1A shown in FIGS. 1A and IB can be manufactured by using another manufacturing method described below. Further, by mounting the LSI on a substrate with an optical output manufactured by the manufacturing method described below, an integrated optical element LSI can also be manufactured.
  • FIG. 3A is a schematic plan view showing a schematic structure of a substrate 1B with light input of the present example
  • FIG. 3B is a schematic sectional view
  • FIG. 3C is a schematic cross-sectional view schematically showing the structure of the optical element integrated LSI 44 of the present example.
  • the light receiving element 7a is formed on one side (the back side in this example) of the substrate 1 and electrically connected to the input port (not shown) by the solder bump 3. I have. There are a plurality of input ports on the back surface of the substrate 1, and these input ports are randomly arranged at various positions, and the light receiving element 7a is mounted for each input port.
  • the light receiving element 7a an element capable of receiving light incident from the back surface side of the substrate 1 (below in FIG. 3B) is used. Therefore, when an ON / OFF optical signal is also input to the external force, the optical signal is converted into an electric signal by the light receiving element 7a and output to the input port of the substrate 1 as an ON / OFF electric signal.
  • the LSI 4 is mounted on the substrate IB with optical input shown in Figs. 3A and 3B. Further, an electric signal input port (not shown) of the LSI 4 is electrically connected to an output port (not shown) of the substrate 1 by a solder bump 3. As a result, the LSI 4 and each light receiving element 7a are electrically connected via the electric wiring 5 of the substrate 1B with optical input. Therefore, when an on / off optical signal is also input to the external force, the optical signal is converted into an electrical signal by the light receiving element 7a and output to the electrical signal input port of the LSI 4 as an on / off electrical signal. Is forced.
  • 4A to 4E show a method of manufacturing the optical input substrate IB shown in FIGS. 3A and 3B.
  • the manufacturing method will be described by taking the substrate 1 having eight input ports as an example.
  • the number of input ports is different, the number of light receiving elements may be increased or decreased as appropriate.
  • a light receiving element array 7 in which light receiving elements 7a are arranged in 4 ⁇ 4 on an element substrate 8 is prepared.
  • a protective film 6 is formed so as to cover only necessary light receiving elements 7a among the plurality of light receiving elements 7a constituting the light receiving element array 7.
  • a protective film 6 patterned by exposure and development of a resist was used.
  • the necessary light receiving element 7a means a light receiving element 7a that is intended to be electrically connected to an input port of the substrate 1 later.
  • unnecessary light receiving elements 7a are removed by etching.
  • this etching step only unnecessary functional portions 9 on the surface of the light receiving element 7a (portions necessary for receiving the optical signal and converting the received optical signal into an electrical signal and outputting the electrical signal) 9 are used.
  • Etching is performed so that the element substrate 8 is not etched. This is because the element substrate 8 is used as a support for the entire plurality of light receiving elements 7a.
  • the optical input substrate 1B in which the light receiving elements 7a are respectively mounted on the plurality of input ports arranged at arbitrary positions on the substrate 1 is manufactured. Furthermore, the LSI4 is mounted on the manufactured substrate 1B with optical input, and the electrical signal input port of the LSI4 and the output port of the substrate 1 are electrically connected. Is done.
  • the light receiving element array 7 from which the unnecessary functional part 9 of the light receiving element 7a is removed in advance is mounted on the substrate 1, and then the necessary light receiving element 7a and the input port of the substrate 1 are connected. It is characterized by electrical connection. Therefore, even if a plurality of input ports of the board 1 are randomly arranged, a board 1B with an optical output in which the light receiving element 7a is mounted on all the input ports is obtained. As a result, the mounting process of the light receiving element 7a is simplified, which contributes to cost reduction. Further, the plurality of light receiving elements 7a constituting the light receiving element array 7 have their light receiving surfaces already aligned in height!
  • the height of the plurality of light receiving elements 7a provided on the substrate 1B with optical input is the same.
  • an optical element integrated LSI 44 in which LSI 4 is mounted on substrate 1B with optical input is optically coupled to an optical circuit to transmit and receive optical signals to and from an external LSI or memory, etc.
  • the optical signal emission surface of each optical circuit is set to a fixed height. Accordingly, the fact that the height of the plurality of light receiving elements 7a mounted on the substrate 1B with optical input is constant means that the distance between each light receiving element 7a and the plurality of optical circuits to which the light receiving element 7a is optically coupled is reduced.
  • the light can be kept constant in the channel, and that high-efficiency optical coupling is realized between all the light receiving elements 7a and all the optical circuits. Furthermore, since high-efficiency optical coupling is realized, most of the light emitted from each optical circuit is received by each light receiving element 7a. Even light signals can be received. For example, even a weak optical signal that has been attenuated by long-distance transmission can be received. Further, since most of the optical signal having relatively high light intensity is received by the light receiving element 7a, transmission with high noise resistance can be realized. The latter effect is particularly remarkable in the case of short-distance transmission.
  • FIG. 5A is a schematic plan view showing a schematic structure of the optical input / output substrate 1C of the present example
  • FIG. 5B is a schematic sectional view
  • FIG. 5C is a schematic sectional view showing the optical element integrated LSI 44 of the present example.
  • the light emitting element 2a is formed on one side (the rear side in this example) of the substrate 1 and electrically connected to an output port (not shown) by the solder bump 3,
  • the light receiving element 7a is electrically connected to the input port (not shown) by the solder bump 3.
  • a plurality of output ports and input ports exist on the back surface of the substrate 1, and these ports are randomly arranged at various positions.
  • the light emitting element 2a an element capable of outputting light to the rear surface side of the substrate 1 (below FIG. 5B) is used. Therefore, when an on / off electric signal is output from the output port of the substrate 1, the electric signal is input to the light emitting element 2a and converted into an optical signal, which is converted into an on / off optical signal. It is output downward.
  • the light receiving element 7a an element capable of receiving light incident from the back surface side of the substrate 1 (below in FIG. 5B) is used. Therefore, when an on / off optical signal is input from the outside, the optical signal is converted into an electric signal by the light receiving element 7a and output to the input port of the substrate 1 as an on / off electric signal.
  • FIGS. 6A to 61 show a method of manufacturing the optical input / output substrate 1C shown in FIGS. 5A and 5B.
  • the manufacturing method will be described by taking as an example a substrate 1 in which eight output ports and eight input ports are provided, but when the number of input / output ports is different, the number of light emitting elements and light receiving elements is different. Can be changed as appropriate.
  • a light emitting element array 2 in which light emitting elements 2a are arranged in 4 ⁇ 4 on an element substrate is prepared.
  • solder bumps 3 are formed on the nodes of the necessary light emitting elements 2a, and the light emitting element array 2 and the substrate are formed using the formed solder bumps 3. 1 is electrically connected.
  • the necessary light emitting element 2a means the light emitting element 2a intended to be electrically connected to the output port of the substrate 1. Therefore, the light emitting element 2a not electrically connected to the output port of the substrate 1 is mounted on the substrate 1, but is not electrically connected to the substrate 1.
  • the solder bump 3 used for electrically connecting the necessary light emitting element 2a to the substrate 1 has a higher melting point than the solder bump 3 used for electrically connecting the light receiving element 7a later required. By properly using the solder, the light receiving element 7a can be connected without melting the solder connecting the light emitting element 2a in a later step of electrically connecting the light receiving element 7a.
  • a protective film 6 is formed so as to cover only necessary light emitting elements 2a in the light emitting element array 2.
  • a protective film 6 patterned by exposure and development of a resist was used.
  • a light receiving element array 7 in which light receiving elements 7a are arranged in 4 ⁇ 4 on the element substrate 8 is prepared.
  • a protective film 6 is formed so as to cover only necessary light receiving elements 7a among a plurality of light receiving elements 7a constituting light receiving element array 7.
  • a protective film 6 patterned by exposure of a resist to an image or the like was used.
  • the necessary light receiving element 7a means a light receiving element 7a that is intended to be electrically connected to an input port of the substrate 1 later.
  • unnecessary light receiving elements 7a are removed by etching.
  • this etching step only the unnecessary functional portions 9 on the surface of the light receiving element 7a are etched, and the element substrate 8 is not etched. This is because the element substrate 8 is used as a support for the entire plurality of light receiving elements 7a.
  • the element substrate 8 of the light receiving element array 7 is removed by etching.
  • FIGS. 7A to 71 show an example in which interference between the light emitting element 2a and the light receiving element 7a is avoided by making the above z smaller than the above y.
  • the manufacturing method has been described in which, out of a plurality of light receiving elements constituting the light receiving element array, only the unnecessary functional parts of the light receiving elements are removed and the element substrate remains.
  • the unnecessary light receiving element 7a may be etched together with the element substrate 8.
  • the steps shown in FIGS. 8A and 8C correspond to the steps shown in FIGS. 6G to 61. Therefore, if the steps shown in FIGS. 6A to 6F are executed, and then the steps shown in FIGS.
  • the optical input / output substrate 1C shown in FIGS. 5A and 5B can be manufactured.
  • an optical input / output board 1C in which the light emitting element 2a and the light receiving element 7a are respectively mounted on a plurality of input / output ports arranged at arbitrary positions on the board 1 is manufactured.
  • LSI4 is mounted on the manufactured optical input / output board 1C, and the electrical signal input port of LSI4 and the output port of board 1 are electrically connected to the electrical signal output port of LSI4 and the input port of board 1 respectively.
  • the optical element integrated LSI 44 shown in FIG. 5C is manufactured.
  • the substrate Even if a plurality of output ports are randomly arranged, the light emitting element 2a can be mounted on all the output ports at once. Therefore, the mounting process of the light emitting element 2a is simplified, which contributes to cost reduction. Furthermore, since the heights of the light emitting surfaces of the plurality of light emitting elements 2a constituting the light emitting element array 2 are previously adjusted, the light emitting surfaces of the light emitting elements 2a mounted on each output port of the substrate 1 are all the same. And height.
  • an optical element integrated LSI 44 which is obtained by mounting the LSI 4 on the optical input / output substrate 1C, is optically coupled to an optical circuit, and an attempt is made to transmit and receive optical signals to and from an external LSI or memory.
  • the optical signal incidence surface of each optical circuit is usually adjusted to a certain height. Therefore, the fact that the height of the plurality of light emitting elements 2a mounted on the substrate 1 is constant means that the distance between each light emitting element 2a and the plurality of optical circuits to which the light emitting elements 2a are optically coupled is constant in all channels. This means that highly efficient optical coupling is realized between the all-light-emitting element 2a and the all-optical circuit.
  • the light receiving element array 7 from which the unnecessary functional part 9 of the light receiving element 7a has been removed in advance is mounted on the substrate 1, and thereafter, the necessary light receiving element 7a and the input port of the substrate 1 are connected. Make an electrical connection. Therefore, even if a plurality of input ports on the board 1 are randomly arranged, the light receiving elements 7a can be mounted on all the input ports at once. Therefore, the mounting process of the light receiving element 7a is simplified, which contributes to cost reduction. Furthermore, the light receiving surfaces of the plurality of light receiving elements 7a included in the light receiving element array 7 are pre-aligned, so that the light receiving surfaces of the plurality of light receiving elements 7a mounted on each input port of the substrate 1 are All have the same height.
  • an optical element integrated LSI 44 which is obtained by mounting the LSI 4 on the force-applied substrate 1C, is optically coupled to an optical circuit to transmit and receive optical signals to and from an external LSI, memory, etc.
  • the light signal emitting surface is usually set at a certain height. Accordingly, the fact that the height of the plurality of light receiving elements 7a mounted on the substrate 1 is constant means that the distance between each light receiving element 7a and the plurality of optical circuits to which it is optically coupled is constant in all channels. This means that highly efficient optical coupling is realized between all the light receiving elements 7a and all the optical circuits.
  • each light receiving element 7a By realizing high-efficiency optical coupling, most of the light emitted from each optical circuit is received by each light receiving element 7a, so that it was difficult or impossible to receive light conventionally. Even light signals can be received. For example, even a weak optical signal that has been attenuated by long-distance transmission can be received. Further, since most of the optical signal having relatively high light intensity is received by the light receiving element 7a, transmission with high noise resistance can be realized. The latter effect is particularly remarkable in the case of short-distance transmission.
  • the optical element integrated LSI manufactured by the manufacturing method of the present example includes both the plurality of light emitting elements and the light receiving elements, and the height of each light emitting element and each light receiving element is uniform. Therefore, if high-efficiency optical coupling with the optical circuit is realized for all channels on the light-emitting side and the light-receiving side, the effect is obtained, and optical communication for both transmission and reception can be performed in good conditions. The effect is that it can be performed.
  • FIG. 9 is a schematic plan view of the optical input / output substrate 1C manufactured by the manufacturing method of the present example.
  • the actual mounting position of the light receiving element 7a is the predetermined mounting position (the dotted line 15a in the figure). (Shown) above.
  • the actual mounting position of the light emitting element 2a is shifted leftward with respect to a predetermined mounting position (indicated by a dotted line 15b in the figure).
  • the plurality of light receiving elements 7a and the plurality of light emitting elements 2a are both mounted on the substrate 1 collectively.
  • the direction and distance of the shift of the actual mounting position from the predetermined mounting position are the same in the same type of optical element. That is, in FIG. 9, all the light receiving elements 7a are shifted upward by the same distance from the predetermined mounting position. Further, all the light emitting elements 2a are shifted by the same distance to the left from the predetermined mounting position. In this case, the optical parts of a plurality of lenses (not shown) corresponding to the light receiving element 7a By shifting the entire product upward, high efficiency coupling can be achieved, and by shifting the entire optical component corresponding to the light emitting element 2a leftward, high efficiency coupling can be achieved.
  • the mounting positions of the plurality of optical elements of the same type The positional deviation from the designed mounting position is in the same direction and the same distance in a plurality of optical elements of the same type.
  • optical coupling between the light emitting element 2a and the optical circuit either optical coupling between the light emitting element 2a and the optical circuit or optical coupling between the light receiving element 7a and the optical circuit). Is done.
  • the optical circuits can be coupled with high efficiency for both, and there is an effect that more excellent optical communication can be provided.
  • the melting point of the solder used for mounting the optical element in the first step is increased, and the melting point of the solder used for mounting the optical element in the subsequent steps is gradually reduced.
  • the soldering in the next step can be executed at a temperature at which the solder used in the soldering in the previous step does not melt.
  • the solder does not melt again, so that the position of the optical element is not shifted and the initial mounting position is maintained. can get.
  • the melting point of the solder used for mounting the light-emitting elements is determined by the melting point of the solder used for mounting the light-receiving elements.
  • the solder used for mounting the light emitting element does not melt when mounting the light receiving element after mounting the light emitting element. Therefore, the position of the light emitting element cannot be shifted.
  • the light receiving element can be fixed at a predetermined mounting position. As described above, by selectively using solders having different melting points, an effect that the light emitting element and the light receiving element can be fixed at predetermined positions can be obtained.
  • the underfill resin 10 may be filled between the substrate 1 and the light emitting element 2a and the light receiving element 7a to increase the connection strength between them.
  • the step of filling the underfill resin 10 can be added to a suitable stage in the above manufacturing process. (Embodiment 4)
  • FIG. 10A and 10B show another example of the optical input / output substrate of the present invention.
  • the substrate with light input / output 1C shown in FIG. 10A some of the adjacent light receiving elements 7a are connected to each other. If the electrode pattern of each light-receiving element 7a that constitutes the light-receiving element array 7 partially spans between two or more channels, and you do not want to break the electrode pattern that straddles the channels, as shown in FIG. It is desirable to have a structure.
  • FIG. 10A illustrates an example in which both a portion where the light receiving elements 7a are connected to each other and a portion where the light receiving elements 7a are separated from each other, the same applies to a light emitting element.
  • FIG. 10B a gap is provided between the adjacent light emitting element 2a and light receiving element 7a, and the optical element is independent for each channel.
  • FIG. 10B As shown in FIG.10B, as an example of a method for providing a gap between adjacent optical elements to facilitate separation of adjacent optical elements, FIG. 10C or FIG. It is conceivable to make a cut 12 as shown in 10D. 10C and 10D schematically show cross sections of the optical device. In FIG. 10C, cuts 12 are made in one surface of the optical device, and in FIG. 10D, cuts 12 are made in both surfaces of the optical device.
  • electrode wiring can be shared between adjacent optical elements, and the degree of freedom in wiring layout increases.
  • an effect can be obtained by increasing the degree of freedom in arranging and mounting the solder on the electrodes.
  • the size of the optical element in the structural unit can be reduced, and the optical expansion coefficient due to the difference in the thermal expansion coefficient between the substrate and the optical element can be reduced. The effect of reducing the stress applied to the element can be obtained.
  • 11A and 11B show another example of the optical input / output substrate of the present invention.
  • the height of the plurality of light receiving elements 7a is constant with respect to the substrate 1, and the height of the plurality of light emitting elements 2a is also constant with respect to the substrate 1.
  • the heights of the light emitting element 2a and the light receiving element 7b are different.
  • the substrate with optical input / output 1C as shown in FIG. It is possible to manufacture by mounting the light receiving element 7a on the substrate 1 after mounting the element 2a on the substrate 1. At this time, by setting the thickness of the light receiving element 7a to be larger than the thickness of the light emitting element 2a, both the light emitting element 2a and the light receiving element 7a can be mounted while avoiding interference.
  • the heights of the light receiving elements 7a and the light emitting elements 2a are constant with respect to the substrate 1. That is, the heights of all the optical elements are the same.
  • the optical input / output substrate 1C as shown in FIG.11B is manufactured by manufacturing the optical input / output substrate 1C having a structure as shown in FIG.11A.
  • the optical element (the light receiving element 7a in FIG. 11A) can be manufactured by thinning and etching the optical element (the light emitting element 2a in FIG. 11A).
  • FIG. 12 shows another example of the optical input / output substrate of the present invention.
  • a plurality of light emitting elements 2a and light receiving elements 7a are mounted on the substrate 1 by solder bumps 3, and a heat sink 13 is provided near the light emitting elements 2a and light receiving element 7a. It has been done.
  • Various materials such as aluminum, copper, and silicon can be used as the material of the heat sink 13.
  • the material of the heat sink 13 is optically transparent with respect to the wavelength of light input / output to the light emitting element 2a and the light receiving element 7a, but if it is not transparent, it is necessary to secure an optical path. Windows 14 need to be formed.
  • the performance of an optical element decreases as the temperature increases, as compared with that at normal temperature.
  • the heat generated from the light emitting element 2a and the light receiving element 7a is radiated by the heat sink 13 provided near the light emitting element 2a and the light receiving element 7a, and the light is emitted.
  • the element 2a and the light receiving element 7a can be driven at a temperature close to room temperature. As a result, the performance of the light emitting element 2a and the light receiving element 7a is sufficiently exhibited. Further, by providing a similar heat sink also on the front surface side of the substrate 1, the heat radiation effect can be further enhanced.
  • FIG. 13A shows another example of the optical input / output substrate of the present invention.
  • the light emitting element 2a is mounted on each output port of the substrate 1, and the light receiving element 7a is mounted on each input port.
  • a lens 16 is integrated on all or a part of the mounted light emitting element 2a. Due to the converging action of the lens 16, the divergence of the light emitted from the light emitting element 2a is suppressed or collimated, and the light is easily and efficiently coupled to the optical component to be coupled. If necessary, a lens can be formed on the light receiving element 7a.
  • the miniaturization of the light receiving section is progressing along with the high speed driving, and the integration of the lens is effective in realizing highly efficient optical coupling.
  • a method for integrating the lens on the light emitting element 2a and the light receiving element 7a a method in which the light receiving element 7a is formed!
  • Element 2a There is a method in which after coating on the light receiving element 7a, it is cured to form a lens shape using the surface tension of the polymer.
  • divergence of light emitted from the optical element and light emitted from the optical circuit can be suppressed by providing the optical element with the lens.
  • the light can be made into parallel light.
  • highly efficient optical coupling is realized even if the distance between the optical element and the optical circuit is a certain distance.
  • the area of the light receiving section of the light receiving element is small! /, Or when the size of the light propagation section (usually called a core) of the optical circuit is small! /, Highly efficient optical coupling is realized, Good optical communication can be provided.
  • FIG. 13C shows another example of an optical element integrated LSI of the present invention.
  • the optical element integrated type LSI 44 shown in FIG. 13C is obtained by mounting the LSI 4 via the solder bumps 3 on the optical input / output substrate 1C shown in FIG. 13A.
  • the electric signal input port of the mounted optical element integrated LSI 44 is electrically connected to the output port of the substrate 1, and the electric signal output port of the optical element integrated LSI 44 is electrically connected to the input port of the substrate 1.
  • 14A and 14B show another example of the optical input / output substrate of the present invention.
  • the substrate 1 has a plurality of light emitting elements 2a and light receiving elements 7a mounted thereon.
  • the light emitting element 2a and the light receiving element 7a are thin-filmed except for the functional part.
  • the functional part of the light receiving element 7a is as described above.
  • the functional part of the light emitting element 2a means a part necessary for performing a function of converting an input electric signal into an optical signal and outputting the signal to the outside.
  • the thin film layer eliminates the substrate portion of the optical element, and can eliminate loss that occurs when light passes through the substrate.
  • FIG. 14C shows another example of an optical element integrated LSI of the present invention.
  • the optical-element integrated LSI 44 shown in FIG. 14C is obtained by mounting the LS 14 via the solder bumps 3 on the optical input / output substrate 1C shown in FIGS. 14A and 14B.
  • the electrical signal input port of the mounted LSI 4 is electrically connected to the output port of the board 1, and the electrical signal output port of the LSI 4 is electrically connected to the input port of the board 1.
  • FIGS. 15A to 15L show a method of manufacturing the optical input / output substrate 1C shown in FIGS. 14A and 14B.
  • a light emitting element array 2 in which light emitting elements 2a are arranged in 4 ⁇ 4 on an element substrate (not shown) is prepared.
  • solder bumps 3 are formed only on pads of necessary light receiving elements 2a, and the light emitting element array 2 and the substrate 1 are electrically connected using the formed solder bumps 3.
  • the necessary light emitting element 2a means a light receiving element 2a intended to be electrically connected to an output port of the substrate 1.
  • a protective film 6 is formed so as to cover only the necessary light receiving elements 2 in the light emitting element array 2.
  • a protective film 6 patterned by exposure and development of a resist was used.
  • a light receiving element array 7 in which light receiving elements 7a are arranged in 4 ⁇ 4 on the element substrate 8 is prepared.
  • a protective film 6 is formed so as to cover only necessary light receiving elements 7a.
  • the protective film 6 patterned by exposure and development of the resist was used.
  • the necessary light receiving element 7a is a light receiving element 7a intended to be electrically connected to the substrate 1 later.
  • unnecessary light receiving elements 7a are removed by etching.
  • the surface of the light receiving element 7a is etched, and at the same time, a force for partially etching the surface of the element substrate 8 is not etched, but a part of the element substrate 8 is left. This is because the element substrate 8 is used as a support for the entire plurality of light receiving elements 7a.
  • the protective film 6 is removed to obtain the light receiving element array 7 in which the light receiving elements 7a are left only at necessary positions. Further, solder bumps 3 are formed on the nods of the remaining light receiving elements 7a.
  • an opening 17 communicating with the input port to which the light receiving element 7a is electrically connected is provided on the substrate 1 on which the light emitting element 2a is already mounted, and the other portions are formed of a protective film. Cover with 6.
  • the light receiving element array 7 is placed on the substrate 1 so that each light receiving element 7a of the light receiving element array 7 is fitted into the corresponding opening 17, and a plurality of light receiving elements 7a are mounted collectively. I do.
  • the manufacturing method described above it is possible to manufacture the optical input / output substrate 1C having the thinned optical element.
  • the optical element integrated LSI 44 shown in FIG. 14C is manufactured.
  • the distance between the functional part of the optical element and the optical circuit optically coupled to the functional part can be shortened.
  • optical circuit power Emitted optical signal Before the signal spreads too much, it can be coupled to the optical circuit and the light receiving element, and the effect of increasing the optical coupling efficiency can be obtained.
  • FIGS. 16A and 16B show another example of the optical input / output substrate of the present invention.
  • the substrate 1C with optical input / output shown in FIGS. 16A and 16B five optical elements are mounted on the substrate 1.
  • Three of the optical elements 18a are grouped on the left side of the substrate 1 and are referred to as group 1.
  • the remaining two optical elements 18b are arranged substantially at the center of the substrate 1 and are referred to as group 2.
  • the three optical elements 18a belonging to group 1 have a constant height
  • the two optical elements 18b belonging to group 2 also have a constant height
  • optical element 18a is lower than optical element 18b. Therefore, when the position of the optical fiber or the like (not shown) optically coupled to the optical element 18a belonging to the group 1 is higher than the position of the optical fiber or the like (not shown) optically coupled to the optical element 18b belonging to the group 2, By making the height of the optical element 18a belonging to group 1 lower than the optical element 18b belonging to group 2, the distance between the optical element 18a belonging to group 1 and the optical fiber and the optical element 18b belonging to group 2 By making the distance to the fiber almost the same as that of the optical fiber, it is possible to realize optical coupling with high efficiency on average.
  • the optical elements belonging to each group correspond to the height of the corresponding light circuit group.
  • FIGS. 17A, 17B, 18A, and 18B show other examples of the optical input / output substrate of the present invention.
  • the optical input / output substrate 1C shown in FIGS. 17A and 17B is manufactured by a conventional manufacturing method in which a plurality of optical elements 18 are individually mounted.
  • the optical input / output substrate 1C shown in FIGS. 18A and 18B is manufactured by the manufacturing method of the present invention in which a plurality of optical elements 18 are mounted collectively.
  • the height difference 19 between adjacent optical elements 18 is about 2 m when the height of the substrate 1 is used as a reference, and depending on the conditions of the device and the like. In many cases, the height deviation is larger than that.
  • the height difference 19 between the adjacent optical elements 18 is suppressed to about 0.5 ⁇ m.
  • the height deviation is greatly reduced compared to the above 2 m deviation. You can see that it is.
  • unnecessary optical elements are removed after mounting an optical element array composed of a plurality of optical elements, so that a plurality of necessary optical elements are packaged together or unnecessary. This is because a plurality of necessary optical elements are mounted at once by mounting an optical element array from which optical elements have been removed in advance.
  • the time required for mounting can be reduced and the cost can be reduced as compared with the case where the optical elements are mounted one by one.
  • the effect increases as the number of optical elements mounted increases.
  • FIG. 19A to 19C show another example of the method for manufacturing a substrate with optical input / output according to the present invention.
  • the LSI 4 used in this example has a four-channel electric signal input port 20 and a four-channel electric signal output port 21, and the eight input / output ports are arranged in various ways. Are arranged randomly. Therefore, in the manufacturing method of this example, as shown in FIG. 19B, the LSI 4 is mounted on the substrate 1 having the electric wiring (not shown) formed in the inner layer using solder, and the electric signal input port 20 of the LSI 4 and the electric signal Output port 21 is rearranged as shown in the figure.
  • the electric signal input port 20 is collectively rearranged on the right half of the LSI 4, and the electric signal output port 21 is collectively rearranged on the left half of the LSI 4.
  • the light receiving element array 7 in which the light receiving elements 7a are formed of 2 ⁇ 4 is mounted on the rearranged electric signal input ports 20.
  • the light emitting element array 2 in which the light emitting elements 2a are formed of 2 ⁇ 4 is mounted on the rearranged electric signal output ports 21.
  • the light emitting / receiving elements are mounted on the respective input / output ports of the LSI 4, and the optical signal can be exchanged with the outside.
  • the plurality of light emitting elements 2a and the plurality of light receiving elements 7a are mounted collectively, and have the same height.
  • the electric signal input / output ports of the LSI are arranged separately, and the electric signal input / output ports of the LSI are rearranged by using the electric wiring of the board, so that the electric signal input / output ports are collected in one place.
  • An optical element array can be mounted.
  • a plurality of optical elements can be collectively mounted on a plurality of corresponding ports, thereby reducing the number of manufacturing steps and realizing low cost.
  • the heights of the same kind of optical elements can be made uniform.
  • the optical circuit that optically couples with the optical element can also be divided into an input side and an output side, Design becomes easy. Also, by separating the transmitting side and the receiving side, the effect of reducing crosstalk between transmission and reception can be obtained.
  • FIG. 20 shows another example of an optical element integrated LSI of the present invention.
  • the optical device-integrated LSI 44 shown in FIG. 20 has the same basic configuration that the LSI 4 is mounted on the optical input / output substrate 1C in common with the optical device-integrated LSI described above. The difference is that the driver IC 22 and the amplifier 23 are mounted on the substrate 1. More specifically, the electric signal output port of the LSI 4 is electrically connected to the driver IC 22, and the driver IC 22 is electrically connected to the light emitting element 2a. The electric signal input port of the LSI 4 is electrically connected to the amplifier 23, and the amplifier 23 is electrically connected to the light receiving element 7a.
  • a driver IC or amplifier may exhibit better performance.
  • the use of a driver IC may increase the amount of light emitted from the light emitting element, or the use of an amplifier may amplify the output signal (electric signal) of the light receiving element to a greater extent. Therefore, when using an optical element having the above characteristics, it is desirable to adopt a structure as shown in FIG.
  • the light emitting element 2a and the light receiving element 7a are separated from the substrate 1 by a certain distance or more, as shown in FIG. Can also be implemented.
  • FIGS. 22A and 22B show another example of an optical element integrated LSI of the present invention.
  • the LSI 4 and the light emitting element 2a and the light receiving element 7a are mounted on the same surface of the substrate 1.
  • the LSI 4 and the light emitting element 2a and the light receiving element 7a are electrically connected by the electric wiring 5 formed on the substrate 1.
  • an optical waveguide 24 is also formed on the surface of the substrate 1 on which the LSI 4 and the like are mounted, and the light emitting element 2a and the light receiving element 7a are connected via a mirror (not shown) provided on the end face of the optical waveguide 24.
  • Optical connection with optical waveguide 24 I agree.
  • the electric signal input / output ports of the LSI 4 shown in FIGS. 22A and 22B are rearranged by the method described in the eleventh embodiment.
  • the LSI 4 is mounted on one surface of the substrate 1, the light emitting element 2a and the light receiving element 7a are mounted on the other surface, and the optical waveguide 24 is formed.
  • one surface of the substrate 1 can be used mainly as an area for forming electrical wiring, and the other surface can be used as an area mainly for forming optical wiring, so that high-density mounting is possible. Can be realized.
  • the wavelengths of the output lights of the two light emitting elements 2a are made different, the two light emitting elements 2a can be optically coupled to the same optical waveguide 24.
  • the two light receiving elements 7a can be optically coupled to the same optical waveguide 24.
  • large-capacity transmission by wavelength division multiplexing communication can be realized. It should be noted that the number of wavelengths to be multiplexed can be further increased to achieve even higher capacity transmission.
  • FIGS. 24A and 24B show a cross-sectional structure in the case where the optical element integrated LSI 44 of the present invention is mounted on the opto-electric hybrid board 26 on which the optical waveguide 24, the optical waveguide end face mirror 25, and the electric wiring are formed.
  • the opto-electric hybrid board 20 means a board provided with both an optical circuit and an electric circuit.
  • FIGS. 24A and 24B show an example in which the optical waveguide 24 is used as an optical circuit.
  • Optical fibers may be used as other optical circuits.
  • FIG. 24A shows a cross-sectional structure when the integrated optical element LSI 44 of the present invention is mounted on the opto-electric hybrid board 26.
  • FIG. 24B shows a cross-sectional structure when an optical element integrated LSI manufactured by a conventional method is mounted on an opto-electric hybrid board 26.
  • the integrated optical element LSI 44 shown in Fig. 24A and the integrated optical element LSI shown in Fig. 24B are composed of a substrate 1 on which a light emitting element 2a for three channels and a light receiving element 7a for one channel are mounted. They have in common that SI4 is implemented. However, comparing FIG. 24A and FIG. 24B, it is clear that a light emitting element 2a and a light receiving element 7a are collectively mounted on the substrate 1 in a book. In the optical element integrated LSI 44 of the present invention, the light emitting element 2a and the light receiving element 7a have a uniform height. On the other hand, in the optical-element integrated LSI of FIG. 24B in which one light-emitting element 2a and one light-receiving element 7a of each channel are mounted on the substrate 1, the height between the optical elements varies.
  • the opto-electric hybrid board 26 has an optical waveguide 24 and an optical waveguide end face mirror 25 formed on the surface thereof, and further has electric wiring (not shown) formed thereon. Further, the optical element integrated LSI 44 and the opto-electric hybrid board 26 are electrically connected using the solder bumps 3, and the light receiving / emitting part of the optical element integrated LSI 44 and the optical waveguide end face mirror 25 are positioned in the X, Y, and ⁇ directions.
  • the X direction is a direction parallel to the surface of the opto-electric hybrid board 26
  • the ⁇ direction is a direction perpendicular to the paper surface
  • the ⁇ direction is a direction perpendicular to the surface of the opto-electric hybrid board 26.
  • 4 ⁇ and Fig. 24 ⁇ show cross sections in the X and ⁇ directions.
  • the relatively low-speed signal of the optical element integrated LSI 44 and the power supply and ground are electrically exchanged between the opto-electric hybrid board 26 via the solder bumps 3, and the high-speed signal is transmitted to the light emitting element 2a and the light receiving element 7a.
  • the optical waveguide 24 is a direction parallel to the surface of the opto-electric hybrid board 26
  • the ⁇ direction is a direction perpendicular to the paper surface
  • the ⁇ direction is a direction perpendicular to the surface of the opto-electric hybrid board 26.
  • 4 ⁇ and Fig. 24 ⁇ show cross sections in the X and ⁇ directions.
  • the optical element integrated LSI 44 shown in FIG. 24A in which the height of the plurality of light emitting elements 2a and light receiving elements 7a relative to the substrate 1 is constant is parallel to the opto-electric hybrid board 26 and the light emitting element 2a If the light receiving element 7a and the optical waveguide end face mirror 25 are closely mounted with their optical axes aligned, the distance (Z direction) between each light emitting element 2a and light receiving element 7a and the optical waveguide end face mirror 25 becomes constant. Therefore, the same and highly efficient optical coupling can be achieved for all channels.
  • a plurality of optical signals output from the optical element integrated LSI 44 can be transmitted to the optical waveguide 24 with high intensity and uniformity, and the optical signals can be transmitted to a distant place in all the channels.
  • the optical signal can be uniformly and efficiently coupled to the optical waveguide 24, there is an effect that a weak optical signal coming from a distant place can be received.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

　半導体集積回路を実装可能な基板１の２以上の入力ポートに、外部から入力 された光信号を電気信号に変換して出力ポートに出力可能な受光素子２ａが実装され、かつ、それら２以上の受光素子２ａは高さが一定に揃えられており、上記基板１の出力ポートには実装されている半導体集積回路の電気信号入力ポートが接続可能である。

Description

明 細 書 光入力付基板、 光出力付基板、 光入出力付基板及び光素子一体型半導体集 積回路 技術分野
[0001] 本発明は、半導体集積回路 (以下、「LSI」と呼ぶ場合もある）に関するものである。
背景技術
[0002] LSIの処理速度の高速化はますます進展している。しかし、複数の LSI間を結ぶ電 気配線の伝送能力には限界があると考えられている。そこで、高速伝送、長距離伝 送が可能な上、電磁波ノイズの放射が少な ヽと ヽつた優位性を有する光信号を用い た伝送が注目されている。例えば、ある LSIから出力された電気信号を光信号に変 換して光配線で伝送し、他の LSIに入力する前に電気信号に再変換すれば、電気 信号のみを用いる場合に比べてより高速な伝送が可能になると考えられている。
[0003] 特開 20001— 36197号公報には、電気配線によって接続された光素子と LSIとが 同一パッケージ内に集積された光電子集積素子が開示されている。この光電子集積 素子では、ベースプレート上に電子集積素子ベアチップが固定され、そのべァチッ プに近接して配線手段を挟んで光素子が固定されている。ここで光素子は、面発光 レーザアレイ、又は受光素子アレイであって、インナーリード上、又は電子集積素子 に直接実装されている。また、電子集積素子の入出力ポートは、電子集積素子の周 辺部にそれぞれ纏められており、入力ポートに対応して受光素子アレイが搭載され、 出力ポートに対応して面発光レーザが搭載されている。より具体的には、電子集積素 子に光素子が直接実装された形態では、光素子のパッドがそのパッドの配列に対応 させた電子集積素子の入出力ポートに電気接続されている。また、電子集積素子と 光素子とがインナーリードによって電気接続された形態では、電子集積素子が搭載 されるパッドと、光素子アレイが搭載されるパッド (光素子アレイを搭載するために、光 素子アレイのパッド配置に合わせてある）とを 1対 1で対応させたインナーリードを用 いて電気接続している。
[0004] し力しながら、特許文献 1に開示されて!、る従来技術は、インナーリードのような電 気配線基板の入出力ポートが一箇所に纏められており、かつ、一定方向に規則的に 並んで配置されていることを前提とした技術である。従って、電気配線基板の入出力 ポートが複数存在し、しかも、それら入出力ポートがランダム (不規則）に配置されて いる場合には、 1チャンネルの受光素子及び発光素子を目的の数だけ用意し、それ ら素子を電気配線基板の入出力ポートの位置に合わせて 1つずつ実装しなくてはな らない。しかし、複数の光素子を 1つずつ実装すると、各光素子の受光面や発光面の 高さが不揃いとなり、外部機器との光結合において損失が大きくなる。また、光素子 の実装に長時間を要し、高コストィ匕を招くことにもなる。
発明の開示
[0005] 本発明の目的の一つは、ランダムに配置された 2以上の入力ポートに実装された受 光素子の高さが一定である電気配線基板を提供することにある。
[0006] 本発明の目的の他の一つは、ランダムに配置された 2以上の出力ポートに実装され た発光素子の高さが一定である電気配線基板を提供することにある。
[0007] 本発明の目的の他の一つは、ランダムに配置された 2以上の入力ポート及び出力 ポートに実装された受光素子及び発光素子の高さが一定である電気配線基板を提 供することにある。
[0008] 本発明の目的の他の一つは、ランダムに配置された 2以上の入力ポート及び出力 ポートに設けられた受光素子及び発光素子の高さが全て一定である電気配線基板 を提供することにある。
[0009] 本発明の目的の他の一つは、上記電気配線基板をなるベく少な!/ヽ製造工程によつ て低コストで製造する方法を提供することにある。
[0010] 本発明の目的の他の一つは、上記電気配線基板に半導体集積回路が実装された 光素子一体型半導体集積回路を提供することにある。
[0011] 上記目的の少なくとも一つを達成する本発明の一つは、 LSIを実装可能な基板で あって、 2以上の光素子が実装されおり、それら 2以上の光素子の高さが一定に揃え られていることを特徴とする。ここで、上記光素子は、入力された光信号を電気信号 に変換して、基板に実装されている LSIに出力可能な受光素子とすることができる。 また、実装されている LSIから出力された電気信号を光信号に変換して外部に出力 可能な発光素子とすることもできる。さらに、上記受光素子と発光素子の双方とするこ とちでさる。
[0012] ここで、上記光素子が受光素子の場合、光素子の高さとは、受光素子が実装され ている基板の表面 (実装面)から、その受光素子の受光面までの距離を意味する。ま た、光素子が発光素子の場合、光素子の高さとは、発光素子が実装されている基板 の表面 (実装面)から、その発光素子の発光面までの距離を意味する。
[0013] 上記基板に実装されている 2以上の光素子間で電極パターンを共用することもでき る。例えば、 2以上の受光素子が実装されている場合、それら受光素子の全部又は 一部で電極パターンを共用することができる。 2以上の発光素子が実装されて 、る場 合、それら発光素子の全部又は一部で電極パターンを共用することもできる。さらに 、受光素子及び発光素子の双方が実装されている場合、受光素子と発光素子の間 で電極パターンを共用することもできる。
[0014] また、上記基板に実装されている 2以上の光素子の少なくとも一つには、入射した 光を収束させる作用を有する光学素子を設けることができる。例えば、光素子が受光 素子である場合には、外部から入力された光をその受光素子の受光面に向けて収 束させる作用を有するレンズを設けることができる。光素子が発光素子である場合に は、その発光素子の発光面から出力された光をその光の入射面に向けて収束させる 作用を有するレンズを設けることができる。
[0015] 本発明の他の一つは、光信号の入力が可能な光素子一体型半導体集積回路であ つて、上記本発明の光入力付基板に LSIが実装され、外部から入力された光信号が 光入力付基板の受光素子によって電気信号に変換されて力 LSIの電気信号入力 ポートへ出力されることを特徴とする。ここで、 LSIの電気信号入力ポートが不規則に 配列されている場合には、それら電気信号入力ポートを、規則的に配列されている 光入力付基板の入力ポート (受光素子が実装されている）に配線することによって再 酉己置することちでさる。
[0016] 本発明の他の一つは、光信号の出力が可能な光素子一体型半導体集積回路であ つて、上記本発明の光出力付基板に LSIが実装され、実装されている LSIから出力さ れた電気信号が光出力付基板の発光素子によって光信号に変換されて力 外部へ 出力されることを特徴とする。ここで、 LSIの電気信号出力ポートが不規則に配列され ている場合には、それら電気信号出力ポートを、規則的に配列されている光出力付 基板の出力ポート (発光素子が実装されている）に接続することによって再配置する ことちでさる。
[0017] 本発明の他の一つは、光信号の入出力が可能な光素子一体型半導体集積回路で あって、上記本発明の光入出力付基板に LSIが実装され、外部から入力された光信 号が光入出力付基板の受光素子によって電気信号に変換されてから LSIの電気信 号入力ポートへ出力され、 LSIから出力された電気信号が光入出力付基板の発光素 子によって光信号に変換されて力も外部へ出力されることを特徴とする。ここでも、不 規則に配列されている半導体集積回路の電気信号入力ポートと電気信号出力ポー トの双方または一方を上記と同様の方法によって再配置することができる。
[0018] 本発明の他の一つは、本発明の光入力付基板、光出力付基板又は光入出力付基 板を製造する方法であって、不必要な光素子を予め除去した光素子アレイを基板に 実装することによって、 2以上の光素子を基板に一括実装する光素子実装工程、又 は、光素子アレイを基板に実装して力 不必要な光素子を除去することによって 2以 上の光素子を基板に一括実装する光素子実装工程のいずれか一方または双方によ つて光素子を基板に実装することを特徴とする。ここでも、上記光素子は、受光素子 又は発光素子又はこれらの組み合わせとすることができる。上記光素子が受光素子 の場合、上記光素子アレイとは、複数の受光素子が素子基板上に形成された受光素 子アレイを意味することは明らかである。また、光素子が発光素子の場合、上記光素 子アレイとは、素子基板上に複数の発光素子が形成された発光素子アレイを意味す ることは明らかである。
[0019] 本発明の光入力付基板、光出力付基板または光入出力付基板を製造する方法に は、上記光素子アレイの素子基板をエッチングして薄膜ィ匕する工程や、素子基板を エッチングしてレンズィ匕する工程を含めることもできる。
[0020] 上記特徴を有する本発明の光入力付基板、光出力付基板又は光入出力付基板で は、実装されている 2以上の受光素子と発光素子の双方または一方の高さが一定に 揃っている。従って、この基板に LSIを実装して光素子一体型半導体集積回路を製 造すれば、高さが一定である発光素子と発光素子の双方または一方を備えた光素 子一体型半導体集積回路を提供することができる。この光素子一体型半導体集積回 路は、複数の光回路、例えば光ファイバや光導波路と光結合させることによって、高 速、長距離かつ耐ノイズ性に優れた伝送を実現可能である。さらに、上記利用環境 下において、受発光素子が光結合すべき光回路の結合部の高さを揃えておけば、 全て受発光素子のチャンネルにつ 、て高効率な光結合が実現されると 、う効果が得 られる。さらには、全チャンネルで高効率な光結合が実現されることによって、光信号 の強度を有効に利用できるため、伝送可能距離のさらなる長距離ィ匕が可能になると いった効果が得られる。あるいは近距離の光伝送であっても、光結合効率が高いた め、より高強度のまま光信号を伝送できるため、さらに耐ノイズ性が向上するといつた 効果が得られる。
[0021] また、上記特徴を有する本発明の製造方法によって、光入力付基板、光出力付基 板又は光入出力付基板を製造すれば、 2以上の光素子の高さを確実に、かつ、容易 に揃えることができる。さらに、複数の光素子を 1つずつ個別に順々に実装していく 場合に比べて製造工程が少なくなり、低コスト化が図られる。力かる効果は実装され る光素子の個数が多くなればなるほど、顕著なものとなる。
図面の簡単な説明
[0022] [図 1A]本発明の光入力付基板の一例を示す模式的平面図である。
[図 1B]本発明の光入力付基板の一例を示す模式的断面図である。
[図 1C]図 1A、図 IBに示す光入力付基板を用いた光素子一体型 LSIを示す模式的 断面図である。
[図 2A]図 1 A、図 IBに示す光素子一体型 LSIの製造工程の一つを示す模式図であ る。
[図 2B]図 2Aに示す製造工程に続く工程を示す模式図である。
[図 2C]図 2Bに示す製造工程に続く工程を示す模式図である。
[図 2D]図 2Cに示す製造工程に続く工程を示す模式図である。
[図 3A]本発明の光出力付基板の一例を示す模式的平面図である。
[図 3B]本発明の光出力付基板の一例を示す模式的断面図である。 圆 3C]図 3A、図 3Bに示す光出力付基板を用いた光素子一体型 LSIを示す模式的 断面図である。
[図 4A]図 3A、図 3Bに示す光出力付基板の製造工程の一つを示す模式図である。 圆 4B]図 4Aに示す製造工程に続く工程を示す模式図である。
圆 4C]図 4Bに示す製造工程に続く工程を示す模式図である。
圆 4D]図 4Cに示す製造工程に続く工程を示す模式図である。
圆 4E]図 4Dに示す製造工程に続く工程を示す模式図である。
圆 5A]本発明の光入出力付基板の一例を示す模式的平面図である。
圆 5B]本発明の光入出力付基板の一例を示す模式的断面図である。
圆 5C]図 5A、図 5Bに示す光入出力付基板を用いた光素子一体型 LSIを示す模式 的断面図である。
圆 5D]光素子一体型 LSIの変形例を示す模式的断面図である。
[図 6A]図 5A、図 5Bに示す光入出力付基板の製造工程の一つを示す模式図である 圆 6B]図 6Aに示す製造工程に続く工程を示す模式図である。
圆 6C]図 6Bに示す製造工程に続く工程を示す模式図である。
圆 6D]図 6Cに示す製造工程に続く工程を示す模式図である。
圆 6E]図 6Dに示す製造工程に続く工程を示す模式図である。
圆 6F]図 6Eに示す製造工程に続く工程を示す模式図である。
圆 6G]図 6Fに示す製造工程に続く工程を示す模式図である。
圆 6H]図 6Gに示す製造工程に続く工程を示す模式図である。
圆 61]図 6Hに示す製造工程に続く工程を示す模式図である。
[図 7A]図 5A、図 5Bに示す光入出力付基板の他の製造方法の工程を示す模式図で ある。
圆 7B]図 7Aに示す製造工程に続く工程を示す模式図である。
圆 7C]図 7Bに示す製造工程に続く工程を示す模式図である。
圆 7D]図 7Cに示す製造工程に続く工程を示す模式図である。
圆 7E]図 7Dに示す製造工程に続く工程を示す模式図である。 圆 7F]図 7Eに示す製造工程に続く工程を示す模式図である。
圆 7G]図 7Fに示す製造工程に続く工程を示す模式図である。
圆 7H]図 7Gに示す製造工程に続く工程を示す模式図である。
圆 Ή]図 7Hに示す製造工程に続く工程を示す模式図である。
[図 8A]図 6Gに示す製造工程に代わる製造工程を示す模式図である。
[図 8B]図 6Hに示す製造工程に代わる製造工程を示す模式図である。
[図 8C]図 61に示す製造工程に代わる製造工程を示す模式図である。
[図 9]光素子の設計上の実装位置と実際の実装位置との関係の一例を示す模式的 平面図である。
圆 10A]本発明の光入出力付基板の他例を示す模式的平面図である。
圆 10B]本発明の光入出力付基板の他例を示す模式的平面図である。
圆 10C]光素子の一例を示す模式的拡大断面図である。
[図 10D]光素子の他例を示す模式的拡大断面図である。
圆 11A]本発明の光入出力付基板の他例を示す模式的断面図である。
圆 11B]本発明の光入出力付基板の他例を示す模式的断面図である。
圆 12]本発明の光入出力付基板の他例を示す模式的断面図である。
圆 13A]本発明の光入出力付基板の他例を示す模式的断面図である。
圆 13B]図 13Aの光入出力付基板の製造工程の一部を示す模式的断面図である。 圆 13C]図 13Aの光入出力付基板を用いた光素子一体型 LSIを示す模式的断面図 である。
圆 14A]本発明の光入出力付基板の他例を示す模式的平面図である。
圆 14B]本発明の光入出力付基板の他例を示す模式的断面図である。
圆 14C]図 14A、図 14Bの光入出力付基板を用いた光素子一体型 LSIを示す模式 的断面図である。
圆 15A]図 14A、図 14Bに示す光入出力付基板の製造工程の一つを示す模式図で ある。
[図 15B]図 15Aに示す製造工程に続く工程を示す模式図である。
[図 15C]図 15Bに示す製造工程に続く工程を示す模式図である。 圆 15D]図 15Cに示す製造工程に続く工程を示す模式図である。
[図 15E]図 15Dに示す製造工程に続く工程を示す模式図である。
圆 15F]図 15Eに示す製造工程に続く工程を示す模式図である。
圆 15G]図 15Fに示す製造工程に続く工程を示す模式図である。
圆 15H]図 15Gに示す製造工程に続く工程を示す模式図である。
圆 151]図 15Hに示す製造工程に続く工程を示す模式図である。
圆 15J]図 151に示す製造工程に続く工程を示す模式図である。
圆 15K]図 15Jに示す製造工程に続く工程を示す模式図である。
[図 15L]図 15Kに示す製造工程に続く工程を示す模式図である。
圆 16A]光入出力付基板の他例を示す模式的平面図である。
圆 16B]光入出力付基板の他例を示す模式的断面図である。
[図 17A]従来の製造方法によって製造された光入出力付基板の一例を示す模式的 平面図である。
圆 17B]従来の製造方法によって製造された光入出力付基板の一例を示す模式的 断面図である。
[図 18A]本発明の製造方法によって製造された光入出力付基板の一例を示す模式 的平面図である。
[図 18B]本発明の製造方法によって製造された光入出力付基板の一例を示す模式 的断面図である。
[図 19A]本発明の光素子一体型 LSIの製造工程の一つを示す模式図である。
[図 19B]図 19Aに示す製造工程に続く工程を示す模式図である。
[図 19C]図 19Bに示す製造工程に続く工程を示す模式図である。
圆 20]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 21]本発明の光入出力付基板の他例を示す模式的平面図である。
圆 22A]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 22B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 23A]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 23B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。 [図 24A]本発明の光素子一体型 LSIを光電気混載基板に実装した状態の模式的断 面図である。
[図 24B]従来の光素子一体型 LSIを光電気混載基板に実装した状態の模式的断面 図である。
発明を実施するための最良の形態
[0023] (実施形態 1)
以下、本発明の光出力付基板及び光素子一体型半導体集積回路 (以下「光素子 一体型 LSI」と呼ぶ場合もある）の一例を図面に基づいて詳細に説明する。図 1Aは 本例の光出力付基板 1Aの構造概略を示す模式的平面図であり、図 1Bは模式的断 面図である。図 1Cは本例の光素子一体型 LSI44の構造概略を示す模式的断面図 である。
[0024] 本例の光出力付基板 1Aでは、基板 1の片面 (本例では裏面）に形成されている出 力ポート (不図示）に発光素子 2aが半田バンプ 3によって電気接続されている。基板 1の裏面には出力ポートが複数存在し、それら出力ポートは様々な位置にランダムに 配置されており、各出力ポートに対して発光素子 2aが実装されている。発光素子 2a には、基板 1の裏面側（図 1Bの下方）に光を出力可能なものが用いられている。従つ て、基板 1の出力ポートからオンオフの電気信号が出力されると、その電気信号は発 光素子 2aに入力されて光信号に変換され、オンオフの光信号として下方に向けて出 力される。
[0025] 本例の光素子一体型 LSI44では、図 1A、図 IBに示す光出力付基板 1Aに LSI4 が実装されている。さらに、 LSI4の電気信号出力ポート (不図示）は、基板 1の入力 ポート（不図示）に半田バンプ 3によって電気接続されている。この結果、 LSI4と各発 光素子 2aとは、光出力付基板 1Aの電気配線 5を介して電気的に接続されている。 従って、 LSI4の電気信号出力ポートからオンオフの電気信号が出力されると、出力 された電気信号が光出力付基板 1Aの出力ポートから出力されて発光素子 2aに入力 され、オンオフの光信号として出力される。
[0026] 図 2A—図 2Dに、図 1A、図 IBに示す光出力付基板 1Aの製造方法を示す。ここで は、出力ポートが 8つある基板 1を例にとって製造方法を説明するが、出力ポートの 数が異なるときは、発光素子の数を適宜増減すればよい。
[0027] 図 2Aに示すように、素子基板上に発光素子 2aが 4 X 4で配置された発光素子ァレ ィ 2を用意する。発光素子アレイ 2を構成する複数の発光素子 2aのうち、必要な発光 素子 2aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて発光素子 アレイ 2と基板 1とを電気接続する。ここで、必要な発光素子 2aとは、基板 1の出力ポ ートに電気接続することを意図する発光素子 2aを意味する。従って、基板 1の出力ポ ートに電気接続されない発光素子 2aは、基板 1の上に載せられてはいるが、基板 1 に電気的に接続されては!、な 、。
[0028] 次に、図 2Bに示すように、発光素子アレイ 2のうち、必要な発光素子 2aのみを覆う ように保護膜 6を形成する。本例では、レジストの露光'現像等によりパターユングした 保護膜 6を用いた。
[0029] 次に、図 2Cに示すように、不要な発光素子 2aをエッチングによって除去する。その 後、図 2Dに示すように、保護膜 6を除去する。
[0030] 以上の工程によって、基板 1の任意の位置に配置された複数の出力ポートに発光 素子 2aがそれぞれ実装された光出力付基板 1Aが製造される。さらに、製造された光 出力付基板 1Aの上に LSI4を搭載し、 LSI4の電気信号出力ポートと、基板 1の入力 ポートとを電気接続させれば、図 1Cに示す光素子一体型 LSI44が製造される。
[0031] 本例の製造方法では、複数の発光素子 2aからなる発光素子アレイ 2を基板 1に搭 載した後、必要な発光素子 2aを残し、不必要な発光素子 2aを除去することを特徴す る。従って、基板 1の複数の出力ポートがランダムに配置されていても、全ての出力ポ ートに発光素子 2aがー括して実装された光出力付基板 1Aが得られる。この結果、発 光素子 2aの実装工程が簡略になり、低コスト化に寄与する。さらに、発光素子アレイ 2を構成する複数の発光素子 2aは、予め発光面の高さが揃えられているので、光出 力付基板 1Aが備える複数の発光素子 2aの発光面は全て同一の高さとなる。ここで、 光出力付基板 1Aに LSI4を実装してなる光素子一体型 LSI44を光回路に光結合さ せて、外部の LSIやメモリ等との間で光信号の送受信を行なおうとする場合、各光回 路の光信号入射面は一定の高さに揃えられているのが通常である。従って、光出力 付基板 1Aが備える複数の発光素子 2aの高さが一定であるということは、各発光素子 2aと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保 つことができ、全発光素子 2aと全光回路との間で高効率の光結合が実現されること を意味する。さらに、高効率の光結合が実現されることによって、各発光素子 2aから の出射光の大部分を光回路に入射させることができるため、より遠方まで光信号を伝 送できたり、また短距離の伝送であっても、ノイズ耐性が強い伝送ができるという効果 も得られる。尚、ここでは一つの製造方法について説明したが、以下で述べる別の製 造方法を用いて図 1A、図 IBに示す光出力付基板 1Aを製造することもできる。また、 以下に述べる製造方法によって製造された光出力付基板に LSIを実装することによ つて、光素子一体型 LSIを製造することもできる。
[0032] (実施形態 2)
以下、本発明の光入力付基板及び光素子一体型 LSIの一例を図面に基づいて詳 細に説明する。図 3Aは本例の光入力付基板 1Bの構造概略を示す模式的平面図で あり、図 3Bは模式的断面図である。図 3Cは本例の光素子一体型 LSI44の構造概 略を示す模式的断面図である。
[0033] 本例の光入力付基板 1Bでは、基板 1の片面 (本例では裏面）に形成されて!、る入 力ポート (不図示）に受光素子 7aが半田バンプ 3によって電気接続されている。基板 1の裏面には入力ポートが複数存在し、それら入力ポートは様々な位置にランダムに 配置されており、各入力ポートに対して受光素子 7aが実装されている。受光素子 7a には、基板 1の裏面側（図 3Bの下方)から入射した光を受光可能なものが用いられて いる。従って、外部力もオンオフの光信号が入力されると、その光信号は受光素子 7a によって電気信号に変換され、オンオフの電気信号として基板 1の入力ポートに出力 される。
[0034] 本例の光素子一体型 LSI44では、図 3A、図 3Bに示す光入力付基板 IBに LSI4 が実装されている。さらに、 LSI4の電気信号入力ポート (不図示）は、基板 1の出力 ポート（不図示）に半田バンプ 3によって電気接続されている。この結果、 LSI4と各受 光素子 7aとは、光入力付基板 1Bの電気配線 5を介して電気的に接続されている。従 つて、外部力もオンオフの光信号が入力されると、その光信号は受光素子 7aによつ て電気信号に変換され、オンオフの電気信号として LSI4の電気信号入力ポートに出 力される。
[0035] 図 4A—図 4Eに、図 3A、図 3Bに示す光入力付基板 IBの製造方法を示す。ここで は、入力ポートが 8つある基板 1を例にとって製造方法を説明するが、入力ポートの 数が異なるときは、受光素子の数を適宜増減すればよい。
[0036] まず、図 4Aに示すように、素子基板 8上に受光素子 7aが 4 X 4で配置された受光 素子アレイ 7を用意する。次に図 4Bに示すように、受光素子アレイ 7を構成する複数 の受光素子 7aのうち、必要な受光素子 7aのみを覆うように保護膜 6を形成する。本 例では、レジストの露光'現像等によりパターユングした保護膜 6を用いた。ここで、必 要な受光素子 7aとは、後に基板 1の入力ポートに電気接続することを意図する受光 素子 7aを意味する。
[0037] 次に図 4Cに示すように、不要な受光素子 7aをエッチングにより除去する。但し、こ のエッチング工程では、不要な受光素子 7aの表面の機能部 (光信号を受光し、受光 した光信号を電気信号に変換して出力する機能を果たすために必要な部分) 9のみ をエッチングし、素子基板 8はエッチングしないようにする。これは複数の受光素子 7a 全体の支持部として素子基板 8を利用するためである。
[0038] 次に、保護膜 6を除去することによって、必要な受光素子 7aのみが機能部 9を有す る受光素子アレイ 7を得る。その後、図 4Dに示すように、機能部 9を有する各受光素 子 7aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて必要な受光 素子 7aと基板 1とを電気接続する。
[0039] 以上の工程によって、基板 1の任意の位置に配置された複数の入力ポートに受光 素子 7aがそれぞれ実装された光入力付基板 1Bが製造される。さらに、製造された光 入力付基板 1Bの上に LSI4を搭載し、 LSI4の電気信号入力ポートと、基板 1の出力 ポートとを電気接続させれば、図 3Cに示す光素子一体型 LSI44が製造される。
[0040] 本例の製造方法では、不要な受光素子 7aの機能部 9が予め除去された受光素子 アレイ 7を基板 1に搭載し、その後、必要な受光素子 7aと基板 1の入力ポートとを電気 接続することを特徴する。従って、基板 1の複数の入力ポートがランダムに配置されて いても、全ての入力ポートに受光素子 7aがー括して実装された光出力付基板 1Bが 得られる。この結果、受光素子 7aの実装工程が簡略になり、低コスト化に寄与する。 さらに、受光素子アレイ 7を構成する複数の受光素子 7aは、予め受光面の高さが揃 えられて!/、るので、光入力付基板 1Bが備える複数の受光素子 7aの受光面は全て同 一の高さとなる。ここで、光入力付基板 1Bに LSI4を実装してなる光素子一体型 LSI 44を光回路に光結合させて、外部の LSIやメモリ等との間で光信号の送受信を行な おうとした場合、各光回路の光信号出射面は一定の高さに揃えられているのが通常 である。従って、光入力付基板 1Bに実装されている複数の受光素子 7aの高さが一 定であるということは、各受光素子 7aと、それが光結合する複数の光回路との間隔を 、全チャンネルにおいて一定に保つことができ、全受光素子 7aと全光回路との間で 高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現される ことによって、各光回路からの出射光の大部分が各受光素子 7aによって受光される ため、従来は受光することが困難、又は不可能であった微弱な光信号であっても受 光可能となる。例えば、長距離伝送によって減衰してしまったような微弱な光信号で あっても受光可能となる。また、受光素子 7aによって比較的光強度の強い光信号の 大部分が受光されるため、ノイズ耐性が強い伝送が実現可能となる。後者の効果は、 短距離伝送の場合に特に顕著である。
[0041] (実施形態 3)
以下、本発明の光入出力付基板及び光素子一体型 LSIの一例を図面に基づいて 詳細に説明する。図 5Aは、本例の光入出力付基板 1Cの構造概略を示す模式的平 面図であり、図 5Bは模式的断面図である。図 5Cは本例の光素子一体型 LSI44を示 す模式的断面図である。
[0042] 本例の光入出力付基板 1Cでは、基板 1の片面 (本例では裏面）に形成されて!、る 出力ポート (不図示）に発光素子 2aが半田バンプ 3によって電気接続され、入力ポー ト（不図示）に受光素子 7aが半田バンプ 3によって電気接続されている。基板 1の裏 面には、出力ポート及び入力ポートが複数存在しており、それらポートは様々な位置 にランダムに配置されて 、る。
[0043] 発光素子 2aには、基板 1の裏面側（図 5Bの下方）に光を出力可能なものが用いら れている。従って、基板 1の出力ポートからオンオフの電気信号が出力されると、その 電気信号は発光素子 2aに入力されて光信号に変換され、オンオフの光信号として 下方に向けて出力される。
[0044] 受光素子 7aには、基板 1の裏面側（図 5Bの下方)から入射した光を受光可能なも のが用いられている。従って、外部からオンオフの光信号が入力されると、その光信 号は受光素子 7aによって電気信号に変換され、オンオフの電気信号として基板 1の 入力ポートに出力される。
[0045] 図 6A—図 61に、図 5A、図 5Bに示す光入出力基板 1Cの製造方法を示す。ここで は出力ポート及び入力ポートが、それぞれ 8つずつ設けられている基板 1を例にとつ て製造方法を説明するが、入出力ポートの数が異なるときは、発光素子及び受光素 子数の数を適宜変更することができる。
[0046] 図 6Aに示すように、素子基板上に発光素子 2aが 4 X 4で配置された発光素子ァレ ィ 2を用意する。発光素子アレイ 2を構成している複数の発光素子 2aのうち、必要な 発光素子 2aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて発光 素子アレイ 2と基板 1とを電気接続する。ここで、必要な発光素子 2aとは、基板 1の出 力ポートに電気接続することを意図する発光素子 2aを意味する。従って、基板 1の出 力ポートに電気接続されない発光素子 2aは、基板 1の上に載せられてはいるが、基 板 1と電気的に接続されてはいない。また、必要な発光素子 2aを基板 1に電気接続 するために用いる半田バンプ 3は、後に必要な受光素子 7aを電気接続するために用 いる半田バンプ 3よりも融点が高いものを用いる。この半田の使い分けによって、後に 受光素子 7aを電気接続する工程において、発光素子 2aを接続している半田をとかさ ずに受光素子 7aを接続することができる。
[0047] 次に、図 6Bに示すように、発光素子アレイ 2のうち、必要な発光素子 2aのみを覆う ように保護膜 6を形成する。本例では、レジストの露光'現像等によりパターユングした 保護膜 6を用いた。
[0048] 次に、図 6Cに示すように、不要な発光素子 2aをエッチングによって除去する。その 後、図 6Dに示すように、保護膜 6を除去する。
[0049] 続いて、受光素子 7aの実装工程を図 6E—図 61を参照しながら説明する。まず、図
6Eに示すように、素子基板 8上に受光素子 7aが 4 X 4で配置された受光素子アレイ 7 を用意する。 [0050] 次に図 6Fに示すように、受光素子アレイ 7を構成する複数の受光素子 7aのうち、必 要な受光素子 7aのみを覆うように保護膜 6を形成する。本例では、レジストの露光 '現 像等によりパターユングした保護膜 6を用いた。ここで、必要な受光素子 7aとは、後に 基板 1の入力ポートに電気接続することを意図する受光素子 7aを意味する。
[0051] 次に図 6Gに示すように、不要な受光素子 7aをエッチングにより除去する。但し、こ のエッチング工程では、不要な受光素子 7aの表面の機能部 9のみをエッチングし、 素子基板 8はエッチングしな 、ようにする。これは複数の受光素子 7a全体の支持部と して素子基板 8を利用するためである。
[0052] 次に、保護膜 6を除去することによって、必要な受光素子 7aのみが機能部 9を有す る受光素子アレイ 7を得る。その後、図 6Hに示すように、機能部 9を有する複数の受 光素子 7aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて必要な 受光素子 7aと基板 1とを電気接続する。
[0053] 最後に、図 61に示すように、受光素子アレイ 7の素子基板 8をエッチングして除去す る。
[0054] ここで、発光素子アレイ 2の 1チャンネルの大きさを zとし（図 6D参照）、受光素子ァ レイ 7の 1チャンネルの大きさを yとしたとき（図 6G参照）、発光素子 2aと受光素子 7a が上記組み立て時に干渉し合わないように、 zよりも yを小さくしてある。もっとも、上記 zを上記 yよりも小さくすることによつても、発光素子 2aと受光素子 7aとの干渉を回避 することができる。図 7A—図 71に、上記 zを上記 yよりも小さくすることによって、発光 素子 2aと受光素子 7aとの干渉を回避した例を示す。
[0055] これまでは、受光素子アレイを構成する複数の受光素子のうち、不要な受光素子の 機能部のみを除去し、素子基板は残存させる製造方法について説明してきた。しか し、図 8A—図 8Cに示すように、不要な受光素子 7aを素子基板 8ごとエッチングして しまってもよい。この製造方法によれば、発光素子 2aと素子基板 8との干渉を回避す るために、先に実装される発光素子 2aの厚みを規制する必要はなくなる。尚、図 8A 一図 8Cに示す工程は、図 6G—図 61に示す工程に相当する。従って、図 6A—図 6F に示す工程を実行し、その後に図 8A—図 8Cに示す工程を実行すれば、図 5A、図 5Bに示す光入出力付基板 1Cを製造することができる。 [0056] 以上の工程によって、基板 1の任意の位置に配置された複数の入出力ポートに発 光素子 2a及び受光素子 7aがそれぞれ実装された光入出力付基板 1Cが製造される 。さらに、製造された光入出力付基板 1Cの上に LSI4を搭載し、 LSI4の電気信号入 力ポートと基板 1の出力ポートを、 LSI4の電気信号出力ポートと基板 1の入力ポート を、それぞれ電気接続させれば、図 5Cに示す光素子一体型 LSI44が製造される。
[0057] 本例の製造方法では、複数の発光素子 2aからなる発光素子アレイ 2を基板 1に搭 載した後、必要な発光素子 2aを残し、不必要な発光素子 2aを除去するので、基板 1 の複数の出力ポートがランダムに配置されていても、全ての出力ポートに発光素子 2 aを一括で実装できる。従って、発光素子 2aの実装工程が簡略になり、低コスト化に 寄与する。さらに、発光素子アレイ 2を構成する複数の発光素子 2aは、予め発光面 の高さが揃えられているので、基板 1の各出力ポートに実装された発光素子 2aの発 光面は全て同一の高さとなる。ここで、光入出力付基板 1Cに LSI4を実装してなる光 素子一体型 LSI44を光回路に光結合させて、外部の LSIやメモリ等との間で光信号 の送受信を行なおうとした場合、各光回路の光信号入射面は一定の高さに揃えられ ているのが通常である。従って、基板 1に実装されている複数の発光素子 2aの高さが 一定であるということは、各発光素子 2aと、それが光結合する複数の光回路との間隔 を、全チャンネルにおいて一定に保つことができ、全発光素子 2aと全光回路との間 で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現され ることによって、各発光素子 2aからの出射光の大部分を光回路に入射させることがで きるため、伝送可能距離のさらなる長距離化が実現され、また短距離伝送であっても 、ノイズ耐性が強 、伝送ができると ヽぅ効果も得られる。
[0058] さらに本例の製造方法では、不要な受光素子 7aの機能部 9が予め除去された受光 素子アレイ 7を基板 1に搭載し、その後、必要な受光素子 7aと基板 1の入力ポートとを 電気接続する。従って、基板 1の複数の入力ポートがランダムに配置されていても、 全ての入力ポートに受光素子 7aを一括で実装できる。従って、受光素子 7aの実装 工程が簡略になり、低コスト化に寄与する。さら〖こ、受光素子アレイ 7を構成する複数 の受光素子 7aは、予め受光面の高さが揃えられているので、基板 1の各入力ポート に実装された複数の受光素子 7aの受光面は全て同一の高さとなる。ここで、光入出 力付基板 1Cに LSI4を実装してなる光素子一体型 LSI44を光回路に光結合させて 、外部の LSIやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の 光信号出射面は一定の高さに揃えられているのが通常である。従って、基板 1に実 装されている複数の受光素子 7aの高さが一定であるということは、各受光素子 7aと、 それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つこと ができ、全受光素子 7aと全光回路との間で高効率の光結合が実現されることを意味 する。さらに、高効率の光結合が実現されることによって、各光回路からの出射光の 大部分が各受光素子 7aによって受光されるため、従来は受光することが困難、又は 不可能であった微弱な光信号であっても受光可能となる。例えば、長距離伝送によ つて減衰してしまったような微弱な光信号であっても受光可能となる。また、受光素子 7aによって比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強 い伝送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。
[0059] 総じて、本例の製造方法によって製造された光素子一体型 LSIは、複数の発光素 子及び受光素子の双方を備え、かつ、各発光素子及び各受光素子の高さが一定に 揃って 、るので、発光側および受光側の全チャンネルにお!/、て光回路との高効率な 光結合が実現されると 、う効果が得られ、送受信両方の光通信を良好な状況で行う ことができるという効果が得られる。
[0060] また、本例の製造方法のように、複数の発光素子及び受光素子を一括して実装し た場合、次のような効果も得られる。図 9は、本例の製造方法によって製造された光 入出力付基板 1Cの模式的平面図であるが、受光素子 7aの実際の実装位置は、所 定の実装位置（図中に点線 15aで示す）に対して上方向にずれている。また、発光素 子 2aの実際の実装位置は、所定の実装位置（図中に点線 15bで示す）に対して左 方向にずれている。しかし、複数の受光素子 7a及び発光素子 2aは、両者とも一括で 基板 1に実装されたものである。従って、所定の実装位置に対する実際の実装位置 のずれの方向と距離は、同種の光素子において同一である。すなわち、図 9では、全 ての受光素子 7aが所定の実装位置に対して上方向に同一距離だけずれている。ま た、全ての発光素子 2aが所定の実装位置に対して左方向に同一距離だけずれてい る。この場合、受光素子 7aに対応している複数のレンズ等（図示していない）の光部 品全体を上方向にずらせば高効率に結合でき、発光素子 2aに対応している光部品 全体を左方向にずらせば高効率に結合できる。
[0061] 以上のように、複数の受光素子及び発光素子が一括で基板に実装される本例の製 造方法によって製造された光入出力付基板では、同種の複数の光素子の実装位置 と、設計上の実装位置との間の位置ずれは、同種の複数の光素子において、同方向 、かつ、同距離である。この結果、光素子が光結合すべき光回路の位置を光素子の 位置ずれと同じ方向に同じ距離だけずらすことによって、同種の複数の光素子と光 回路とを高効率で光結合させることができるという効果が生じる。但し、この効果は、 同種の複数の光素子（図 9の場合であれば、発光素子 2aと光回路との光結合、又は 受光素子 7aと光回路との光結合のどちらか一方）に限定される。もちろん、異種の光 素子のずれ方向とずれ量が同一であれば、両者について、光回路を高効率で結合 させることができ、さらに良好な光通信を提供できる効果がある。
[0062] さらに、最初の工程で光素子を実装するために用いる半田の融点を高くしておき、 その次以降の工程で光素子を実装するために用いる半田の融点を順々に低くして いくことにより、前工程の半田付けに用いた半田が溶けない温度によって次工程の半 田付けを実行することができる。その結果、全ての工程通じて、光素子を一旦半田で 固定した後で、その半田が再び溶けることはなくなるため、光素子の位置がずれずに 、当初の実装位置が保持されるという効果が得られる。具体的には、複数の発光素 子を最初に実装し、次に複数の受光素子を実装する工程をとる場合には、発光素子 の実装に用いる半田の融点を、受光素子の実装に用いる半田の融点よりも高くして おくことにより、発光素子を実装した後、受光素子を実装する際に、発光素子の実装 に用いた半田が溶けることがない。よって、発光素子の位置はずれない。当然、受光 素子の実装に用いる半田は溶けるため、受光素子を所定の実装位置に固定できる。 このように、異なる融点を持つ半田を使い分けることによって、発光素子及び受光素 子をそれぞれ所定位置に固定できるといった効果が得られる。
[0063] また、図 5Dに示すように、基板 1と発光素子 2a及び受光素子 7aとの間に、アンダ 一フィル榭脂 10を充填して、両者の接続強度を高めることもできる。アンダーフィル 榭脂 10の充填工程は、上記製造工程中の好適な段階に追加することができる。 [0064] (実施形態 4)
図 10A、図 10Bに本発明の光入出力付基板の他例を示す。図 10Aに示す光入出 力付基板 1Cでは、隣接する受光素子 7aの一部が互いに繋がっている。受光素子ァ レイ 7を構成する各受光素子 7aの電極パターンが一部で 2以上のチャンネル間に跨 つており、チャンネル間をまたぐ電極パターンを分断したくない場合には、図 10Aに 示すような構造とすることが望ましい。尚、図 10Aには、受光素子 7a同士がつながつ ている部分と分離されている部分の両者が存在する例を図示したが、発光素子に関 しても同様である。また、図 10Bに示す光入出力付基板 1Cでは、隣接する発光素子 2a及び受光素子 7aの間に隙間が設けられ、光素子が各チャンネルごとに独立して いる。熱膨張の影響によって光素子に作用する応力をなるベく少なくしたい場合には 、図 10Bに示すような構造とすることが望ましい。図 10Bに示すように、隣接する光素 子間に隙間を設けて、隣接する光素子同士を分離しやすくするための方法の一例と して、隣接する光素子の間に、図 10C又は図 10Dに示すような切り込み 12を入れて おくことが考えられる。図 10C及び図 10Dは、光素子の断面を模式的に示しており、 図 10Cでは光素子の片方の面に、図 10Dでは光素子の両側の面に切り込み 12が 入れられている。
[0065] 以上述べたように、基板に実装されている光素子が複数個繋がった構造を採用す ることによって、隣接する光素子間で電極配線を共通化でき、配線レイアウトの自由 度が増加し、さらには、半田を電極のどこに配置して実装するかについての自由度も 増加するといつた効果が得られる。また逆に、光素子を単チャンネルごとに分離した 構造を採用することによって、構成単位の光素子の大きさを小さくすることができ、基 板と光素子の熱膨張係数差に起因して光素子に加えられる応力を小さくできる効果 が得られる。
[0066] (実施形態 5)
図 11A及び図 11Bに、本発明の光入出力付基板の他例を示す。図 11Aに示す光 入出力付基板 1Cでは、複数の受光素子 7aの高さが基板 1に対して一定であり、又、 複数の発光素子 2aの高さも基板 1に対して一定である。しかし、発光素子 2aと受光 素子 7bの高さは異なっている。図 11Aに示すような光入出力付基板 1Cは、発光素 子 2aを基板 1に実装した後に、受光素子 7aを基板 1に実装することによって製造可 能である。この際、受光素子 7aの厚みを発光素子 2aの厚みよりも厚くしておくことに より、発光素子 2aと受光素子 7aとの干渉を避けて両者を実装することができる。
[0067] 図 11Bに示す光入出力付基板 1Cでは、複数の受光素子 7a及び発光素子 2aの高 さが基板 1に対して一定である。すなわち、全ての光素子の高さが同一とされている。 図 11Bに示すような光入出力付基板 1Cは、図 11Aのような構造の光入出力付基板 1Cを製造してから、
Figure imgf000021_0001
、光素子（図 11 Aでは受光素子 7a)を厚みの薄 、光 素子（図 11 Aでは発光素子 2a)に合わせてエッチングすることによって製造可能であ る。
[0068] 尚、図 11A、図 1 IBに示すように、実装されている光素子の高さが揃っていることに よる利点については、これまでに繰り返し説明しているので、ここでの説明は省略す る。
[0069] (実施形態 6)
図 12に、本発明の光入出力付基板の他例を示す。図 12に示す光入出力付基板 1 Cでは、基板 1に複数の発光素子 2aと受光素子 7aが半田バンプ 3によって実装され ており、それら発光素子 2a及び受光素子 7aの近傍にヒートシンク 13が設けられてい る。ヒートシンク 13の材料としては、アルミ、銅、シリコンなど様々な材料を用いること 力 Sできる。尚、ヒートシンク 13の材料が発光素子 2a及び受光素子 7aに入出力する光 の波長に対して光学的に透明である場合には問題はないが、透明ではない場合に は、光路を確保するための窓 14を形成する必要がある。
[0070] 受光素子や発光素子といった光素子は温度が高くなると、常温時に比べて性能が 低下することが知られている。しかし、本例の光入出力付基板 1Cによれば、発光素 子 2a及び受光素子 7aの近傍に設けられたヒートシンク 13によって、発光素子 2a及 び受光素子 7aから発生する熱が放熱され、発光素子 2a及び受光素子 7aを常温に 近い温度で駆動することができる。この結果、発光素子 2a及び受光素子 7aの性能が 十分に発揮される。さらに、基板 1の表面側にも同様のヒートシンクを設けることによつ て、放熱効果をより一層高めることができる。
[0071] (実施形態 7) 図 13Aに、本発明の光入出力付基板の他例を示す。図 13Aに示す光入出力付基 板 1Cでは、基板 1の各出力ポートに発光素子 2aが実装され、各入力ポートに受光素 子 7aが実装されている。さらに、実装された発光素子 2aの全部又は一部にはレンズ 16が集積ィ匕されている。レンズ 16の収束作用によって、発光素子 2aから出射された 光の発散が抑制され、又はコリメートされて、結合対象の光学部品に対して高効率で 光結合しやすくなる。また、必要であれば、受光素子 7aにもレンズ^^積ィ匕すること ができる。受光素子 7aは、その高速ィ匕に伴って受光部の小型化が進んでおり、高効 率な光結合を実現するためには、レンズの集積ィ匕が有効である。発光素子 2aゃ受光 素子 7aにレンズを集積ィ匕させる方法としては、図 13Bに示すように、受光素子 7aが 形成されて!、る素子基板 8を凸形状にエッチングする方法や、ポリマーを発光素子 2 aゃ受光素子 7aに塗布後、硬化させてポリマーの表面張力を利用してレンズ形状に する方法等がある。
[0072] 以上のように、光素子にレンズを設けることによって、光素子から出射された光や光 回路から出射された光の発散を抑制することができる。また、レンズなどの光学系の 特性によっては平行光にすることもできる。その結果、光素子と光回路間の距離があ る程度離れていても高効率な光結合が実現される。あるいは、受光素子の受光部の 面積が小さ!/、場合や、光回路の光伝播部 (通常コアと呼ばれる）の大きさが小さ!/、場 合も、高効率な光結合が実現され、良好な光通信を提供できるという効果が得られる
[0073] 図 13Cに、本発明の光素子一体型 LSIの他例を示す。図 13Cに示す光素子一体 型 LSI44は、図 13Aに示す光入出力付基板 1Cに半田バンプ 3を介して LSI4を実 装したものである。実装された光素子一体型 LSI44の電気信号入力ポートは基板 1 の出力ポートに電気接続され、光素子一体型 LSI44の電気信号出力ポートは基板 1 の入力ポートに電気接続されて 、る。
[0074] (実施形態 8)
図 14A、図 14Bに、本発明の光入出力付基板の他例を示す。図 14A、図 14Bに 示す光入出力付基板 1Cでは、基板 1に複数の発光素子 2aと受光素子 7aが実装さ れている。ここでは基板 1に出力ポートと、入力ポートが 8つずつ設けられている場合 を例にとって説明するが、入出力ポートの数が異なるときは、発光素子及び受光素子 の数を適宜変更することができる。本例では、発光素子 2a及び受光素子 7aが機能 部を残して薄膜ィ匕されている。ここで、受光素子 7aの機能部とは前記した通りである 。また、発光素子 2aの機能部とは、入力された電気信号を光信号に変換して、外部 に出力する機能を果たすために必要な部分を意味する。
[0075] 上記のように、発光素子 2a及び受光素子 7aを薄膜化することにより、これら光素子 と光学的に結合する対象との間の距離を短くすることが可能となり、結合効率、位置 ずれの許容量を向上させることができる。また、薄膜ィ匕により光素子の基板部分がな くなり、光が基板を透過する段階で生じるロスをなくすことができる。
[0076] 図 14Cに、本発明の光素子一体型 LSIの他例を示す。図 14Cに示す光素子一体 型 LSI44は、図 14A、図 14Bに示す光入出力付基板 1Cに半田バンプ 3を介して LS 14を実装したものである。実装された LSI4の電気信号入力ポートは基板 1の出力ポ ートに電気接続され、 LSI4の電気信号出力ポートは基板 1の入力ポートに電気接続 されている。
[0077] 図 15A—図 15Lに、図 14A、図 14Bに示す光入出力付基板 1Cの製造方法を示 す。まず、図 15Aに示すように、不図示の素子基板上に発光素子 2aが 4 X 4で配置 された発光素子アレイ 2を用意する。この発光素子アレイ 2のうち、必要な受光素子 2 aのパッドにのみ半田バンプ 3を形成し、形成した半田バンプ 3を用いて発光素子ァ レイ 2と基板 1とを電気接続する。ここで必要な発光素子 2aとは、基板 1の出力ポート に電気接続することを意図する受光素子 2aを意味する。
[0078] 次に、図 15Bに示すように、発光素子アレイ 2のうち、必要な受光素子 2のみを覆う ように保護膜 6を形成する。本例では、レジストの露光'現像等によりパターユングした 保護膜 6を用いた。
[0079] 次に、図 15Cに示すように、不要な発光素子 2aをエッチングにより除去する。その 後、図 15Dに示すように、保護膜 6を除去して、必要な位置にのみ発光素子 2aを実 装する。
[0080] 次に、図 15Eに示すように、発光素子 2aが実装されていない基板 1の表面を保護 膜 6で被覆した後、発光素子 2aの素子基板をエッチングすることによって、発光素子 2aを薄膜ィ匕する。その後、図 15Fに示すように、保護膜 6を除去する。
[0081] 続いて、図 15Gに示すように、素子基板 8上に 4 X 4で受光素子 7aが配置された受 光素子アレイ 7を用意する。次に、図 15Hに示すように、必要な受光素子 7aのみを 覆うように保護膜 6を形成する。本例では、レジストの露光 ·現像等によりパターユング した保護膜 6を用いた。ここで、必要な受光素子 7aとは、後に基板 1に電気接続する ことを意図する受光素子 7aである。
[0082] 次に、図 151に示すように、不要な受光素子 7aをエッチングにより除去する。但し、 ここでのエッチング工程では、受光素子 7aの表面をエッチングすると共に、素子基板 8の表面を部分的にエッチングする力 素子基板 8の全てをエッチングせず、一部を 残すようにする。これは複数の受光素子 7a全体の支持部として素子基板 8を利用す るためである。その後、保護膜 6を除去して、必要な位置のみに受光素子 7aが残され た受光素子アレイ 7を得る。さらに、残されている複数の受光素子 7aのノッドに半田 バンプ 3を形成する。
[0083] 次に、図 15Jに示すように、既に発光素子 2aが実装されている基板 1に、受光素子 7aが電気接続される入力ポートに連通する開口 17を設け、他の部分は保護膜 6で 被覆する。その後、図 15Kに示すように、受光素子アレイ 7の各受光素子 7aが対応 する開口 17に嵌め込まれるように、受光素子アレイ 7を基板 1に載せ、複数の受光素 子 7aを一括して搭載する。
[0084] 次に、図 15Lに示すように、受光素子アレイ 7の素子基板 8をエッチングしてから、 基板 1側に設けられている保護膜 6を除去する。
[0085] 他の製造方法として、発光素子アレイ 2を構成する複数の発光素子 2aのうち、不要 な発光素子 2aを最初に除去してから基板 1の出力ポートに実装し、受光素子 7aにつ いては上記と同様の方法で実装する方法を取ることもできる。
[0086] 以上述べた製造方法によって、薄膜化された光素子を備えた光入出力付基板 1C を製造することができる。また、製造された光入出力付基板 1Cに LSI4を実装すれば 、図 14Cに示す光素子一体型 LSI44が製造される。薄膜化された光素子を備えた 光入出力付基板 1Cによれば、光素子の機能部と、その機能部に光結合する光回路 との間の距離を短くすることが出来るため、発光素子又は光回路力 出射された光信 号があまり広がらないうちに、光回路ゃ受光素子に結合させることができ、光結合効 率が高くなるという効果が得られる。
[0087] (実施形態 9)
図 16A、図 16Bに、本発明の光入出力付基板の他例を示す。図 16A、図 16Bに 示す光入出力付基板 1Cでは、基板 1に 5つの光素子が実装されている。このうち 3つ の光素子 18aは基板 1の左に寄った部分に纏まっており、これらを群 1と呼ぶ。一方、 残りの 2つの光素子 18bは基板 1のほぼ中央に纏まっており、これらを群 2と呼ぶ。
[0088] ここで、群 1に属する 3つの光素子 18aは高さが一定であり、群 2に属する 2つの光 素子 18bも高さは一定である。しかし、光素子 18aは光素子 18bよりも高さが低い。従 つて、群 1に属する光素子 18aと光結合する光ファイバ等 (不図示）の位置が、群 2に 属する光素子 18bと光結合する光ファイバ等 (不図示)の位置よりも高い場合、群 1に 属する光素子 18aの高さを群 2に属する光素子 18bより低くしておくことによって、群 1 に属する光素子 18aと光ファイバとの距離と、群 2に属する光素子 18bと光ファイバと の距離とをほぼ同じ距離にして、平均的に高効率な光結合を実現することができる。
[0089] 以上のように、各群に属する光素子ごとに、光結合すべき光回路群の高さが異なる 場合には、対応する光り回路群の高さに合わせて各群に属する光素子の高さを設定 しておくことによって、各群に属する光素子と光回路との間でそれぞれ高効率な光結 合が実現され、良好な光通信を提供できる効果が得られる。
[0090] (実施形態 10)
図 17A、図 17B及び図 18A、図 18Bに、本発明の光入出力付基板の他例を示す 。図 17A、図 17Bに示す光入出力付基板 1Cは、複数の光素子 18を個別に実装す る従来の製造方法によって製造されたものである。図 18A、図 18Bに示す光入出力 付基板 1Cは、複数の光素子 18を一括で実装する本発明の製造方法によって製造 されたものである。図 17A、図 17Bに示す光入出力付基板 1Cでは、基板 1の高さを 基準とした場合、隣接する光素子 18間の高さのずれ 19は 2 m程度であり、装置等 の条件によっては高さのずれがそれ以上になる場合も多くある。一方、図 18A、図 18 Bに示す光入出力付基板 1Cでは、隣接する光素子 18間の高さのずれ 19は 0. 5 μ m程度に抑えられている。上記 2 mのずれに対して、大幅に高さのずれが低減され ていることがわかる。その理由として、本発明の製造方法では、複数の光素子からな る光素子アレイを搭載した後に不必要な光素子を除去することによって、複数の必要 な光素子を一括実装するか、不要な光素子が予め除去された光素子アレイを搭載す ることによって、複数の必要な光素子を一括実装するからである。更なる効果として、 複数の光素子を一括して実装すると、光素子を 1つずつ実装する場合に比べて、実 装に要する時間を短縮することができ、コストを低減することができる。また、その効果 は実装される光素子の数が増えるほど大きくなる。
[0091] (実施形態 11)
図 19A—図 19Cに、本発明の光入出力付基板の製造方法の他例を示す。図 19A に示すように、本例で使用される LSI4は、 4チャンネルの電気信号入力ポート 20と、 4チャンネルの電気信号出力ポート 21とを有し、それら 8チャンネルの入出力ポート が様々な配置にランダムに配置されている。そこで、本例の製造方法では、図 19Bに 示すように、 LSI4を内層に不図示の電気配線が形成された基板 1に半田を用いて 実装し、 LSI4の電気信号入力ポート 20と、電気信号出力ポート 21を同図に示すよう に再配置する。具体的には、電気信号入力ポート 20を LSI4の右半分に、電気信号 出力ポート 21を LSI4の左半分にそれぞれ纏めて配置し直す。次に、図 19Cに示す ように、再配置された電気信号入力ポート 20に、受光素子 7aが 2 X 4で形成された受 光素子アレイ 7を実装する。また、再配置された電気信号出力ポート 21に、発光素子 2aが 2 X 4で形成された発光素子アレイ 2を実装する。以上によって、 LSI4の各入出 力ポートに受発光素子がそれぞれ実装され、外部との間で光信号のやり取りが可能 となる。また、複数の発光素子 2a及び受光素子 7aはそれぞれ一括で実装され、高さ が揃っている。
[0092] 以上のように、バラバラに配置されて!、た LSIの電気信号入出力ポートを基板の電 気配線を用いて再配置することによって、電気信号入出力ポートが一箇所に纏めら れ、光素子アレイを搭載可能となる。この結果、複数の光素子を対応する複数のポー トに一括して実装可能となり、製造工程が減り、低コストィ匕が実現される。また、光素 子を個別に実装する場合と異なり、同種の光素子の高さを一定に揃えることができる 。さらに、光素子と光結合する光回路も入力側と出力側とに分けることが可能になり、 設計が容易となる。また、送信側と受信側とが分離されることによって、送受信間のク ロストークが低減される効果も得られる。
[0093] (実施形態 12)
図 20に、本発明の光素子一体型 LSIの他例を示す。図 20に示す光素子一体型 L SI44は、光入出力付基板 1Cに LSI4が実装されているという基本構成は、これまで 説明してきた光素子一体型 LSIと共通である。異なるのは、基板 1に、ドライバ IC22と アンプ 23とが実装されている点である。より具体的には、 LSI4の電気信号出力ポー トがドライバ IC22に電気接続され、ドライバ IC22が発光素子 2aに電気接続されてい る。また、 LSI4の電気信号入力ポートがアンプ 23に電気接続され、アンプ 23が受光 素子 7aに電気接続されて 、る。
[0094] 光素子の種類によっては、ドライバ ICやアンプを用いた方が良好な性能を発揮す るものもある。例えば、ドライバ ICを用いることによって、発光素子の発光量が大きくな る場合や、アンプを用いることによって、受光素子の出力信号 (電気信号)がより大き く増幅される場合がある。従って、以上のような特性を有する光素子を用いる場合に は、図 20に示すような構造を採用することが望ましい。
[0095] (実施形態 13)
LSIの電気信号入出力ポートが互いに近接していると、入出力される信号間で電気 的な干渉が発生し、信号が乱れることがある。従って、 LSIの入出力ポートを離して、 クロストークの低減を図ることがある。そこで、本発明の光入出力付基板 1Cでは、入 出力ポートが離れている LSIに応対すベぐ図 21に示すように、発光素子 2aと受光 素子 7aとを一定距離以上離して基板 1に実装することもできる。
[0096] (実施形態 14)
図 22A、図 22B〖こ、本発明の光素子一体型 LSIの他例を示す。図 22A、図 22Bに 示す光素子一体型 LSI44では、基板 1の同一面上に LSI4、発光素子 2a及び受光 素子 7aが実装されている。また、 LSI4と発光素子 2a及び受光素子 7aとは、基板 1に 形成された電気配線 5によって電気的に接続されている。さらに、 LSI4等が実装され ている基板 1の面上には、光導波路 24も形成されており、発光素子 2a及び受光素子 7aは、光導波路 24の端面に設けられた不図示のミラーを介して光導波路 24と光結 合している。尚、図 22A、図 22Bに示す LSI4の電気信号入出力ポートは、実施形態 11で説明した手法によって再配置されて 、る。
[0097] 以上のように、基板に実装された光素子が光結合する光導波路を同基板の同一面 に形成することによって、光素子と光導波路との間で高効率な光結合が実現されると いう効果が得られる。
[0098] 図 23A、図 23Bに示す光素子一体型 LSI44では、基板 1の一方の面に LSI4が実 装され、他方の面に発光素子 2a及び受光素子 7aが実装され、光導波路 24が形成さ れている。力かる構造によって、基板 1の一方の面を主に電気配線を形成するための 領域として利用し、他方の面を主に光配線を形成するための領域として利用できるの で、高密度な実装を実現することができる。さらに、 2つの発光素子 2aの出力光の波 長を異ならせれば、同一の光導波路 24に 2つの発光素子 2aを光結合させることがで きる。また、受光素子 7aが受光可能な光の波長を 2つの受光素子間で異ならせること によって、 2つの受光素子 7aを同一の光導波路 24に光結合させることもできる。これ らにより、波長多重通信による大容量伝送が実現可能となる。尚、多重される波長数 をさらに増やして、さらなる大容量伝送を実現することもできる。
[0099] (実施形態 15)
図 24A、図 24Bに、光導波路 24、光導波路端面ミラー 25及び電気配線が形成さ れた光電気混載基板 26に、本発明の光素子一体型 LSI44を実装した場合の断面 構造を示す。ここで、光電気混載基板 20とは、光回路と電気回路の両方が設けられ た基板を意味する。図 24A、図 24Bには、光回路として光導波路 24を用いた例を示 す力 その他の光回路として光ファイバを用いても良い。図 24Aは、本発明の光素子 一体型 LSI44を光電気混載基板 26に実装した場合の断面構造を示す。一方、図 2 4Bは従来方法によって製造された光素子一体型 LSIを光電気混載基板 26に実装 した場合の断面構造を示す。
[0100] 図 24Aに示す光素子一体型 LSI44と、図 24Bに示す光素子一体型 LSIとは、 3チ ヤンネル分の発光素子 2aと、 1チャンネル分の受光素子 7aとが実装された基板 1にし SI4が実装されてなる点で共通している。しかし、図 24Aと図 24Bとを比較すれば明 らかなように、複数の発光素子 2a及び受光素子 7aがー括して基板 1に実装された本 発明の光素子一体型 LSI44では、発光素子 2a及び受光素子 7aの高さが一定に揃 つている。一方、各チャンネルの発光素子 2a及び受光素子 7aが 1つずつ基板 1に実 装された図 24Bの光素子一体型 LSIでは、各光素子間の高さにばらつきが生じてい る。
[0101] 光電気混載基板 26は、その表面に光導波路 24と光導波路端面ミラー 25が形成さ れ、更に電気配線 (不図示）が形成されている。また、光素子一体型 LSI44と光電気 混載基板 26は、半田バンプ 3を用いて電気接続され、光素子一体型 LSI44の受発 光部と光導波路端面ミラー 25は、 X、 Y、 Ζ方向の位置を合わせることにより、光結合 している。ここで、 X方向は光電気混載基板 26の表面と平行な方向で、 Υ方向は紙 面に垂直な方向で、 Ζ方向は、光電気混載基板 26の表面に垂直な方向を示し、図 2 4Α、図 24Βには X、 Ζ方向の断面を示してある。光素子一体型 LSI44の比較的低速 な信号と、電源、グランドとは半田バンプ 3を介して電気的に光電気混載基板 26との 間でやり取りされ、高速な信号は発光素子 2a及び受光素子 7aと光導波路 24とを用 いてやり取りされる。
[0102] ここで、光素子一体型 LSI44から出力される光信号を高効率、かつ全チャンネルに ついて同じ効率で光結合させるためには、発光素子 2a及び受光素子 7aと、光導波 路端面ミラー 25との相対位置力 それぞれのチャンネルで揃って 、る必要がある。
[0103] この点、複数の発光素子 2a及び受光素子 7aの基板 1に対する高さが一定である図 24Aの光素子一体型 LSI44を光電気混載基板 26に対して平行に、かつ、発光素子 2a及び受光素子 7aと光導波路端面ミラー 25の光軸を合わせて近接搭載すれば、各 発光素子 2a及び受光素子 7aと光導波路端面ミラー 25との距離 (Z方向）は一定にな る。従って、全チャンネルについて同一で高効率の光結合をとることができる。さらに 、光素子一体型 LSI44から出力される複数の光信号を高強度で、均一に光導波路 2 4に伝送することができ、全チャンネルにおいて、遠方まで光信号を伝送することがで きる。また、光信号の受信に関しても、均一に高効率で光導波路 24と結合できること により、遠方より来た微弱な光信号を受信することができる効果がある。
[0104] 一方、図 24Bの光素子一体型 LSIのように、複数の発光素子 2a及び受光素子 7a の基板 1に対する高さが一定でない場合は、光素子一体型 LSIを光電気混載基板 2 6に対して平行に実装したとしても、各発光素子 2a及び受光素子 7aと光導波路端面 ミラー 25との距離 (Z方向）は一定とはならず、両者の光結合にばらつきが生じる。そ の結果、光信号を伝送できる距離にばらつきが生じ、光結合効率が悪いチャンネル では伝送距離が短くなるという問題が生じる。また、光信号を受信する場合でも、同 様に結合効率が悪いチャンネルでは、光伝送距離が短くなる問題が生じる。

Claims

請求の範囲
[1] 半導体集積回路を実装可能な基板であって、
入力された光信号を電気信号に変換して、実装されている半導体集積回路に出力 可能な 2以上の受光素子を有し、
前記 2以上の受光素子の高さが互いに同一である光入力付基板。
[2] 半導体集積回路を実装可能な基板であって、
入力された光信号を電気信号に変換して、実装されている半導体集積回路に出力 可能な 2以上の受光素子を有し、
前記 2以上の受光素子の高さが互いに同一であり、かつ、それら 2以上の受光素子 の少なくとも 1つに、入力された光を該受光素子の受光面に向けて収束させる機能を 有する光学素子が設けられて!/ヽる光入力付基板。
[3] 前記 2以上の受光素子の全部又は一部に共通の電極パターンを有する請求項 1記 載の光入力付基板。
[4] 前記 2以上の受光素子の全部又は一部に共通の電極パターンを有する請求項 2記 載の光入力付基板。
[5] 半導体集積回路を実装可能な基板であって、
実装されている半導体集積回路力 出力された電気信号を光信号に変換して出力 可能な 2以上の発光素子を有し、
前記 2以上の発光素子の高さが互いに同一である光出力付基板。
[6] 半導体集積回路を実装可能な基板であって、
実装されている半導体集積回路力 出力された電気信号を光信号に変換して出力 可能な 2以上の発光素子を有し、
前記 2以上の発光素子の高さが互いに同一であり、かつ、それら 2以上の発光素子 の少なくとも 1つに、該発光素子の発光面から出力された光を収束させる機能を有す る光学素子が設けられている光出力付基板。
[7] 前記 2以上の発光素子の全部又は一部に共通の電極パターンを有する請求項 5記 載の光出力付基板。
[8] 前記 2以上の発光素子の全部又は一部に共通の電極パターンを有する請求項 6記 載の光出力付基板。
[9] 半導体集積回路を実装可能な基板であって、
入力された光信号を電気信号に変換して、実装されている半導体集積回路に出力 可能な 2以上の受光素子と、
実装されている半導体集積回路力 出力された電気信号を光信号に変換して出力 可能な 2以上の発光素子とを有し、
前記 2以上の受光素子の高さが互いに同一であり、かつ、前記 2以上の発光素子 の高さが互いに同一である光入出力付基板。
[10] 前記 2以上の受光素子の高さと、前記 2以上の発光素子の高さとが互いに同一であ る請求項 9記載の光入出力付基板。
[11] 前記受光素子と発光素子の双方または一方に、入射した光を収束させる機能を有 する光学素子が設けられている請求項 9記載の光入出力基板。
[12] 前記受光素子と発光素子の双方または一方に、入射した光を収束させる機能を有 する光学素子が設けられている請求項 10記載の光入出力基板。
[13] 前記 2以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有 する請求項 9記載の光入出力付基板。
[14] 前記 2以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有 する請求項 10記載の光入出力付基板。
[15] 前記 2以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有 する請求項 11記載の光入出力付基板。
[16] 前記 2以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有 する請求項 12記載の光入出力付基板。
[17] 前記受光素子を前記基板に固定している半田の融点と、前記発光素子を前記基 板に固定している半田の融点とが異なる請求項 9記載の光入出力付基板
[18] 請求項 1記載の光入力付基板に半導体集積回路が実装され、その半導体集積回 路の電気信号入力ポートに、前記光入力付基板が有する受光素子によって変換さ れた電気信号が出力される光素子一体型半導体集積回路。
[19] 請求項 5記載の光出力付基板に半導体集積回路が実装され、その半導体集積回 路の電気信号出力ポートから出力された電気信号が、前記光出力付基板が有する 発光素子によって光信号に変換されて出力される光素子一体型半導体集積回路。
[20] 請求項 9記載の光入出力付基板に半導体集積回路が実装され、その半導体集積 回路の電気信号入力ポートに、前記光入出力付基板が有する受光素子によって変 換された電気信号が出力され、前記半導体集積回路の電気信号出力ポートから出 力された電気信号が、前記光入出力付基板が有する発光素子によって光信号に変 換されて出力される光素子一体型半導体集積回路。
[21] 入力された光信号を電気信号に変換する 2以上の受光素子が実装された光入力 付基板の製造方法であって、
受光素子アレイ中の必要な受光素子にのみバンプを形成する工程と、 前記バンプを用いて前記受光素子アレイを基板に実装することによって、前記バン プが形成された受光素子を前記基板の入力ポートに接続させる工程と、
前記入力ポートに接続された前記受光素子を保護膜で被覆する工程と、 前記保護膜によって被覆されて ヽな ヽ不必要な受光素子を前記受光素子アレイか ら除去する工程と、
前記保護膜を除去する工程と、
を有する受光素子実装工程を含む光入力付基板の製造方法。
[22] 入力された電気信号を光信号に変換する 2以上の発光素子が実装された光出力 付基板の製造方法であって、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、 前記保護膜によって被覆されていない不必要な発光素子の機能部を除去するェ 程と、
前記保護膜を除去する工程と、
前記不必要な発光素子の機能部が除去された前記発光素子アレイを基板に実装 し、前記必要な発光素子を前記基板の出力ポートに接続させる工程と、
を有する発光素子実装工程を含む光出力付基板の製造方法。
[23] 入力された電気信号を光信号に変換する 2以上の発光素子が実装された光出力 付基板の製造方法であって、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、 前記保護膜によって被覆されて ヽな ヽ不必要な発光素子を素子基板ごと除去する 工程と、
前記保護膜を除去する工程と、
前記不必要な発光素子が除去された前記発光素子アレイを基板に実装し、前記必 要な発光素子を前記基板の出力ポートに接続させる工程と、
を有する発光素子実装工程を含む光出力付基板の製造方法。
[24] 受光素子と発光素子の双方が実装された光入出力付基板の製造方法であって、 受光素子アレイ中の必要な受光素子にのみバンプを形成する工程と、 前記バンプを用いて前記受光素子アレイを基板に実装することによって、前記バン プが形成された受光素子を前記基板の入力ポートに接続させる工程と、
前記入力ポートに接続された前記受光素子を保護膜で被覆する工程と、 前記保護膜によって被覆されて ヽな ヽ不必要な受光素子を前記受光素子アレイか ら除去する工程と、
前記保護膜を除去する工程と、を有する受光素子実装工程と、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、 前記保護膜によって被覆されていない不必要な発光素子の機能部を除去するェ 程と、
前記保護膜を除去する工程と、
前記不必要な発光素子の機能部が除去された前記発光素子アレイを基板に実装 し、前記必要な発光素子を前記基板の出力ポートに接続させる工程と、を有する発 光素子実装工程と、
を含む光出力付基板の製造方法。
[25] 受光素子と発光素子の双方が実装された光入出力付基板の製造方法であって、 受光素子アレイ中の必要な受光素子にのみバンプを形成する工程と、 前記バンプを用いて前記受光素子アレイを基板に実装することによって、前記バン プが形成された受光素子を前記基板の入力ポートに接続させる工程と、 前記入力ポートに接続された前記受光素子を保護膜で被覆する工程と、 前記保護膜によって被覆されて ヽな ヽ不必要な受光素子を前記受光素子アレイか ら除去する工程と、
前記保護膜を除去する工程と、を有する受光素子実装工程と、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、 前記保護膜によって被覆されて ヽな ヽ不必要な発光素子を素子基板ごと除去する 工程と、
前記保護膜を除去する工程と、
前記不必要な発光素子が除去された前記発光素子アレイを基板に実装し、前記必 要な発光素子を前記基板の出力ポートに接続させる工程と、を有する発光素子実装 工程と、
を含む光入出力付基板の製造方法。
[26] 前記受光素子アレイの素子基板をエッチングして薄膜化する工程を含む請求項 21 記載の光入力付基板の製造方法。
[27] 前記発光素子アレイの素子基板をエッチングして薄膜化する工程を含む請求項 22 記載の光出力付基板の製造方法。
[28] 前記発光素子アレイの素子基板をエッチングして薄膜化する工程を含む請求項 23 記載の光出力付基板の製造方法。
[29] 前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一 方をエッチングして薄膜ィ匕する工程を含む請求項 24記載の光入出力付基板。
[30] 前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一 方をエッチングして薄膜ィ匕する工程を含む請求項 25記載の光入出力付基板。
[31] 前記受光素子アレイの素子基板をエッチングしてレンズィ匕する工程を含む請求項 2
1記載の光入力付基板の製造方法。
[32] 前記発光素子アレイの素子基板をエッチングしてレンズィ匕する工程を含む請求項 2
2記載の光出力付基板の製造方法。
[33] 前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一 方をエッチングしてレンズィ匕する工程を含む請求項 24記載の光入出力付基板の製 造方法。
前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一 方をエッチングしてレンズィ匕する工程を含む請求項 25記載の光入出力付基板の製 造方法。
PCT/JP2004/015159 2003-12-26 2004-10-14 光入力付基板、光出力付基板、光入出力付基板及び光素子一体型半導体集積回路 WO2005067062A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005516797A JPWO2005067062A1 (ja) 2003-12-26 2004-10-14 光入力付基板、光出力付基板、光入出力付基板及びこれらの製造方法、光素子一体型半導体集積回路
US10/584,736 US20070165979A1 (en) 2003-12-26 2004-10-14 Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-434028 2003-12-26
JP2003434028 2003-12-26

Publications (1)

Publication Number Publication Date
WO2005067062A1 true WO2005067062A1 (ja) 2005-07-21

Family

ID=34746883

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/015159 WO2005067062A1 (ja) 2003-12-26 2004-10-14 光入力付基板、光出力付基板、光入出力付基板及び光素子一体型半導体集積回路

Country Status (3)

Country Link
US (1) US20070165979A1 (ja)
JP (1) JPWO2005067062A1 (ja)
WO (1) WO2005067062A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294438A (ja) * 2007-05-23 2008-12-04 Advance Connectek Inc 発光ダイオードパッケージ
WO2017163927A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
WO2018150776A1 (ja) * 2017-02-17 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 アレイ基板、実装素子、アレイ基板を備えたデバイス、アレイ基板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9057850B2 (en) * 2011-03-24 2015-06-16 Centera Photonics Inc. Optoelectronic module
US9377596B2 (en) * 2014-07-22 2016-06-28 Unimicron Technology Corp. Optical-electro circuit board, optical component and manufacturing method thereof
US10054749B1 (en) * 2017-04-12 2018-08-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical chip-scale package for use in a high channel density, high data rate data communications system having optical input/output (I/O) ports
CN113607717A (zh) * 2021-08-03 2021-11-05 深圳市和来生物技术有限公司 化学发光的检测方法、装置与系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461175A (ja) * 1990-06-22 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> フォトカップラ装置
JPH0567769A (ja) * 1991-09-05 1993-03-19 Sony Corp ３次元光電子集積回路装置
JPH06275870A (ja) * 1993-03-24 1994-09-30 Fujitsu Ltd 光結合部材の製造方法および光結合用部材
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461175A (ja) * 1990-06-22 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> フォトカップラ装置
JPH0567769A (ja) * 1991-09-05 1993-03-19 Sony Corp ３次元光電子集積回路装置
JPH06275870A (ja) * 1993-03-24 1994-09-30 Fujitsu Ltd 光結合部材の製造方法および光結合用部材
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294438A (ja) * 2007-05-23 2008-12-04 Advance Connectek Inc 発光ダイオードパッケージ
WO2017163927A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 チップサイズパッケージ、製造方法、電子機器、および内視鏡
US10872998B2 (en) 2016-03-24 2020-12-22 Sony Corporation Chip size package, method of manufacturing the same, electronic device, and endoscope
WO2018150776A1 (ja) * 2017-02-17 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 アレイ基板、実装素子、アレイ基板を備えたデバイス、アレイ基板の製造方法

Also Published As

Publication number Publication date
US20070165979A1 (en) 2007-07-19
JPWO2005067062A1 (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
US11863917B2 (en) Assembly of network switch ASIC with optical transceivers
CN107040318B (zh) 用于通信的方法和系统
US7046868B2 (en) Optical waveguide transmitter-receiver module
US9391708B2 (en) Multi-substrate electro-optical interconnection system
US10168474B2 (en) Method of manufacturing optical input/output device
US8692276B2 (en) Parallel optical transceiver module
TWI700900B (zh) 藉由拼接之大型矽光子中介層之方法及系統
JP5568044B2 (ja) 光インターコネクトモジュールおよび光電気ハイブリッド混載ボード
KR100911508B1 (ko) 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치
JP4060023B2 (ja) 光導波路送受信モジュール
JP2002214500A (ja) 光学装置システムと光学レンズシステムとが位置合わせされて構成される光電装置
WO2018198490A1 (ja) 光電子集積回路及びコンピューティング装置
US7876984B2 (en) Planar optical waveguide array module and method of fabricating the same
US6879423B2 (en) Printed circuit board assembly with multi-channel block-type optical devices packaged therein
US10649138B2 (en) Optical device having a photonic chip with one or more suspended functional portions
WO2005067062A1 (ja) 光入力付基板、光出力付基板、光入出力付基板及び光素子一体型半導体集積回路
CN114402243A (zh) 超小型光发送模块及应用半导体封装方式的其制造方法
JP2012013726A (ja) 光インターコネクションモジュールおよびそれを用いた光電気混載回路ボード
WO2005067061A1 (ja) 光素子一体型半導体集積回路
CN218213537U (zh) 多通道光收发组件及光模块
JP2008244364A (ja) 光モジュール
JPH04302176A (ja) 半導体装置
JP2014225029A (ja) 光モジュールの製造方法
WO2017006445A1 (ja) 光送受信モジュールおよびこれを用いた情報装置
WO2005096052A1 (ja) 光波回路モジュール

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005516797

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007165979

Country of ref document: US

Ref document number: 10584736

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10584736

Country of ref document: US