JP2014225029A - 光モジュールの製造方法 - Google Patents

光モジュールの製造方法 Download PDF

Info

Publication number
JP2014225029A
JP2014225029A JP2014146458A JP2014146458A JP2014225029A JP 2014225029 A JP2014225029 A JP 2014225029A JP 2014146458 A JP2014146458 A JP 2014146458A JP 2014146458 A JP2014146458 A JP 2014146458A JP 2014225029 A JP2014225029 A JP 2014225029A
Authority
JP
Japan
Prior art keywords
optical
substrate
optical module
layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014146458A
Other languages
English (en)
Other versions
JP5898732B2 (ja
Inventor
康信 松岡
Yasunobu Matsuoka
康信 松岡
井戸 立身
Tatsumi Ido
立身 井戸
斎藤 慎一
Shinichi Saito
慎一 斎藤
高橋 誠
Makoto Takahashi
誠 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014146458A priority Critical patent/JP5898732B2/ja
Publication of JP2014225029A publication Critical patent/JP2014225029A/ja
Application granted granted Critical
Publication of JP5898732B2 publication Critical patent/JP5898732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光素子と光導波路配線、および光路変換ミラー部がSiの1チップに集積された、小型・高速の光モジュールの製造方法、特に、放出された光が光路変換ミラー部から外れることで生じる光損失を低減する光モジュール構造の製造方法を提供する。
【解決手段】Si基板100と光導波路のコアとなるSi薄膜層との間にクラッド層となる埋め込み酸化膜103が形成された積層基板を準備し、Si薄膜層の表面に酸化膜を形成し、酸化膜とSi薄膜層と埋め込み酸化膜103とをSi基板100表面が露出するように一括除去しSi基板100上に選択的に溝部を形成し、溝部内にSi薄膜層の上面より高い位置までSiを堆積させてSi埋め込み層を形成し、Si埋め込み層に異方性エッチングを施すことで、互いに対峙する2つのテーパ面を有する光路変換部104を溝部内に形成する光モジュールの製造方法。
【選択図】図1A

Description

本発明は、データ処理装置などの機器間又は機器内において、チップ間やボード間で送受信される高速光信号を伝送する際の送受信部となる光モジュールの製造方法に関する。
近年、一般ユーザに向けたFTTH(Fiber To The Home)などの高速ブロードバンドサービスの普及により、ルータ・サーバを代表とするIT機器の高速・大容量化が急速に進められている。このような状況の中で、IT機器間・内で従来用いられてきた電気インターコネクトもチャンネル当り10〜25Gbps以上の伝送が要求されている。しかしながら、高速化による高周波ノイズの発生に起因した機器の誤動作や、高周波信号の伝送損失発生による新たな波形調整素子等の必要性などの要因により、その速度限界が問題になってきている。これに対し、光は無誘導性であるため、光信号の伝送線路間におけるノイズ、クロストークは発生しないとともに、反射や損失についても、その変調周波数と無関係であり、制御も容易である。このように、機器間・内の信号伝送線路を光化することによって、10Gbps以上の高周波信号を低損失で伝播可能となるため、配線本数が少なくすむことと、高周波信号に対しても上記の対策が必要無くなるため有望である。また、上記ルータ/スイッチの他にも、ビデオカメラなどの映像機器やPC、携帯電話などの民生機器においても、今後画像高精細化にあたりモニタと端末間での映像信号伝送の高速・大容量化が求められるとともに、従来の電気配線では信号遅延、ノイズ対策等の課題が顕著となるため、信号伝送線路の光化が有効である。
このような高速光インターコネクトシステムを実現し、機器間・内に適用するためには、安価な作製手段で性能面、小型・集積化、および部品実装性に優れる光モジュール、回路が必要となる。そこで、配線媒体に従来の光ファイバより安価で高密度化に有利な光導波路を用い、基板上に光学部品と光導波路を集積した小型、高速の光モジュールが提案されている。
光インターコネクトシステム向け光モジュールの従来方式の例として、光導波路配線基板上に、発光素子アレイと受光素子アレイ、および集積回路がそれぞれ集積された光モジュールを、半田ボールによって実装した形態が特許文献1に開示されている。本例では、光導波路配線基板上に光モジュールを実装した際に、発光素子アレイ或いは受光素子アレイと光導波路間で、基板垂直方向に光の接続が行われると同時に、光モジュールと光導波路配線基板間で電気的な接続が行われる。
特開2008−294226号公報
特許文献1に開示されている光モジュールの実装形態によれば、光モジュールには面発光レーザ(VCSEL)などの表面出射型発光素子や、表面入射型受光素子が実装される。すなわち、光信号がやりとりされる発光面あるいは受光面と、電気信号がやりとりされる電極が、光素子の同一面上に形成されているため、ワイヤボンド実装により光素子と光導波路間の空間的光学距離が増大することになる。これにより、空間部分での光のビーム拡がりによる光素子−光導波路間光接続損失の増大を引き起こすこととなる。特に受光部では、今後の光モジュール高速化(20Gbps/ch以上)に対して、受光素子の受光径が小さく(20μmφ以下)となるため、光のビーム拡がりによる光接続損失増大の影響が益々顕著となる。さらに、今後25Gbps/chや40Gbps/chの伝送速度高速化が進むにつれて、光源素子と面発光レーザ(VCSEL)等に代表される直接変調方式の限界や、ワイヤボンド実装におけるインダクタンス(L)の影響による電気信号の劣化の影響も顕著となってくると予想される。
上記のことから、今後のボード内・間大容量・省電力信号伝達を低損失、低コストで実現するために、近年、光モジュールの高速・小型集積化が可能となる、Siフォトニクス技術を融合した集積光モジュールが注目されている。本技術では、Siの1チップ上に光素子や光学部品を集積することによって、部品点数・実装工程を大幅に削減できるとともに、チップスケールの光モジュール小型化が可能となる。また、上記Siを用いたチップスケールの光モジュールの実現課題としては、光素子と光導波路間で、基板垂直方向に光の接続を行うために、Siの基板平行方向に伝搬する光を垂直方向に光路変換するミラー構造の作製方法、および光導波路基板とSi光デバイスとを低損失な光結合構造がそれぞれ挙げられる。
そこで、本発明の目的は、光素子と光導波路配線、および光路変換ミラー部がSiの1チップに集積された、小型・高速の光モジュールの製造方法、特に、放出された光が光路変換ミラー部から外れることで生じる光損失を低減する光モジュール構造の製造方法を提供することにある。
上記目的を達するために、本願発明の光モジュールの製造方法の主な特徴は、以下の通りである。
Si基板と光導波路のコアとなるSi薄膜層との間にクラッド層となる埋め込み酸化膜が形成された積層基板を準備する工程と、Si薄膜層の表面に酸化膜を形成する工程と、酸化膜とSi薄膜層と埋め込み酸化膜とをSi基板表面が露出するように一括除去しSi基板上に選択的に溝部を形成する工程と、溝部内にSi薄膜層の上面より高い位置までSiを堆積させてSi埋め込み層を形成する工程と、Si埋め込み層に異方性エッチングを施し、互いに対峙する2つのテーパ面を有する光路変換部を溝部内に形成する工程とを有し、コアから放出される光を受光可能とする位置にテーパ面の一方が設定され、該光をSi基板の裏面方向に光路変換するテーパ面の他方を備えたことを特徴とする。
本発明によれば、光素子と光導波路配線、および光路変換ミラー部がSiの1チップに集積された、小型・高速の光モジュールの製造方法、特に、放出された光が光路変換ミラー部から外れることで生じる光損失を低減する光モジュール構造の製造方法を提供することができる。
本発明の第一の実施例である光モジュールの全体、および光路変換部の拡大断面図である。 本発明の第一の実施例である光モジュールの上面斜視図である。 本発明の第二の実施例である光モジュールの、光路変換部製造方法の一例の、SOI基板断面図である。 本発明の第二の実施例である光モジュールの、光路変換部製造方法の一例の、酸化膜とSi層に溝部を設けた図である。 本発明の第二の実施例である光モジュールの、光路変換部製造方法の一例の、溝部にSi再成長層を設けた図である。 本発明の第二の実施例である光モジュールの、光路変換部製造方法の一例の、Si再成長層にエッチングにてテーパ面を有する光路変換構造を設けた図である。 本発明の第二の実施例である光モジュールの、光路変換部製造方法の一例の、Si再成長層の垂直エッチングによってSi薄膜層の光出射端面部を設けた図である。 本発明の第二の実施例である光モジュールの、光路変換部製造方法の一例の、再表層の酸化膜除去にてSi導波路を表面に露呈した図である。 本発明の第三の実施例である光モジュールの全体、および光路変換部の拡大断面図である。 本発明の第四の実施例である光モジュールの全体、および光路変換部の拡大断面図である。 本発明の第五の実施例である光モジュールの上面斜視図である。 本発明の第六の実施例である光モジュールの上面斜視図である。 本発明の第七の実施例である光モジュールの全体、および光路変換部の拡大断面図である。 本発明の第八の実施例である光モジュールが実装された光電気混載ボードの断面図である。 本発明の第九の実施例である光モジュールの上面斜視図である。
以下に、図面を用いて、本発明の実施の形態を詳細に述べる。
図1Aおよび図1Bは、本発明の第一の実施例である光モジュールの概要を示す図である。図1Aの全体、および光路変換部の拡大断面図に示すように、本実施例では、Si材料でできた同一基板100上に、レーザ光源素子101を載置しているとともに、Si基板100上の基板水平方向に直接設けられたSi導波路102で構成されている。また、Si導波路102の光出射端からの光軸延長線上には、基板平行に対して傾斜角を有する第1のテーパ面106と、同第1のテーパ面106と対向する位置に基板平行に対して傾斜角を有する第2のテーパ面107がそれぞれ表面に露呈した光路変換部104が設けられている。なお、第1のテーパ面106と第2のテーパ面107とで挟まれてSi基板で構成された光路変換部104を、以下に便宜上、本体部と称することがある。
本構造によれば、レーザ光源素子101から出射され、Si導波路102内を伝搬後、一旦Si外部に出射された光は、光路変換部104の第1のテーパ面で外部(例えば空気)とSiとの屈折率差によって屈折された後、Si光路変換内部を伝搬する。さらに、同Si光路変換内部の伝搬光は、第2のテーパ面107にてSi(屈折率約3.5)と外部(例えば空気、屈折率1.0)との屈折率差によって基板垂直下方に反射された後、Si基板100内を通過し、基板外部に出射される。
上述のように、本構造によって、レーザ光源素子101と、Si基板100上に一体集積されたSi導波路102、光路変換部104をそれぞれSiの1チップに集積することで、光部品をSiウェハプロセスで一括に作製でき、安価且つチップスケールに小型化されるとともに、高密度で大容量の信号伝送を可能とする光モジュール108が実現可能である。
なお、Si基板100は、表面Si層の間に酸化膜103を埋め込んだ、Si−on−Insulator(SOI)構造を有する基板としてもよい。SOI基板を用いることで、埋め込み酸化膜103を低屈折率のクラッド層として構成できるため、図1Bのように、Si平面上の配線パタン形成によって、Siウェハプロセスにて容易に埋め込み酸化膜103上のSi層を光導波路102として用いることができる。
また、光路変換部104の第1のテーパ面106および第2のテーパ面107は、Si(111)方位面が表面に露呈した構造としてもよい。Si(111)面は、所望の傾斜角度を保って、ダイシングするか、あるいはレーザ光を照射することにより、あるいはエッチングなどの薬品を用いた加工法によって、獲得することができる。エッチングの場合には、アルカリ性ウェットエッチング等の通常用いられるSiウェハプロセスによって容易に作製できる。また同時に、方位面の基板平行面に対する傾斜角が約54.7度で決められるため、作製ばらつきが無く、高精度にテーパ面を作製可能である。勿論、54.7度の必然性は問わないが、Si光導波路102からの出射光を基板垂直下方向に光路変換するために、第1のテーパ面106および第2のテーパ面107は、基板平行面に対しておよそ50〜60度の傾斜角で構成されている事が望ましい。
さらに、Si半導体基板100上に載置されるレーザ光源素子101は、インジウム燐(InP)などの化合物半導体材料を用いた基板上に作製されたレーザ素子を用い、その発振波長はSiでの光吸収の問題を回避するため980nm以上の赤外波長帯とするのが良い。
図2A〜図2Fは、本発明の第二の実施例である光モジュールの、光路変換部の製造方法の一例を示す図である。
図2Aに示すような、Si基板100とSi薄膜層202間に埋め込み酸化膜103を挿入したSOI基板の表面に、図2Bに示すように、酸化膜200を形成した後、任意の箇所の酸化膜200、Si薄膜層202、および埋め込み酸化膜103をエッチング等により溝部203を形成する。
次に図2Cのように、溝部203にSiを再成長などによって埋め込んだ構造とする。
Si埋め込み層201の厚みは、最表面酸化膜200部分の高さと同程度で良いが、Si薄膜層202部分の高さよりは高い位置まで埋め込まれていた方が望ましい。
次に図2Dのように、Si埋め込み層201上の任意の箇所に、フォトリソグラフィなどによってエッチングマスクパターンを形成した後、アルカリ性のエッチング液等を用いて異方性のウェットエッチングを実施し、Si(111)面が表面に露呈したテーパ面106、107を形成する。本手法で作製したSi(111)テーパ面は、実施例1で説明したように、方位面の基板平行面に対する傾斜角が約54.7度で決められる。ここで、図示はしていないが、Si薄膜層202および表面酸化膜200の表面上にフォトリソグラフィなどによってエッチングマスクパターンを形成した後、エッチングによって配線パタン形成することによって、Si導波路パタンを形成できる。
次に図2Dのように、Si薄膜層202の末端部分のSi埋め込み層201を、エッチング等によって基板垂直方向に加工することによって、Si導波路102の端面部を設けるとともに、2つのテーパ面106、107を有する光路変換部104が形成される。なお、図2Eのように、Si導波路102上の表面酸化膜200は残しておいても良いし、図2Fに示すように、表面酸化膜200を除去しても良く、どちらも光モジュールの性能に大きく影響する事は無いと考えられる。
本実施例で説明したようなプロセス工程によって、Si基板100上にSi導波路102、光路変換部104をそれぞれSiウェハプロセスで一括に作製でき、安価且つチップスケールに小型化された光モジュールが実現可能である。
図3は、本発明の第三の実施例である光モジュールの全体、および光路変換部の拡大断面図である。本実施例では、光路変換部104の第1および第2のテーパ面106、107の最上部104Aが、Si導波路102の光出射端部よりも高い位置に位置しているとともに、光路変換部104の第1および第2のテーパ面106、107の最下部104Bが、Si導波路102の光出射端部よりも低い位置に位置するように設けた構造としている。本構造とすることで、Si導波路102内を伝搬した光が、Si外部に出射された時に屈折率差によって拡がった場合においても、光路変換部104の第1のテーパ面106に効率良く当てることが出来るため、出射光が光路変換部104のテーパ面106外に放出した際の、過剰光損失を抑制可能である。
図4は、本発明の第四の実施例である光モジュールの全体、および光路変換部の拡大断面図である。本実施例では、Si導波路102の光出射端と、光路変換部104の間の光路に、空気(1.0)よりも大きく、Si(約3.5)よりも小さい屈折率を有する媒体400を挿入している。同中間屈折率を有する媒体400は、具体的には、使用する光の波長(980nm以上)に対して高い透過率(約80%以上)を有し、屈折率が1.4乃至1.5である誘電体酸化膜や樹脂などが望ましい。実施例2で説明したように、光路変換部104の第1および第2のテーパ面106、107を異方性エッチングによってSi(111)方位面が露呈するように作製すると、基板平行面に対するテーパ面の傾斜角が約54.7度となる。Siの屈折率を3.5とすると、同傾斜角で第1テーパ面106での屈折角および第2テーパ面107でのSi内部反射角を算出すると、同中間屈折率を有する媒体400の屈折率が1.4乃至1.5の場合に、第2テーパ面107で反射した後の光がSi基板100のほぼ垂直下方向に光路変換される。また、1.4乃至1.5の屈折率を有する媒体400は、通常の半導体デバイスに用いられる誘電体酸化膜や樹脂などの材料であり、容易に適用できる。さらに、様々な屈折率を有する媒体400の材料を選択することによって、第1テーパ面106での屈折角を変化させることができる。すなわち、媒体400の屈折率によって、光信号105の光路変換角度を任意に調整可能である。
図5は、本発明の第五の実施例である光モジュールの上面斜視図である。本実施例では、2ch以上(本例では4ch)のレーザ光源素子アレイ500と、Si導波路102アレイがSi基板100上に載置されている。また、Si導波路102アレイの各導波路の光出射端からの光軸延長線上には、基板平行に対して傾斜角を有する第1のテーパ面106と、同第1のテーパ面106と対向する位置に基板平行に対して傾斜角を有する第2のテーパ面107がそれぞれ表面に露呈したSi光路変換部104が設けられている。
本構成によって、部品点数と実装工程数を増やすことなく、さらにはチップスケールの小型化を保ちつつ、光モジュールの大容量化が可能である。
図6は、本発明の第六の実施例である光モジュールの上面斜視図である。本実施例では、実施例5の構造と比較して、Si導波路102アレイの各隣接チャンネルに対して、Si光路変換部104A〜104Dが、Si基板100の平面上でそれぞれ交互に千鳥配置した構成としている。
本構成とすることで、実施例5で説明した構造と比べて、Si導波路102アレイからの出射光の各チャンネル間における光のクロストークを回避しつつ、チャンネル間ピッチを小さくできるため、光モジュールの更なる小型、高密度化が可能となる。また、各Si光路変換部104A〜104Dはフォトリソグラフィとエッチング等によって一括にパタン形成可能であるため、部品点数と実装工程数を増やすことなく、Si基板100平面上の任意の位置に対して容易に形成できる。
図7は、本発明の第七の実施例である光モジュールの全体、および光路変換部の拡大断面図である。本実施例では、レーザ光源素子101と、Si基板100に直接設けられたSi導波路102、および第1の光路変換部104Aが形成されたSiの同一基板100上に、基板平行に対して傾斜角を有するテーパ面701が表面に露呈した第2の光路変換部104B、および受光素子部700を設けている。
本構成では、Si基板100の外部からSi基板の垂直方向に入射された光105Bが、Si基板100内部を伝搬した後、第2の光路変換部104Bのテーパ面701にて、Si(屈折率約3.5)と外部(例えば空気、屈折率1.0)との屈折率差によって反射された後、Si基板100表面に設けた受光素子部700と光学的に接続される。
なお、第2の光路変換部104Bのテーパ面701は、第1の光路変換部104Aと同様に、実施例2で説明したSiウェハプロセス手法を用いて簡易且つ高精度に作製可能である。また、Si半導体基板100上に形成する受光素子部700は、受光部に980nm以上の赤外波長帯に吸収感度を有し、Siのウェハプロセスにて作製可能なゲルマニウム(Ge)材料を用いるのが望ましい。
本構成によって、レーザ光源素子101と、Si基板100上に一体集積されたSi導波路102、光路変換部104A,104B、さらには受光素子部700をそれぞれSiの1チップに集積することで、光部品をSiウェハプロセスで一括に作製でき、安価且つチップスケールに小型化されるとともに、高密度で大容量の信号伝送可能な送受信機能を有する光モジュール108が実現できる。
図8は、本発明の第八の実施例である光モジュールが実装された光電気混載ボードの断面図である。本実施例では、図80のように、ガラスエポキシなどの基板803上に、クラッド層800に囲まれてクラッド層よりも屈折率の高い材料でできた配線コア801から形成された光導波路配線ボードを設けている。また、配線コア801の端部には光路変換ミラー802を載置している。
本構成では、レーザ光源素子101から出射され、Si導波路102内を伝搬後、一旦Si外部に出射された光は、光路変換部104によって屈折および基板垂直下方に反射された後、Si基板100内を通過し、基板外部に出射される。さらに、同出射光105は、光導波路配線ボード内に設けられた光路変換ミラー802で基板水平方向に折り曲げられ、配線コア801と光学的に接続されるとともに、コア内を伝搬する。
なお、配線コア801や光路変換ミラー802はポリマ材料を用いて形成することで、フィルムラミネートやフォトリソグラフィ等のプリント配線基板で一般に用いられる工法を使って、簡易且つ安価に作製できる。
本構成のように、レーザ光源素子101と、Si基板100上に一体集積されたSi導波路102、光路変換部104をそれぞれSiの1チップに集積した光モジュールを、光路変換ミラー構造を具備する光導波路を設けた基板上に実装することにより、光素子と光導波路間でやりとりされる信号が、Si基板を介して高効率に光学接続された高速且つ大容量の光電気混載ボードを実現できる。
図9は、本発明の第九の実施例である光モジュールの上面斜視図である。本実施例では、Si基板100に設けられたSi光導波路102を、光出射端近傍でテーパ形状900とすることで、光導波路幅を変化させた構成としている。
本構成によって、Si光導波路102の光出射端近傍の断面積を変えることによって、Si光導波路102の出射ビーム径を調整することができる。すなわち、本構成によって、実施例8で説明したような、配線コア径が約50μm角と大きいマルチモードの光導波路配線ボードと、本光モジュールとを光学接続する場合において、Si光導波路102とマルチモードの光導波路配線のコア径や開口数(numerical aperture, NA)の違いよって生じる、モードミスマッチによる光結合損失の増大を抑制することができる。
なお、Si光導波路102の光出射端近傍の断面積は、徐々に小さくしても良いし、反対に大きくしても良く、どちらの場合においてもビーム径を変化することが可能である。
100…Si基板、
101…レーザ光源素子、
102…Si光導波路、
103…埋め込み酸化膜、
104、104A、104B、104C、104D…Si光路変換部、
105、105A、105B…光信号
106、107、701…テーパ面、
108…光モジュール、
109…半田、
200…酸化膜、
201…Si再成長層、
202…Si薄膜層、
203…溝部、
400…Siと空気との中間屈折率媒体、
500…レーザ光源素子アレイ、
700…受光素子部、
800…クラッド層、
801…コア層、
802…光路変換ミラー、
803…基板、
804…薄膜層。

Claims (4)

  1. Si基板と光導波路のコアとなるSi薄膜層との間にクラッド層となる埋め込み酸化膜が形成された積層基板を準備する工程と、
    前記Si薄膜層の表面に酸化膜を形成する工程と、
    前記酸化膜と前記Si薄膜層と前記埋め込み酸化膜とを前記Si基板表面が露出するように一括除去し前記Si基板上に選択的に溝部を形成する工程と、
    前記溝部内に、前記Si薄膜層の上面より高い位置までSiを堆積させてSi埋め込み層を形成する工程と、
    前記Si埋め込み層に異方性エッチングを施し、互いに対峙する2つのテーパ面を有する光路変換部を前記溝部内に形成する工程と、を有し、
    前記コアから放出される光を受光可能とする位置に前記テーパ面の一方が設定され、該光を前記Si基板の裏面方向に光路変換する前記テーパ面の他方を備えた光モジュールの製造方法。
  2. 前記テーパ面は、Si(111)結晶面が形成されていることを特徴とする請求項1に記載の光モジュールの製造方法。
  3. 前記Si埋め込み層は、前記Si薄膜層と前記埋め込み酸化膜のそれぞれの膜厚を合わせた膜厚より大きくなる高さまでSiを堆積させて埋め込まれることを特徴とする請求項1に記載の光モジュールの製造方法。
  4. 前記Si薄膜層は、表面酸化膜で覆われていることを特徴とする請求項1に記載の光モジュールの製造方法。
JP2014146458A 2014-07-17 2014-07-17 光モジュールの製造方法 Expired - Fee Related JP5898732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014146458A JP5898732B2 (ja) 2014-07-17 2014-07-17 光モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014146458A JP5898732B2 (ja) 2014-07-17 2014-07-17 光モジュールの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011143438A Division JP2013012548A (ja) 2011-06-28 2011-06-28 光モジュールおよび光電気混載ボード

Publications (2)

Publication Number Publication Date
JP2014225029A true JP2014225029A (ja) 2014-12-04
JP5898732B2 JP5898732B2 (ja) 2016-04-06

Family

ID=52123697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014146458A Expired - Fee Related JP5898732B2 (ja) 2014-07-17 2014-07-17 光モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5898732B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111082311A (zh) * 2019-12-31 2020-04-28 中国科学院半导体研究所 单片光子集成器件整片制作结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159658A (ja) * 1993-12-07 1995-06-23 Nippon Telegr & Teleph Corp <Ntt> 光導波路−光素子結合構造およびその製造方法
JPH11183761A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 光接続構造
JPH11218638A (ja) * 1997-11-21 1999-08-10 Robert Bosch Gmbh 光学構成素子
JP2000121870A (ja) * 1998-10-14 2000-04-28 Sharp Corp 光送受信モジュールおよびその製造方法
WO2000028536A1 (fr) * 1998-11-09 2000-05-18 Seiko Instruments Inc. Tete optique a champ proche et procede de production associe
JP2002082244A (ja) * 1999-12-02 2002-03-22 Nec Corp 光学的平面回路とその製造方法
JP2004513401A (ja) * 2001-03-09 2004-04-30 インフィネオン テクノロジーズ アクチェンゲゼルシャフト プレーナ光回路の光信号を検出するための構造物
US20040188788A1 (en) * 2003-03-28 2004-09-30 Yang Seung-Kee Optical apparatus using vertical light receiving element
JP2006522465A (ja) * 2003-03-31 2006-09-28 シオプティカル インコーポレーテッド 薄膜シリコン・オン・インシュレータ(soi)プラットフォーム上に集積した多結晶ゲルマニウム・ベースの導波路検出器
US20080213934A1 (en) * 2007-01-18 2008-09-04 Stmicroelectronics S.R.L. Integrated device manufacturing process
JP2010152274A (ja) * 2008-12-26 2010-07-08 Toshiba Corp 光集積デバイス及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159658A (ja) * 1993-12-07 1995-06-23 Nippon Telegr & Teleph Corp <Ntt> 光導波路−光素子結合構造およびその製造方法
JPH11218638A (ja) * 1997-11-21 1999-08-10 Robert Bosch Gmbh 光学構成素子
JPH11183761A (ja) * 1997-12-25 1999-07-09 Kyocera Corp 光接続構造
JP2000121870A (ja) * 1998-10-14 2000-04-28 Sharp Corp 光送受信モジュールおよびその製造方法
WO2000028536A1 (fr) * 1998-11-09 2000-05-18 Seiko Instruments Inc. Tete optique a champ proche et procede de production associe
JP2002082244A (ja) * 1999-12-02 2002-03-22 Nec Corp 光学的平面回路とその製造方法
JP2004513401A (ja) * 2001-03-09 2004-04-30 インフィネオン テクノロジーズ アクチェンゲゼルシャフト プレーナ光回路の光信号を検出するための構造物
US20040188788A1 (en) * 2003-03-28 2004-09-30 Yang Seung-Kee Optical apparatus using vertical light receiving element
JP2006522465A (ja) * 2003-03-31 2006-09-28 シオプティカル インコーポレーテッド 薄膜シリコン・オン・インシュレータ(soi)プラットフォーム上に集積した多結晶ゲルマニウム・ベースの導波路検出器
US20080213934A1 (en) * 2007-01-18 2008-09-04 Stmicroelectronics S.R.L. Integrated device manufacturing process
JP2010152274A (ja) * 2008-12-26 2010-07-08 Toshiba Corp 光集積デバイス及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111082311A (zh) * 2019-12-31 2020-04-28 中国科学院半导体研究所 单片光子集成器件整片制作结构

Also Published As

Publication number Publication date
JP5898732B2 (ja) 2016-04-06

Similar Documents

Publication Publication Date Title
US9379276B2 (en) Optical interconnection module and optical-electrical hybrid board
JP5445579B2 (ja) 光導波路モジュール
CN107040318B (zh) 用于通信的方法和系统
JP3883901B2 (ja) 光路変換デバイスおよびその製造方法
US8437584B2 (en) Optical I/O array module and its fabrication method
JP2020521186A (ja) 光相互接続装置及び光相互接続装置の作製方法
US20100215313A1 (en) Optical interconnection assembled circuit
JP2016009151A (ja) 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
JP6115067B2 (ja) 光モジュール
US7876984B2 (en) Planar optical waveguide array module and method of fabricating the same
WO2018002675A1 (en) Method and apparatus for optical coupling of optical signals for a photonic integrated circuit
JP2010028006A (ja) 光学装置
JP2013012548A (ja) 光モジュールおよび光電気混載ボード
JP2012013726A (ja) 光インターコネクションモジュールおよびそれを用いた光電気混載回路ボード
JP4412105B2 (ja) 光導波装置
JP5898732B2 (ja) 光モジュールの製造方法
JPH1152198A (ja) 光接続構造
JP2016218327A (ja) 光送信モジュール、光送受信モジュール及び光モジュール基板
JP5163608B2 (ja) 光結合構造体および電気配線基板の製造方法
JP3886840B2 (ja) 光路変換デバイス
JP2007058233A (ja) 光路変換デバイス
WO2015097764A1 (ja) 受光装置及びそれを用いた光送受信システム
JP2012226100A (ja) 光回路
JP2017032695A (ja) 光電気複合モジュール及びそれを用いた伝送装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160304

R150 Certificate of patent or registration of utility model

Ref document number: 5898732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees