KR101225451B1 - 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법 - Google Patents

관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법 Download PDF

Info

Publication number
KR101225451B1
KR101225451B1 KR1020120030838A KR20120030838A KR101225451B1 KR 101225451 B1 KR101225451 B1 KR 101225451B1 KR 1020120030838 A KR1020120030838 A KR 1020120030838A KR 20120030838 A KR20120030838 A KR 20120030838A KR 101225451 B1 KR101225451 B1 KR 101225451B1
Authority
KR
South Korea
Prior art keywords
silicon
interposer
silicon via
silicon substrate
general
Prior art date
Application number
KR1020120030838A
Other languages
English (en)
Inventor
김구성
금병훈
Original Assignee
(주) 이피웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 이피웍스 filed Critical (주) 이피웍스
Priority to KR1020120030838A priority Critical patent/KR101225451B1/ko
Application granted granted Critical
Publication of KR101225451B1 publication Critical patent/KR101225451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조공정에서 납기를 단축시키고, 비용 절감이 가능한 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법에 관해 개시한다. 이를 위해 본 발명은 제1면 및 제2면을 포함하는 실리콘 기판과, 상기 실리콘 기판을 관통하여 형성되는 다수개의 관통 실리콘 비아홀들로서, 상기 실리콘 기판의 제1면 및 제2면을 연결하고 상기 제1면 위에 규칙적인 패턴으로 마련된 상기 다수개의 관통 실리콘 비아홀들과 상기 실리콘 기판의 제1면에 마련된 복수개의 정렬키 셋트들로서, 각각이 자신의 웨이퍼 제조장비에 대응하는 상기 복수개의 정렬키 셋트들과, 그리고, 상기 관통 실리콘 비아홀들 및 상기 복수개의 정렬키 셋트들이 마련된 상기 실리콘 기판의 표면을 덮는 보호막을 구비한다. 그리고, 상기 범용 실리콘 인터포저는, 상기 관통 실리콘 비아홀들을 채우는 관통 전극들과, 상기 복수개의 정렬키 셋트들 중에서 선택되는 어느하나에 대응하도록, 상기 관통 전극들과 연결되고 상기 실리콘 기판의 표면으로 연장된 재배선층(RDL)을 더 포함한다.

Description

관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법{A general purpose silicon interposer having through silicon via and method for application using the same}
본 발명은 반도체 패키지 제조공정에 사용되는 인터포저(interposer) 및 그 사용방법에 관한 것으로, 더욱 상세하게는 내부에 관통 실리콘 비아홀들과 각각이 자신의 웨이퍼 제조장비에 적합하도록 대응되는 복수개의 정렬키 셋트들이 형성된 범용(general purpose) 인터포저 및 그 사용방법에 관한 것이다.
반도체 소자는 그 용량 및 기능을 확장하기 위하여 웨이퍼 제조공정에서 집적도가 점차 증가하고 있으며, 반도체 패키지 조립 공정에서 두 개 이상의 반도체 칩 혹은 두 개 이상의 반도체 패키지를 하나로 통합된 반도체 패키지의 사용이 일반화되고 있다.
이렇게 통합형 반도체 패키지가 일반화되는 이유는, 웨이퍼 상태에서 반도체 소자의 용량 및 기능을 확장하는 것은, 웨이퍼 제조공정에서 많은 설비 투자가 필요하며, 많은 비용이 소요되며, 웨이퍼 제조공정에서 발생할 수 있는 여러 가지 문제점들이 선결되어야 하기 때문이다.
그러나 웨이퍼 상태로 반도체 칩을 완전히 만든 후, 반도체 패키지로 조립(assembly)하는 과정에서 두 개 이상의 반도체 칩 혹은 두개 이상의 반도체 패키지를 하나로 통합하는 것은 적은 비용과 간단한 공정을 통해 달성이 가능하다. 또한 웨이퍼 제조단계에서 설계 변경을 통해 그 용량 및 기능을 확장하는 방식과 비교하여 반도체 패키지 조립 공정에서 내부의 용량 및 기능을 확장하는 방식은 적은 설비투자와 비용으로 달성이 가능한 장점이 있다. 이에 따라 반도체 소자 제조업체는 SIP(System In Package, 이하 SIP'라 함), MCP(Multi Chip Package, 이하 MCP'라 함) 및 POP(Package On Package, 이하 POP'라 함)와 같은 통합형 반도체 패키지에 대한 연구 개발에 박차를 가하고 있다.
한편, 상기 SIP, MCP 및 POP 구조의 통합형 반도체 패키지를 효율적으로 제조하기 위해, 반도체 패키지의 기본 프레임 혹은 상하간 반도체 칩을 연결하는 연결 경로(connection path)로 사용되는 인터포저(interposer)가 소개되고 있으며, 이러한 인터포저는 통합형 반도체 소자 제조업체가 자신들이 만드는 특정 반도체 소자에 알맞게 적용될 수 있는 특정한(specific) 구조의 인터포저를 각 업체별로 제조하고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 규칙적인 배열을 갖는 관통 실리콘 비아홀들이 내부에 형성되고, 각각이 자신의 웨이퍼 제조장비에 대응하는 복수개의 정렬키(align key) 셋트가 내부에 마련되어서 각각의 반도체 소자 제조업체가 범용으로 사용 가능한 범용 실리콘 인터포저를 제공하는데 있다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 상기 범용 실리콘 인터포저의 사용방법을 제공하는데 있다.
본 발명의 기술적 사상의 일 양태에 의한 범용 실리콘 인터포저는, 제1면 및 제2면을 포함하는 실리콘 기판; 상기 실리콘 기판을 관통하여 형성되는 다수개의 관통 실리콘 비아홀들로서, 상기 실리콘 기판의 제1면 및 제2면을 연결하고 상기 제1면 위에 규칙적인 패턴으로 마련된 상기 다수개의 관통 실리콘 비아홀들; 상기 실리콘 기판의 제1면에 마련된 복수개의 정렬키 셋트들로서, 각각이 자신의 웨이퍼 제조장비에 대응하는 상기 복수개의 정렬키 셋트들; 및 상기 관통 실리콘 비아홀들 및 상기 복수개의 정렬키 셋트들이 마련된 상기 실리콘 기판의 표면을 덮는 보호막을 구비한다. 그리고, 상기 범용 실리콘 인터포저는, 상기 관통 실리콘 비아홀들을 채우는 관통 전극들; 및 상기 복수개의 정렬키 셋트들 중에서 선택되는 어느하나에 대응하는 상기 관통 전극과 연결되는 재배선층으로서, 실리콘 기판의 표면으로 연장된 상기 재배선층을 더 포함한다.
바람직하기로는, 상기 다수개의 관통 실리콘 비아홀들 각각은, 복수개의 소관통홀들로 이루어지며, 상기 복수개의 정렬키 셋트들은, 모양이 서로 상이하다.
삭제
또한 본 발명의 바람직한 실시예에 의하면, 상기 재배선층은, 내부에 형성된 커패시터를 포함할 수 있다.
본 발명의 기술적 사상의 다른 양태에 의한 범용 실리콘 인터포저의 사용방법은, 상기 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저를 준비하는 단계와, 상기 인터포저를 이용하여 반도체 소자를 제조하는 단계를 구비하는 것을 특징으로 하며, 이때 상기 인터포저는, 반도체 칩과 반도체 칩 사이를 상하로 연결하는 연결경로로 사용하거나, 반도체 패키지용 기본 프레임으로 사용할 수 있다.
본 발명의 범용 실리콘 인터포저에 의하면, 각 반도체 소자 제조업체는 자신들의 고유의 반도체 소자에 알맞은 특정한 인터포저를 사용하지 않고, 다양한 반도체 칩 크기에 적합한 관통 실리콘 비아를 갖는 범용(general purpose) 인터포저를 사용할 수 있기 때문에 반도체 소자를 제조하는 납기를 단축시키고, 비용을 절감시킬 수 있다.
도 1은 본 발명의 바람직한 실시예에 의한 범용 실리콘 인터포저의 평면도이다.
도 2는 도 1에서 관통 실리콘 비아홀의 형태를 설명하기 위한 부분 확대도이다.
도 3은 도 1에서 스탭퍼(stepper)용으로 사용될 수 있는 정렬키 셋트들의 형태를 보여주는 부분 확대도이다.
도 4는 도 1에서 포토리소그라피(photolithography) 공정에 사용될 수 있는 다양한 종류의 정렬키 셋트들의 형태를 보여주는 부분 확대도이다.
도 5는 도 2의 V-V'면의 절개도로서 관통 실리콘 비아홀의 형태를 보여주는 단면도이다.
도 6은 도 2의 관통 실리콘 비아홀에 대한 변형예를 보여주는 평면도들이다.
도 7은 본 발명에 의한 범용 실리콘 인터포저에 관통전극들과 재배선층(RDL)이 추가된 형태를 보여주는 단면도이다.
도 8은 도 7의 범용 실리콘 인터포저의 제조방법을 설명하기 위한 플로차트(flowchart)이다.
도 9는 본 발명에 의한 범용 실리콘 인터포저의 사용방법을 보여주는 일 실시예이다.
도 10은 본 발명에 의한 범용 실리콘 인터포저의 사용방법을 보여주는 다른 실시예이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. 예컨대 "포함한다" 또는 "가진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 바람직한 실시예에 의한 범용 실리콘 인터포저의 평면도이다. 도 2는 도 1에서 관통 실리콘 비아홀의 형태를 설명하기 위한 부분 확대도이고, 도 3은 스탭퍼(stepper)용으로 사용될 수 있는 정렬키 셋트의 형태를 보여주는 부분 확대도이고, 도 4는 포토리소그라피(photolithography) 공정에 사용될 수 있는 다양한 종류의 정렬키 셋트들의 형태를 보여주는 부분 확대도이다.
도 1 내지 도 4를 참조하면, 본 발명에 의한 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저(100)는, 제1면 및 제2면을 포함하는 실리콘 기판(102)과, 상기 실리곤 기판(102)의 전면 및 후면 예컨대 제1면 및 제2면을 연결하고, 상기 제1면 위에 규칙적인 패턴으로 마련된 관통 실리콘 비아홀들(110)을 포함한다. 이때 상기 규칙적인 패턴은 본 실시예에서는 관통 실리콘 비아홀들(110)이 상하 좌우로 일정한 간격을 갖는 매트릭스 형태로 도시되었으나, 이는 삼각형, 마름모 꼴 등 다양한 형태로 변형이 가능하다.
또한 본 발명에 의한 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저(100)는, 상기 실리콘 기판(102)의 제1면에 마련된 복수개의 정렬키 셋트(120, 130)들을 포함한다. 이때, 상기 복수개의 정렬키 셋트(120, 130)들 각각은 자신의 웨이퍼 제조 장비에 적합하도록 대응하여 제작된다.
이렇게 적어도 두 개 이상의 웨이퍼 제조장비에 각각 적합하도록 대응하는 정렬키 셋트들(120, 130)을 실리콘 기판(102) 위에 마련하는 이유는, 본 발명에 의한 범용 실리콘 인터포저(100)를 활용하는 사용자, 예컨대 반도체 소자 제조업체에서 자신들이 제조하는 반도체 소자의 구조에 맞게 고유한 구조의 재배선층(RDL)을 형성할 때, 다양한 방식으로 가공하기 위한 편의를 제공하기 위함이다.
일반적으로 각 반도체 소자 제조업체는 자신들이 생산하는 반도체 소자의 특성에 맞게 특정 구조(specific structure)를 갖는 고유의 인터포저를 독자적으로 만들어서 사용하였다. 이때 모든 반도체 소자 제조업체는 실리콘 기판(102)에 관통 실리콘 비아홀(110)을 만드는 공정을 진행하는 것이 필수적이었다. 하지만 본 발명에 의한 범용 실리콘 인터포저(100)를 사용할 경우, 규칙적으로 뚫려 있는 관통 실리콘 비아홀(110)이 있기 때문에 이를 이용하여 재배선층(RDL)을 바로 형성하여 자신들이 원하는 고유 형태의 인터포저를 생산할 수 있다. 그러므로 관통 실리콘 비아홀(110)을 만드는 공정을 생략하여 인터포저(100)를 제조하는 납기를 단축할 수 있고, 보다 저렴한 비용으로 인터포저를 제조할 수 있다.
또한 두 종류 이상의 웨이퍼 제조장비에 적합하도록 대응하는 정렬키 셋트들(120, 130)을 실리콘 기판(102) 위에 형성하는 이유는, 인터포저(100)의 사용자, 예컨대 반도체 소자 제조업체의 재배선 형성 공정에 사용되는 웨이퍼 제조장비는 대부분의 경우 각각 서로 다른 장비업체에서 제공되는 것들이다.
따라서 본 발명에 의해 제공되는 범용(general purpose) 인터포저(100)는, 가급적 여러 종류의 장비에서 사용되는 정렬키 셋트들(도2의 122, 도 3의 130, 도 4의 124, 126, 128)을 모두 포함하는 것이 적합하다. 가령 도 2의 정렬키(122)는 A 장비회사에서 사용하는 정렬키 셋트이고, 도 4의 정렬키 셋트들(124, 126, 128)은 B, C, D와 같이 다른 장비회사에서 사용되는 정렬키 셋트일 수 있다. 또한 실리콘 기판(102)의 가장자리에는 스탭퍼(stepper)용 정렬키 셋트(도 3의 130)가 마련될 수 있으며, 이는 도면에는 8개의 지점에서 정렬키 셋트가 하나인 것으로 도시하였으나 서로 다른 장비에서 적용 가능한 복수개의 정렬키 셋트가 마련될 수도 있다.
한편, 본 발명에 의한 범용 실리콘 인터포저(100)는, 사용자가의 요구에 따라 다양한 크기로 절단하여 반도체 칩들의 상하 연결 경로, 혹은 반도체 패키지의 기본 프레임으로 사용될 수 있다. 이때, 필요하지 않은 관통 실리콘 비아홀(110)은 재배선을 공정에서 절연막 등을 사용하여 매립하여 폐쇄하고, 필요로 하는 관통 실리콘 비아홀(110)에만 관통전극을 형성하여 사용할 수 있다.
이에 따라 인터포저(100)를 사용하는 반도체 소자 제조업체는, 공정시간이 많이 소용되고, 설계에 시간이 소요되는 관통 실리콘 비아홀(110) 형성 공정을 진행하지 않고 본 발명에 의한 범용 실리콘 인터포저(100)를 사용하여, 자신들이 제조하는 특정 반도체 소자에 적합한 인터포저를 용이하게 만들 수 있다. 즉, 인터포저(100)로 사용되는 실리콘 기판(102)에 관통 실리콘 비아홀을 만드는 공정을 생략하고 오직 재배선 공정만을 통해 자신들이 원하는 특정 반도체 소자에 적합한 인터포저를 마련할 수 있다. 그러므로 반도체 소자의 납기를 단축하고, 제조비용을 절감하는 것이 가능하다고 할 수 있다.
도 5는 도 2의 V-V'면의 절개도로서 관통 실리콘 비아홀의 형태를 보여주는 단면도이다.
도 5를 참조하면, 실리콘 기판(102)에 두 개의 소관통홀(118)들로 이루어진 관통 실리콘 비아홀(112)을 형성하고, 상기 실리콘 기판(102)의 모든 표면에 제1 보호막(104)을 형성한 단면을 보여준다. 이때 상기 제1 보호막(104)은 산화막(SiO2)을 재질로 사용할 수 있다. 한편 상기 제1 보호막(104)의 재질은 본 발명이 속한 기술 분야에서 통상의 기술자의 창작 범위 내에서 다양한 종류의 다른 막질로 대체가 가능하다.
도 6은 도 2의 관통 실리콘 비아홀에 대한 변형예를 보여주는 평면도들이다.
도 6을 참조하면, 본 발명의 일 실시예에 의하면, 관통 실리콘 비아홀들(110)은 도 6a와 같이 하나의 관통 실리콘 비아홀에 2개의 소관통홀들(118)이 있는 것(112)과, 도 6b와 같이 하나의 관통 실리콘 비아홀에 4개의 소관통홀들(118)이 있는 것(114), 도 6c와 같이 하나의 관통 실리콘 비아홀에 5개의 소관통홀들(118)이 있는 것 등으로 변형될 수 있다. 이렇게 관통 실리콘 비아홀(112)들 각각을 복수개의 소관통홀들(118)로 구성하는 이유는, 소관통홀들(118)을 제조하는 공정에서 하나의 소관통홀(118)에 불량이 발생하더라도 나머지 남아 있는 소관통홀(118)이 관통 전극의 기능을 수행하도록 하기 위함이다.
도 7은 본 발명에 의한 범용 실리콘 인터포저에 관통전극과 재배선층(RDL)이 추가된 형태를 보여주는 단면도이다.
도 7을 참조하면, 먼저 관통 실리콘 비아홀 내부에 장벽층 및 시드층(132)을 티타늄(Ti)과 구리(Cu)를 사용하여 형성한 후, 전기도금을 통해 상기 관통 실리콘 비아홀 내부에 관통전극(134)을 구리 재질로 만든다.
이 후, 실리콘 기판(102)의 제1면인 상부에 금속패턴의 재배선층(RDL)을 구리 재질로 형성하고, 제2 보호막(146)을 덮어 상기 금속패턴으로 형성되는 재배선층(RDL)의 일부가 외부로 노출되는 연결 패드(148)를 만든다. 이때, 상기 재배선층(RDL)은, 사용자에 의하여 선택되는 웨이퍼 제조 장비, 다시 기술하면, 상기 복수개의 정렬키 셋트들(120, 130) 중에서 선택되는 어느하나에 대응하는 상기 관통 전극(134)에 연결되며, 또한, 실리콘 기판(102)의 표면으로 연장되어 배치된다.
한편, 상기 제2 보호막은 폴리이미드(PI)를 재질로 사용할 수 있다. 또한 필요한 경우, 상기 연결패드(148)의 표면에 UBM(Under Bump Metallurgy)층을 추가로 형성할 수도 있다.
또한 실리콘 기판(102)의 제2면인 하부에 상기 관통전극(136)과 연결된 금속막(136)을 알루미늄과 같은 도전물질을 사용하여 형성한다. 그 후, 상기 실리콘 기판(102)의 제2면을 덮으면서 상기 금속막(136)의 일부를 노출하는 유전체막(138)을 형성하고, 상기 유전체막(138) 위에 구리 재질의 금속패턴(140)을 형성한다. 마지막으로 제2 보호막(142)을 적층하여 상기 금속 패턴(140)의 일부를 노출하는 연결패드(150)를 형성한다. 이때에도 상기 연결패드(150)의 표면에 UBM(Under Bump Metallurgy)층을 추가로 형성할 수도 있다.
이때, 본 발명에 의한 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저는 도면의 A 부분과 같이 실리콘 기판(102)의 제1면 혹은 제2면에 메탈-유전막-메탈(Metal-Insulator-Metal) 구조의 커패시터를 형성할 수 있다. 상기 커패시터(A)의 용량(Capacitance)은 상기 금속막(136) 및 금속패턴(140)의 면적을 조절하거나, 상기 금속막(136)과 금속패턴(140) 사이의 층간절연막(ILD: Interlayer Dielectric)으로 사용된 유전막(138)의 유전율을 조절하여 결정할 수 있다.
도 8은 도 7의 범용 실리콘 인터포저의 제조방법을 설명하기 위한 플로차트(flowchart)이다.
도 8을 참조하면, 먼저 실리콘 기판에 관통 실리콘 비아홀을 형성(S100)한다. 상기 관통 실리콘 비아홀은 KOH 및 TMAH 용액을 이용한 습식식각 방법, 플라즈마를 이용한 건식식각 방법, 반응성 이온식각에 의한 방법 등을 사용하여 형성할 수 있다. 또한 상기 관통 실리콘 비아홀을 형성하는 방법은 이에 한정되지 않고 레이저 드릴을 이용한 방법, 기계적 드릴을 이용한 방법을 통해서도 형성할 수 있다.
이어서 상기 관통 실리콘 비아홀이 형성된 실리콘 기판 표면에 제1 보호막을 산화막으로 형성(S200)한다. 그 후, 상기 실리콘 기판 표면에 장벽층/시드층을 티타늄/구리(Ti/Cu)로 형성(S300)한 후, 상기 시드층을 이용하여 전기 도금에 의한 관통전극을 형성(S400)한다.
이어서 상기 관통전극과 연결된 재배선층을 형성(S500)한 후, 상기 재배선층의 일부를 노출시키는 제2 보호막을 폴리이미드와 같은 절연물질을 사용하여 형성한다. 상기 제2 보호막은 상기 재배선층의 일부를 외부로 노출시키도록 형성하는 것이 바람직하다. 상기 노출된 재배선층의 일부는 외부 소자와 연결을 위한 연결패드로 사용된다.
도 9는 본 발명에 의한 범용 실리콘 인터포저의 사용방법을 보여주는 일 실시예이다.
도 9를 참조하면, 도 8의 플로차트에 의해 제조된 본 발명에 의한 범용 실리콘 인터포저(100)가 하부 반도체 칩(168)과 상부 반도체 칩(160) 사이에서 연결 경로로 활용된 일 예를 보여준다. 구체적인 사용방법은, 먼저 도 8의 플로차트에 의해 제조된 범용 실리콘 인터포저(100)를 준비한다.
그리고 기본 프레임, 예컨대 인쇄회로기판의 칩 탑재부 위에 하부 반도체 칩(168)을 범프(bump, 176)를 이용하여 탑재한다. 상기 하부 반도체 칩(168)은 프로세서, 컨트롤러와 같은 LSI 소자일 수 있다. 또한 하부 반도체 칩(168)은 내부에 관통 실리콘 비아(TSV, 174)가 마련되어 있고, 회로부가 형성된 활성영역(active area)이 아래로 향하도록 탑재되며, 활성영역에 대향하는 상부면에 재배선층(Redistribution layer, 미도시)이 형성된 것일 수 있다. 상기 하부 반도체 칩(168)의 상부면에는 관통 실리콘 비아(174)와 전기적으로 연결된 스터드 범프(stud bump, 166)가 형성된 것이 적합하다.
이어서, 상기 하부 반도체 칩(168) 위에 본 발명에 의한 범용 실리콘 인터포저(100)를 연결한다. 이어서 상기 인터포저(100) 위에 상부 반도체 칩(160)을 도전성 연결단자를 통해 탑재한다. 상기 상부 반도체 칩(160)은 상기 하부 반도체 칩(168)과 유기적으로 함께 동작하는 로직 소자, 혹은 메모리 소자일 수 있다. 그 후 상기 기본프레임(170)의 상부, 하부 반도체 칩(168), 인터포저(100) 및 상부 반도체 칩(160)을 밀봉하는 봉지재(180)를 몰딩(molding) 공정을 진행한다. 마지막으로 상기 기본프레임(170)의 하부에 솔더볼(172)을 부착하는 공정을 진행하여 본 발명의 일 실시예에 의한 반도체 패키지(200)의 제조 공정을 완료한다.
도 10은 본 발명에 의한 범용 실리콘 인터포저의 사용방법을 보여주는 다른 실시예이다.
도 10을 참조하면, 도 8의 플로차트에 의해 제조된 본 발명에 의한 범용 실리콘 인터포저(100)가 반도체 패키지(300)의 기본 프레임으로 활용된 것을 보여준다. 구체적인 사용방법은, 먼저 도 8의 플로차트에 의해 제조된 범용 실리콘 인터포저(100)를 준비한다. 이어서 상기 인터포저(100) 위에 반도체 칩(160)을 도전성 연결단자(162)를 통해 탑재한다. 그 후, 인터포저(100) 및 반도체 칩(160)을 밀봉하는 봉지재(180)를 몰딩(molding) 공정을 통해 형성한다. 마지막으로 상기 인터포저(100)의 하부면에 형성된 연결패드에 도전성 연결단자(182), 예컨대 솔더볼을 부착하는 공정을 진행하여 본 발명의 다른 실시예에 의한 반도체 패키지(300)의 제조 공정을 완료한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
100: 인터포저, 102: 실리콘 기판,
104: 제1 보호막, 110: 관통 실리콘 비아홀,
112/114/116: 2개/4개/5개 소관통홀의 실리콘 비아홀,
120: 정렬키 영역,
122, 124, 126,128: 정렬키, 130: 스텝퍼용 정렬키,
132: 시드층, 134: 관통 전극,
136: 금속막, 138: 유전체막,
140: 금속패턴, 142, 146: 제2 보호막,
148, 150: 연결 패드, 160: 상부 반도체 칩,
162: 도전성 연결 단자, RDL: 재배선층
166: 스터드 범프(stud bump), 168: 하부 반도체 칩,
170: 기본 프레임, 172: 솔더볼,
174: 관통 실리콘 비아(TSV), 176: 범프(bump),
180: 봉지재, 182: 도전성 연결 단자.

Claims (8)

  1. 제1면 및 제2면을 포함하는 실리콘 기판;
    상기 실리콘 기판을 관통하여 형성되는 다수개의 관통 실리콘 비아홀들로서, 상기 실리콘 기판의 제1면 및 제2면을 연결하고 상기 제1면 위에 규칙적인 패턴으로 마련된 상기 다수개의 관통 실리콘 비아홀들;
    상기 실리콘 기판의 제1면에 마련된 복수개의 정렬키 셋트들로서, 각각이 자신의 웨이퍼 제조장비에 대응하는 상기 복수개의 정렬키 셋트들; 및
    상기 관통 실리콘 비아홀들 및 상기 복수개의 정렬키 셋트들이 마련된 상기 실리콘 기판의 표면을 덮는 보호막을 구비하며,
    상기 관통 실리콘 비아홀들을 채우는 관통 전극들; 및
    상기 복수개의 정렬키 셋트들 중에서 선택되는 어느하나에 대응하는 상기 관통 전극과 연결되는 재배선층으로서, 상기 실리콘 기판의 표면으로 연장된 상기 재배선층을 더 포함하는 것을 특징으로 하는 범용 실리콘 인터포저.
  2. 제1항에 있어서,
    상기 다수개의 관통 실리콘 비아홀들 각각은,
    복수개의 소관통홀들로 이루어진 것을 특징으로 하는 범용 실리콘 인터포저.
  3. 제1항에 있어서,
    상기 복수개의 정렬키 셋트들은,
    모양이 서로 상이한 것을 특징으로 하는 범용 실리콘 인터포저.
  4. 삭제
  5. 제1항에 있어서,
    상기 재배선층은,
    내부에 형성된 커패시터를 포함하는 것을 특징으로 하는 범용 실리콘 인터포저.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020120030838A 2012-03-27 2012-03-27 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법 KR101225451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120030838A KR101225451B1 (ko) 2012-03-27 2012-03-27 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120030838A KR101225451B1 (ko) 2012-03-27 2012-03-27 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법

Publications (1)

Publication Number Publication Date
KR101225451B1 true KR101225451B1 (ko) 2013-01-24

Family

ID=47842447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030838A KR101225451B1 (ko) 2012-03-27 2012-03-27 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법

Country Status (1)

Country Link
KR (1) KR101225451B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773831B1 (en) 2016-04-29 2017-09-26 SK Hynix Inc. Stacked type image sensors having a through silicon via structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244088A (ja) * 1999-02-17 2000-09-08 Fuji Xerox Co Ltd プリント配線基板実装体
JP2005217071A (ja) * 2004-01-28 2005-08-11 Nec Electronics Corp マルチチップ半導体装置用チップ及びその製造方法
KR20080064949A (ko) * 2006-07-24 2008-07-10 이비덴 가부시키가이샤 인터포저 및 이것을 이용한 전자 기기
KR20100050983A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 인터포저 및 이를 이용한 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244088A (ja) * 1999-02-17 2000-09-08 Fuji Xerox Co Ltd プリント配線基板実装体
JP2005217071A (ja) * 2004-01-28 2005-08-11 Nec Electronics Corp マルチチップ半導体装置用チップ及びその製造方法
KR20080064949A (ko) * 2006-07-24 2008-07-10 이비덴 가부시키가이샤 인터포저 및 이것을 이용한 전자 기기
KR20100050983A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 인터포저 및 이를 이용한 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773831B1 (en) 2016-04-29 2017-09-26 SK Hynix Inc. Stacked type image sensors having a through silicon via structure

Similar Documents

Publication Publication Date Title
CN106057768B (zh) 具有不连续聚合物层的扇出pop结构
EP2965353B1 (en) A substrate-less interposer
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
US9583475B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
TW201913834A (zh) 半導體結構及其製作方法
KR102647008B1 (ko) 팬 아웃 패키지 및 이의 형성 방법
CN115588651A (zh) 半导体封装件以及其制造方法
US11817305B2 (en) Front end of line interconnect structures and associated systems and methods
US11387177B2 (en) Package structure and method for forming the same
US8896089B2 (en) Interposers for semiconductor devices and methods of manufacture thereof
CN108428684A (zh) 半导体结构及其制造方法
CN104685624B (zh) 重组晶圆级微电子封装
US9615451B2 (en) Porous alumina templates for electronic packages
US11121070B2 (en) Integrated fan-out package
CN114765165A (zh) 封装件及其形成方法
TW202308095A (zh) 半導體封裝
US8907480B2 (en) Chip arrangements
US20240136295A1 (en) Front end of line interconnect structures and associated systems and methods
US7847386B1 (en) Reduced size stacked semiconductor package and method of making the same
US11552054B2 (en) Package structure and method of manufacturing the same
CN113013153A (zh) 集成电路封装件及其形成方法
TW201642428A (zh) 矽中介層與其製作方法
CN106611713B (zh) 半导体封装体及其制作方法
KR101225451B1 (ko) 관통 실리콘 비아를 포함하는 범용 실리콘 인터포저 및 그 사용방법
TWI685944B (zh) 三維直通矽晶貫孔結構

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee