JPH08330473A - ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ - Google Patents
ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージInfo
- Publication number
- JPH08330473A JPH08330473A JP7197412A JP19741295A JPH08330473A JP H08330473 A JPH08330473 A JP H08330473A JP 7197412 A JP7197412 A JP 7197412A JP 19741295 A JP19741295 A JP 19741295A JP H08330473 A JPH08330473 A JP H08330473A
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- solder
- pattern layer
- pattern
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10242—Metallic cylinders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
ダーボールの結合力を強化してソルダーボールのクラッ
クを防止し、前記ソルダーボールの印刷回路基板に対す
る実装を容易にしており、その実装密度を向上させるこ
とにある。 【解決手段】 前記複数のソルダーボールが付着される
半導体チップが搭載され所定の伝導性パターンが形成さ
れた第1パターン層と第2パターン層を包含する複数の
パターン層からなる回路基板の前記第1パターン層には
第1伝導性パッドが形成されており、前記第2パターン
層には第2伝導性パッドが形成されて、前記第1パター
ン層と第2パターン層との層間の間隔程の深さを有する
ソルダーボールの装着溝が具備されていることを特徴と
する。
Description
に関するもので、より具体的にはボールグリッドアレイ
(BGA;Ball Grid Array)パッケー
ジに使用されるソルダーボールのクラックを防止し、こ
のソルダーボールと基板間の結合力が強化され、このソ
ルダーボールの整列が容易な構造を有する印刷回路基板
と、これを使用したボールグリッドアレイパッケージに
関する。
ら、ますます多数の入出力ピンを要求しているので、そ
の素子の大きさを小形化することが重要である。しか
し、小形の半導体素子が多数の入出力ピンをもつように
なると半導体パッケージのリードピッチが余りにも小さ
くなって、パッケージのリードは外部の衝撃に弱くな
り、例えば、不要な容量等の付加の寄生効果に因るチッ
プの性能低下も発生され、パッケージの取り扱いに細心
な注意が必要になる問題点が発生される。ボールグリッ
ドアレイ(Ball Grid Array;以下、
“BGA”という)パッケージはピングリッドアレイ
(PGA;Pin Grid Array)からリード
の長さが長いので、発生されることができる誘導性の成
分による否定的な要素を排除しながら、入出力ピンの効
率性という長所を取ることができる新たな形態のパッケ
ージとして多数のリードが必要な素子に適合であり、こ
れと関連された多数の技術が、例えば米国特許第5,3
55,283号に紹介されている。
ている。ウェハプロセッサーによって願う回路素子は形
成された半導体チップ2を基板、例えばPCBと同じ基
板1上に装着される。前記半導体チップ2はボンディン
グワイヤ3によってPCB1と電気的に連結される。封
止樹脂、例えばエポキシモールディングコンパウンド
(EMC)4は、半導体チップ2とワイヤ等を外部環境
から保護するためのものである。
ボール(solder ball)5が付着されてい
る。図面上には図示されていないが、前記ソルダーボー
ル5と半導体チップ2はPCB内部に形成された所定の
伝導性パターンによって電気的に連結されてあって、外
部の電気的な信号が半導体チップ2に入るとか、このチ
ップ2から出たデータが前記ソルダーボール5を通じて
外部に出力されることができる。特に、前記ソルダーボ
ール5を電源電圧端子や接地電源端子として使用する
と、電気的な連結距離が短いので、インダクタンスと抵
抗を減らすことができる。前記ソルダーボール5は、ま
た半導体素子2から発生された熱を外部に放出する役割
もしている。
で、前記ソルダーボール5をPCB1の底面に実装する
ことを示している。前記ソルダーボール5と電気的に、
そして機械的に連結されるパッド7はPCB1の底面に
形成されている。このパッド7はソルダーブリッジ(s
older bridge)現象や信号パターン等のP
CBを保護するために、必要な部分のみを除外し、その
残りの全表面にはソルダーレジスター(ソルダーマスク
であるともする)8を塗布する。前記ソルダーボール5
は図6(A)の矢印に示すように前記ソルダーレジスタ
ー8が塗布されていないパッド7上にフラックス6を塗
布してから実装される。
ルを上置きしてから、リフローソルダー(reflow
solder)工程処理すると、図6(B)に図示の
形態にパッド7に付着される。
されているBGAパッケージ10をシステムの主基板
(main board)9に実装した状態を示してい
る。前記主基板9はソルダーボール5と付着される位置
に米国特許第4,940,181号に開示のようにソル
ダーボールの実装パッド11をもっており、図6(B)
に図示のようなソルダーボールが付着されたBGAパッ
ケージ10はリフローソルダー工程によって主基板9に
実装される。
フローソルダー工程を経る間前記ソルダーボール5は、
熱的なストレスを受けるようになり、このようなストレ
スが甚だしい場合には図6(B)の形状にPCB1に付
着された前記ソルダーボール5はB部分からクラックが
発生されて、このソルダーボール5とPCB1の結合力
が弱化されるという問題点が発生される。そして、この
ような熱的なストレスは前記主基板9とソルダーボール
が付着される部分(図7の‘c’)からもクラックを誘
発することになる。このようなクラックによって発生さ
れる現象は二つあるが、まず前記ソルダーボール5が結
合力の弱化に因って主基板9から離れてしまう場合には
BGAパッケージ10を再び実装するとよいが、このよ
うにするとリフローソルダー工程を二度ずつ経たソルダ
ーボールが受ける熱的なストレスは二倍以上に増大され
る。次に、前記ソルダーボール5がBGAパッケージの
PCB基板1から離れてしまう場合には主基板9に実装
することそのものが不可能になる。
に図示のように、前記パッド7のソルダーレジスター8
が塗布されていない場合においてのみ付着されているの
で、その結合力が弱くなり、少しの汚染物質のみ付着面
に浸透しても容易に離れる。更に、前記ソルダーボール
5をPCB1に上置きのときにもパッド7の面が扁平で
あるので、正確に位置を合わせることが難しいものであ
った。
の問題点に着眼したもので、本発明の目的はソルダーボ
ールとPCBの結合力が向上された構造を提示して、よ
り信頼性が高いBGAパッケージを提供することにあ
る。
B上に上向きとき、その位置の整列度を高めてBGAパ
ッケージの不良率を減少し生産性を向上させることにあ
る。
明は、半導体チップと、前記半導体チップが搭載され所
定の伝導性パターンが形成された第1パターン層と第2
パターン層を包含する複数のパターン層からなる回路基
板と、前記半導体チップを保護するためのモールディン
グ樹脂と、前記所定の伝導性パターンを通じて前記半導
体チップと電気的に連結され前記回路基板の底面に付着
される複数のソルダーボールを具備するボールグリッド
アレイパッケージにおいて、前記複数のソルダーボール
が付着される前記回路基板の前記第1パターン層には第
1伝導性パッドが形成されており、前記第2パターン層
には第2伝導性パッドが形成されて、前記第1パターン
層と第2パターン層との層間の間隔程の深さを有するソ
ルダーボールの装着溝が具備されていることを要旨とす
る。従って、ソルダーボールとPCBの結合力が向上さ
せ、より信頼性を向上できる。
ーボールの装着溝の幅は前記ソルダーボールの直径より
小さいか又は同じであることを要旨とする。従って、基
板とソルダーボールとの結合力を強化できる。
ーボールは銅や合金からなる金属コラムであることを要
旨とする。従って、ソルダージョインタークラックの側
面においてはクラックの発生を防止できる。
ーボールの装着溝に装着された前記複数のソルダーボー
ルのそれぞれ前記第1伝導性パッドと第2伝導性パッド
に溶融接合されて菌模様を有することを要旨とする。従
って、基板とソルダーボールとの結合力がずっと強化さ
れる。また、このようなソルダーボールを主基板に実装
するとき、ソルダーの熱的なストレスによるソルダーボ
ールのクラックを減らすことができる。
性パターンが形成されている第1パターン層と第2パタ
ーン層を包含する複数のパターン層と前記複数のパター
ン層との間に挿入される誘電物質を具備する回路基板に
おいて、前記第1パターン層には第1電気伝導性パッド
がパターン形成されており、前記第2パターン層には第
2電気伝導性パッドがパターン形成されており、前記第
1伝導性パッドと第2伝導性パッドは前記第1パターン
層と第2パターン層との間の誘電物質の厚さ程の深さを
有するソルダーボールの装着溝を構成することを要旨と
する。従って、ソルダーボールをPCB上に上置きのと
きに、その位置の整列度を高めてBGAパッケージの不
良率を減少し生産性を向上させる。
ーボールの装着溝の幅は前記装着溝に装着されるソルダ
ーボールの直径より小さいか又は同じであることを要旨
とする。従って、基板とソルダーボールとの結合力を強
化できる。
して説明する。
1を具備するBGAパッケージを示している。前記PC
B21は多層構造となっており、願う回路模様を有する
銅パターン24,26,28はお相互にブアイアホール
(via hole)27を通じて電気的に連結される
とか、スルーホールブァイア(through hol
e via)29によって連結される。ソルダーボール
は前記PCB21の底面に形成されているパッド22,
23に位置される。このようなソルダーボールパッド2
2,23はPCBの内層に形成されているパッド(以下
内部パッドという)23とPCBの図中下部の表面に形
成されているパッド(以下外部パッドという)22によ
って凹溝模様に構成されている。このとき、凹部溝の直
径aは使用されるソルダーボールの大きさにより決定さ
れる値である。図面からソルダーボールパッドの全体の
大きさbは結合されたソルダーボールの形状がリフロー
ソルダー工程時にソルダーボールが溶けられて付く外部
パッドの大きさ、即ち、(b−a)により左右され、ま
た二つの隣接されたソルダーボールパッド22,23の
間をへる回路パターンの数がどのぐらいであるかを決定
することができるので、設計時に考慮しなければならな
い重要な変数となる。また、多層PCBの層間の厚さも
考慮の対象になる。外部パッド22が形成されているP
CBの層と内部パッド23が形成されている層間の誘電
物質(例えば、プリプレグ(prepreg)或いはエ
ポキシグラス等)の厚さはソルダーボールの装着溝の深
さを決定する変数であり、層間の厚さによりソルダーボ
ールの形状が左右され、従ってソルダーボールの結合部
分におけるクラックにも影響を及ぼすことになる。
って形成される凹溝の大きさはソルダーボールの整列に
も影響を及ぼす。本発明の実施例においてはソルダーボ
ールの直径は760μm、内部パッド23の大きさは8
00μmとした。また、前記外部パッド22に使用され
る銅薄層の厚さは18μmであり、前記内部パッド23
に使用される銅薄層の厚さは36μmにしており、誘電
物質の厚さは0.1mmのものを使用した。ソルダーボ
ールパッドの溝の直径aは約500μmにしており、前
記ソルダーボールパッドの全体の大きさbはソルダーボ
ールのピッチが1.27mmの場合を考慮して約760
μmにした。したがって、前記外部パッド22の長さは
約80m程度になる。
ド23によって生ずる溝の大きさをソルダーボールの大
きさより多少大きくしてソルダーボールパッドにソルダ
ーボールを配置させてから、リフロー工程をへるとソル
ダーボールの形状を多少向上させることができる。しか
し、前記溝の大きさが余りにも大きくなるとBGAパッ
ケージのソルダーピッチは1.0/1.27/1.5m
mと規定されているので、ソルダーボールピッチが小さ
いときにはソルダーボールの装着溝の間を減らさなけれ
ばならない回路配線を考慮したとき、前記ソルダーボー
ルの形状のみのために大きさが大きな溝を適用し難し
い。現在一番小さいソルダーボールの大きさは50μm
程度である。
を製造する工程を示している図面である。同図で、説明
されるPCBは層F,G,H,Iからなる多層の構造と
なっており、この層間にはエポシキグラス(epoxy
glass)系列のコア(core)或いは層間の接
着剤として使用されるプリプレグが挿入され、電気的な
連結のために既に塗布された銅板を蝕刻法によってパタ
ーニングして願う回路パターンを形成する。このような
PCBを製造する具体的な工程は従来の方法と同一に適
用されることができるので、これに対するその仔細な説
明に対しては省略する。
ソルダーボールが上置きの位置にドリリング等の工程に
よって図1に図示の大きさaの孔を開け鍍金して前記外
部パッド22を電気的に導通されるように形成される。
層Gには層Fの孔と対応する位置に前記内部パッド23
になる銅パターンが形成される。勿論、誘電物質は内部
パッドの銅パターンには被覆されない。このような構造
をもつように孔と銅パッドパターンが形成された層G,
Fは層II,Iとともに圧着されてPCBを成すことにな
る。
CBにソルダーボールを配置させた構造を示している図
面である。図2の工程によって形成された前記ソルダー
ボールパッド22,23にソルダーボールを図中上向き
の前に誘電物質の側壁に銅鍍金32を被覆する。これは
外部パッドと内部パッドを電気的に連結してやり、リフ
ローソルダー工程時にソルダーの結合力を強化させるた
めのものである。前記内部パッド23にはフラックス3
4を塗布しソルダーボールを配置させる。前記外部パッ
ド22は内部パッド23まで孔が開けられて溝形態をも
つので、前記ソルダーボールを配置させるとき、ソルダ
ーボールの整列が容易であり、したがって整列の不良に
よるソルダーボールの離れることを防止することができ
る。
せてから、リフローソルダー工程をして前記ソルダーボ
ールとパッドが結合された構造を示している。従来の図
6(B)の構造と比較したとき、前記ソルダーボールが
接着される部分は前記外部パッド22まで乗り越えて、
その模様が菌形態となるので、従来より結合力がずっと
強化される。また、このようなソルダーボールを主基板
9に実装するとき、ソルダーの熱的なストレスによるソ
ルダーボールのクラックを減らすことができる。
層間の厚さ程内側に入ってパッドに結合されるので、こ
のソルダーボールの高さはそれ程よりもっと低くなる。
たソルダーボールの代りに銅や合金等のような金属のコ
ラム(column)13をソルダーボールのように外
部リードとして使用して従来の問題点を解決することが
できる他の実施例である。この形態は、ソルダーボール
を使用することによりソルダージョインタークラックの
側面においては多少の利点があるが、その工程および其
他の諸般事情等を考慮するとその価格の単価が多少は上
昇されることが短所と台頭される。また、前記で使用し
たソルダーボールを使用することも既存のBGAのPC
Bに比べ外部パッドと内部パッドを形成させるPCBの
加工技術を必要とするため従来の価格よりは多少差異が
ある。
のソルダーボールが付着される前記回路基板の前記第1
パターン層には第1伝導性パッドが形成されており、前
記第2パターン層には第2伝導性パッドが形成されて、
前記第1パターン層と第2パターン層との層間の間隔程
の深さを有するソルダーボールの装着溝が具備されてい
るので、ソルダーボールとPCBの結合力が向上させ、
より信頼性を向上できる。
ーボールの装着溝の幅は前記ソルダーボールの直径より
小さいか又は同じであるので、基板とソルダーボールと
の結合力を強化できる。
ーボールは銅や合金からなる金属コラムであるので、ソ
ルダージョインタークラックの側面においてはクラック
の発生を防止できる。
ーボールの装着溝に装着された前記複数のソルダーボー
ルのそれぞれ前記第1伝導性パッドと第2伝導性パッド
に溶融接合されて菌模様を有するので、基板とソルダー
ボールとの結合力がずっと強化される。また、このよう
なソルダーボールを主基板に実装するとき、ソルダーの
熱的なストレスによるソルダーボールのクラックを減ら
すことができる。
ン層には第1電気伝導性パッドがパターン形成されてお
り、前記第2パターン層には第2電気伝導性パッドがパ
ターン形成されており、前記第1伝導性パッドと第2伝
導性パッドは前記第1パターン層と第2パターン層との
間の誘電物質の厚さ程の深さを有するソルダーボールの
装着溝を構成するので、ソルダーボールをPCB上に上
置きのとき、その位置の整列度を高めてBGAパッケー
ジの不良率を減少し生産性を向上させる。
ーボールの装着溝の幅は前記装着溝に装着されるソルダ
ーボールの直径より小さいか又は同じであるので、基板
とソルダーボールとの結合力を強化できる。
したボールグリッドアレイパッケージ部分の断面図であ
る。
の説明図である。
ダーボールを上置きリフローソルダー工程を通じてソル
ダーボールの装着溝に付着させた部分の拡大図である。
りに銅や合金からなる金属コラムを使用したボールグリ
ッドアレイパッケージの部分の断面図である。
の断面図である。
て、ソルダーボールが付着される印刷回路基板(PC
B)の底面の斜視図であり、(B)は従来の技術による
ソルダーボールが実際に印刷回路基板のソルダーボール
の付着パッドに付着された状態を示している部分の断面
図である。
板に実装した状態を示している断面図である。
e via) 32 金属電気鍍金膜
Claims (6)
- 【請求項1】 半導体チップと、前記半導体チップが搭
載され所定の伝導性パターンが形成された第1パターン
層と第2パターン層を包含する複数のパターン層からな
る回路基板と、前記半導体チップを保護するためのモー
ルディング樹脂と、前記所定の伝導性パターンを通じて
前記半導体チップと電気的に連結され前記回路基板の底
面に付着される複数のソルダーボールを具備するボール
グリッドアレイパッケージにおいて、 前記複数のソルダーボールが付着される前記回路基板の
前記第1パターン層には第1伝導性パッドが形成されて
おり、前記第2パターン層には第2伝導性パッドが形成
されて、前記第1パターン層と第2パターン層との層間
の間隔程の深さを有するソルダーボールの装着溝が具備
されていることを特徴とするボールグリッドアレイパッ
ケージ。 - 【請求項2】 前記ソルダーボールの装着溝の幅は前記
ソルダーボールの直径より小さいか又は同じであること
を特徴とする請求項1記載のボールグリッドアレイパッ
ケージ。 - 【請求項3】 前記ソルダーボールは銅や合金からなる
金属コラムであることを特徴とする請求項1または請求
項2記載のボールグリッドアレイパッケージ。 - 【請求項4】 前記ソルダーボールの装着溝に装着され
た前記複数のソルダーボールのそれぞれは前記第1伝導
性パッドと第2伝導性パッドに溶融接合されて菌模様を
有することを特徴とする請求項1または請求項2記載の
ボールグリッドアレイパッケージ。 - 【請求項5】 所定の伝導性パターンが形成されている
第1パターン層と第2パターン層を包含する複数のパタ
ーン層と前記複数のパターン層との間に挿入される誘電
物質を具備する回路基板において、 前記第1パターン層には第1電気伝導性パッドがパター
ン形成されており、前記第2パターン層には第2電気伝
導性パッドがパターン形成されており、前記第1伝導性
パッドと第2伝導性パッドは前記第1パターン層と第2
パターン層との間の誘電物質の厚さ程の深さを有するソ
ルダーボールの装着溝を構成することを特徴とする回路
基板。 - 【請求項6】 前記ソルダーボールの装着溝の幅は前記
装着溝に装着されるソルダーボールの直径より小さいか
又は同じであることを特徴とする請求項5記載の回路基
板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950014293A KR0157284B1 (ko) | 1995-05-31 | 1995-05-31 | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 |
KR1995P14293 | 1995-05-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08330473A true JPH08330473A (ja) | 1996-12-13 |
JP2768650B2 JP2768650B2 (ja) | 1998-06-25 |
Family
ID=19416191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7197412A Expired - Fee Related JP2768650B2 (ja) | 1995-05-31 | 1995-08-02 | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5636104A (ja) |
JP (1) | JP2768650B2 (ja) |
KR (1) | KR0157284B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
US7893792B2 (en) | 2003-08-21 | 2011-02-22 | Samsung Electronics Co., Ltd. | Duplexer using an embedded PCB and method of fabricating the same |
JP2011527830A (ja) * | 2008-07-09 | 2011-11-04 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 導体間隙が縮小された超小型電子相互接続素子 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719440A (en) | 1995-12-19 | 1998-02-17 | Micron Technology, Inc. | Flip chip adaptor package for bare die |
US6861290B1 (en) * | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
US6417029B1 (en) * | 1996-12-12 | 2002-07-09 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
JPH1174651A (ja) | 1997-03-13 | 1999-03-16 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
KR100450246B1 (ko) * | 1997-06-30 | 2005-05-24 | 삼성전자주식회사 | 솔더 볼 부착 장치 |
EP1895589A3 (en) | 1997-10-17 | 2013-04-03 | Ibiden Co., Ltd. | Semiconductor package substrate |
US6116921A (en) * | 1998-02-16 | 2000-09-12 | The Whitaker Corporation | Electrical connector having recessed solderball foot |
JPH11274813A (ja) * | 1998-03-24 | 1999-10-08 | Ngk Spark Plug Co Ltd | 誘電体フィルタ及びその製造方法 |
JPH11297889A (ja) | 1998-04-16 | 1999-10-29 | Sony Corp | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
DE19839760A1 (de) * | 1998-09-01 | 2000-03-02 | Bosch Gmbh Robert | Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung |
US6352437B1 (en) | 1999-10-20 | 2002-03-05 | John O. Tate | Solder ball terminal |
SG106050A1 (en) * | 2000-03-13 | 2004-09-30 | Megic Corp | Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby |
US6333563B1 (en) | 2000-06-06 | 2001-12-25 | International Business Machines Corporation | Electrical interconnection package and method thereof |
KR100702967B1 (ko) * | 2000-12-01 | 2007-04-03 | 삼성전자주식회사 | 솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체패키지 및 그를 이용한 적층 패키지 |
KR100374629B1 (ko) * | 2000-12-19 | 2003-03-04 | 페어차일드코리아반도체 주식회사 | 얇고 작은 크기의 전력용 반도체 패키지 |
EP1372391B1 (en) * | 2001-03-20 | 2005-11-02 | Bayer CropScience S.A. | Phytopharmaceutical alloy compositions |
US6683375B2 (en) * | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
KR100481216B1 (ko) * | 2002-06-07 | 2005-04-08 | 엘지전자 주식회사 | 볼 그리드 어레이 패키지 및 그의 제조 방법 |
TWI233677B (en) * | 2003-10-28 | 2005-06-01 | Advanced Semiconductor Eng | Ball grid array package and method thereof |
US8259415B2 (en) * | 2009-06-22 | 2012-09-04 | Seagate Technology Llc | Slider bond pad with a recessed channel |
US8671560B2 (en) | 2010-03-30 | 2014-03-18 | Research Triangle Institute | In system reflow of low temperature eutectic bond balls |
US9814190B1 (en) | 2013-02-01 | 2017-11-14 | Hunter Industries, Inc. | Irrigation controller with robust ground path |
CN104425287A (zh) * | 2013-08-19 | 2015-03-18 | 讯芯电子科技(中山)有限公司 | 封装结构及制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08279571A (ja) * | 1995-04-10 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241228A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Comput Eng Corp Ltd | 半導体チツプ |
JPS62266857A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置 |
JPS63239873A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | マルチチツプモジユ−ル |
US4940181A (en) * | 1989-04-06 | 1990-07-10 | Motorola, Inc. | Pad grid array for receiving a solder bumped chip carrier |
DE68927931T2 (de) * | 1989-07-26 | 1997-09-18 | Ibm | Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip |
US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
JPH0472792A (ja) * | 1990-07-13 | 1992-03-06 | Nec Ibaraki Ltd | チップキャリアの実装構造 |
US5128746A (en) * | 1990-09-27 | 1992-07-07 | Motorola, Inc. | Adhesive and encapsulant material with fluxing properties |
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
-
1995
- 1995-05-31 KR KR1019950014293A patent/KR0157284B1/ko not_active IP Right Cessation
- 1995-08-02 JP JP7197412A patent/JP2768650B2/ja not_active Expired - Fee Related
- 1995-08-07 US US08/512,013 patent/US5636104A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08279571A (ja) * | 1995-04-10 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7893792B2 (en) | 2003-08-21 | 2011-02-22 | Samsung Electronics Co., Ltd. | Duplexer using an embedded PCB and method of fabricating the same |
US8418331B2 (en) | 2003-08-21 | 2013-04-16 | Samsung Electronics Co., Ltd. | Method of fabricating a duplexer using an embedded PCB |
JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
JP2011527830A (ja) * | 2008-07-09 | 2011-11-04 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 導体間隙が縮小された超小型電子相互接続素子 |
US8900464B2 (en) | 2008-07-09 | 2014-12-02 | Invensas Corporation | Method of making a microelectronic interconnect element with decreased conductor spacing |
US9524947B2 (en) | 2008-07-09 | 2016-12-20 | Invensas Corporation | Microelectronic interconnect element with decreased conductor spacing |
US9856135B2 (en) | 2008-07-09 | 2018-01-02 | Invensas Corporation | Microelectronic interconnect element with decreased conductor spacing |
Also Published As
Publication number | Publication date |
---|---|
JP2768650B2 (ja) | 1998-06-25 |
US5636104A (en) | 1997-06-03 |
KR960042902A (ko) | 1996-12-21 |
KR0157284B1 (ko) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
KR100426825B1 (ko) | 반도체 장치 | |
US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
US8022524B2 (en) | Semiconductor device | |
US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
US20090045508A1 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
US6507118B1 (en) | Multi-metal layer circuit | |
US8022513B2 (en) | Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
US20100009498A1 (en) | Planar interconnect structure for hybrid circuits | |
JP2002208657A (ja) | 半導体装置及び半導体装置実装用基板 | |
JP2002231761A (ja) | 電子部品実装体および電子部品 | |
JP2011066122A (ja) | 回路基板 | |
JPH08191128A (ja) | 電子装置 | |
JPH08167676A (ja) | 半導体装置 | |
JP2005340864A (ja) | 半導体装置の製造方法 | |
JPH0645763A (ja) | 印刷配線板 | |
JP2009266994A (ja) | 半導体装置およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110410 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 16 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |