JPS63239873A - マルチチツプモジユ−ル - Google Patents
マルチチツプモジユ−ルInfo
- Publication number
- JPS63239873A JPS63239873A JP62071499A JP7149987A JPS63239873A JP S63239873 A JPS63239873 A JP S63239873A JP 62071499 A JP62071499 A JP 62071499A JP 7149987 A JP7149987 A JP 7149987A JP S63239873 A JPS63239873 A JP S63239873A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- light
- mother
- bonded
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 2
- 229910020816 Sn Pb Inorganic materials 0.000 abstract 1
- 229910020922 Sn-Pb Inorganic materials 0.000 abstract 1
- 229910008783 Sn—Pb Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチチップモジ瓢−ルに関し、特に、該マル
チチップモジエールにおいて、光により信号の入出力を
行うようにしてなるマルチチップモジエールに関する。
チチップモジエールにおいて、光により信号の入出力を
行うようにしてなるマルチチップモジエールに関する。
従来のマルチチップモジュールにおける、子チップとマ
ザーチップとの接合には、一般に１バンプ（突起電極）
を用いた、いわゆるコンドロールド・コラップス・ボン
ディング（ＣＣＢ）方式がとられている。
ザーチップとの接合には、一般に１バンプ（突起電極）
を用いた、いわゆるコンドロールド・コラップス・ボン
ディング（ＣＣＢ）方式がとられている。
すなわち、当該モジ１−ルの一例は、論理回路やメモリ
回路機能の形成された８１チツプ（子チップ）を、複数
、当該チップ内の内部配線と接続した５ｎ−Ｐｂ半球状
バンプの溶融（リフロー）により、薄膜多層配線Ｓｔ基
板（マザーチップ）Ｋ接合（フェイスダウンボンディン
グ）する。当該マルチチップモジュールにおいては、上
記突起電極を介して、電源の供給および信号の入出力Ｃ
ｌ１０）が行われる。
回路機能の形成された８１チツプ（子チップ）を、複数
、当該チップ内の内部配線と接続した５ｎ−Ｐｂ半球状
バンプの溶融（リフロー）により、薄膜多層配線Ｓｔ基
板（マザーチップ）Ｋ接合（フェイスダウンボンディン
グ）する。当該マルチチップモジュールにおいては、上
記突起電極を介して、電源の供給および信号の入出力Ｃ
ｌ１０）が行われる。
なお、上記のごときＣＣＢ方式によるマルチチップモジ
エールについて述べた文献の例としては、日経マグロウ
ヒル社発行「日経エレクトロニクス」１９８４年９月２
４日号Ｆ２８１〜２８５があげられ、また、ＣＣＢ方式
について述べた文献の例としては、１９８０年１月１５
日（株）工業調査会発行日本マイクロエレクトロニクス
協会編ｒＩＣ化実装技術」Ｐ８１があげられる。
エールについて述べた文献の例としては、日経マグロウ
ヒル社発行「日経エレクトロニクス」１９８４年９月２
４日号Ｆ２８１〜２８５があげられ、また、ＣＣＢ方式
について述べた文献の例としては、１９８０年１月１５
日（株）工業調査会発行日本マイクロエレクトロニクス
協会編ｒＩＣ化実装技術」Ｐ８１があげられる。
上記のように、従来例では、突起電極によるＣＣＢ方式
により、子チップとマザーチップとを接合しており、か
つ、電源ラインのみならず信号ラインも当該突起電極を
介して接続している。
により、子チップとマザーチップとを接合しており、か
つ、電源ラインのみならず信号ラインも当該突起電極を
介して接続している。
そのため、当該突起電極を構成する半田バンプが熱的影
響などくより破断した揚台、信号ライ／の接続が断たれ
ることがある。
響などくより破断した揚台、信号ライ／の接続が断たれ
ることがある。
本発明は、かかるＣＣＢ方式によるマルチチップモジュ
ールにおいて、上記のごとき事態を回避して当該モジエ
ールの信頼性を向上させることのできる技術を提供する
ことを目的とする。
ールにおいて、上記のごとき事態を回避して当該モジエ
ールの信頼性を向上させることのできる技術を提供する
ことを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、子チップおよびマザーチップＫ。
発光素子または受光素子を組込むようにして、これら発
光素子と受光素子の間で、光による信号ラインを形成す
るようにし、一方、子チップとマザーチップとの接合は
従来のようＫＣＣＢ方式により行ない、かつ、当該突起
電極を介して電源ラインを形成するようにした。
光素子と受光素子の間で、光による信号ラインを形成す
るようにし、一方、子チップとマザーチップとの接合は
従来のようＫＣＣＢ方式により行ない、かつ、当該突起
電極を介して電源ラインを形成するようにした。
このように、ＣＣＢ方式によるマルチチップモジエール
において、その信号ラインを、突起電極を介して形成す
るのではなく、光により信号のＩｌｏを行なうようにし
たので、従来のごとく突起電極が破断して信号ラインが
破線されるということがなくなり、マルチチップモジュ
ールの信頼性を向上させることができる。
において、その信号ラインを、突起電極を介して形成す
るのではなく、光により信号のＩｌｏを行なうようにし
たので、従来のごとく突起電極が破断して信号ラインが
破線されるということがなくなり、マルチチップモジュ
ールの信頼性を向上させることができる。
次に、本発明の実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す原理図である。
基板１上には、マザーチップ２が接合され、さらに、該
マザーチップ２上には、子チップ３が、突起電極４を介
して接合されている。
マザーチップ２上には、子チップ３が、突起電極４を介
して接合されている。
基板１は、例えば方形のＳＩＣ基板により構成されてい
る。
る。
マザーチップ２は、例えば薄膜多層配線Ｓｉ基板により
構成されている。
構成されている。
子チップ３は、例えばシリコン単結晶基板から成り、周
知の技術によってこのチップ内には多数の回路素子が形
成され、１つの回路機能が与えられている。回路素子の
具体例は、例えばＭＯＳトランジスタから成り、これら
の回路素子によって、例えば論理回路およびメモリの回
路機能が形成されている。
知の技術によってこのチップ内には多数の回路素子が形
成され、１つの回路機能が与えられている。回路素子の
具体例は、例えばＭＯＳトランジスタから成り、これら
の回路素子によって、例えば論理回路およびメモリの回
路機能が形成されている。
子チップ３１Ｃは発光素子５が組込まれている。
第３図に当該子チップ３の要部構成断面図を示す。
当該発光素子５は、方形の子チップ３の周辺に配設され
たボンディング用パッド部（電極部）６を利用して、当
該子チップ３の内部に組込みする。
たボンディング用パッド部（電極部）６を利用して、当
該子チップ３の内部に組込みする。
第３図にて、７はデバイス、８は人！電極配線（内部配
線）で、上記パッド部６に、同図に示すように、０１層
９、Ｃｕ層１０および人Ｕ層１１よりなる接着用金属層
を施した後に、５ｎ−Ｐｂよりなる半球状の突起電極４
を形成する。
線）で、上記パッド部６に、同図に示すように、０１層
９、Ｃｕ層１０および人Ｕ層１１よりなる接着用金属層
を施した後に、５ｎ−Ｐｂよりなる半球状の突起電極４
を形成する。
パッド部６の形成は一デバイス７表面のデバイス表面保
護膜１２にホトレジスト技術などＫより穴をあけるとと
くより形成で館る。
護膜１２にホトレジスト技術などＫより穴をあけるとと
くより形成で館る。
前記のごとく当該パッド部６を利用して発光素子５を組
込みする。
込みする。
発光素子５は、例えば半導体レザーより成る。
第４図に当該素子５の一例構成図を示す。
第４図にて、１３はｐｍ半導体、１４は接合部、１５は
ｎ型半導体、１６は電極、１７は電極、１Ｂは電源、１
９はレザー光である。
ｎ型半導体、１６は電極、１７は電極、１Ｂは電源、１
９はレザー光である。
マザーチップ２には、当該発光素子５に対応する位１１
！Ｋ、受光素子２０を、第１図に示すように組込みする
。
！Ｋ、受光素子２０を、第１図に示すように組込みする
。
受光素子２０には、発光素子５から発した光を電気に変
換する働きのある素子であればいかなるものでも使用で
きる。受光素子２００例には、Ｐ−Ｎ接合をもち、光が
当ると起電力を生じるようなレザー受光素子があげられ
る。
換する働きのある素子であればいかなるものでも使用で
きる。受光素子２００例には、Ｐ−Ｎ接合をもち、光が
当ると起電力を生じるようなレザー受光素子があげられ
る。
第５図および第６図は、本発明の原理を利用したマルチ
チップモジエールの構成断面図の二三の例を示す。
チップモジエールの構成断面図の二三の例を示す。
第５図に示すマルチチップモジエールは、例えば、あら
かじめ、子チップ３を、複数、突起電極４のリフローに
より接合したマザーチップ２を、基板１に接合し、マザ
ーチップ２の配線と、基板１の導体２１とを、ボンディ
ング用ワイヤ２２により接続し、該導体２１と、外部リ
ード２３との間を、当該基板１の内部配線２４により接
続し、キャップ２５を取付げすることにより得られる。
かじめ、子チップ３を、複数、突起電極４のリフローに
より接合したマザーチップ２を、基板１に接合し、マザ
ーチップ２の配線と、基板１の導体２１とを、ボンディ
ング用ワイヤ２２により接続し、該導体２１と、外部リ
ード２３との間を、当該基板１の内部配線２４により接
続し、キャップ２５を取付げすることにより得られる。
第６図に示すマルチチップモジ纂−ルは、例工ば、先ず
、ＳＩＣ基板ＩＫＳＩ配線基板２接着用パッドのメ・タ
ライゼーシ曹ンを施し、封止用ガラス２６で、リード２
７と７ランジ（枠）２８とを接着する。あらかじめ、子
チップ３を７エイスダウンボンデイングしたＳｔ配線基
板２を、ＳｉＣ基板ｌのバッドにハング付げする。Ｓｉ
配線基板２の端子とり−ド２７をボンディング用ワイヤ
２２によりワイヤボンディング後、キャップ２９を接着
し、さらに、フィン３０をＳＩＣ基板基板接着するＯ 当該マルチチップモジエールにおける信号の入出力系統
図を第２図に示す。
、ＳＩＣ基板ＩＫＳＩ配線基板２接着用パッドのメ・タ
ライゼーシ曹ンを施し、封止用ガラス２６で、リード２
７と７ランジ（枠）２８とを接着する。あらかじめ、子
チップ３を７エイスダウンボンデイングしたＳｔ配線基
板２を、ＳｉＣ基板ｌのバッドにハング付げする。Ｓｉ
配線基板２の端子とり−ド２７をボンディング用ワイヤ
２２によりワイヤボンディング後、キャップ２９を接着
し、さらに、フィン３０をＳＩＣ基板基板接着するＯ 当該マルチチップモジエールにおける信号の入出力系統
図を第２図に示す。
当該信号のＩｌｏを第６図に示すモジ瓢−ルに従い説明
すると、（外部）リード２７かもの、外部信号３１は、
マザ−チップ２０入力回路３２、レザー変換回路３３を
経て、レザー光１９罠変換され、子チップ３内に入り、
核子チップ３内の電気信号変換回路３４、内部論理回路
３５、レザー変換回路３６を経て、該子チップ３外にレ
ザー光１９として発光し、該レザー光１９を、マザーチ
ップ２が受光し、該マザーチップ２における電気信号変
換回路３７および出力回路３８を経て、再び、リード２
７を経て外部へと出力される。
すると、（外部）リード２７かもの、外部信号３１は、
マザ−チップ２０入力回路３２、レザー変換回路３３を
経て、レザー光１９罠変換され、子チップ３内に入り、
核子チップ３内の電気信号変換回路３４、内部論理回路
３５、レザー変換回路３６を経て、該子チップ３外にレ
ザー光１９として発光し、該レザー光１９を、マザーチ
ップ２が受光し、該マザーチップ２における電気信号変
換回路３７および出力回路３８を経て、再び、リード２
７を経て外部へと出力される。
本発明では、上記のように、子チップ３とＶザーチップ
２間の信号の入出力を、発光素子５や受光素子２０によ
り、やりとりするようにしたので、突起電極４０半田疲
労などがあり破断がありても、当該信号ラインを破線す
ることを回避することができ、マルチチップモジエール
の信頼性を向上させることができた。
２間の信号の入出力を、発光素子５や受光素子２０によ
り、やりとりするようにしたので、突起電極４０半田疲
労などがあり破断がありても、当該信号ラインを破線す
ることを回避することができ、マルチチップモジエール
の信頼性を向上させることができた。
以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本発明はＣＣＢ接合方式による半導体装置全般に適用す
ることかできる。
ることかできる。
本願において開示される発明のうち代表的なものＫより
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、破断の生じ易い突起電極を用いたマル
チチップモジュールにおける信頼性を向上させることに
成功した。
チチップモジュールにおける信頼性を向上させることに
成功した。
第１図は本発明の実施例を示すＷ、理図、第２図は本発
明による信号の入出力の一例を示す回路系統図、 第３図は本発明の実施例を示す要部断面図、第４図は半
導体レザーの一例構成図、 第５図は本発明の実施例を示すマルチチップモジエール
の構成断面図、 第６図は本発明の他の実施例を示すマルチチップモジエ
ールの構成断面図である。 １・・・基板、２・・・マザーチップ、３・・・子チッ
プ、４・・・突起電極、５・・・発光素子、６・・・電
極部、７・・・デバイス、８・・・内部配線、９・・・
Ｃｒ層、１ｏ・・・Ｃｕ層、１１・・・人Ｕ層、１２・
・・デバイス表面保護膜、１３・・・ｐ型半導体、１４
・・・接合部、１５・・・ｎ型半導体、１６・・・電極
、１７・・・電極、１８・・・電源、１９・・・レザー
光、２０・・・受光素子、２１・・・導体、２２・・・
ボンディング用ワイヤ、２３・・・外部リート、２４・
・・内部配線、２５・・・キャップ、２６・・・封止層
ガラス、２７・・・リード、２８・・・枠、２９・・・
キャップ、３０・・・フィン、３１・・・外部信号、３
２・・・入力回路、３３・・・レザー変換回路、３４・
・・電気信号変換回路、３５・・・内部論理回路、３６
・・・レザー変換回路、３７・・・電気信号変換回路、
３８・・・出方回路。 代理人 弁理士 小 川 勝 男、倒７＝＞第 ４
図 第 ５ 図 ２、τ
明による信号の入出力の一例を示す回路系統図、 第３図は本発明の実施例を示す要部断面図、第４図は半
導体レザーの一例構成図、 第５図は本発明の実施例を示すマルチチップモジエール
の構成断面図、 第６図は本発明の他の実施例を示すマルチチップモジエ
ールの構成断面図である。 １・・・基板、２・・・マザーチップ、３・・・子チッ
プ、４・・・突起電極、５・・・発光素子、６・・・電
極部、７・・・デバイス、８・・・内部配線、９・・・
Ｃｒ層、１ｏ・・・Ｃｕ層、１１・・・人Ｕ層、１２・
・・デバイス表面保護膜、１３・・・ｐ型半導体、１４
・・・接合部、１５・・・ｎ型半導体、１６・・・電極
、１７・・・電極、１８・・・電源、１９・・・レザー
光、２０・・・受光素子、２１・・・導体、２２・・・
ボンディング用ワイヤ、２３・・・外部リート、２４・
・・内部配線、２５・・・キャップ、２６・・・封止層
ガラス、２７・・・リード、２８・・・枠、２９・・・
キャップ、３０・・・フィン、３１・・・外部信号、３
２・・・入力回路、３３・・・レザー変換回路、３４・
・・電気信号変換回路、３５・・・内部論理回路、３６
・・・レザー変換回路、３７・・・電気信号変換回路、
３８・・・出方回路。 代理人 弁理士 小 川 勝 男、倒７＝＞第 ４
図 第 ５ 図 ２、τ
Claims (1)
- 【特許請求の範囲】 １、配線基板に複数の半導体チップを当該チップの突起
電極により接合して成る構造を有するマルチチップモジ
ュールにおいて、前記半導体チップの電極部および前記
配線基板の当該チップの電極部に対応する位置にそれぞ
れ発光素子または受光素子を組込みして、これら素子に
より半導体チップと配線基板間の信号の入出力を行うよ
うにして成ることを特徴とするマルチチップモジュール
。 ２、信号の入出力が、レザー光により行うようにして成
る、特許請求の範囲第１項記載のマルチチップモジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071499A JPS63239873A (ja) | 1987-03-27 | 1987-03-27 | マルチチツプモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62071499A JPS63239873A (ja) | 1987-03-27 | 1987-03-27 | マルチチツプモジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63239873A true JPS63239873A (ja) | 1988-10-05 |
Family
ID=13462423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62071499A Pending JPS63239873A (ja) | 1987-03-27 | 1987-03-27 | マルチチツプモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63239873A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5636104A (en) * | 1995-05-31 | 1997-06-03 | Samsung Electronics Co., Ltd. | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board |
| WO2004002198A1 (en) * | 2002-06-25 | 2003-12-31 | Koninklijke Philips Electronics N.V. | A system for maintaining light characteristics from a multi-chip led package |
| WO2004068909A1 (en) * | 2003-01-27 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Multichip led lighting device |
| US8569970B2 (en) | 2007-07-17 | 2013-10-29 | Cree, Inc. | LED with integrated constant current driver |
| US8791645B2 (en) | 2006-02-10 | 2014-07-29 | Honeywell International Inc. | Systems and methods for controlling light sources |
-
1987
- 1987-03-27 JP JP62071499A patent/JPS63239873A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5636104A (en) * | 1995-05-31 | 1997-06-03 | Samsung Electronics Co., Ltd. | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board |
| WO2004002198A1 (en) * | 2002-06-25 | 2003-12-31 | Koninklijke Philips Electronics N.V. | A system for maintaining light characteristics from a multi-chip led package |
| WO2004068909A1 (en) * | 2003-01-27 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Multichip led lighting device |
| US7322718B2 (en) | 2003-01-27 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Multichip LED lighting device |
| US8791645B2 (en) | 2006-02-10 | 2014-07-29 | Honeywell International Inc. | Systems and methods for controlling light sources |
| US8937443B2 (en) | 2006-02-10 | 2015-01-20 | Honeywell International Inc. | Systems and methods for controlling light sources |
| US8569970B2 (en) | 2007-07-17 | 2013-10-29 | Cree, Inc. | LED with integrated constant current driver |
| US8810151B2 (en) | 2007-07-17 | 2014-08-19 | Cree, Inc. | LED with integrated constant current driver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US5646828A (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| US7745897B2 (en) | Methods for packaging an image sensor and a packaged image sensor | |
| US20030178719A1 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| US6429530B1 (en) | Miniaturized chip scale ball grid array semiconductor package | |
| JPH08213506A (ja) | 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法 | |
| KR19990067623A (ko) | 반도체장치와 그 제조방법 및 실장기판 | |
| JP2002353398A (ja) | 半導体装置 | |
| JP2009218576A (ja) | Ｍｃｍパッケージ | |
| JP2977763B2 (ja) | 包封されたチップオンボード電子モデュールの製造方法 | |
| TW200421587A (en) | Multi-chip module | |
| JPS63239873A (ja) | マルチチツプモジユ−ル | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| US20040154164A1 (en) | Ceramic packaging method employing flip-chip bonding | |
| KR100370116B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2560456B2 (ja) | 半導体チップの実装構造 | |
| KR970013134A (ko) | 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조 | |
| CN220585222U (zh) | 芯片封装结构 | |
| JPH09260441A (ja) | 半導体装置 | |
| KR100231842B1 (ko) | 적층형 반도체 패키지 | |
| JPH0648873Y2 (ja) | マルチチップ実装構造 | |
| KR100256305B1 (ko) | 칩 스케일 패키지 | |
| KR20080062565A (ko) | 플립 칩 패키지 | |
| KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ |