JP2009181970A - 半導体チップの圧縮成形方法及び金型 - Google Patents

半導体チップの圧縮成形方法及び金型 Download PDF

Info

Publication number
JP2009181970A
JP2009181970A JP2008017000A JP2008017000A JP2009181970A JP 2009181970 A JP2009181970 A JP 2009181970A JP 2008017000 A JP2008017000 A JP 2008017000A JP 2008017000 A JP2008017000 A JP 2008017000A JP 2009181970 A JP2009181970 A JP 2009181970A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
connection electrode
resin
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008017000A
Other languages
English (en)
Other versions
JP5285285B2 (ja
Inventor
Shinji Takase
慎二 高瀬
Tomonori Himeno
智則 姫野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2008017000A priority Critical patent/JP5285285B2/ja
Priority to US12/361,033 priority patent/US20090189310A1/en
Publication of JP2009181970A publication Critical patent/JP2009181970A/ja
Application granted granted Critical
Publication of JP5285285B2 publication Critical patent/JP5285285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/34—Feeding the material to the mould or the compression means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/52—Heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/20—Opening, closing or clamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】ＰＯＰ（Package On Package）型の半導体製品を形成する場合において、基板１（３）に装着した半導体チップ２を樹脂封止成形した成形済基板１８（積層用パッケージ基板）を効率良く規制して平坦化する。
【解決手段】まず、上下両型６（７・８）を型締めすることにより、離型フィルム１３を被覆した下型キャビティ１０（半導体チップ対応部１５と接続電極対応部１６）内で加熱溶融化した樹脂材料１４中に半導体チップ２と積層用の接続電極５とを浸漬し、次に、キャビティ底面部材１１（接続電極対応部１６の底面１６ａ）で接続電極５の先端部５ａに離型フィルム１３を押接させることにより、キャビティ１０内でキャビティ１０の形状に対応した一括樹脂部１７内に半導体チップ２と接続電極５とを圧縮成形すると共に、一括樹脂部１７（平坦化補強樹脂部２０）から接続電極５の先端部５ａを露出させる。
【選択図】図５

Description

本発明は、基板に装着した半導体チップを樹脂材料にて圧縮成形する半導体チップの圧縮成形方法及び金型に係り、特に、ＰＯＰ（Package On Package）型の半導体製品を形成することができる成形済基板（積層用のパッケージ基板）を成形するものに関する。
従来から、トップゲート法による半導体チップの樹脂封止成形用金型を用いて、基板に装着した所要複数個の半導体チップ（例えば、フリップチップ型、ワイヤボンディング型）を樹脂材料にて個々の半導体チップごとに金型キャビティ内で金型キャビティの形状に対応した個別パッケージ（樹脂成形体）内に各別に封止成形することが行われているが、この方法は次のようにして行われている。
即ち、図１１に示すように、このトップゲート法による樹脂封止成形用金型１０１は、上型１０２と中型１０３と下型１０４との三枚の型から構成されている。
従って、まず、この金型１０１を型締めすることにより、基板１０６に装着した半導体チップ１０７を中型１０３に設けた金型キャビティ１０５内に各別に嵌装セットすることができる。
また、次に、下型１０４の樹脂材料供給用ポット１０８内で加熱溶融化した樹脂材料を樹脂加圧用プランジャ１０９で加圧することにより、下型ランナ１１０と中型１０３のトップゲート（スプル）１１１とを通して金型キャビティ１０５内に注入充填するようにしている。
硬化に必要な所要時間の経過後、この金型１０１を型開きすることにより、金型キャビティ１０５内で金型キャビティ１０５の形状に対応した個別パッケージ１１２内に半導体チップ１０７を各別に封止成形することになる。
このとき、下型１０４側にランナ樹脂１１３とゲート樹脂１１４とを付着残存させた状態で、金型１０１を型開きすることができるように構成されているので、金型キャビティ１０５内で硬化した個別パッケージ１１２とトップゲート１１１内で硬化したゲート樹脂１１４とをその接続部で切断することができるように構成されている。
従って、前記した金型キャビティ１０５内で半導体チップ１０７を個別パッケージ１１２内に各別に樹脂封止成形して成形済基板１１５（例えば、１枚の基板１０６と３個の個別パッケージ１１２とから構成）を形成するようにしている。
また、更に、この成形済基板１１５の所要個所を切断してパッケージ１１２を積層するために用いる積層用パッケージ基板１１６（例えば、１枚の切断済基板１０６と１個の個別パッケージ１１２とから構成）を得るようにしている。
なお、図１１に示す図例において、向かって左側のキャビティ１０５内に嵌装した半導体チップ１０７ａはフリップチップ型であり、向かって左側のキャビティ１０５内に嵌装した半導体チップ１０７ｂはワイヤボンディング型である。
また、前述したパッケージ基板（積層用パッケージ）１１６には、基板における表側の面及び裏側の面に積層用の接続電極（１１７・１１８）が取り付けられている。
即ち、図１２（１）に示すように、積層用パッケージ基板１１６の基板１０６に装着した半導体チップ（個別パッケージ１１２）の周囲に、即ち、基板１０６における半導体チップ装着面（基板における表側の面、基板におけるチップ側の面、基板の樹脂面）に、積層用のチップ側の接続電極１１７を取り付けることが行われている。
また、更に、基板１０６における非半導体チップ装着面（基板における裏側の面、基板のボール面）に、積層用の非チップ側の接続電極１１８を取り付けることが行われている。
従って、この積層用パッケージ基板１１６を積層して（積み重ねて）接続電極１１７・１１８を電気的に接続することにより、ＰＯＰ型の半導体製品１３１が形成されることになる〔図１２（２）を参照〕。
特開２００３−３２４１１８号
ところで、近年、例えば、図１２（２）に示すようなＰＯＰ型の半導体製品１３１において、積層用パッケージ基板（積層用パッケージ）１１６を積層することから、積層される個々のパッケージ１１２に薄型化が求められるようになり、前述したトップゲート法にて、厚さが薄い（高さが低い）パッケージ１１２、所謂、薄型パッケージを樹脂封止成形することが行われるようになってきている。
しかしながら、前述したトップゲート法による樹脂封止成形は、ゲート切断時に、個別パッケージ１１２のゲート接続部（ゲート口近傍部）に凹凸部が形成され易く、成形済基板（製品）１１５の品質性及び信頼性で問題となっている。
例えば、図１２（１）に示すように、ゲート切断時に、ゲート樹脂１１４近傍のパッケージに欠損部（凹部）１２１が形成されることにより、或いは、パッケージ１１２内の半導体チップ（１０７）が露出することがある。
この場合、パッケージ１１２の耐湿性が悪くなり、成形済基板（製品）の品質性及び信頼性の点で問題が発生していた。
従って、前述したトップゲート法では、半導体チップ１０７の天面とパッケージ１１２のゲート接続部（個別パッケージ１１２における基板１０６とは反対側の面）と間に、ゲート切断の衝撃に耐えることができる距離（厚さ）が必要となっている。
即ち、パッケージ１１２にゲート切断に対する耐衝撃性が必要なために、パッケージ１１２の厚さを効率良く薄くすることができず、成形済基板（製品）の品質性及び信頼性の点でパッケージの薄型化に限界がある。
また、例えば、ゲート切断時に、パッケージ１１２のゲート接続部にゲート残り（凸部）が形成ことにより、積層用パッケージ基板１１６の上に他の積層用パッケージ基板を積層する場合、当該ゲート残り（凸部）が障害となって効率良く積層することができず、パッケージの積層性と云う点で成形済基板１１５（製品）の品質性及び信頼性に問題があった。
従って、積層用パッケージ基板１１６を有する成形済基板１１５（製品）を樹脂封止成形する場合に、特に、薄型の積層用パッケージ基板を樹脂封止成形する場合に、トップゲート法を用いることなく、高品質性・高信頼性の製品（成形済基板）を提供することができる半導体チップの樹脂封止成形方法及びその金型を提供することが求められていた。
また、従来から、前述したように、積層用パッケージ基板１１６或いは成形済基板（製品）において、基板１０６の表裏面に積層用の接続電極（１１７・１１８）を取り付けることが行われている。
例えば、積層用パッケージ基板１１６（成形済基板１１５）において、パッケージ基板１１６の上にパッケージ基板を積層するために、基板１０６に装着した半導体チップ１０７（パッケージ１１２）の周囲に積層用のチップ側接続電極１１７を取り付けることが行われている。
しかしながら、このチップ側の接続電極１１７を取り付ける面（基板の樹脂面）に樹脂ばり１１９が付着形成され易く、当該接続電極１１７を効率良く取り付けられないと云う問題がある。
従って、積層用の接続電極１１７の取り付けを含む製品（成形済基板１１５）の生産性を効率良く向上させることできないと云う問題がある。
また、従来から、トップゲート法の金型１０１を用いて、基板１０６における半導体チップ１０７とその周囲に取り付けた接続電極１１７とを個別パッケージ１１２内に樹脂封止成形することが行われている。
しかしながら、接続電極１１７の先端部を露出させるために、パッケージ（１１２）における基板１０６とは反対側の面を研磨しなければならず、製品（成形済基板１１５）の生産性を効率良く向上させることができないと云う問題がある。
また、前述したように、従来から、積層用の接続電極１１７を含む積層用パッケージ基板１１６を積層して電気的に接続することによってＰＯＰ型の半導体製品１３１を形成するようにしている。
しかしながら、図１２（１）に示すように、トップゲート法にて成形された成形済基板１１５（積層用パッケージ基板１１６）には歪が生じ易く、基板１０６に反り（符号１２０で示す）が発生し易い。
従って、この反り１２０のために、積層用パッケージ基板１１６を効率良く平坦化することができず、このために、積層用パッケージ基板１１６を効率良く積層することができないと云う問題がある。
なお、この反り１１６の原因は、不詳ではあるが、金型キャビティ１０５内で硬化する個別パッケージ（硬化樹脂）１１２の熱膨張係数と基板１０６の熱膨張係数とに差があること、基板１０６に個別パッケージ１１２が部分的に付着被覆しているためと推測されている。
即ち、この熱収縮の差による影響が成形済基板１１５に部分的に大きく現われて反り（歪）１２０が生じ、成形済基板１１５における基板１０６を効率良く平坦化することができないと推測されている。
従って、成形済基板（製品）１１５における基板１０６を効率良く平坦化することができないと云う問題がある。
また、ここで、図１２（２）を用いて、積層用パッケージ基板１１６を効率良く積層することができない理由を詳述する。
即ち、図１２（２）に示すＰＯＰ型の半導体製品１３１においては、上方配置の積層用パッケージ基板１３２と、中央配置のパッケージ基板１１６と、下方配置のパッケージ基板１３３とが積層されて構成されている。
例えば、中央配置の積層用パッケージ基板１１６における基板１０６に反り１２０が生じた場合、上方配置の積層用パッケージ基板１３２における非チップ部側接続電極１３４と中央配置の積層用パッケージ基板１１６におけるチップ側接続電極１１７とを効率良く電気的に接続することができない。
また、中央配置の積層用パッケージ基板１１６における非チップ部側接続電極１１８と下方配置の積層用パッケージ基板１３３におけるチップ側接続電極１３５とを効率良く電気的に接続することができない。
即ち、積層用パッケージ基板１１６（成形済基板１１５）における基板１０６の反り１２０のために接続電極を電気的に効率良く接続することができないと云う問題がある。
従って、成形済基板（製品）１１５（における基板１０６）を効率良く平坦化することができる樹脂封止成形方法及びその金型が求められていた。（なお、本発明は、離型フィルムで接続電極を押接した状態で、接続電極を取り付けた基板に装着した半導体チップを圧縮成形することにより、その解決を達成したものである。）
なお、本出願においては、前述した成形済基板（製品）１１５と、この成形済基板１１５を切断して形成したパッケージ基板１１６とは共通の課題（問題）を共有している。
また、前述したような問題（課題）を解決するために、半導体チップの天面に液状樹脂を滴下して金型キャビティで成形するポッティング法や、金型キャビティ内にサイドゲートから注入充填するトランスファモールド法が検討されたが、前述したような基板に反りが発生する等、前述した課題を解決するに至っていない。
従って、本発明は、半導体チップの周囲に積層用のチップ側接続電極を設けた基板と、チップ側接続電極を押接する離型フィルムと、半導体チップの樹脂封止成形用金型としての半導体チップの圧縮成形用金型とを用いることにより、前述したような問題を解決するものである。
従って、本発明は、製品（成形済基板）の生産性を効率良く向上させることを目的とする。
また、本発明は、高品質性・高信頼性の製品を効率良く得ることを目的とする。
また、本発明は、平坦化された基板を有する製品を効率良く得ることを目的とする。
また、本発明は、薄型化されたパッケージを有する製品を効率良く得ることを目的とする。
前記した技術的課題を解決するための本発明に係る半導体チップの圧縮成形方法は、基板に装着した半導体チップを樹脂材料で圧縮成形する半導体チップの圧縮成形方法であって、前記した基板における半導体チップの周囲に設けた接続電極に離型フィルムを押接させた状態で圧縮成形する。
また、前記した技術的課題を解決するための本発明に係る半導体チップの圧縮成形方法は、基板に装着した半導体チップを樹脂材料にて圧縮成形することにより、金型キャビティの形状に対応した樹脂成形体内に封止成形する半導体チップの圧縮成形方法であって、 前記した基板における半導体チップの周囲に所要数個の接続電極を配設する工程と、前記した金型キャビティ内に所要の厚さを有する離型フィルムを被覆する工程と、前記した半導体チップを前記した離型フィルムを被覆した金型キャビティ内に所要量の樹脂材料を供給して加熱溶融化する工程と、前記した金型キャビティ内の加熱溶融化された樹脂材料中に前記した半導体チップとその周囲の接続電極とを浸漬する工程と、前記した金型キャビティ内の加熱溶融化された樹脂材料を前記した金型キャビティの底面に設けたキャビティ底面部材にて加圧して圧縮成形する工程と、前記した金型キャビティ内の樹脂材料への加圧時に、前記した離型フィルムに前記した接続電極を押接する工程とを含むことを特徴とする。
また、前記した技術的課題を解決するための本発明に係る半導体チップの圧縮成形用金型は、基板に装着した半導体チップを樹脂材料で圧縮成形し且つ上方に開口部を有する圧縮成形用の金型キャビティと、前記した半導体チップ側を下方に向けた状態で前記した基板を供給セットする基板供給セット部と、前記した金型キャビティ内を被覆する離型フィルムと、前記した離型フィルムを被覆したキャビティ内に所要量の樹脂材料を供給する樹脂材料供給機構と、前記した離型フィルムを被覆したキャビティ内の樹脂材料を加熱する加熱手段と、前記した基板に装着した半導体チップと接続電極とを前記した金型キャビティ内の樹脂に浸漬する型締機構と、前記した金型キャビティ内の樹脂を加圧するキャビティ底面部材とを備えた半導体チップの圧縮成形用金型であって、前記した金型キャビティ内の樹脂を加圧する時に、前記した半導体チップの周囲に設けた接続電極に前記した金型キャビティ内を被覆した離型フィルムを押接するように構成したことを特徴とする。
また、前記した技術的課題を解決するための本発明に係る半導体チップの圧縮成形用金型は、前記した金型キャビティに、半導体チップに対応する半導体チップ対応部と積層用の接続電極に対応する接続電極対応部とを設けて構成すると共に、前記した接続電極対応部にて前記した金型キャビティ内を被覆した離型フィルムに前記した接続電極に押接するように構成したことを特徴とする。
また、前記した技術的課題を解決するための本発明に係る半導体チップの圧縮成形用金型は、前記した金型キャビティを、半導体チップと接続電極とに一括して対応する一括キャビティとして構成すると共に、前記した一括キャビティ内を被覆した離型フィルムで前記した接続電極を押接するように構成したことを特徴とする。
本発明によれば、基板における半導体チップの周囲に積層用のチップ側接続電極を取り付ける構成を採用し、且つ、積層用のチップ側接続電極を離型フィルムで押接した状態で圧縮成形する構成を採用したので、積層用のチップ側接続電極を基板に取り付ける工程を省略し得て、製品（成形済基板）の生産性を効率良く向上させることができると云う優れた効果を奏する。
また、本発明によれば、接続電極を露出するための研磨工程を省略することができるので、製品（成形済基板）の生産性を効率良く向上させることができると云う優れた効果を奏する。
従って、本発明によれば、製品の生産性を効率良く向上させることができる半導体チップの圧縮成形法（半導体チップの樹脂封止成形方法）及びその金型を提供することができると云う優れた効果を奏する。
また、本発明によれば、基板に装着した半導体チップを圧縮成形する構成を採用したので、従来のトップゲート法による問題（前述したパッケージの耐湿性やパッケージの積層性）を効率良く解決し得て、高品質性・高信頼性の製品を得ることができると云う優れた効果を奏する。
従って、本発明によれば、高品質性・高信頼性の製品を得ることができる半導体チップの圧縮成形法及びその金型を提供することができると云う優れた効果を奏する。
また、本発明によれば、基板における半導体チップの周囲に積層用のチップ側接続電極を取り付ける構成を採用し、且つ、積層用のチップ側接続電極を離型フィルムで押接した状態で圧縮成形する構成を採用したので、基板の半導体チップ装着面側（基板の樹脂面側）を全面的に樹脂（平坦化補強樹脂部を含む一括樹脂部）で被覆することができるので、この被覆樹脂にて基板を効率良く（平面に）補強・規制して平坦化することができると云う優れた効果を奏する。
従って、本発明によれば、製品における基板を効率良く（平面に）補強・規制して平坦化することができる半導体チップの圧縮成形法及びその金型を提供することができると云う優れた効果を奏する。
また、本発明によれば、従来のトップゲート法に代えて、半導体チップを圧縮成形するように構成を採用したため、ゲート樹脂切断に耐えるパッケージ厚さが必要でなくなったので、半導体チップ天面とキャビティ底面との距離を短縮化し得て、薄型化されたパッケージを有する製品を効率良く得ることができる。
従って、本発明によれば、薄型化されたパッケージを有する製品を効率良く得ることができる半導体チップの圧縮成形法及びその金型を提供することができると云う優れた効果を奏する
本発明は、上型と、下型と、上型の基板供給セット部と、下型キャビティ（一括キャビティ）と、下型キャビティ内を被覆する離型フィルムとを備えた半導体チップの圧縮成形用金型（半導体チップの樹脂封止成形用金型）を用いて、基板に装着した所要複数個の半導体チップとその半導体チップの周辺に取り付けられた所要複数個の積層用のチップ側接続電極とを圧縮成形する構成である。
即ち、まず、上下両型を型締めすることにより、離型フィルムを被覆した下型キャビティ内で加熱溶融化した樹脂材料中に半導体チップと接続電極とを浸漬する。
次に、キャビティ底面に設けたキャビティ底面部材にて離型フィルムで被覆したキャビティ内の加熱溶融化された樹脂材料を加圧することにより、接続電極の先端部に離型フィルムを押圧して当接させて（押接させて）離型フィルムに接続電極の先端部を食い込ませることができる。
硬化に必要な所要時間の経過後、上下両型を型開きすることにより、接続電極の先端部を露出させた状態で、下型キャビティ内で下型キャビティの形状に対応した一括樹脂部内に半導体チップと接続電極とを圧縮成形して封止済基板（製品）を得ることができる。
なお、一括樹脂部は、金型の一括キャビティ（凹部）における半導体チップ対応部内で半導体チップを圧縮成形したパッケージ部と、金型の一括キャビティ（凹部）における接続電極対応部内で接続電極をその先端部を露出した状態で成形した平坦化補強樹脂部とから構成することができる。
また、成形済基板（製品）の所要個所を切断することにより、積層用のパッケージ基板を得ることができる。
また、接続電極の高さは種々であり、この接続電極の高さに対応して一括キャビティにおける接続電極対応部の深さを調整しても良く、この接続電極対応部と半導体チップ対応部とが同じ深さであれば、一括キャビティ底面は平面となる。
本発明を、前述したように構成したので、成形済基板（、或いは、積層用パッケージ基板）について、基板全体に対して全面的に一括樹脂部（硬化樹脂）を被覆した状態で成形することができるので、本発明によれば、一括樹脂部で基板全体を全面的に効率良く（平面に）補強・規制して平坦化することができる。
従って、本発明によれば、平坦化された基板を有する製品（成形済基板）を効率良く得ることができる。
また、本発明は、前述したように、所要複数個の半導体チップを装着した基板（例えば、フリップチップ型或いはワイヤボンディング型）において、半導体チップ（パッケージ部）の周囲に所要複数個の積層用のチップ側接続電極を取り付けて構成した基板を用いる構成であるので、積層用のチップ側接続電極を樹脂封止成形した後に取り付ける構成に比べて、接続電極の取り付け工程を省略することができる。
従って、本発明によれば、接続電極の取り付け工程を省略し得て、製品（成形済基板）の生産性を効率良く向上させることができる。
また、本発明は、半導体チップの周囲に所要複数個の積層用のチップ側接続電極を取り付けて構成した基板を用いる構成であり、且つ、離型フィルムを接続電極の先端部に押接した状態で圧縮成形して接続電極の先端部を露出する構成であるので、従来例のようなパッケージを研磨して接続電極の先端部を露出する工程を省略することができる。
従って、本発明によれば、パッケージの研磨工程を省略し得て、製品（成形済基板）の生産性を効率良く向上させることができる。
また、本発明は、従来例に示すトップゲート法による樹脂封止成形の構成に代えて、半導体チップを圧縮成形する構成であるため、半導体チップを封止成形したパッケージ部に対して、トップゲート樹脂の切断による耐衝撃性のために必要なパッケージの厚さを考慮する必要がなくなったので、パッケージを効率良く薄型化することができる。
従って、薄型化されたパッケージを有する製品を効率良く得ることができる。
また、本発明は、従来例に示すトップゲート法による樹脂封止成形の構成に代えて、半導体チップを圧縮成形する構成であるため、従来例に示すゲート接続部に形成される欠損部（凹部）によるパッケージの耐湿性やゲート残り（凸部）によるパッケージの積層性と云う品質性や信頼性を効率良く解決することができる。
従って、本発明によれば、パッケージの耐湿性や積層性と云う課題を解決して、高品質性・高信頼性の製品を効率良く得ることができる。
以下、実施例図に基づいて、本発明に係る実施例１を詳細に説明する。
図１、図２、図３、図４、図５は、実施例１に係る半導体チップの圧縮成形用金型である。
（実施例１に用いられる基板について）
即ち、実施例１に用いられる基板１は、図例に示すように、フリップチップ型の半導体チップ搭載基板１であり、半導体チップ２と基板３とをチップ用の接続電極４で電気的に接続して構成されている。
また、基板１（３）のチップ装着面側においては、半導体チップ２の周囲に所要数個の積層用のチップ側接続電極５が設けられて構成されている。
なお、半導体チップ２の高さは接続電極５の高さよりも高く構成されている。
即ち、後述するように、後述する半導体チップの圧縮成形用金型６を用いて、積層用の接続電極５を離型フィルム１３で押接した状態で、フリップチップ型の基板１に装着した半導体チップ２を一括して圧縮成形することにより、後述する一括金型キャビティ１０（半導体チップ対応部１５と接続電極対応部１６）の形状に対応した一括樹脂部（パッケージ部１９と平坦化補強樹脂部２０）内に半導体チップ２と接続電極５とを被覆した状態で樹脂封止成形し得て、成形済基板１８を得ることができるように構成されている。
このとき、積層用の接続電極５は一括樹脂部１７（或いは、平坦化補強樹脂部２０）から露出した状態となり、また、半導体チップ２と基板３との隙間（チップ用の接続電極４が配置）に樹脂１４を注入充填した状態となる。
従って、成形済基板１８の所要個所を切断することにより、積層用のパッケージ基板（１枚の基板と１個のパッケージ部１９とその周囲の平坦化補強樹脂部２０）を得ることができる。
（実施例１に係る半導体チップの圧縮成形用金型の構成について）
図例に示すように、実施例１に係る半導体チップの圧縮成形用金型（半導体チップの樹脂封止成形用金型）６は、固定上型７と、上型７に対向配置した可動下型８とから構成されている。
また、上型７の型面には、半導体チップ２側を下方に向けた状態で基板１を供給セットする基板供給セット部９が設けられて構成されると共に、下型８の型面には圧縮成形用の金型キャビティ（一括大キャビティ）１０がその開口部を上方に開口した状態で設けられて構成されている。
また、この金型６には、図示はしていないが、上下両型７・８を所要の型締圧力にて型閉めする型締機構と、下型キャビティ（凹部）１０内に所要量の樹脂材料（１４）を供給する樹脂供給機構と、下型キャビティ１０内に供給した樹脂材料を加熱する加熱手段とが設けられて構成されている。
また、下型８には、下型キャビティ１０内の樹脂１４を所要の圧力にて加圧する（押圧する）キャビティ底面部材１１が下型本体８の摺動孔１２内を上下摺動自在に設けられて構成されている。
また、この金型６には、上下両型７・８間に所要の厚さを有する離型フィルム１３を供給して張架する離型フィルム供給機構（図示なし）と、離型フィルム１３を下型キャビティ１０の形状に沿って被覆する適宜な離型フィルム被覆手段（図示なし）が設けられて構成されている。
この離型フィルム被覆手段としては、図示はしていないが、例えば、離型フィルム吸着固定手段が挙げられ、この吸着固定手段は、キャビティ１０の底面に設けた吸引孔と、吸引孔に設けた真空ポンプ等の真空引き機構とから構成されると共に、キャビティ１０の底面側から吸引孔を通して空気を強制的に吸引排出することにより、離型フィルム１３をキャビティ１０の形状に沿って被覆させることができるように構成されている。
従って、まず、上下両型７・８を型締めすることにより、離型フィルム１３を被覆した下型キャビティ１０内で加熱溶融化した樹脂材料１４中に半導体チップ２と接続電極５とを浸漬し、次に、下型キャビティ１０内の樹脂１４をキャビティ底面部材１１で所要の圧力にて加圧することができるように構成されている。
なお、後述するように、このとき、下型キャビティ１０の底面（接続電極対応部１６の底面１６ａ）にて、離型フィルム１３を接続電極５に被覆して押接する（押圧して当接する）ことができるように構成されている。
（実施例１における下型キャビティの構成について）
また、実施例１における下型キャビティ（一括大キャビティ）１０は（、即ち、キャビティ底面部材１１の天面側は）、フリップチップ型の半導体チップ２に対応した半導体チップ対応部（中キャビティ）１５と、積層用の接続電極５に対応した接続電極対応部（小キャビティ）１６とが設けられて構成されている。
なお、図例に示すように、下型キャビティ（凹部）１０内において、半導体チップ対応部（凹部）１５の深さは比較的に深く、接続電極対応部（凹部）１６の深さは比較的に浅く形成されている。
従って、実施例１において、下型キャビティ（一括キャビティ）１０の形状に対応した一括樹脂部１７内に所要複数個の半導体チップ（図１、図２に示す図例では３個の半導体チップ）とその周囲の接続電極５とを一括して圧縮成形することによって成形済基板１８（１枚の基板３と１個の一括樹脂部１７）を得ることができる。
このとき、後述するように、キャビティ底面部材１１を加圧することにより、キャビティ底面部材１１にて、接続電極対応部１６の底面１６ａに被覆した離型フィルム１３にて基板１（３）に取り付けられた接続電極５の先端部５ａを押接することができるように構成されている。
また、後述するように、一括樹脂部１７は、半導体チップ対応部１５に対応したパッケージ部１９（高さの高い硬化樹脂）と、接続電極対応部１６に対応した平坦化補強樹脂部２０（高さの低い硬化樹脂）とから構成されている。
（半導体チップ対応部について）
即ち、下型キャビティ１０内における半導体チップ対応部１５（下型キャビティ１０内で比較的に深さが深い凹部）について、上下両型７・８を型締めしてすることにより、離型フィルム１３を被覆した半導体チップ対応部１５内に半導体チップ２（チップ用の接続電極４を含む）を嵌装することができるように構成されている。
従って、上下両型７・８を型締めすることにより、離型フィルム１３を被覆した半導体チップ対応部１５内の加熱溶融化した樹脂材料１４中に半導体チップ２を浸漬することができるように構成されている。
また、離型フィルム１３を被覆した半導体チップ対応部１５内の加熱溶融化した樹脂材料１４をキャビティ底面部材１１で所要の圧力にて加圧することにより、半導体チップ対応部１５の形状に対応したパッケージ部（パッケージ）１９内に半導体チップ２をその半導体チップ２全体を覆った状態で圧縮成形（樹脂封止成形）することができるように構成されている。
従って、このとき、半導体チップ２と基板３との隙間（チップ用の接続電極４を含む）に樹脂１４が注入充填されることになる。
（接続電極対応部について）
即ち、下型キャビティ１０内における接続電極対応部１６（下型キャビティ内で比較的に浅い凹部）について、前述したように、上下両型７・８を型締めすることにより、離型フィルム１３を被覆した接続電極対応部１６内に接続電極５を嵌装することができるように構成されている。
従って、離型フィルム１３を被覆した接続電極対応部１６内の加熱溶融化した樹脂材料１４中に接続電極５を浸漬することができるように構成されている。
また、離型フィルム１３を被覆した接続電極対応部１６内の加熱溶融化した樹脂材料１４をキャビティ底面部材１１で所要の圧力にて加圧することにより、キャビティ底面部材１１にて、接続電極対応部１６の底面１６ａに被覆した離型フィルム１３を接続電極５の先端部５ａに被覆して押接させる（押圧して当接する）ことができるように構成されている。
なお、このとき、接続電極対応部１６を被覆した離型フィルム１３を接続電極５の先端部５ａに押接することにより、接続電極５の先端部５ａ側を離型フィルム１３に食い込ますことができるように構成されている。
従って、このとき、接続電極対応部１６の形状に対応した平板状樹脂部（平坦化補強樹脂部２０）に、接続電極５における中間部を含む基端部５ｂを埋め込んだ状態で、且つ、平坦化補強樹脂部２０内に接続電極５の先端部５ａを露出させた状態で、圧縮成形することができるように構成されている。
（実施例１における半導体チップの圧縮成形方法について）
まず、図１及び図３に示すように、まず、上型７の基板供給セット部９に半導体チップ２側を下方に向けた状態で基板１を供給セットすると共に、離型フィルム１３を下型キャビティ（一括キャビティ）１０の形状に対応して被覆させる。
このとき、離型フィルム１３は下型キャビティ１０における半導体チップ対応部（深い凹部）１５と接続電極対応部（浅い凹部）１６との形状に沿って被覆されることになる。
次に、離型フィルム１３を被覆した下型キャビティ１０内に所要量の樹脂材料（１４）を供給することにより、下型キャビティ１０内における半導体チップ対応部１５と接続電極対応部１６とに樹脂材料（１４）を供給して加熱溶融化する。
次に、図２及び図４に示すように、上下両型７・８を型締めすることにより、下型キャビティ１０内の加熱溶融化された樹脂材料１４中に半導体チップ２と接続電極５とを浸漬させる。
このとき、半導体チップ対応部１５内の樹脂１４中に半導体チップ２が浸漬されると共に、接続電極対応部１６の樹脂１４中に接続電極５を浸漬させることができる。
また、次に、キャビティ底面部材１１にて、下型キャビティ１０内の樹脂１４を所要の圧力にて離型フィルム１３を介して加圧することになる。
このとき、下型キャビティ１０内の接続電極対応部１６の底面１６ａに被覆した離型フィルム１３を、基板１に装着した積層用の接続電極５の先端部５ａに押圧して当接させる（押接させる）ことができると共に、離型フィルム１３に接続電極５の先端部５ａ側を食い込ませることができる。
即ち、下型キャビティ１０の形状に対応した一括樹脂部１７内に半導体チップ２と接続電極５とを圧縮成形することができると共に、成形済基板（製品）１８における基板２の半導体チップ装着面側を全面的に一括樹脂部１７で被覆して成形することができる。
また、半導体チップ２は半導体チップ対応部１５の形状に対応したパッケージ部１９内に圧縮成形され、接続電極５はその先端部５ａを露出させた状態で平坦化補強樹脂部２０（一括樹脂部１７）内に成形することができる。
このとき、パッケージ部１９（一括樹脂部１７）内において、半導体チップ２と基板２との隙間に樹脂１４を注入充填することができる。
また、このとき、半導体チップ２の天面と半導体チップ対応部１５の底面（下型キャビティ１０の底面）とは所要の間隔で構成されている。
硬化に必要な所要時間の経過後、図５に示すように、上下両型７・８を型開きすることにより、フリップチップ型基板１に装着した半導体チップ２と接続電極５とを、下型キャビティ１０の形状に対応した一括樹脂部１７内に、一括樹脂部１７から接続電極５の先端部５ａを露出させた状態で圧縮成形（樹脂封止成形）して成形済基板１８を形成することができる。
なお、前述したように、フリップチップ型基板１の半導体チップ２を圧縮成形して成形済基板１８を形成した後、この成形済基板１８の所要個所を切断して積層用のパッケージ基板を形成すると共に、積層用のパッケージ基板を積層してＰＯＰ型の半導体製品を得ることができる。
また、半導体チップ天面２を露出するために、離型フィルム１３を介して半導体チップ２の天面を半導体チップ対応部１５の底面（下型キャビティ１０の底面）で押圧する構成を採用しても良い。
（実施例１の作用効果ついて)
即ち、実施例１においては、前述したように、下型キャビティ１０内で成形された一括樹脂部１７は、半導体チップ対応部１５に対応したパッケージ部１９と、接続電極対応部１６に対応した平坦化補強樹脂部２０とから構成されている。
また、更に、実施例１においては、前述したように、基板３（１）における半導体チップ装着面側を全面的に一括樹脂部１７で（付着した状態で）被覆して成形することができると共に、一括樹脂部１７（即ち、平坦化補強樹脂部２０）から接続電極５の先端部５ａを露出させた状態で接続電極を成形することができる。
このため、即ち、基板に対して全面的に一括樹脂部を被覆して成形することができるので、一括樹脂部（硬化樹脂）で基板全体を平面に（面一に）補強して規制することによって基板全体を効率良く平坦化することができる。
従って、実施例１によれば、基板における半導体チップ装着面側を全面的に一括樹脂部で被覆して成形することができるので、一括樹脂部で基板を効率良く規制して平坦化することができる。
言い換えると、実施例１によれば、従来例に示すような基板１０６における一部を部分的にパッケージ（硬化樹脂）１１２で被覆する構成に比べて、基板１（３）における半導体チップ装着面側の全体を全面的に一括樹脂部（硬化樹脂）１７（１９・２０）で被覆する構成であるため、基板１（３）における全体を全面的に一括樹脂部（硬化樹脂）１７（１９・２０）で効率良く（平面に）補強・規制して平坦化することができる。
従って、実施例１によれば、平坦化された基板１（３）を有する製品（成形済基板１８）を効率良く得ることができる。
なお、実施例１によれば、成形済基板（製品）１８における基板１（３）を効率良く平坦化できるので、パッケージの積層性が良好となり、高品質性・高信頼性の製品を得ることができる。
従って、実施例１によれば、製品（成形済基板１８）を効率良く積層し得て、高品質性・高信頼性のＰＯＰ型半導体製品を得ることができる。
また、前述したように、実施例１によれば、半導体チップ２と積層用のチップ側接続電極５とを装着した基板３を圧縮成形する構成であるので、従来例に示すトップゲート法によるトップゲート１１１が不要となり、パッケージ１１２のゲート接続部に欠損部１２１等が形成されることを効率良く防止することができる。
従って、パッケージの耐湿性を効率良く改善し得て、高品質性・高信頼性の製品を効率良く得ることができる。
また、前述したように、実施例１によれば、従来例に示すトップゲート１１１が不要となり、パッケージ１１２のゲート接続部にゲート残り（凸部）が形成されることを効率良く防止することができる。
従って、パッケージの積層性を効率良く改善し得て、高品質性・高信頼性の製品を効率良く得ることができる。
また、前述したように、実施例１によれば、予め、基板１（３）における半導体チップ２の周囲に積層用のチップ側接続電極５を取り付ける構成であるので、基板３に装着した半導体チップ２を圧縮成形した後に、接続電極５を取り付ける工程を省略することができる。
従って、実施例１によれば、接続電極５を取り付ける工程を省略し得て、製品の生産性を効率良く向上させることができる。
また、従来、トップゲート法にて、半導体チップと接続電極とを樹脂封止成形して埋設したパッケージから接続電極を露出するためにパッケージを研磨していたが、実施例１によれば、この接続電極を露出するための研磨工程を省略することができる。
従って、実施例１によれば、接続電極を露出するための研磨工程を省略し得て、製品の生産性を効率良く向上させることができる。
また、前述したように、実施例１において、従来のトップゲート法による樹脂封止成形に代えて、基板に装着した半導体チップを圧縮成形する構成を採用したので、トップゲート法にてパッケージのゲート接続部に耐衝撃性ために必要であったパッケージにおける樹脂の厚さが不要となり、パッケージを効率良く薄型化することができる。
即ち、半導体チップの天面側の樹脂の厚さを薄くすることができるので、パッケージの放熱性を効率良く向上させる（熱抵抗性を下げる）ことができる。
従って、実施例１によれば、パッケージを薄型化し得て高品質性・高信頼性の製品を効率良く得ることができる。
なお、実施例１によれば、パッケージを薄型化することができるので、半導体チップの天面を露出させて成形すると云う困難な成形をする必要性を効率良く低減することができる。
次に、本発明に係る実施例２を詳細に説明する。
図６、図７、図８、図９、図１０は、実施例２に係る半導体チップの圧縮成形用金型である。
（実施例２に用いられる基板について）
即ち、実施例２に用いられる基板は、図例に示すように、ワイヤボンディング型の半導体チップ搭載基板３１であり、半導体チップ３２と基板３３とは金線ワイヤ３４で電気的に接続されている。
また、基板３１（３３）の半導体チップ装着面側においては、半導体チップ３２の周囲に所要数個の積層用のチップ側の接続電極３５が設けられて構成されている。
このチップ側接続電極３５における半導体のチップ装着面（基板３３）からの高さ位置は、ワイヤ３４の高さ位置より高くなるように構成されている。
即ち、後述するように、後述する半導体チップの圧縮成形用金型を用いて、積層用の接続電極３５を離型フィルムで押接した状態で、ワイヤボンディング型の基板３１に装着した半導体チップ３２を一括して圧縮成形することにより、後述する一括金型キャビティの形状に対応した一括樹脂部内に半導体チップ３２と接続電極３５とを被覆した状態で樹脂封止成形し得て、成形済基板を得ることができるように構成されている。
このとき、積層用の接続電極３５は一括樹脂部から露出した状態となると共に、金属ワイヤ３４（半導体チップ３２）は一括樹脂部内に被覆されることになる。
従って、成形済基板の所要個所を切断することにより、積層用のパッケージ基板を得ることができる。
（実施例２に係る半導体チップの圧縮成形用金型の構成について）
図例に示すように、実施例２に係る半導体チップの圧縮成形用金型３６（半導体チップの樹脂封止成形用金型）は、実施例１と同様に、固定上型３７と、上型３７に対向配置した可動下型３８とから構成され、上型３７の型面には半導体チップ３２側を下方に向けた状態で基板３１（３３）を供給セットする基板供給セット部３９が設けられて構成されると共に、下型３８の型面には圧縮成形用の金型キャビティ４０（一括キャビティ）がその開口部を上方に開口した状態で設けられて構成されている。
また、この金型３６には、図示はしていないが、実施例１と同様に、上下両型３６（３７・３８）を所要の型締圧力にて型閉めする型締機構と、下型キャビティ（凹部）４０内に所要量の樹脂材料を供給する樹脂供給機構と、下型キャビティ４０内に供給した樹脂材料を加熱する加熱手段とが設けられて構成されている。
また、実施例１と同様に、下型３８には、下型キャビティ４０内の樹脂を所要の圧力にて加圧するキャビティ底面部材４１が下型３８本体の摺動孔４２内を上下摺動自在に設けられて構成されると共に、この金型３６（３７・３８）には、上下両型３７・３８間に所要の厚さを有する離型フィルム４３を供給して張架する離型フィルム供給機構と、離型フィルム４３を下型キャビティ４０の形状に沿って被覆する適宜な離型フィルム被覆手段（例えば、実施例１に示す離型フィルム吸着固定手段）が設けられて構成されている。
従って、まず、上下両型３６（３７・３８）を型締めすることにより、離型フィルム４３を被覆した下型キャビティ４０内で加熱溶融化した樹脂材料４４中に半導体チップ３２（金線ワイヤ３４）と接続電極３５とを浸漬し、次に、下型キャビティ４０内の加熱溶融化された樹脂４４をキャビティ底面部材４１（下型キャビティ４０の底面４０ａ）で所要の圧力にて加圧することができるように構成されている。
なお、後述するように、このとき、下型キャビティ４０の底面４０ａにて、離型フィルム４３を接続電極４５に被覆して押接する（押圧して当接する）ことができるように構成されている。
（実施例２における下型キャビティの構成について）
即ち、図例に示すように、下型キャビティ４０は平面状の（面一の）キャビティ底面４０ａを有し、下型キャビティ４０内で基板３３（３１）に装着した所要複数個の半導体チップ３２を一括して圧縮成形することにより、下型キャビティ４０の形状に対応した一括樹脂部４５内に樹脂封止成形することができるように構成されている。
このとき、離型フィルム４３を介して下型キャビティ４０内で加熱溶融化した樹脂材料４４をキャビティ底面部材１１（キャビティ４０の底面４０ａ）で加圧することにより、離型フィルム４３を接続電極３５の先端部３５ａに押圧して当接させた状態で（押接させた状態で）被覆させることができる。
また、このとき、下型キャビティ４０を被覆した離型フィルム４３をこの接続電極３５に押接することにより、接続電極３５の先端部２５ａを食い込ますことができるように構成されている。
従って、このとき、一括キャビティ４０の形状に対応した一括樹脂部４５に接続電極３５における中間部を含む基端部３５ｂを埋め込んで且つ接続電極３５の先端部３５ａを露出させた状態で圧縮成形することができるように構成されている。
なお、実施例２に示す下型キャビティ４０には、実施例１に示す半導体チップ対応部１５に相当する構成と接続電極対応部１６に相当する構成とが存在する。
また、実施例２に示す一括樹脂部４５は、実施例１と同様に、半導体チップ３２を樹脂封止成形したパッケージ部（１９）としての作用と、基板３３（３１）全体を全面的に効率良く（平面に）補強・規制して平坦化する（パッケージ部１９を含む）平坦化補強樹脂部（２０）としての作用を有している。
（実施例２における半導体チップの圧縮成形方法について）
まず、図６及び図８に示すように、まず、上型３７の基板供給セット部３９に半導体チップ３２側を下方に向けた状態で基板３１（３３）を供給セットすると共に、離型フィルム４３を下型キャビティ４０（一括キャビティ凹部全体）の形状に対応して被覆させる。
次に、離型フィルム４３を被覆した下型キャビティ４０内に所要量の樹脂材料（４４）を供給して加熱溶融化する。
次に、図７及び図９に示すように、上下両型３６（３７・３８）を型締めすることにより、下型キャビティ４０内の加熱溶融化された樹脂材料４４中に半導体チップ３２と接続電極３５とを浸漬させる。
また、次に、キャビティ底面部材４１にて、下型キャビティ４０内の樹脂４４を所要の圧力にて離型フィルム４３を介して加圧することになる。
このとき、下型キャビティ４０内の底面４０ａ（実施例１における接続電極対応部１６の底面１６ａに相当する）に被覆した離型フィルム４３を積層用の接続電極３５の先端部３５ａに押圧して当接させる（押接する）ことができ、離型フィルム４３に接続電極３５の先端部３５ａ側を食い込ませることができる。
なお、このとき、当然ではあるが、離型フィルム４３はワイヤ３４に接触することがないように構成されている。
硬化に必要な所要時間の経過後、図１０に示すように、上下両型３６（３７・３８）を型開きすることにより、下型キャビティ４０の形状に対応した一括樹脂部４５内に半導体チップ３２（ワイヤ３４）と接続電極３５とを圧縮成形して成形済基板４６を形成することができる。
このとき、一括樹脂部４５から接続電極３５の先端部３５ａを露出させた状態で成形済基板４６を成形することができる。
従って、成形済基板（製品）４６の基板３３における半導体チップ装着面側に全面的に一括樹脂部４５を（付着した状態で）被覆して成形することができる。
即ち、実施例２によれば、基板３３（３１）に対して全面的に一括樹脂部４５を被覆して成形することができるので、一括樹脂部（硬化樹脂）４５で基板全体３３（３１）を平面に（面一に）補強・規制することによって基板３３（３１）全体を効率良く平坦化することができる。
なお、実施例２における一括樹脂部４５には、実施例１と同様に、半導体チップに対応するパッケージ部（１９）と接続電極に対応する平坦化補強樹脂部（２０）とが存在し、当然、実施例１におけるパッケージ部（１９）としての作用と平坦化補強樹脂部（２０）としての作用とを有している。
（実施例２の作用効果ついて)
即ち、実施例２によれば、実施例１と同様に、離型フィルム４３にて接続電極３５の先端部３５ａを一括樹脂部４５から露出した状態で、且つ、基板３３（３１）に装着した半導体チップ３２を一括樹脂部４５内に圧縮成形（樹脂封止成形）することができるので、実施例１と同様の作用効果を得ることができる。
従って、前述したように、実施例２によれば、実施例１と同様に、成形済基板（製品）４６における半導体チップ装着面側に全面的に一括樹脂部４５で被覆して圧縮成形することができるので、実施例２において、この一括樹脂部４５によって基板３３（３１）を効率良く補強・規制して平坦化することができる。
言い換えれば、実施例２によれば、基板３３（３１）の半導体チップ装着面側全体を全面的に一括樹脂部（硬化樹脂）４５で被覆する構成であるため、従来例に示すような基板１０６における一部を部分的に個別パッケージ（硬化樹脂）１１２で被覆する構成に比べて、基板３３（３１）全体を一括樹脂部（硬化樹脂）４５で被覆することにより、基板３３（３１）を効率良く規制して平坦化することができる。
このため、実施例２によれば、平坦化された基板を有する製品（成形済基板４６）を効率良く得ることができる。
なお、実施例２によれば、成形済基板４６を効率良く平坦化できるので、パッケージの積層性が良好となり、高品質性・高信頼性の製品を得ることができる。
従って、製品（成形済基板４６）を効率良く積層し得て、ＰＯＰ型の半導体製品を得ることができる。
また、前述したように、基板３３（３１）における半導体チップ３２と積層用のチップ側接続電極３５とを圧縮成形して成形済基板４６を形成する構成であるので、従来例に示すトップゲート法によるパッケージのゲート接続部に欠損部等の凹部１２１が形成されることを効率良く防止することができる。
従って、パッケージの耐湿性を効率良く改善し得て、高品質性・高信頼性の製品を効率良く得ることができる。
また、前述したように、実施例２によれば、従来例に示すトップゲート法によるパッケージのゲート接続部にゲート残り（凸部）が形成されることを効率良く防止することができる。
従って、パッケージの積層性を効率良く改善し得て、高品質性・高信頼性の製品を効率良く得ることができる。
また、前述したように、予め、基板３３（３１）における半導体チップ３２の周囲に積層用の接続電極３５を取り付ける構成であるので、基板３３（３１）に装着した半導体チップ３２を圧縮成形した後に、接続電極３５を取り付ける工程を省略することができる。
従って、接続電極３５を取り付ける工程を省略し得て、製品の生産性を効率良く向上させることができる。
また、実施例２によれば、従来例に示すトップゲート法にて樹脂封止成形した接続電極を露出するためにパッケージを研磨していたが、この接続電極を露出するための研磨工程を省略することができるので、製品の生産性を効率良く向上させることができると云う優れた効果を奏する。
また、前述したように、実施例２において、従来例に示すトップゲート法による樹脂封止成形に代えて、基板３３（３１）に装着した半導体チップ３２を圧縮成形して成形済基板４６（一括樹脂部４５）を形成する構成を採用した。
即ち、実施例２において、従来例に示すトップゲート法にてゲート接続部に耐衝撃性ために必要であった樹脂の厚さを考慮する必要がなくなったので、半導体チップ３２の天面とキャビティ底面４０ａとの距離を短縮化してパッケージの厚さを効率良く薄型化することができる。
従って、実施例２において、パッケージを薄型化し得て高品質性・高信頼性の製品を効率良く得ることができる。
本発明は、前述した実施例のものに限定されるものでなく、本発明の趣旨を逸脱しない範囲内で、必要に応じて、任意且つ適宜に変更・選択して採用できるものである。
（積層用のパッケージ基板について）
前述した各実施例においては、積層用のパッケージ基板として、１枚の基板と１個のパッケージ（１個の半導体チップ）とから成る構成を例示したが、積層用のパッケージ基板として、１枚の基板と複数個のパッケージとから成る構成を採用することができる。
また、積層用のパッケージ基板のパッケージ（樹脂封止成形体）内に所要複数個の半導体チップを圧縮成形する構成を採用することができる。
（接続電極について）
また、前述した各実施例において、基板における半導体チップを装着した面に取り付けられる接続電極として、半田ボール、メタルポスト、スタッドバンプを採用することができる。
（一括キャビティについて）
また、前記した各実施例において、一括キャビティ内で一括キャビティの形状に対応した一括樹脂部が圧縮成形されている。
即ち、基板（成形済基板）を平面に（面一に）補強・規制して形成することができるように、基板全体を全面的に一括樹脂部（硬化樹脂）で被覆して圧縮成形するように構成されている。
従って、基板全体が平面になるように、基板全面（半導体チップ装着面）に対して全面的に被覆成形した一括樹脂部（硬化樹脂）にて（平面に）効率良く補強・規制するようにしている。
また、この一括キャビティ内で成形された一括樹脂部には、一括キャビティの半導体チップ対応部内で成形されたパッケージ部と、接続電極対応部で成形された平坦化補強樹脂部とが設けられて構成されている。
これらの半導体チップ対応部のキャビティ深さと、接続電極対応部のキャビティ深さとは、実施例１に示すように、半導体チップの高さと接続電極の高さにて個別に設定されるものであって、両者は異なるのが通例であるが、実施例２においては、両者が同じ深さにて形成されている。
（樹脂材料について）
また、前述した各実施例に用いられる樹脂材料としては、顆粒状の樹脂材料、粉末状の樹脂材料、液状の樹脂材料、シート状の樹脂材料を用いることができる。
（金型キャビティ内の減圧機構について）
前記した各実施例において、少なくとも、金型キャビティ内の空気を強制的に吸引排出して減圧することによって所要の真空度に設定する減圧機構を設けることができる。
この場合、金型キャビティ内を外気遮断状態に設定するために、少なくとも、上下型の
型面の一方の面にＯリング等のシール部材を配設する構成を採用することができる。
従って、前記した各実施例において、金型キャビティ内を所要の真空度に設定して圧縮成形（樹脂封止成形）することができる。
（他の半導体チップの圧縮成形用金型について）
前述した各実施例においては、上下両型による２枚型からなる金型構成を例示したが、例えば、上型と中型と下型との三枚型からなる半導体チップの圧縮成形用金型を用いることができる。
即ち、下型と中型とを型締めして離型フィルムを中下型間に挟持し且つ下型キャビティ内に離型フィルムを被覆させる構成を採用することができる。
従って、前述した各実施例と同様に、離型フィルムに接続電極を押接した状態で、基板に装着した半導体チップを圧縮成形することができる。
図１は本発明に係る半導体チップの圧縮成形用金型（半導体チップの樹脂封止成形用金型）を概略的に示す概略縦断面図であって、前記した金型の圧縮成形前における型開状態を示している（実施例１）。 図２は図１に対応する金型を概略的に示す概略縦断面図であって、前記した金型の型締状態を示している（実施例１）。 図３は図１に示す金型の要部を拡大して概略的に示す拡大概略縦断面図であって、前記した金型の圧縮成形前における型開状態を示している（実施例１）。 図４は図２に示す金型の要部を拡大して概略的に示す拡大概略縦断面図であって、前記した金型の型締状態を示している（実施例１）。 図５は図３に対応する金型の要部を拡大して概略的に示す拡大概略縦断面図であって、前記した金型の圧縮成形後における型開状態を示している（実施例１）。 図６は本発明に係る他の半導体チップの圧縮成形用金型を概略的に示す概略縦断面図であって、前記した金型の圧縮成形前における型開状態を示している（実施例２）。 図７は図６に対応する金型を概略的に示す概略縦断面図であって、前記した金型の型締状態を示している（実施例２）。 図８は図６に示す金型の要部を拡大して概略的に示す拡大概略縦断面図であって、前記した金型の圧縮成形前における型開状態を示している（実施例２）。 図９は図７に示す金型の要部を拡大して概略的に示す拡大概略縦断面図であって、前記した金型の型締状態を示している（実施例２）。 図１０は図８に対応する金型の要部を拡大して概略的に示す拡大概略縦断面図であって、前記した金型の圧縮成形後における型開状態を示している（実施例２）。 図１１は従来のトップゲート法による半導体チップの樹脂封止成形用金型を概略的に示す概略正面図であって、前記した金型の型締状態を示している。 図１２（１）は図１１に示す金型にて樹脂封止成形された成形済基板（積層用パッケージ基板）を概略的に示す概略正面図であり、図１２（２）は図１２（１）に示す積層用パッケージ基板を積層したＰＯＰ（Package On Package）型の半導体製品を概略的に示す概略正面図である。
符号の説明
１ フリップチップ型搭載基板
２ 半導体チップ
３ 基板
４ チップ用の接続電極
５ 積層用のチップ側の接続電極
５ａ 先端部（積層用の接続電極）
５ｂ 基端部（積層用の接続電極）
６ 半導体チップの圧縮成形用金型
７ 固定上型
８ 可動下型
９ 基板供給セット部
１０ 下型キャビティ（一括大キャビティ）
１１ キャビティ底面部材
１２ 摺動孔
１３ 離型フィルム
１４ 樹脂材料（加熱溶融化した樹脂材料）
１５ 半導体チップ対応部
１６ 接続電極対応部
１６ａ 底面（接続電極対応部）
１７ 一括樹脂部
１８ 成形済基板
１９ パッケージ部（パッケージ）
２０ 平坦化補強樹脂部
３１ ワイヤ本ボンディング型搭載基板
３２ 半導体チップ
３３ 基板
３４ 金線ワイヤ
３５ 積層用のチップ側の接続電極
３５ａ 先端部（積層用の接続電極）
３５ｂ 基端部（積層用の接続電極）
３６ 半導体チップの圧縮成形用金型
３７ 固定上型
３８ 可動下型
３９ 基板供給セット部
４０ 下型キャビティ
４０ａ 底面（下型キャビティ）
４１ キャビティ底面部材
４２ 摺動孔
４３ 離型フィルム
４４ 樹脂材料（加熱溶融化した樹脂材料）
４５ 一括樹脂部
４６ 成形済基板

Claims (5)

  1. 基板に装着した半導体チップを樹脂材料で圧縮成形する半導体チップの圧縮成形方法であって、
    前記した基板における半導体チップの周囲に設けた接続電極に離型フィルムを押接させた状態で圧縮成形する半導体チップの圧縮成形方法。
  2. 基板に装着した半導体チップを樹脂材料にて圧縮成形することにより、金型キャビティの形状に対応した樹脂成形体内に封止成形する半導体チップの圧縮成形方法であって、
    前記した基板における半導体チップの周囲に所要数個の接続電極を配設する工程と、
    前記した金型キャビティ内に所要の厚さを有する離型フィルムを被覆する工程と、
    前記した半導体チップを前記した離型フィルムを被覆した金型キャビティ内に所要量の樹脂材料を供給して加熱溶融化する工程と、
    前記した金型キャビティ内の加熱溶融化された樹脂材料中に前記した半導体チップとその周囲の接続電極とを浸漬する工程と、
    前記した金型キャビティ内の加熱溶融化された樹脂材料を前記した金型キャビティの底面に設けたキャビティ底面部材にて加圧して圧縮成形する工程と、
    前記した金型キャビティ内の樹脂材料への加圧時に、前記した離型フィルムに前記した接続電極を押接する工程とを含むことを特徴とする半導体チップの圧縮成形方法。
  3. 基板に装着した半導体チップを樹脂材料で圧縮成形し且つ上方に開口部を有する圧縮成形用の金型キャビティと、前記した半導体チップ側を下方に向けた状態で前記した基板を供給セットする基板供給セット部と、前記した金型キャビティ内を被覆する離型フィルムと、前記した離型フィルムを被覆したキャビティ内に所要量の樹脂材料を供給する樹脂材料供給機構と、前記した離型フィルムを被覆したキャビティ内の樹脂材料を加熱する加熱手段と、前記した基板に装着した半導体チップと接続電極とを前記した金型キャビティ内の樹脂に浸漬する型締機構と、前記した金型キャビティ内の樹脂を加圧するキャビティ底面部材とを備えた半導体チップの圧縮成形用金型であって、前記した金型キャビティ内の樹脂を加圧する時に、前記した半導体チップの周囲に設けた接続電極に前記した金型キャビティ内を被覆した離型フィルムを押接するように構成したことを特徴とする半導体チップの圧縮成形用金型。
  4. 金型キャビティに、半導体チップに対応する半導体チップ対応部と積層用の接続電極に対応する接続電極対応部とを設けて構成すると共に、前記した接続電極対応部にて前記した金型キャビティ内を被覆した離型フィルムに前記した接続電極に押接するように構成したことを特徴とする請求項３に記載の半導体チップの圧縮成形用金型。
  5. 金型キャビティを、半導体チップと接続電極とに一括して対応する一括キャビティとして構成すると共に、前記した一括キャビティ内を被覆した離型フィルムで前記した接続電極を押接するように構成したことを特徴とする請求項３に記載の半導体チップの圧縮成形用金型。
JP2008017000A 2008-01-29 2008-01-29 半導体チップの圧縮成形方法 Active JP5285285B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008017000A JP5285285B2 (ja) 2008-01-29 2008-01-29 半導体チップの圧縮成形方法
US12/361,033 US20090189310A1 (en) 2008-01-29 2009-01-28 Semiconductor chip compression molding method and mold for compression molding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008017000A JP5285285B2 (ja) 2008-01-29 2008-01-29 半導体チップの圧縮成形方法

Publications (2)

Publication Number Publication Date
JP2009181970A true JP2009181970A (ja) 2009-08-13
JP5285285B2 JP5285285B2 (ja) 2013-09-11

Family

ID=40898396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017000A Active JP5285285B2 (ja) 2008-01-29 2008-01-29 半導体チップの圧縮成形方法

Country Status (2)

Country Link
US (1) US20090189310A1 (ja)
JP (1) JP5285285B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102096A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 高周波モジュールの製造方法
WO2011102095A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 モジュールの製造方法
JP2012028485A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールの製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2013184389A (ja) * 2012-03-08 2013-09-19 Towa Corp 電子部品の樹脂封止成形品の製造方法、圧縮成形用下金型及び樹脂封止装置
KR101548051B1 (ko) * 2013-03-14 2015-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단차를 형성하는 몰딩재를 갖는 패키지
KR20170099957A (ko) 2014-12-24 2017-09-01 토와 가부시기가이샤 수지 성형 장치 및 수지 성형 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148210B1 (en) 2010-09-13 2012-04-03 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
KR101388892B1 (ko) * 2012-08-20 2014-04-29 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
CN104051386B (zh) * 2013-03-14 2018-12-14 台湾积体电路制造股份有限公司 具有模塑料形成的台阶的封装件
US9202788B2 (en) 2013-10-02 2015-12-01 Taiwan Semiconductor Manufacturing Company Limited Multi-layer semiconductor device structure
JP6469660B2 (ja) 2014-05-14 2019-02-13 三菱電機株式会社 半導体装置の製造方法
US11217735B2 (en) * 2015-02-20 2022-01-04 Luminus, Inc. LED package with surface textures and methods of formation
US10290585B2 (en) 2015-05-31 2019-05-14 Skyworks Solutions, Inc. Shielded module having compression overmold

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079362A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2002043345A (ja) * 1998-07-10 2002-02-08 Apic Yamada Corp 半導体装置の製造方法及び樹脂封止装置
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
WO2007083351A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079362A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2002043345A (ja) * 1998-07-10 2002-02-08 Apic Yamada Corp 半導体装置の製造方法及び樹脂封止装置
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
WO2007083351A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
JP2008277325A (ja) * 2007-04-25 2008-11-13 Canon Inc 半導体装置及び半導体装置の製造方法
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102096A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 高周波モジュールの製造方法
WO2011102095A1 (ja) * 2010-02-19 2011-08-25 パナソニック株式会社 モジュールの製造方法
JP2011171540A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2011171539A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2012028485A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールの製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2013184389A (ja) * 2012-03-08 2013-09-19 Towa Corp 電子部品の樹脂封止成形品の製造方法、圧縮成形用下金型及び樹脂封止装置
KR101548051B1 (ko) * 2013-03-14 2015-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단차를 형성하는 몰딩재를 갖는 패키지
US9673184B2 (en) 2013-03-14 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
KR20170099957A (ko) 2014-12-24 2017-09-01 토와 가부시기가이샤 수지 성형 장치 및 수지 성형 방법

Also Published As

Publication number Publication date
JP5285285B2 (ja) 2013-09-11
US20090189310A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP5285285B2 (ja) 半導体チップの圧縮成形方法
US7520052B2 (en) Method of manufacturing a semiconductor device
US6338984B2 (en) Resin-molded semiconductor device, method for manufacturing the same, and leadframe
US7147447B1 (en) Plastic semiconductor package having improved control of dimensions
JP5824765B2 (ja) 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
US8012799B1 (en) Method of assembling semiconductor device with heat spreader
JP4336499B2 (ja) 電子部品の樹脂封止成形方法及び装置
JP2003174124A (ja) 半導体装置の外部電極形成方法
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
US20050048693A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
WO2017081882A1 (ja) 樹脂封止装置及び樹脂封止方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
CN108431950A (zh) 半导体装置及其制造方法
TW201628107A (zh) 半導體裝置之製造方法
JP6438794B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
JP2004230707A (ja) 電子部品の樹脂封止成形方法及び装置
JP2004153045A (ja) 電子部品の樹脂封止成形方法及び金型
JP2006295010A (ja) モールド成型装置およびモールド成型方法
US20060284340A1 (en) Method for preventing the overflowing of molding compound during fabricating package device
JP5261072B2 (ja) フリップチップ型の半導体チップの樹脂成形方法
JP5058144B2 (ja) 半導体素子の樹脂封止方法
JP6404734B2 (ja) 樹脂成形方法、樹脂成形金型、および成形品の製造方法
KR20110123035A (ko) 반도체 패키지 제조용 몰딩장치 및 몰딩방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

R150 Certificate of patent or registration of utility model

Ref document number: 5285285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250