JP2011171540A - モジュールの製造方法 - Google Patents

モジュールの製造方法 Download PDF

Info

Publication number
JP2011171540A
JP2011171540A JP2010034461A JP2010034461A JP2011171540A JP 2011171540 A JP2011171540 A JP 2011171540A JP 2010034461 A JP2010034461 A JP 2010034461A JP 2010034461 A JP2010034461 A JP 2010034461A JP 2011171540 A JP2011171540 A JP 2011171540A
Authority
JP
Japan
Prior art keywords
resin
resin substrate
substrate
module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010034461A
Other languages
English (en)
Inventor
Junichi Kimura
潤一 木村
Tomohide Ogura
智英 小倉
Takayuki Hiruma
孝之 蛭間
Misao Kanba
操 神庭
Masahisa Nakaguchi
昌久 中口
Motoyoshi Kitagawa
元祥 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010034461A priority Critical patent/JP2011171540A/ja
Priority to PCT/JP2011/000719 priority patent/WO2011102096A1/ja
Priority to CN2011800097054A priority patent/CN102763205A/zh
Publication of JP2011171540A publication Critical patent/JP2011171540A/ja
Priority to US13/587,297 priority patent/US20120306063A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】本発明は特性のばらつきの小さいモジュールを提供することを目的とするものである。
【解決手段】本発明は、この課題を解決するため樹脂基板２２に実装された半導体素子２４が埋設された樹脂部２５と、この樹脂部２５の表面を覆うシールド金属膜２６とを有した高周波モジュール２１の製造方法であり、樹脂槽６３の上方に半導体素子２４が下方を向く方向で樹脂基板２２を載置し、樹脂槽６３へ投入された樹脂２５ａが流動可能となるまで軟化させる軟化工程７１と、その後で樹脂基板２２下面を樹脂２５ａの液面へ接触させる浸漬工程７２と、その後で樹脂２５ａを樹脂基板２２と半導体素子２４との間の隙間へ強制的に流入させる圧縮流入工程７３と、その後で樹脂２５ａを硬化する硬化工程７４と、その後でシールド金属膜２６を形成する工程とを有したものである。これにより、樹脂部２５内の残留応力を小さくでき、変形を小さくできる。
【選択図】図１

Description

本発明は、プリント基板上に実装された電子部品が樹脂で覆われ、前記電子部品によって構成された回路がシールドされたモジュールの製造方法に関するものである。
以下、従来のモジュール１について図面を用いて説明する。図１０は、従来のモジュール１の断面図であり、図１１は同、モジュール１の製造フローチャートである。図１０、図１１において、プリント基板２は、熱硬化性の樹脂基板であり、このプリント基板２の上面に電子部品３が実装されている。なお、電子部品３は半導体素子であり、半導体素子とプリント基板２との間は、ワイヤボンディングによって接続されている。ここで、プリント基板２上には、半導体素子以外の電子部品３も装着され、これら電子部品３によって高周波回路が形成されている。プリント基板２の上面には樹脂部４が形成され、この樹脂部４内には電子部品３が埋設されている。そして、プリント基板２の上面の周端部には高周波回路のグランドと接続された接続パターン５が形成されている。
シールド膜６は厚膜導体であり、この樹脂部４の上面と側面ならびにプリント基板２の側面の一部を覆うように形成されている。ここで、接続パターン５は、樹脂部４の側面から露出するように設けられ、この露出部でシールド膜６と電気的に接続している。
次に、以上のような従来のモジュール１の製造方法について説明する。実装工程１１では、プリント基板２が複数個連結された状態で、それぞれのプリント基板２上に電子部品３を実装する。トランスファ成型工程１２は、実装工程１１の後でプリント基板２の上面に、電子部品３を覆うように樹脂部４を形成する工程である。ここで、樹脂部４を形成する樹脂４ａには、熱硬化性の樹脂が用いられている。
接続パターン露出工程１３は、トランスファ成型工程１２の後で、プリント基板２同士が連結された位置に凹部を形成し、樹脂部４の側面から接続パターン５が露出するようにする。導体ペースト印刷工程１４は、接続パターン露出工程１３の後で、樹脂部４の上面に導電性ペースト６ａを塗布し、硬化する。なお、このときに、導電性ペースト６ａが凹部内にも埋め込まれる。
分割工程１５は、導体ペースト印刷工程１４の後でプリント基板２同士の連結部を切断する工程であり、これによってモジュール１が完成する。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００４−１７２１７６号公報
近年、このようなモジュール１は種々の携帯機器への搭載が進み、モジュール１に対して薄型の要求が高くなってきている。具体的にはプリント基板２の厚みを含めて１ｍｍ未満の厚みでの実現が要望されている。そこで、この要求に対応するために、プリント基板２や樹脂部４さらには半導体素子の厚みも薄くし、かつフェイスダウンなどで実装する必要性が出てきている。
しかしながら、従来のモジュール１はトランスファ成型によって形成されるので、樹脂部４には内部応力（残留応力）が生じ易い。したがって、プリント基板２や樹脂部４の厚みや半導体素子の厚みを薄くしたりすると、内部応力によってプリント基板２や樹脂部４、あるいは半導体素子（そして最悪時にはモジュール全体）に変形が生じ易くなる。ここで内部応力は、樹脂４ａの流れ易さやその流れの不均一さや狭い箇所への流れ込み難さなどの諸条件によって起因して生じる。そしてこれは多数個のモジュール１に樹脂部４を一括に形成する場合、特に顕著であり、個々のモジュール１において内部応力に差が生じる。これにより、従来のモジュール１では、高周波回路が樹脂部４で覆われることで、半導体素子やプリント基板２あるいは樹脂部４の変形にばらつきが生じ、その結果高周波回路の特性のばらつきが大きくなるという課題を有していた。特にこれはプリント基板２上に高周波回路を形成した場合には、その影響は非常に顕著である。
そこで本発明は、この問題を解決したもので、回路の特性ばらつきの小さなモジュールを提供することを目的としたものである。
この目的を達成するために樹脂槽の上方に電子部品が下方を向く方向で樹脂基板を載置し、前記樹脂槽へ投入された非流動状態の前記樹脂が流動可能となるまで軟化させるとともに、前記樹脂基板と前記樹脂との間に形成される空間の空気を吸引し、その後で前記電子部品を前記軟化した樹脂へ浸漬するとともに、前記樹脂基板下面を前記樹脂の液面へ接触させ、その後で前記樹脂を圧縮して、前記樹脂を前記樹脂基板と前記電子部品との間の隙間へ強制的に流入させ、その後で前記樹脂を硬化して前記樹脂基板上に前記樹脂部を形成し、その後で前記樹脂部の表面にシールド金属膜を形成するものである。これにより所期の目的を達成することができる。
以上のように本発明によれば、樹脂基板と、この樹脂基板上に装着された電子部品と、この電子部品が埋設されるとともに、前記樹脂基板の少なくとも上面に形成された樹脂部と、この樹脂部の表面を覆うシールド金属膜とを有し、前記電子部品によって前記樹脂基板上に回路が形成されたモジュールの製造方法において、前記樹脂基板の上面に前記電子部品を装着して前記樹脂基板上に回路を形成し、その後で樹脂槽の上方に電子部品が下方を向く方向で前記樹脂基板を載置し、前記樹脂槽へ投入された非流動状態の前記樹脂が流動可能となるまで軟化させるとともに、前記樹脂基板と前記樹脂との間に形成される空間の空気を吸引し、その後で前記電子部品を前記軟化した樹脂へ浸漬するとともに、前記樹脂基板下面を前記樹脂の液面へ接触させ、その後で前記樹脂を圧縮して、前記樹脂を前記樹脂基板と前記電子部品との間の隙間へ強制的に流入させ、その後で前記樹脂を硬化して前記樹脂基板上に前記樹脂部を形成し、その後で前記樹脂部の表面にシールド金属膜を形成するモジュールの製造方法であり、これにより樹脂部内の内部応力を小さくでき、回路の特性ばらつきの小さなモジュールを実現できる。
本実施の形態における高周波モジュールの断面図 同、高周波モジュールの製造フローチャート 同、樹脂部形成装置の概略断面図 同、樹脂部形成工程の製造フローチャート 同、樹脂基板搭載工程における樹脂部形成装置の断面図 同、浸漬工程における樹脂部形成装置の断面図 同、圧縮流入工程における樹脂部形成装置の断面図 同、他の例の高周波モジュールの断面図 同、他の例の高周波モジュールの製造フローチャート 従来の高周波モジュールの断面図 同、高周波モジュールの製造フローチャート
以下、本実施の形態における高周波モジュール２１（モジュールの一例として用いている）について説明する。
（実施の形態１）
図１は、本実施の形態における高周波モジュール２１の断面図である。なお図１において、図６と同じものには同じ番号を用い、その説明は簡略化している。図１において、樹脂基板２２は、ガラス・エポキシ基材の多層基板であり、本実施の形態における樹脂基板２２には厚みが０．２ｍｍの４層基板を用いている。
この樹脂基板２２上には、はんだ２３によって半導体素子２４（電子部品の一例として用いた）やチップ部品（図示せず）が、実装されている。ここで本実施の形態において半導体素子２４は、厚みが０．３５ｍｍのチップサイズパッケージによる半導体であり、はんだバンプによって樹脂基板２２へフェイスダウンの状態でフリップチップ実装されている。なお、本実施の形態において、バンプ間のピッチが約０．２５ｍｍであるので、バンプ間の隙間は約０．１２ｍｍであり、半導体素子２４と樹脂基板２２との間の間隔は、約０．１２ｍｍである。またチップ部品と樹脂基板２２との間の間隔は、約０．０８ｍｍである。
ここで、半導体素子２４には高周波回路の一部が形成されており、この半導体素子２４やチップ部品（図示せず）などが樹脂基板２２へ実装されることによって、樹脂基板２２上に高周波回路（例えば受信回路や送信回路など）が形成されている。なお、本実施の形態において半導体素子２４ははんだバンプによって樹脂基板２２へ接続されているが、これは半導体素子２４にスタッドバンプなどを形成し、ＡＣＦやＡＣＰあるいはＮＣＦやＮＣＰなどによって樹脂基板２２へ実装しても構わない。
樹脂部２５は、樹脂基板２２の上面側に形成され、半導体素子２４やチップ部品などが埋設されている。なお、本実施の形態における樹脂部２５には、熱硬化性樹脂を用いている。そして、シールド金属膜２６は、樹脂部２５の表面（上面と４側面全体）を覆うように形成されている。ここで、本実施の形態におけるシールド金属膜２６は、厚みが約１マイクロメートルのスパッタによる薄膜であるので、非常に薄くかつ緻密な（ピンホールなどの少ない）膜が形成できる。さらに、シールド金属膜２６は導電性の良好な銅を用いている。したがって、シールド性が良好であり、妨害などに強い高周波モジュール２１を実現できる。
ここで、樹脂基板２２にはグランドパターンが形成されている。このグランドパターン２７は樹脂基板２２の周縁部にまで設けられており、樹脂基板２２の側面には、グランドパターン２７の露出部が形成される。そして、この露出部において、グランドパターン２７とシールド金属膜２６とが接続される。なお、本実施の形態においてグランドパターン２７は、内層に設けられているが、これは、表層であっても構わない。ただし、可能な限りグランドパターン２７とシールド金属膜２６との接続は、内層によって行うことが望ましい。これはグランドパターン２７が金属であるので樹脂部２５に対する密着力が小さく、グランドパターン２７の露出部を樹脂基板２２の表層に設けると、後述する分割工程５３などにおいてグランドパターン２７と樹脂部２５との間の界面で剥離などが生じやすくなるためである。そしてこのようにグランドパターン２７の露出部を樹脂基板２２の内層に設けることにより、たとえ１マイクロメートルの厚みのスパッタ薄膜であっても、シールド金属膜２６にクラックなどを生じにくくできる。したがって、シールド性が良好な高周波モジュール２１を実現できる。
なお本実施の形態においてグランドパターン２７は、接続導体２９ａを介して、樹脂基板２２の下面の装着パッド３０ａへと接続される。そして、高周波モジュール２１が親基板（図示なし）へと装着される場合、この装着パッド３０ａは親基板のグランドへと接続される。これにより、樹脂基板２２上に構成された高周波回路の上方向と横方向とが、シールド金属膜２６によって囲まれることとなるので、高周波回路で処理される（または発生する）高周波信号が外部へ漏洩したり、あるいは外部で発生した高周波ノイズが高周波モジュール２１内の高周波回路へ飛び込むことが少なくでき、妨害に対して強い高周波モジュール２１を実現できる。
また本実施の形態においてグランドパターン２７は、樹脂基板２２の内層に形成している。本実施の形態では、第２層目に形成している。これにより、樹脂基板２２上に構成された高周波回路は、グランドパターン２７とシールド金属膜２６とによって囲まれることとなるので、さらに妨害に対して強い高周波モジュール２１を実現できる。
さらに本実施の形態において、グランドパターン２７は高周波回路のグランドとは接続していない。つまり高周波回路のグランドは樹脂基板２２の表面のグランド端子２８へと接続され、樹脂基板２２の上下の面の間を導通させる接続導体２９ｂを介して、樹脂基板２２の下面の装着パッド３０ｂに導出されている。このように、高周波回路のグランドと、シールド金属膜２６とが高周波的（電気的）に分離されているので、高周波回路の高周波信号がシールド金属膜２６から外部へと放射されることや、シールド金属膜２６へ飛び乗った高周波ノイズが高周波回路内へ進入することを発生しにくくできる。
次に以上のような高周波モジュール２１の製造方法について、図面を用いて説明する。図２は、本実施の形態における高周波モジュールの製造フローチャートである。なお、図２において、図１や図１０と同じものには同じ番号を用い、その説明は簡略化している。
図２において実装工程５１では、樹脂基板２２が複数個連結された状態で、半導体素子２４やチップ部品を樹脂基板２２へ装着し、樹脂基板２２上に高周波回路を形成する。本実施の形態における実装工程５１では、樹脂基板２２の上面にクリーム状のはんだ２３を印刷し、半導体素子２４やチップ部品を装着して、これらの部品を樹脂基板２２へリフローはんだ付けする。なお、半導体素子２４の下面側には高周波回路が形成され、この半導体素子２４は、高周波回路の形成面が樹脂基板２２と対向する方向（フェイスダウン）でフリップチップ装着される。そして実装工程５１では、半導体素子２４やチップ部品の実装が完了した後に、高周波回路の特性検査が行われる。この検査において、所定の特性範囲外となるものは、修正作業が行われ、所定の特性を満足させる。なおこの修正作業としては、定数の異なるチップ部品へ取替え作業や、パターンインダクタのトリミングなどを行う。
樹脂部形成工程５２は、実装工程５１の後で樹脂基板２２の上面に樹脂部２５を形成する工程である。なお、本実施の形態における樹脂部２５には、熱硬化性の樹脂２５ａが用いられる。
分割工程５３では、樹脂部形成工程５２の後で、連結された樹脂基板２２を個片の状態へと分割する。本実施の形態における分割工程５３では、ダイシング回転歯を用いて切断している。そしてこれによって、樹脂基板２２の連結部上に形成された樹脂部２５と樹脂基板２２の連結部とが除去されて、個々の樹脂基板２２へと分割される。さらにこの分割によって、樹脂基板２２の側面にはグランドパターン２７の露出部が形成される。
シールド金属膜形成工程５４では、金属スパッタにより樹脂部２５の表面（上面と側面）と樹脂基板２２の側面とに金属のスパッタ薄膜（シールド金属膜２６の一例として用いた）を形成する。これにより、シールド金属膜２６は、樹脂基板２２の側面に設けられたグランドパターン２７の露出部でグランドパターン２７と接続される。そしてシールド金属膜形成工程５４の後で、高周波モジュール２１に対して最終の特性検査が行われて、高周波モジュール２１が完成する。
以上の製造方法によれば、シールド金属膜２６は分割工程５３の後で形成されるので、ダイシング回転歯によってシールド金属膜２６に傷が生じにくくできる。これは特に、本実施の形態のように膜厚が薄い場合に重要である。
次に樹脂部形成工程５２について、図面を用いて説明する。最初に樹脂部形成工程５２において、樹脂基板２２上に樹脂部２５を形成するための樹脂部形成装置６１について説明する。図３は、本実施の形態における樹脂部形成装置６１の概略断面図である。図３において、樹脂基板搭載部６２は、樹脂基板２２が搭載されるものであり、本実施の形態では半導体素子２４が下方を向く方向で、樹脂基板２２が装着される。従って、樹脂基板搭載部６２には樹脂基板２２を吸着する構成を設けている。
この樹脂基板搭載部６２の下方には、樹脂２５ａが投入される空間を有した樹脂槽６３が設けられている。ここで、樹脂槽６３は上下方向へと可動する。また、樹脂槽６３の底部６３ａは、樹脂槽６３全体の動きとは独立して、単独に垂直（図３中上下）方向へ可動できる構造となっている。そしてこれら樹脂基板搭載部６２や樹脂槽６３には加熱手段が設けられており、これらによって樹脂基板２２や樹脂２５ａを加熱する。また、樹脂部形成装置６１にはコンプレッサなどが設けられ、樹脂槽６３内や樹脂槽６３と樹脂基板搭載部６２との間の空気を吸引することで、樹脂部２５の形成をほぼ真空状態下で行うことができるようになっている。
図４は本実施の形態における樹脂部形成工程の製造フローチャートであり、図５は樹脂基板搭載工程における樹脂部形成装置の断面図である。なお、これらの図４、図５において、図１から図３と同じものには同じ番号を用い、その説明は簡略化している。このような樹脂部形成装置６１を用いた場合の樹脂部形成工程５２について、図４の工程の順序に従って、詳細に説明する。
図４、図５において、軟化工程７１は実装工程５１の後で、樹脂基板２２を樹脂基板搭載部６２へ搭載するとともに、樹脂槽６３内へ非流動状態（未溶融の固体またはゲル状）の樹脂２５ａを投入し、加熱して樹脂２５ａを流動可能な状態となるまで軟化させる。そしてこの処理に並行して、樹脂２５ａと樹脂基板２２間の空間６４の空気が吸引される。この吸引は空間６４がほぼ真空状態となるまで行われ、樹脂２５ａが完全に溶融を完了した後に止められる。ここで、樹脂基板２２は半導体素子２４やチップ部品の搭載面側が下方を向くように搭載される。なお本実施の形態における樹脂槽６３や樹脂基板搭載部６２は予め樹脂２５ａが溶融する温度にまで加熱しているので、短時間に樹脂２５ａを軟化させることができる。
また本実施の形態において、樹脂槽６３へ投入前の樹脂２５ａは粒状であり、計量容器などによって計量された所定量の樹脂２５ａが樹脂槽６３へと投入される。ここで樹脂２５ａは、第１の温度範囲内では流動性を有せず、この第１の温度より高い第２の温度範囲内では流動性を生じ、この第２の温度より高い温度で硬化する熱硬化性樹脂を用いる。このように樹脂２５ａを樹脂槽６３へ投入する段階で、樹脂２５ａは粒状であるので、精度良く計量することができる。また、計量や投入の自動化も容易である。
発明者らは樹脂部形成装置６１を用いて、以下のような手順で軟化工程７１を行った。予め加熱手段によって樹脂基板搭載部６２と樹脂槽６３との温度を樹脂２５ａが溶融する（流動性を生じる）温度以上であり、樹脂２５ａが硬化する温度範囲（第３の温度範囲）未満の温度（第２の温度範囲）となるように加熱しておく。本実施の形態における樹脂２５ａは、約１４０℃未満の温度では流動性が小さく、約１４０℃から約１７５℃において最も軟化して流動性を生じ、それを超える温度で硬化するエポキシ系の熱硬化性樹脂を用いている。したがって本実施の形態では、樹脂基板搭載部６２と樹脂槽６３との温度を第２の温度範囲上限の１７５℃に設定している。
ここで、樹脂基板搭載部６２は図３における水平方向へとスライドできる構造を有しており、この樹脂基板搭載部６２がスライドすることによって、樹脂槽６３の上方が開放状態となる。そこで、規定量の樹脂２５ａが樹脂槽６３の上方から投入される。これにより即時、樹脂２５ａへの加熱が開始されることとなる。一方樹脂基板搭載部６２はスライドすることによって、下方が開放状態となるので、この樹脂基板２２装着部の下面には、半導体素子２４（あるいはチップ部品）が下方となる向きで樹脂基板２２が吸着される。そして、再度樹脂基板搭載部６２がスライドして、樹脂槽６３の上方の位置で停止する。このようにして、樹脂２５ａの投入と樹脂基板２２の搭載が完了すると、空間６４の空気の吸引を開始する。そして樹脂２５ａが完全に流動可能な状態にまで溶融した後に、吸引を停止し、その真空状態を維持する。
なお、本実施の形態における樹脂部形成装置６１では、樹脂基板搭載部６２が水平にスライドしたが、これは樹脂槽６３がスライドしても構わない。また、樹脂基板搭載部６２と樹脂槽６３の少なくともいずれか一方を、上下方向へと移動させるだけでも良い。ただしこの場合、樹脂槽６３と樹脂基板搭載部６２との間の距離が、樹脂２５ａの投入や樹脂基板２２の搭載作業が可能な程度まで開くようにしておく。
図６は、浸漬工程における樹脂部形成装置の断面図である。図６において、浸漬工程７２は軟化工程７１の後で、流動可能な状態に溶融した樹脂２５ａの中に、半導体素子２４やチップ部品を浸漬し、樹脂基板２２の下面を溶融した樹脂２５ａの液面へと接触させる工程である。
例えばこの工程は、以下のようにして行われる。樹脂槽６３と底部６３ａとをほぼ同じ速度で上方（図５矢印方向）へ移動させて、樹脂基板２２が樹脂槽６３と樹脂基板搭載部６２との間に挟まれるようにする。このとき、樹脂槽６３と樹脂基板２２との間に隙間が生じないようにすることが必要であり、そのために樹脂槽６３において、樹脂基板２２の下面と当接する箇所にはゴムパッキン（図示せず）などが設けられる。そして、樹脂槽６３は規定の位置（樹脂槽６３が樹脂基板２２と当接する位置）まで上昇した後に停止する。この状態では、樹脂２５ａの液面は、樹脂基板２２の下面とはまだ接触しないようにしてある。これにより、樹脂２５ａが樹脂槽６３から溢れ出すことを少なくできる。ただしこのとき、半導体素子２４（あるいはチップ部品）は樹脂２５ａの液面と接触させておくことが望ましい。これは、樹脂２５ａの表面張力によって、樹脂２５ａが半導体素子２４（チップ部品）の側面に沿って這い上がり（あるいはその一部が、半導体素子２４やチップ部品と樹脂基板２２との間の狭い隙間へ入り込み）、後の圧縮流入工程７３において樹脂２５ａが半導体素子２４やチップ部品と樹脂基板２２との間の非常に狭い隙間へ充填され易くなるためである。一方、底部６３ａは樹脂部２５の移動が停止した後も上方へと移動を続ける。これによって、樹脂２５ａの液面と樹脂基板２２の下面とが接触することとなる。
図７は、圧縮流入工程７３における樹脂部形成装置６１の断面図である。図７に示すように、浸漬工程７２が完了すれば、一見電子部品３は完全に樹脂２５ａ内に埋設が完了しているよう見える。ところが、半導体素子２４やチップ部品と樹脂基板２２との間の隙間の中には、樹脂２５ａが充填されていない箇所も存在している。
そこで、浸漬工程７２の後で圧縮流入工程７３を行なう。この圧縮流入工程７３では樹脂２５ａを（図７矢印方向へ）圧縮し、この圧力によって未充填の隙間へ樹脂２５ａを強制的に流入させる。このとき、樹脂槽６３と樹脂基板２２とで囲まれた空間は、半導体素子２４（あるいはチップ部品）と樹脂基板２２間の隙間の未充填の箇所を除き、樹脂２５ａによって埋まっている。従って、樹脂２５ａを圧縮しても底部６３ａはほとんど上昇することはなく、樹脂２５ａの圧力のみが上昇することとなる。そして、この圧力が規定値となるまで加圧を続け、その圧力を維持する。なお、この圧縮流入工程７３において樹脂２５ａの温度は、第２の温度範囲内とすることが重要である。これにより、半導体素子２４やチップ部品と樹脂基板２２との間の隙間へ確実に樹脂２５ａを充填させることができる。
なお、本実施の形態においてはんだ２３は錫、銀系の鉛フリーはんだであり、その融点は約２００℃である。このようにはんだ２３の融点を第２の温度範囲より高いはんだを用いているので、圧縮流入工程７３においてはんだ２３が溶融することもないので、半導体素子２４（あるいはチップ部品）と樹脂基板２２間の電気的接続が外れたりしにくくできる。
硬化工程７４は、圧縮流入工程７３の後で、樹脂２５ａの温度が第２の温度範囲を超える温度（第３の温度範囲）となるまでさらに加熱することによって、樹脂２５ａを硬化する。これによって、樹脂基板２２上に樹脂部２５が形成されることとなる。なお、少なくとも樹脂２５ａの流動性がなくなるまでの間は、この硬化工程７４においても圧縮流入工程７３で加えられた圧力を維持する。これにより、確実に半導体素子２４（あるいはチップ部品）と樹脂基板２２との間の隙間に、ボイドなどが残りにくくできる。
以上のような製造方法により、圧縮流入工程７３で圧力を加えるので、樹脂２５ａは半導体素子２４（あるいはチップ部品）と樹脂基板２２との間の非常に狭い隙間へも確実に充填できる。また、半導体素子２４やチップ部品には、圧縮流入工程７３においてのみ圧力が加わるので、半導体素子２４やチップ部品へかかる応力を小さくできる。したがって、半導体素子２４（あるいはチップ部品）や樹脂基板２２の変形が小さくなるので、半導体素子２４上の高周波回路とシールド金属膜２６との間や、半導体素子２４上の高周波回路と樹脂基板２２との間、さらには樹脂基板２２とシールド金属膜２６との間の距離などのばらつきが小さくできる。これによりこれらの間のもつ浮遊容量の値のばらつきが小さくできるので、ばらつきの少ない高周波モジュール２１を実現できる。
また、浸漬工程７２では半導体素子２４やチップ部品が浸漬されるのみであり、圧縮流入工程７３で樹脂２５ａに流れが発生するので、樹脂２５ａの流れる距離は、トランスファ成型に比べて非常に短い。したがって、硬化後において樹脂２５ａの流れの不均一さなどによる内部応力も小さくできる。これによって、さらに半導体素子２４（あるいはチップ部品）、樹脂基板２２や樹脂部２５自身の歪（変形）などを小さくできるので、さらに浮遊容量の値のばらつきを小さくできるので、高周波回路の特性のばらつきの小さな高周波モジュール２１を実現できる。
特に本実施の形態では半導体素子２４をフェイスダウンにてフリップチップ実装しているので、半導体素子２４と樹脂基板２２との間が非常に近くなる。したがって、半導体素子２４に形成された高周波回路とグランドパターン２７との間には大きな浮遊容量を持つこととなり、特にこの浮遊容量のばらつきは、半導体素子２４の高周波回路の特性に大きな影響を与えることとなる。そしてこのことは、樹脂２５ａ内に高周波回路を埋設する上において非常に重要な点である。つまり、実装工程１１における高周波特性の検査において、合格範囲と判断したものにおいても、半導体素子２４、樹脂基板２２や樹脂部２５自身の歪が大きいと樹脂部２５を形成した後に不合格となる恐れがある。しかし樹脂部２５が形成された後においては、修理することが非常に困難であるので、廃棄する以外に方策はなく、歩留まりが非常に悪化することとなる。そこで、以上のような製造法を用い、樹脂２５ａの流れる距離を小さくすることで、樹脂２５ａ内部に残る残留応力を小さくし、半導体素子２４（あるいはチップ部品）、樹脂基板２２や樹脂部２５自身などにかかる応力を小さくする。これにより、樹脂部２５形成後での高周波特性のばらつきを小さくでき、歩留まりの良好な高周波モジュール２１を実現できる。
さらに加えて、この残留応力を小さくすることは、高周波モジュール２１の特性の長期信頼性にも大きな影響を及ぼす。つまり、温度変化などによって、樹脂部２５や樹脂基板２２に伸縮が生じ、樹脂部２５内の内部応力の分布が変化すると考えられる。これにより、半導体素子２４や樹脂基板２２や樹脂部２５などの歪量が変化し、その結果半導体素子２４と樹脂基板２２（グランドパターン２７）との間や、半導体素子２４とシールド金属膜２６との間などの浮遊容量の値が製造段階の値より変化することが考えられる。そこで、上記製造方法により、内部応力を小さくできるので、温度変化などに対しても長期にわたり安定した特性を維持できる高周波モジュール２１を実現できる。
そしてもちろん、圧縮流入工程７３で樹脂２５ａを強制的に隙間へ充填するので、印刷法やポッティングなどによる方法に比べ、半導体素子２４と樹脂基板２２との間にも確実に樹脂２５ａを充填できることは言うまでもない。したがって、非常に信頼性も良好な高周波モジュール２１を実現できる。
そして以上のように、圧縮圧力で半導体素子２４やチップ部品が破壊することを少なくでき、また半導体素子２４の変形も小さくできるので、半導体素子２４の厚みを薄くすることができる。したがって、従来のトランスファ成型に比べ、半導体素子２４やチップ部品の上部に形成される樹脂部２５の厚みが薄くても、これら半導体素子２４やチップ部品の上部へ確実に樹脂部４を形成できる。これは、半導体素子２４（あるいはチップ部品）の上部の樹脂部２５は、浸漬工程７２で浸漬することで形成されるためである。これにより薄型の高周波モジュール２１を実現できる。本実施の形態では、厚みが０．８ｍｍの高周波モジュール２１実現している。
なお発明者らは、上記製造方法を用い、厚みが０．５ｍｍの高周波モジュール２１の実現に成功している。この場合、樹脂基板２２の厚みが０．１ｍｍ、半導体素子２４の厚みが０．２５ｍｍと非常に薄いが、変形も小さく、特性ばらつきの小さな高周波モジュール２１を実現できている。また、半導体素子２４と樹脂基板２２との間が０．０８ｍｍと非常に狭いが、この隙間に対しても樹脂２５ａを確実に充填できた。そして、半導体素子２４やチップ部品の上部の樹脂部４の厚みが０．０７ｍｍと非常に薄いが、厚みの安定した樹脂部４を形成できている。
次に本実施の形態における他の例のモジュール８１について図面を用いて説明する。図８は、第２の例における高周波モジュール２１の断面図である。第１の例の高周波モジュール２１では、樹脂基板２２の側面は樹脂部２５の側面と一直線上であり、シールド金属膜２６は樹脂基板２２の側面下端まで形成されている。しかし、この例におけるモジュール８１は、上記高周波モジュール２１に比べ、樹脂基板２２の側面下部に段付部８２が形成されている点と、シールド金属膜２６は樹脂基板２２の側面において段付部８２の上端まで形成される点が異なる。ただし、樹脂基板２２の側面における段付部８２より上部は、樹脂部２５の側面と一直線上にあり、グランドパターン２７の露出部も樹脂基板２２の側面において段付部８２より上部に形成される。
では、第２の例におけるモジュール８１の製造方法について図面を用いて説明する。図９は、第２の例における高周波モジュールの製造フローチャートである。なお、図９において、図２と同じ工程には同じ番号を用いており、その説明は簡略化している。図９において、樹脂部形成工程５２までの工程は、第１の例の高周波モジュール２１の製造方法と同じである。樹脂部形成工程５２の後で溝形成工程９１が行われる。この溝形成工程９１では、樹脂基板２２を個片の状態へ切断せず、樹脂基板２２の連結部は残して連結された状態とし、この状態でグランドパターン２７の露出部が樹脂基板２２側面から露出するように溝を形成する。
この溝形成工程９１の後でシールド金属膜形成工程５４が行われ、樹脂部２５の周囲（上面と側面）および樹脂基板２２に形成された溝部分（段付部８２の上面と、樹脂基板２の側面において段付部８２の上側）にシールド金属膜２６を形成する。そして、このシールド金属膜形成工程５４の後で、分割工程９２が行われる。この分割工程９２では、溝よりも幅の狭いダイシング回転歯などで、溝より狭い幅で樹脂基板２２の連結部を切断する。このようにすることで、分割工程９２においてシールド金属膜２６に傷などがつきにくくできる。したがって、良好なシールドを実現できる。この例の場合、シールド金属膜形成工程５４を樹脂基板２２が連結された状態で行うことができる。また、シールド金属膜形成工程５４と分割工程９２との間に、特性検査工程を設ければ、その検査も連結状態で行うことができるので、非常に生産性が良好である。
本発明にかかるモジュールは、薄型化に際しても特性のばらつきが小さいという効果を有し、携帯用の電子機器などに搭載する高周波モジュール等に用いると有用である。
２１ モジュール
２２ 樹脂基板
２４ 半導体素子
２５ 樹脂部
２６ シールド金属膜
５１ 実装工程
５２ 樹脂部形成工程
５４ シールド金属膜形成工程
６３ 樹脂槽
７１ 軟化工程
７２ 浸漬工程
７３ 圧縮流入工程

Claims (10)

  1. 樹脂基板と、この樹脂基板上に装着された電子部品と、この電子部品が埋設されるとともに、前記樹脂基板の少なくとも上面に形成された樹脂部と、この樹脂部の表面を覆うシールド金属膜とを有し、前記電子部品によって前記樹脂基板上に回路が形成されたモジュールの製造方法において、前記樹脂基板の上面に前記電子部品を装着して前記樹脂基板上に回路を形成し、その後で樹脂槽の上方に電子部品が下方を向く方向で樹脂基板を載置し、前記樹脂槽へ投入された非流動状態の樹脂が流動可能となるまで軟化させるとともに、前記樹脂基板と前記樹脂との間に形成される空間の空気を吸引し、その後で前記電子部品を前記軟化した樹脂へ浸漬するとともに、前記基板下面を前記樹脂の液面へ接触させ、その後で前記樹脂を圧縮して、前記樹脂を前記樹脂基板と前記電子部品との間の隙間へ強制的に流入させ、その後で前記樹脂を硬化して前記樹脂基板上に前記樹脂部を形成し、その後で前記樹脂部の表面にシールド金属膜を形成するモジュールの製造方法。
  2. 前記樹脂には第１の温度範囲内では流動性を有せず、この第１の温度より高い第２の温度範囲内では流動性を生じ、この第２の温度より高い温度で硬化する熱硬化性樹脂を用いるとともに、電子部品と樹脂基板との間の接続には前記第２の温度範囲よりも高い融点のはんだを用い、前記樹脂を強制的に流入させる工程における前記樹脂は第２の温度範囲内とした請求項１に記載のモジュールの製造方法。
  3. 前記樹脂を硬化する工程では、前記樹脂に圧力を印加しつつ前記樹脂が前記第２の温度範囲を超える温度にまで加熱する請求項１に記載のモジュールの製造方法。
  4. 樹脂基板の上面もしくは内層にはグランドパターンが形成され、前記樹脂基板の側面には前記グランドパターンの露出部が形成され、この露出部において前記グランドパターンと前記シールド金属膜とが接続されたモジュールにおいて、前記樹脂を硬化する工程と前記シールド金属膜を形成する工程との間では、少なくとも前記樹脂部の一部を除去し、前記除去部において前記グランドパターンの露出部を形成し、前記シールド金属膜を形成する工程では前記露出部において前記シールド金属膜と前記グランドパターンとを接続する請求項３に記載のモジュールの製造方法。
  5. 樹脂基板上には、電子部品によって高周波回路が形成された請求項４に記載のモジュールの製造方法。
  6. 電子部品には半導体素子を含む請求項５に記載のモジュールの製造方法。
  7. 半導体素子には高周波回路の一部が形成された請求項６に記載のモジュールの製造方法。
  8. 半導体素子は、フェイスダウンの状態で樹脂基板へ装着された請求項６に記載のモジュールの製造方法。
  9. シールド金属膜は薄膜とした請求項５に記載のモジュールの製造方法。
  10. 薄膜はスパッタによって形成された請求項９に記載のモジュールの製造方法。
JP2010034461A 2010-02-19 2010-02-19 モジュールの製造方法 Pending JP2011171540A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010034461A JP2011171540A (ja) 2010-02-19 2010-02-19 モジュールの製造方法
PCT/JP2011/000719 WO2011102096A1 (ja) 2010-02-19 2011-02-09 高周波モジュールの製造方法
CN2011800097054A CN102763205A (zh) 2010-02-19 2011-02-09 高频模块的制造方法
US13/587,297 US20120306063A1 (en) 2010-02-19 2012-08-16 High-frequency module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034461A JP2011171540A (ja) 2010-02-19 2010-02-19 モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2011171540A true JP2011171540A (ja) 2011-09-01

Family

ID=44482704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034461A Pending JP2011171540A (ja) 2010-02-19 2010-02-19 モジュールの製造方法

Country Status (4)

Country Link
US (1) US20120306063A1 (ja)
JP (1) JP2011171540A (ja)
CN (1) CN102763205A (ja)
WO (1) WO2011102096A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
WO2013035819A1 (ja) * 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP2016096439A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 弾性波デバイス、送受信デバイスおよび移動体通信機

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
CN110098130B (zh) * 2019-03-13 2021-11-23 通富微电子股份有限公司 一种系统级封装方法及封装器件
CN115312561A (zh) * 2019-12-24 2022-11-08 群创光电股份有限公司 电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007067407A (ja) * 2005-08-30 2007-03-15 Samsung Electro-Mechanics Co Ltd 後面接地型フリップチップ半導体パッケージ
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
JP2009181970A (ja) * 2008-01-29 2009-08-13 Towa Corp 半導体チップの圧縮成形方法及び金型
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004174801A (ja) * 2002-11-26 2004-06-24 Towa Corp 樹脂封止装置
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007067407A (ja) * 2005-08-30 2007-03-15 Samsung Electro-Mechanics Co Ltd 後面接地型フリップチップ半導体パッケージ
JP2009152253A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置およびその製造方法
JP2009181970A (ja) * 2008-01-29 2009-08-13 Towa Corp 半導体チップの圧縮成形方法及び金型
JP2010027996A (ja) * 2008-07-24 2010-02-04 Sanyo Electric Co Ltd 高周波モジュール及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
WO2013035819A1 (ja) * 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP2016096439A (ja) * 2014-11-13 2016-05-26 太陽誘電株式会社 弾性波デバイス、送受信デバイスおよび移動体通信機
US9887686B2 (en) 2014-11-13 2018-02-06 Taiyo Yuden Co., Ltd. Acoustic wave device, transceiver device, and mobile communication device

Also Published As

Publication number Publication date
US20120306063A1 (en) 2012-12-06
WO2011102096A1 (ja) 2011-08-25
CN102763205A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
JP2011171540A (ja) モジュールの製造方法
JP2011171539A (ja) モジュールの製造方法
JP2012028484A (ja) モジュールと、その製造方法
KR101827807B1 (ko) 반도체 패키지의 제조 방법
US9408311B2 (en) Method of manufacturing electronic component module and electronic component module
EP1894239B1 (en) Flip chip die assembly using thin flexible substrates
JP2012028487A (ja) 樹脂封止基板装置と、それらの製造方法
US20090258460A1 (en) Manufacturing method of semiconductor device
JP2011211023A (ja) モジュールとその製造方法
US10256116B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
JPWO2008120564A1 (ja) 電子部品の実装構造、及び電子部品の実装方法
JP2012049419A (ja) モジュールと、その製造方法
KR20140095406A (ko) 플립칩 부품의 수지 밀봉 방법
JP2012028486A (ja) 樹脂封止基板装置と、それらの製造方法
JP2005191660A (ja) 光学モジュール
JP2012084766A (ja) モジュールの製造方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JP2001015641A (ja) 電子部品の接続構造及び接続方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP2012028485A (ja) モジュールの製造方法
JP2012195397A (ja) 部品内蔵基板の製造方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JPH11260860A (ja) チップ部品のプリント配線基板への搭載方法
CN114039570A (zh) 一种滤波器模块产品裸芯片sip集成封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120907

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121218

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729