JP2011211023A - モジュールとその製造方法 - Google Patents
モジュールとその製造方法 Download PDFInfo
- Publication number
- JP2011211023A JP2011211023A JP2010078357A JP2010078357A JP2011211023A JP 2011211023 A JP2011211023 A JP 2011211023A JP 2010078357 A JP2010078357 A JP 2010078357A JP 2010078357 A JP2010078357 A JP 2010078357A JP 2011211023 A JP2011211023 A JP 2011211023A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- reinforcing member
- metal film
- ground pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】本発明は、この課題を解決するため、樹脂基板22に実装された半導体素子24aと、この半導体素子24aが埋設された樹脂部25と、この樹脂部25の表面を覆うシールド金属膜26と、樹脂基板22の表面に設けられたグランドパターン27とを備え、銅箔24cとグランドパターン27とは少なくとも樹脂基板22の周縁部近傍にまで敷設されて、そのグランドパターン27と樹脂部25との間には、下面に銅箔24cが形成された樹脂製の補強部材24bがはんだ23によって実装される。これにより、少なくともグランドパターン27と補強部材24bのいずれか一方が側面にまで導出されて、シールド金属膜26と接続される。これにより、樹脂部25と樹脂基板22との間の剥離やクラックが生じにくくできる。
【選択図】図1
Description
図1は、本実施の形態における高周波モジュール21の断面図である。なお図1において、図15と同じものには同じ番号を用い、その説明は簡略化している。図1において、樹脂基板22(基板の一例として用いた)は、ガラス・エポキシ基材の両面基板であり、本実施の形態における樹脂基板22は厚みが0.15mmである。
22 樹脂基板
23 はんだ
24a 半導体素子
24b 補強部材
24c 銅箔
25 樹脂部
26 シールド金属膜
27 グランドパターン
Claims (9)
- 基板と、この基板上に装着された電子部品と、この電子部品が埋設されるとともに、前記基板の少なくとも上面に形成された樹脂部と、この樹脂部の表面を覆うシールド金属膜と、前記基板の表面に設けられたグランドパターンとを備え、少なくとも前記基板の側面の上部と前記樹脂部の側面とが同一平面状に形成されたモジュールにおいて、前記グランドパターンと前記樹脂部との間には樹脂製の補強部材と、この補強部材の下面に形成された銅箔とを設け、前記銅箔と前記グランドパターンとは少なくとも前記基板の周縁部近傍にまで敷設され、前記銅箔と前記グランドパターンとがはんだで接続され、少なくとも前記グランドパターンと前記補強部材のいずれか一方は前記モジュールの側面にまで導出されて、前記シールド金属膜と接続されたモジュール。
- 接続部材の側面には切断面が形成され、この切断面と樹脂部の側面とは同一平面上に形成された請求項1に記載のモジュール。
- 銅箔は前記接続部材の下面において切断面側の端部まで敷設され、この端部において前記銅箔と前記シールド金属膜とが接続された請求項2に記載のモジュール。
- シールド金属膜は、スパッタ薄膜とした請求項1に記載のモジュール。
- 基板は両面基板とした請求項2または4に記載のモジュール。
- 請求項1に記載のモジュールの製造方法であって、複数個の前記基板が連結部で連結された状態で、前記基板の上面に電子部品と補強部材とを装着し、その後で前記電子部品と前記補強部材とを覆うように樹脂部を形成し、その後で前記連結部において前記樹脂部と少なくとも前記基板の上部とを除去することにより、前記モジュール側面に少なくともグランドパターンと銅箔とのいずれか一方を露出させ、その後で前記シールド金属膜を形成し、前記補強部材を実装する工程では、前記補強部材を銅箔が前記グランドパターン側を向く方向で前記グランドパターン上にはんだつけし、前記シールド金属膜を形成する工程では、前記グランドパターンと前記シールド金属膜とを電気的に接続するモジュールの製造方法。
- シールド金属膜を形成する工程ではスパッタによって金属薄膜を形成する請求項6に記載のモジュールの製造方法。
- グランドパターンと前記補強部材のいずれか一方がモジュールの側面にまで導出されて、シールド金属膜と接続され、樹脂部を形成する工程では、樹脂槽の上方に電子部品が下方を向く方向で樹脂基板を載置し、前記樹脂槽へ投入された非流動状態の前記樹脂が流動可能となるまで軟化させるとともに、前記樹脂基板と前記樹脂との間に形成される空間の空気を吸引し、その後で電子部品を前記軟化した樹脂へ浸漬するとともに、前記基板下面を前記樹脂の液面へ接触させ、その後で前記樹脂を圧縮して、前記樹脂を前記樹脂基板と前記補強部材との間の隙間へ強制的に流入させ、その後で前記樹脂を硬化して前記樹脂基板上に前記樹脂部を形成する請求項7に記載のモジュールの製造方法。
- グランドパターンと銅箔とのいずれか一方を露出させる工程では、連結部において基板の下部が連結された状態とし、シールド金属膜を形成する工程の後で前記連結部を切断する請求項7に記載のモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078357A JP2011211023A (ja) | 2010-03-30 | 2010-03-30 | モジュールとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010078357A JP2011211023A (ja) | 2010-03-30 | 2010-03-30 | モジュールとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011211023A true JP2011211023A (ja) | 2011-10-20 |
Family
ID=44941760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010078357A Pending JP2011211023A (ja) | 2010-03-30 | 2010-03-30 | モジュールとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011211023A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064825A (ja) * | 2010-09-17 | 2012-03-29 | Nec Corp | 回路モジュール |
JP2015072943A (ja) * | 2013-10-01 | 2015-04-16 | オリンパス株式会社 | 半導体装置、及び半導体装置の製造方法 |
WO2018123381A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
US11145569B2 (en) | 2017-02-28 | 2021-10-12 | Murata Manufacturing Co., Ltd. | Module equipped with a heat dissipation member |
WO2024004846A1 (ja) * | 2022-07-01 | 2024-01-04 | 株式会社村田製作所 | モジュール |
-
2010
- 2010-03-30 JP JP2010078357A patent/JP2011211023A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064825A (ja) * | 2010-09-17 | 2012-03-29 | Nec Corp | 回路モジュール |
JP2015072943A (ja) * | 2013-10-01 | 2015-04-16 | オリンパス株式会社 | 半導体装置、及び半導体装置の製造方法 |
WO2018123381A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
KR20190077469A (ko) * | 2016-12-27 | 2019-07-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 모듈 및 그 제조 방법 |
JPWO2018123381A1 (ja) * | 2016-12-27 | 2019-10-31 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
US10741465B2 (en) | 2016-12-27 | 2020-08-11 | Murata Manufacturing Co., Ltd. | Circuit module and method of manufacturing the same |
KR102200856B1 (ko) * | 2016-12-27 | 2021-01-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 모듈 및 그 제조 방법 |
US11145569B2 (en) | 2017-02-28 | 2021-10-12 | Murata Manufacturing Co., Ltd. | Module equipped with a heat dissipation member |
WO2024004846A1 (ja) * | 2022-07-01 | 2024-01-04 | 株式会社村田製作所 | モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011171539A (ja) | モジュールの製造方法 | |
WO2011102096A1 (ja) | 高周波モジュールの製造方法 | |
US9408311B2 (en) | Method of manufacturing electronic component module and electronic component module | |
CN104701269B (zh) | 叠层封装件结构中的翘曲控制 | |
JP5436557B2 (ja) | 電子モジュールおよびその製造方法 | |
US8053879B2 (en) | Stacked semiconductor package and method for fabricating the same | |
US8072769B2 (en) | Component-embedded module and manufacturing method thereof | |
JP2012028484A (ja) | モジュールと、その製造方法 | |
JP2012151353A (ja) | 半導体モジュール | |
JP2011211023A (ja) | モジュールとその製造方法 | |
US20080180926A1 (en) | Circuit module and circuit device including circuit module | |
JP2012028487A (ja) | 樹脂封止基板装置と、それらの製造方法 | |
US10660227B2 (en) | Electronic module and method of manufacturing electronic module | |
JP2015065400A (ja) | 素子内蔵型印刷回路基板及びその製造方法 | |
KR20130129100A (ko) | 반도체 장치 및 그 제조 방법 | |
WO2018126545A1 (zh) | 一种高可靠性电子封装结构、电路板及设备 | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
US9918381B2 (en) | Component-embedded substrate | |
US10707403B2 (en) | Electronic component-containing module | |
JP2012049419A (ja) | モジュールと、その製造方法 | |
JP2012084766A (ja) | モジュールの製造方法 | |
JP2012028486A (ja) | 樹脂封止基板装置と、それらの製造方法 | |
KR101255925B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2012195397A (ja) | 部品内蔵基板の製造方法 | |
JP2012114276A (ja) | 樹脂封止型モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130329 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |