JP2015072943A - 半導体装置、及び半導体装置の製造方法 - Google Patents

Abstract

【課題】製造が容易で信頼性の高い半導体装置１を提供する。
【解決手段】半導体装置１は、半導体回路１２が形成されている基板部１１と、半導体回路１２と接続されている導体層２０と、誘電率がシリコンよりも低い低誘電率材料からなる絶縁層３０とを含む多層配線回路１３とを有し、前記絶縁層３０が側面に露出している半導体チップ１０と、前記半導体チップ１０の外周面の少なくとも前記絶縁層３０が露出している領域を覆う、前記低誘電率材料よりも耐湿性に優れた材料からなる保護層４０と、を具備する。
【選択図】図２

Description

本発明は、低誘電率材料からなる絶縁層を含む多層配線回路が形成された半導体チップを具備する半導体装置、及び前記半導体装置の製造方法に関する。

半導体装置には、半導体技術により作製された微細パターンからなる半導体回路と、大きな外部接続電極等との整合性を取るために、導体層と絶縁層とからなる多層配線回路、いわゆる再配線回路が不可欠である。近年、高性能化のために、再配線回路の絶縁層材料として、酸化シリコンよりも低誘電率の材料、いわゆるＬｏｗ−ｋ材料が用いられている。

しかし、一般的にＬｏｗ−ｋ材料は、従来の絶縁層材料である酸化シリコン等に比べ、水蒸気の浸透性が高い、すなわち耐湿性が低い材料であることが知られている。Ｌｏｗ−ｋ材料を絶縁層とするチップサイズパッケージ型の半導体装置は、Ｌｏｗ−ｋ材料が外周部に露出しているため、信頼性が十分ではないおそれがあった。すなわち、Ｌｏｗ−ｋ材料からなる絶縁層に水分が浸透すると、比誘電率が上昇し寄生容量が増加し信号遅延が生じるため動作不良が生じたり、金属配線の腐食が生じたりするおそれがあった。

特開２００８−７８３８２号公報には、半導体素子チップの低誘電率絶縁層を含む再配線回路の側面を、低誘電率絶縁材料よりも耐湿性に優れたアンダーフィル材のフィレットで覆って封止した半導体装置が開示されている。

しかし、上記公報記載の半導体装置は、アンダーフィル材のフィレット形成を厳密に行う必要があり、製造が容易ではないおそれがあった。

特開２００８−７８３８２号公報

本発明の実施形態は、製造が容易で信頼性の高い半導体装置、及び製造が容易で信頼性の高い半導体装置の製造方法を提供することを目的とする。

実施形態の半導体装置は、半導体回路が形成されている基板部と、前記半導体回路と接続されている導体層と、誘電率がシリコンよりも低い低誘電率材料からなる絶縁層とを含む多層配線回路とを有し、前記絶縁層が側面に露出している半導体チップと、前記半導体チップの外周面の少なくとも前記絶縁層が露出している領域を覆う、前記低誘電率材料よりも耐湿性に優れた材料からなる保護層と、を具備する。

別の実施形態の半導体装置の製造方法は、半導体ウエハに、複数の半導体回路を形成する工程と、それぞれの前記半導体回路と接続されている導体層と、誘電率がシリコンよりも低い低誘電率材料からなる絶縁層とを含む複数の多層配線回路が形成される工程と、前記半導体ウエハに、半導体回路及び多層配線回路を取り囲む、前記絶縁層を貫通する溝が形成される工程と、前記溝が、前記低誘電率材料よりも耐湿性に優れた保護材料で充填される工程と、前記保護材料が側面に露出するように、前記溝に沿って、前記溝の幅よりも狭い切りしろで、前記半導体ウエハが切断される工程と、を具備する。

本発明の実施形態によれば、製造が容易で信頼性の高い半導体装置、及び製造が容易で信頼性の高い半導体装置の製造方法を提供できる。

第１実施形態の撮像装置の斜視図である。 第１実施形態の撮像装置の図１のＩＩ−ＩＩ線に沿った断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための斜視図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第１実施形態の撮像装置の製造方法を説明するための断面図である。 第２実施形態の撮像装置の斜視図である。 第２実施形態の撮像装置の図８のＩＸ−ＩＸ線に沿った断面図である。 第２実施形態の撮像装置の製造方法を説明するための斜視図である。 第２実施形態の撮像装置の製造方法を説明するための断面図である。 第２実施形態の撮像装置の製造方法を説明するための断面図である。 第２実施形態の撮像装置の製造方法を説明するための断面図である。 変形例１の撮像装置の製造方法を説明するための断面図である。 変形例２の撮像装置の断面図である。

＜第１実施形態＞
＜半導体装置の構成＞
図１及び図２に示すように、第１実施形態の半導体装置１は、半導体チップ１０と、半導体チップ１０の外周面に配設された保護層４０と、を具備する。

半導体チップ１０は、基体部１１と多層配線回路１３とを有する。基体部１１は、例えばシリコンからなり、半導体回路１２が形成されている。多層配線回路１３は、導体層２０と絶縁層３０とが積層されており、導体層２０は半導体回路１２と接続されている、いわゆる再配線回路である。半導体回路１２は導体層２０を介して半導体装置１の上面の外部接続端子２１と接続されている。

そして、多層配線回路１３の複数の絶縁層３０のうち、少なくともいずれかは、低誘電率材料（Ｌｏｗ−ｋ材料）からなる。すなわち、複数の絶縁層３０の絶縁材料は異なる材料で構成されていてもよいが、少なくとも１つの絶縁層は、低誘電率材料（Ｌｏｗ−ｋ材料）からなる。

低誘電率材料とは、酸化シリコン（ｋ＝４．０）よりも比誘電率ｋが低い材料であり、好ましくは比誘電率ｋが３．０以下の材料である。低誘電率材料の比誘電率ｋの下限値は、低いほど好ましいとも言えるが、技術的限界により１．５以上、現状ではコスト上の問題等から２．０以上が現実的である。

例えば、低誘電率材料には、ポーラスＳｉＯＣ（ｋ＝２．７〜２．９）が用いられる。ポーラスＳｉＯＣは、ＣＨ_３基を含む炭素含有シリコン酸化物であり、分子構造内に間隙を生じるために多孔質で、比誘電率ｋが低い。

低誘電率材料としては、ＨＳＱと呼ばれる水素含有ポリシロキサン系材料、ＭＳＱと呼ばれるメチル含有ポリシロキサン系材料、FＳＧと呼ばれるフッ素含有シリコン酸化膜（ＳｉＯＦ）系材料、又は、有機ポリマー（ポリイミド系、ポリパラキシリレン系、その他）材料若しくは有機ポリマーのポーラス材料等も使用可能である。

なお、半導体回路１２の絶縁層（不図示）に低誘電率材料が使用されていても良い。また、半導体装置１が配線板等に実装されるときに封止樹脂によりアンダーフィリングされる場合には最表面に低誘電率材料からなる絶縁層が露出していても、よい。

そして、半導体装置１では、保護層４０に覆われていない半導体チップ１０の外周面１０ＳＷと、保護層４０の外周面４０ＳＷとが、段差のない連続した切断面である。ここで、切断面とはダイシングブレード等を用いた切断により形成された加工面である。

保護層４０は、保護層４０の内側の領域への水の浸透を遮断する防湿壁である。すでに説明したように、低誘電率材料からなる絶縁層３０は、耐湿性が十分ではない。保護層４０は、絶縁層３０の低誘電率材料よりも耐湿性に優れた材料からなり、保護層４０の内側の低誘電率材料への水の浸透を遮断している。

半導体装置１は、半導体チップ１０の側面に露出した低誘電率材料からなる絶縁層３０が、保護層４０で覆われている。このため、半導体装置１は、例えば、８５℃・８５％の高温多湿環境に１０００時間放置しても、特性が劣化することがなく信頼性が高い。

＜半導体層の製造方法＞
次に、図３から図７を用いて、半導体装置１の製造方法について説明する。

＜半導体回路形成工程＞
基体部１１となるシリコン等からなる半導体ウエハ１１Ｗに、半導体製造技術を用いて、例えば、撮像素子等の半導体回路１２が形成される。

＜多層配線形成工程＞
図３に示すように、半導体ウエハ１１Ｗに、微細配線（不図示）を有する半導体回路１２と外部接続端子２１とを接続するための再配線回路である多層配線回路１３が形成されたウエハ１Ｗが作製される。なお、半導体回路１２が撮像素子の場合には、半導体回路１２の周囲に多層配線回路１３が形成される。

多層配線回路１３は、導体層２０が絶縁層３０を介して積層されており、絶縁層３０の貫通孔を介して上下の導体層２０が接続されている。そして、いずれかの絶縁層３０は、低誘電率材料からなる。なお、ウエハ１Ｗとして複数の半導体装置１を同時に製造するため、それぞれの半導体回路１２の間にも、絶縁層３０等は形成されている。

＜溝形成工程＞
図４及び図５に示すように、ウエハ１Ｗに、それぞれの半導体回路１２及び多層配線回路１３を取り囲むように、４本の直線状の幅がＷ１の溝（トレンチ）４０Ｔが形成される。

溝４０Ｔは、ダイシングブレードを用いて、いわゆるハーフカットダイシングにより形成される。ハーフカットダイシングとは、半導体ウエハ１１Ｗを完全に切断しないように切り込むダイシング方法である。溝４０Ｔは、適度な切り込み深さを有しており、半導体ウエハ１１Ｗの裏面までは達していない。

なお、等方性エッチング又はレーザ加工等を用いて溝４０Ｔを形成してもよい。また、図５では、縦横の溝４０Ｔが同じ幅Ｗ１であるが、直交する２本の溝の幅は異なっていてもよい。

＜保護材料充填工程＞
図６に示すように、ウエハ１Ｗの溝４０Ｔが保護材料４０Ｍで充填される。保護材料４０Ｍは、絶縁層３０よりも耐湿性に優れた材料であれば、エポキシ樹脂又はシリコーン樹脂等の樹脂でも良いが、無機材料、例えば、めっき法により形成される銅、ニッケル、クロム又は金等の金属材料、又は、ＣＶＤ法により形成される絶縁材料からなることが好ましい。銅等の金属材料、酸化シリコン及び窒化シリコン等の絶縁材料は、耐湿性が特に優れている。

なお、保護材料４０Ｍによる充填は、例えば、銅層及び酸化シリコン層の積層であってもよい。すなわち、保護材料４０Ｍは、複数の異なる材料からなる複数の層で構成されていてもよい。

例えば、溝４０Ｔの内面を覆うようにＣＶＤ法により絶縁層として窒化シリコン層を形成し、さらに絶縁層を導電層となる銅層で覆った後に、電気めっき法により溝４０Ｔを、いわゆるビアフィルめっき法によって銅めっき膜で埋めることができる。溝４０Ｔの外部に形成された銅めっき膜は、例えばＣＭＰ法により除去される。

なお、ビアフィルめっきでは、フィリング後に中心部に芯（シーム）が生じることがないように厳密な制御が求められる。しかし、本実施形態では、後述するように溝４０Ｔの中心部は切断工程において、切りしろ（reserving space for cutting）として失われてしまうため、必要以上に厳密に制御する必要はない。

＜切断工程＞
図７に示すように、溝４０Ｔに沿って、すなわち、ブレードの中心が溝４０Ｔの中心と一致するように、ウエハ１Ｗが切断される。このとき、保護材料４０Ｍが側面に露出するように、溝４０Ｔの幅Ｗ１よりも幅がＷ２の狭い切りしろで切断される。すなわち、溝形成工程で用いたブレードよりも、厚さの薄いブレードにより切断される。

例えば、溝４０Ｔの幅Ｗ１が１００μｍの場合、Ｗ２を８０μｍでダイシングすると、半導体装置１の外周面４０ＳＷの保護層４０の厚さは１０μｍとなる。また、金属材料で充填された溝４０Ｔは、ダイシングにおいてチッピングが発生しにくいという効果も有する。

このため、切断により個片化された半導体装置１は、図２に示したように、保護層４０に覆われていない半導体チップ１０の外周面１０ＳＷと、保護層４０の外周面４０ＳＷとが、段差のない連続した切断面である。

本実施形態の半導体装置の製造方法は、側面に露出した絶縁層３０が保護層４０で覆われている信頼性の高い半導体装置１を容易に製造できる。

＜第２実施形態＞
次に、第２実施形態の半導体装置１Ａ及び半導体装置１Ａの製造方法について説明する。半導体装置１Ａ等は半導体装置１等と類似しているので、同じ構成要素には同じ符号を付し説明は省略する。

図８及び図９に示すように、半導体装置１Ａでは、半導体チップ１０Ａの外周面が保護層４０Ａで覆われている。すなわち、半導体チップ１０Ａの基体部１０の側面が全て保護層４０Ａで覆われている。言い換えれば、半導体装置１Ａの外周面は、保護層４０Ａの外周面４０ＳＷであり、外周面４０ＳＷは、図１２における保護材料４０Ｍの切断面である。

半導体装置１Ａは、半導体装置１と同様の効果を有する。さらに、作製済みの半導体チップ１０Ａに更に仕様に応じた保護材料４０Ｍからなる保護層４０Ａを付加することで、所望のレベルの耐湿性を担保することができるので、より信頼性が高い。

＜半導体層の製造方法＞
次に、図１０から図１３を用いて、半導体装置１Ａの製造方法について説明する。

＜半導体チップ作製工程＞
半導体装置１と同様の方法で、半導体ウエハに、複数の半導体回路１２及び多層配線回路１３が形成される。そして、半導体ウエハが、それぞれが半導体回路１２及び多層配線回路１３を含み、絶縁層３０が側面に露出している複数の半導体チップ１０Ａに個片化される。なお、すでに個片化されている半導体チップ１０Ａを外部業者等から入手してもよい。

＜再配列基板作製工程＞
図１０及び図１１に示すように複数の半導体チップ１０Ａが、所定間隔Ｗ３で保持基板５０に接着層５１を介して接合された再配列基板６０が作製される。すなわち、再配列基板６０には、複数の半導体チップ１０Ａが、間に幅Ｗ３の隙間（溝）４０Ｇが生じるように保持基板５０にチップリプレイスされている。なお、図１０では、縦横の間隔が同じＷ３であるが、縦横の間隔は異なっていてもよい。

＜保護材料充填工程＞
図１２に示すように、再配列基板６０の隣り合う半導体チップ１０Ａの間の隙間（溝）４０Ｇが、低誘電率材料よりも耐湿性に優れた保護材料４０Ｍで充填される。保護材料充填工程は既に説明した第１実施形態と略同様である。
＜再配列基板切断工程＞

図１３に示すように、保護材料４０Ｍが側面に露出するように、隙間（溝）４０Ｇに沿って隙間（溝）の幅Ｗ３よりも狭い幅Ｗ４の切りしろで切断されることにより、溝４０Ｔが形成され、再配列基板６０がハーフカットダイシングされる。その後、保持基板５０から、それぞれの半導体装置１Ａが分離される。

もちろん、ハーフカットダイシングではなく、再配列基板６０を保持基板５０まで切断した後に、半導体装置１Ａと半導体装置１Ａに接着されている保持基板５０の一部とを分離してもよい。また半導体装置１Ａの構成要素として切断された保持基板５０を用いてもよい。例えば、保持基板５０として熱伝導率の高い銅板を用いて、切断された保持基板５０を半導体装置１Ａの放熱部材（ヒートシンク）としてもよい。

本実施形態の半導体装置の製造方法は、側面が保護層４０で覆われている信頼性の高い半導体装置１Ａを容易に製造できる。

＜変形例＞
次に、変形例の半導体装置１Ｂ、１Ｃ及び半導体装置１Ｂ、１Ｃの製造方法について説明する。半導体装置１Ｂ、１Ｃ等は半導体装置１等と類似しているので、同じ構成要素には同じ符号を付し説明は省略する。

変形例の半導体装置１Ｂ、１Ｃは、実施形態の半導体装置と同じように、ウエハレベルで半導体チップ間の溝（隙間）が保護材料４０Ｍで充填されたのち、溝に沿って切断される。このため、半導体装置１Ｂ、１Ｃは、外周面が保護層４０Ｂ、４０Ｃで覆われている。言い換えれば、半導体装置１Ｂ、１Ｃは外周面が保護層４０の外周面（切断面）である。半導体装置１Ｂ、１Ｃは、低誘電率材料からなる絶縁層３０の端面が保護層４０Ｂ、４０Ｃに覆われているため信頼性が高い。

図１４に示すように、変形例１の半導体装置１Ｂは、２種類の半導体チップ１０Ｂ１、１０Ｂ２を含むチップモジュールである。そして、半導体チップ１０Ｂ１、１０Ｂの上に共通再配線回路である多層配線回路１３Ｂが配設されている。

半導体装置１Ｂは、半導体装置１Ａ等と同様の方法で製造される。すなわち、２種類の半導体チップ１０Ｂ１、１０Ｂ２を１組として、組毎に所定間隔Ｗ３で保持基板５０に接合後に、半導体装置１Ｂの間の隙間（溝）を保護材料４０Ｍで充填してから、隙間に沿って、切りしろＷ４で切断することで半導体装置１Ｂは、作製される。なお、半導体チップ１０Ｂ１と半導体チップ１０Ｂ２との間隔は適宜設定される。

３種類以上の半導体チップからなるチップモジュールも同様の方法により製造することができる。複数の半導体チップを含む半導体装置１Ｂは、機能性の高いモジュールである。

一方、図１５に示す変形例２の半導体装置１Ｃは、半導体装置１Ｂと同様に、２種類の半導体チップ１０Ｃ１、１０Ｃ２を含むチップモジュールである。そして、半導体チップ１０Ｃ１、１０Ｃ２が、それぞれ、導体層２０Ｃと低誘電率材料からなる絶縁層３０Ｃとを有する第１の多層配線回路１２Ｃ（１２Ｃ１、１２Ｃ２）を含む。すなわち、第１の多層配線回路１２Ｃは、それぞれの半導体回路の一部を構成している。

そして、第１の多層配線回路１２Ｃ１、１２Ｃ２の上に、低誘電率材料からなる絶縁層を有しない第２の多層配線回路１３Ｄが形成されている。第２の多層配線回路１３Ｄが再配線回路である。

半導体装置１Ｃの外周面は、半導体チップ１０Ｃ１、１０Ｃ２との隙間を埋めている保護層４０Ｃの外面と、第１の多層配線回路１３Ｃの外面とからなる切断面である。

すなわち、実施形態の半導体装置は、半導体装置１Ｃのように半導体回路に低誘電率材料からなる絶縁層を含む半導体装置にも適用可能である。もちろん、半導体回路及び再配線回路に低誘電率材料からなる絶縁層を含む半導体装置にも適用可能である。

本発明は上述した実施形態、又は変形例等に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等ができる。

１、１Ａ〜１Ｃ…半導体装置
１０…半導体チップ
１１…基体
１２…半導体回路
１３…多層配線回路
２０…導体層
３０…絶縁層
４０…保護層
４０Ｍ…保護材料
５０…保持基板
５１…接着層
６０…再配列基板

Claims (7)

1. 半導体回路が形成されている基板部と、前記半導体回路と接続されている導体層と誘電率がシリコンよりも低い低誘電率材料からなる絶縁層とを含む多層配線回路とを有し、前記絶縁層が側面に露出している半導体チップと、
   前記半導体チップの外周面の少なくとも前記絶縁層が露出している領域を覆う、前記低誘電率材料よりも耐湿性に優れた材料からなる保護層と、を具備することを特徴とする半導体装置。
2. 前記半導体装置の外周面が、切断面であることを特徴とする請求項１に記載の半導体装置。
3. 前記保護層に覆われていない前記半導体チップの外周面と、前記保護層の外周面とが、段差のない連続した切断面であることを特徴とする請求項２に記載の半導体装置。
4. 前記保護層は、めっき法により形成される金属材料、又は、ＣＶＤ法により形成される絶縁材料からなることを特徴とする請求項２または請求項３に記載の半導体装置。
5. 半導体ウエハに、複数の半導体回路を形成する工程と、
   それぞれの前記半導体回路と接続されている導体層と、誘電率がシリコンよりも低い低誘電率材料からなる絶縁層とを含む複数の多層配線回路が形成される工程と、
   前記半導体ウエハに、半導体回路及び多層配線回路を取り囲む、前記絶縁層を貫通する溝が形成される工程と、
   前記溝が、前記低誘電率材料よりも耐湿性に優れた保護材料で充填される工程と、
   前記保護材料が側面に露出するように、前記溝に沿って、前記溝の幅よりも狭い切りしろで、前記半導体ウエハが切断される工程と、を具備することを特徴とする半導体装置の製造方法。
6. 半導体ウエハに、複数の半導体回路を形成する工程と、
   それぞれの前記半導体回路と接続されている導体層と、誘電率がシリコンよりも低い低誘電率材料からなる絶縁層とを含む複数の多層配線回路が形成される工程と、
   前記半導体ウエハが、それぞれが半導体回路及び多層配線回路を含み、前記絶縁層が側面に露出している複数の半導体チップに個片化される工程と、
   前記複数の半導体チップが、所定間隔で保持基板に接合された再配列基板が作製される工程と、
   前記再配列基板の前記複数の半導体チップの隙間が、前記低誘電率材料よりも耐湿性に優れた保護材料で充填される工程と、
   前記保護材料が側面に露出するように、前記隙間に沿って、前記隙間の幅よりも狭い切りしろで、前記再配列基板が切断される工程と、を具備することを特徴とする半導体装置の製造方法。
7. 前記保護材料は、めっき法により形成される金属材料、又は、ＣＶＤ法により形成される絶縁材料であることを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。

Images