JP2016518730A - 上面および側壁保護のためのモールドを備える半導体デバイス - Google Patents

上面および側壁保護のためのモールドを備える半導体デバイス Download PDF

Info

Publication number
JP2016518730A
JP2016518730A JP2016515351A JP2016515351A JP2016518730A JP 2016518730 A JP2016518730 A JP 2016518730A JP 2016515351 A JP2016515351 A JP 2016515351A JP 2016515351 A JP2016515351 A JP 2016515351A JP 2016518730 A JP2016518730 A JP 2016518730A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
mold
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016515351A
Other languages
English (en)
Other versions
JP2016518730A5 (ja
Inventor
レイナンテ・タムナン・アルヴァラド
リザベス・アン・キーサー
ジアンウェン・シュウ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016518730A publication Critical patent/JP2016518730A/ja
Publication of JP2016518730A5 publication Critical patent/JP2016518730A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/52—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

いくつかの実施態様が、基板と、基板に結合されるいくつかの金属層および誘電体層と、いくつかの金属層のうちの１つに結合されるパッドとを含む半導体デバイスを提供する。また、半導体デバイスは、パッドに結合される第１の金属層と、第１の金属再分配層に結合されるアンダーバンプメタライゼーション層とを含む。半導体デバイスはさらに、半導体デバイスの第１の表面と、半導体デバイスの少なくとも側部とを覆うモールド層を含む。いくつかの実施態様では、モールド層は、エポキシ層である。いくつかの実施態様では、半導体デバイスの第１の表面は半導体デバイスの上面である。いくつかの実施態様では、モールド層は、いくつかの金属層および誘電体層のうちの少なくとも１つの側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。

Description

種々の特徴は、上面および側壁保護のためのモールドを備える半導体デバイスに関する。
基板の上にいくつかの金属層およびいくつかの誘電体層を堆積することによって、通常のダイが製造される。ダイはウェハレベルパッケージング（ＷＬＰ：ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｉｎｇ）プロセスを用いることによって製造される。基板、金属層および誘電体層は、ダイの回路素子を形成するものである。１つのウェハ上に、通常、複数のダイが製造される。図１は、いくつかの未切断ダイ１０２を含むウェハ１００の平面図を示す。各未切断ダイは基板と、金属層と、誘電体層とを含む。その後、ウェハ１００は個々の／単一のダイに切断される。また、図１は、垂直スクライブライン１０２および水平スクライブライン１０４も示す。スクライブラインは、個々のダイ（たとえば、ダイ１０２）を製造するために切断されるウェハ１００の部分である。
図２は、ウェハの側面図を示す。具体的には、図２は、ウェハ２００の一部の側面図である。ウェハ２００は、いくつかの金属層および誘電体層２０２と、パッド２０４と、パッシベーション層２０６と、第１の絶縁層２０８と、第１の金属層２１０と、第２の絶縁層２１２と、アンダーバンプメタライゼーション（ＵＢＭ：ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｉｚａｔｉｏｎ）層２１４とを含む。また、図２は、ウェハ２００上にハンダボール２１６も示す。具体的には、ハンダボール２１６はＵＢＭ層２１４に結合される。パッド２０４、第１の金属層２１０およびＵＢＭ層２１４は、導電性材料（たとえば、銅）である。第１の絶縁層２０８および第２の絶縁層２１２はポリイミド層（ＰＩ）、ポリベンズオキサゾール（ＰＢＯ）、またはリパッシベーションのために用いられる他のポリマー層である。また、図２は、個々のダイを作製するために切断されることになるウェハ２００の領域も示す。ウェハ２００のこの領域はスクライブライン２１８によって示され、スクライブラインは図１のスクライブライン１０４〜１０６のいずれかに対応することができる。
ウェハ（たとえば、ウェハ１００、２００）を１つまたは複数のダイに切断するプロセス中に、ダイには大きな応力（たとえば、熱的応力、機械的応力）がかかる。ダイ上に結果として生じる応力は、金属層、誘電体層、パッシベーション層、ＵＢＭ層および／またはハンダボールを含む、ダイおよび／またはパッケージの構成要素に影響を及ぼすおそれがある。ダイの金属層、誘電体層およびパッシベーション層は応力の影響を特に受けやすい。詳細には、低Ｋ（ＬＫ）誘電体または極低Ｋ（ＥＬＫ）もしくは超低Ｋ（ＵＬＫ）誘電体は、脆弱である傾向があり、応力を受けると容易く割れる／砕ける可能性がある。この応力の結果として、ダイは砕け、および／または割れる可能性があり、その結果として、不良のダイが生じる。
それゆえ、ダイの割れおよび／または砕けが拡大するのを阻止および／または防ぐ設計が必要とされている。
本明細書において開示される種々の特徴、装置および方法は、上面および側壁保護のためのモールドを備える半導体デバイスを提供する。
第１の例は、基板と、基板に結合されるいくつかの金属層および誘電体層と、いくつかの金属層のうちの１つに結合されるパッドとを含む半導体デバイスを提供する。また、半導体デバイスは、パッドに結合される第１の金属層と、第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。半導体デバイスはさらに、ダイの第１の表面と、半導体デバイスの少なくとも側部とを覆うモールド層を含む。
一態様によれば、モールド層はエポキシ層である。いくつかの実施態様では、モールド層は、透明エポキシ層である。
一態様によれば、半導体デバイスの第１の表面は半導体デバイスの上面である。
一態様によれば、モールド層は、いくつかの金属層および誘電体層のうちの少なくとも１つの側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。
一態様によれば、半導体デバイスはさらに、いくつかの金属層のうちの１つに結合されるパッシベーション層と、パッシベーション層と第１の金属再分配層との間に位置する第１の絶縁層と、第１の金属再分配層とモールド層との間に位置する第２の絶縁層とを含む。いくつかの実施態様では、モールド層は、パッシベーション層の側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。いくつかの実施態様では、モールド層は、第１の絶縁層の側部がモールド層で覆われるように、ダイの少なくとも側部を覆う。いくつかの実施態様では、モールド層は、第２の絶縁層の側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。いくつかの実施態様では、第１の絶縁層は、少なくともポリイミド層、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層のうちの１つである。
一態様によれば、半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）および／またはインターポーザのうちの１つである。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータおよび／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例が、基板と、基板に結合されるいくつかの金属層および誘電体層と、いくつかの金属層のうちの１つに結合されるパッドと、パッドに結合される第１の金属再分配層と、第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層と、切断プロセス中に装置が割れるのを防ぐための手段とを含む装置を提供し、防ぐための手段は、装置の第１の表面と、装置の少なくとも側部とを覆う。
一態様によれば、防ぐための手段はエポキシ層である。いくつかの実施態様では、防ぐための手段は、透明エポキシ層である。
一態様によれば、装置の第１の表面は装置の上面である。
一態様によれば、防ぐための手段は、いくつかの金属層および誘電体層のうちの少なくとも１つの側部が防ぐための手段で覆われるように、装置の少なくとも側部を覆う。
一態様によれば、その装置はさらに、いくつかの金属層のうちの１つに結合されるパッシベーション層と、パッシベーション層と第１の金属再分配層との間に位置する第１の絶縁層と、第１の金属再分配層とモールド層との間に位置する第２の絶縁層とを含む。いくつかの実施態様では、防ぐための手段は、パッシベーション層の側部が防ぐための手段で覆われるように、装置の少なくとも側部を覆う。いくつかの実施態様では、防ぐための手段は、第１の絶縁層の側部が防ぐための手段で覆われるように、装置の少なくとも側部を覆う。いくつかの実施態様では、防ぐための手段は、第２の絶縁層の側部が防ぐための手段で覆われるように、装置の少なくとも側部を覆う。いくつかの実施態様では、第１の絶縁層は、少なくともポリイミド層、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層のうちの１つである。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、半導体デバイスを提供するための方法を提供する。その方法は、基板を設ける。また、その方法は、基板に結合されるいくつかの金属層および誘電体層も設ける。その方法はさらに、いくつかの金属層のうちの１つに結合されるパッドを設ける。その方法は、パッドに結合される第１の金属再分配層を設ける。また、その方法は、第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層も設ける。その方法はさらに、半導体デバイスの第１の表面と、半導体デバイスの少なくとも側部とを覆うモールド層を設ける。
一態様によれば、モールド層はエポキシ層である。いくつかの実施態様では、モールド層は、透明エポキシ層である。
一態様によれば、半導体デバイスの第１の表面は半導体デバイスの上面である。
一態様によれば、モールド層は、いくつかの金属層および誘電体層のうちの少なくとも１つの側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。
一態様によれば、その方法はさらに、いくつかの金属層のうちの１つに結合されるパッシベーション層を設けることと、パッシベーション層と第１の金属再分配層との間に位置する第１の絶縁層を設けることと、第１の金属再分配層とモールド層との間に位置する第２の絶縁層を設けることとを含む。いくつかの実施態様では、モールド層は、パッシベーション層の側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。いくつかの実施態様では、モールド層は、第１の絶縁層の側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。いくつかの実施態様では、モールド層は、第２の絶縁層の側部がモールド層で覆われるように、半導体デバイスの少なくとも側部を覆う。いくつかの実施態様では、第１の絶縁層は、少なくともポリイミド層、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層のうちの１つである。
一態様によれば、半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）および／またはインターポーザのうちの１つである。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
種々の特徴、本質、および利点は、図面と併用されるとき、以下に詳細に記載する発明を実施するための形態から明らかになる場合があり、図面の中で、同様の参照文字は全体を通して相応に識別する。
未切断のダイを含むウェハを示す図である。 ダイの側面図である。 上面および側壁保護を提供するモールド層を含むダイの一例を示す図である。 上面および側壁保護を提供するモールド層を含むダイの別の例を示す図である。 上面および側壁保護を提供するモールド層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 上面および側壁保護を提供するモールド層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 上面および側壁保護を提供するモールド層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 上面および側壁保護を提供するモールド層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 上面および側壁保護を提供するモールド層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 ウェハ上の４パスレーザシーケンスの例示的なシーケンスを示す図である。 ウェハ上の３パスレーザシーケンスの例示的なシーケンスを示す図である。 上面および側壁保護を提供するモールド層を含むダイを設ける／製造するための例示的な方法を示す図である。 上面および側壁保護を提供するモールド層を含むダイの別の例を示す図である。 上面および側壁保護を提供するモールド層を含むダイの別の例を示す図である。 上面および側壁保護を提供するモールド層を含むダイの別の例を示す図である。 本明細書において説明される半導体デバイス、ダイ、集積回路および／またはＰＣＢを組み込むことができる種々の電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細なしに実践できることは当業者によって理解されるであろう。たとえば、態様が不要な詳細で不明瞭になることを回避するために、回路がブロック図で示される場合がある。他の場合には、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法は、詳細に示されない場合がある。
（概説）
いくつかの新規の特徴は、基板と、基板に結合されるいくつかの金属層および誘電体層と、いくつかの金属層のうちの１つに結合されるパッドとを含む半導体デバイス（たとえば、ダイ、インターポーザ）に関連する。また、半導体デバイス（たとえば、ダイ）は、パッドに結合される第１の金属層と、第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。半導体デバイス（たとえば、ダイ）はさらに、半導体デバイス（たとえば、ダイ）の第１の表面と、半導体デバイス（たとえば、ダイ）の少なくとも側部とを覆うモールド層を含む。いくつかの実施態様では、モールド層はエポキシ層（たとえば、透明エポキシ層）である。いくつかの実施態様では、半導体デバイス（たとえば、ダイ）の第１の表面は、半導体デバイス（たとえば、ダイ）の上面である。いくつかの実施態様では、モールド層は、いくつかの金属層および誘電体層のうちの少なくとも１つの側部がモールド層で覆われるように、半導体デバイス（たとえば、ダイ）の少なくとも側部を覆う。いくつかの実施態様では、半導体デバイス（たとえば、ダイ）はさらに、いくつかの金属層のうちの１つに結合されるパッシベーション層と、パッシベーション層と第１の金属再分配層との間に位置する第１の絶縁層と、第１の金属再分配層とモールド層との間に位置する第２の絶縁層とを含む。
（上面および側壁保護のためのモールドを備える例示的なダイ）
図３は、ダイが割れる／砕けるのを防ぐ保護層を含むウェハの側面図を示す。具体的には、図３は、ウェハ３００の一部の側面図である。ウェハ３００は、基板３０１と、いくつかの金属層および誘電体層３０２と、パッド３０４と、パッシベーション層３０６と、第１の絶縁層３０８と、第１の金属再分配層３１０と、第２の絶縁層３１２と、アンダーバンプメタライゼーション（ＵＢＭ）層３１４と、モールド層３１８とを含む。また、図３は、ウェハ３００上にハンダボール３１６も示す。具体的には、ハンダボール３１６はＵＢＭ層３１４に結合される。パッド３０４、第１の金属再分配層３１０およびＵＢＭ層３１４は導電性材料（たとえば、銅）である。第１の絶縁層３０８および第２の絶縁層３１２はポリイミド層とすることができる。いくつかの実施態様では、第１の絶縁層３０８および第２の絶縁層３１２はポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。
いくつかの実施態様では、モールド層３１８はエポキシから形成される。いくつかの実施態様では、モールド層３１８は透明エポキシから形成される。いくつかの実施態様では、透明エポキシは、光がエポキシを通り抜ける（たとえば、実質的に通り抜ける、５０％より多く通り抜ける）ことができるようにするエポキシである。いくつかの実施態様では、透明エポキシは透過性エポキシである。いくつかの実施態様では、エポキシは不透明なエポキシとすることができる。不透明なエポキシは、いくつかの実施態様では、ある量の光（たとえば、５０％未満）がエポキシを通り抜けることができるようにするエポキシとすることができる。いくつかの実施態様では、モールド層３１８は、ウェハが切断されるときに、ダイに構造的および機械的安定性を与える。さらに、透明エポキシを設けることによって、ダイを切断するときに、鋸を案内する機械が、エポキシ（たとえば、モールド層３１８）から透けて「見える」ようになり、それにより、いくつかの実施態様では、ダイを製造するコストを削減することができる。
また、図３は、個々のダイを作製するために切断されることになるウェハ３００の領域も示す。ウェハ３００のこの領域はスクライブライン３２０によって示される。スクライブライン３２０は、いかなる回路も含まないウェハ３００の領域とすることができる。いくつかの実施態様では、ウェハ３００が１つまたは複数のスクライブライン（たとえば、スクライブライン３２０）に沿って切断されると、すぐに上面および側壁保護を提供するように構成されるモールドを含むダイが設けられる／製造される。
図４は、ダイが割れる／砕けるのを防ぐ保護層を含むウェハの別の側面図を示す。いくつかの実施態様では、保護層は、ウェハまたはダイの構造的および機械的安定性を改善する／向上させる材料から形成される。たとえば、ウェハ／ダイ内の低ｋ（ＬＫ）誘電体、極低ｋ（ＥＬＫ）または超低ｋ（ＵＬＫ）誘電体のいくつかと比べ脆弱でない材料から形成される保護層が、ダイの製造中に（たとえば、個々のダイへのウェハの切断中に）ウェハ／ダイが受ける応力（たとえば、熱的応力、機械的応力）のある量を吸収するさらなる構造、剛性、および機械的安定性を有するウェハ／ダイを提供することになる。このようにして、誘電体のうちのいくつかまたはすべてと比べ脆弱でない保護層（たとえば、モールド層）は、ウェハまたはダイが吸収することができる応力（たとえば、熱的応力、機械的応力）の量を増やし、それにより、ダイが割れる／砕ける可能性を小さくする。
図４は、ウェハがキャビティ／トレンチ領域を含むことを除いて、図３と同様である。具体的には、図４は、ウェハ４００の一部の側面図である。ウェハ４００は、基板４０１と、いくつかの金属層および誘電体層４０２と、パッド４０４と、パッシベーション層４０６と、第１の絶縁層４０８と、第１の金属再分配層４１０と、第２の絶縁層４１２と、アンダーバンプメタライゼーション（ＵＢＭ）層４１４と、モールド層４１８とを含む。金属層および誘電体層４０２は下位金属層（たとえば、Ｍ１金属層、Ｍ２金属層、Ｍ３金属層、Ｍ４金属層、Ｍ５金属層、Ｍ６金属層、Ｍ７金属層）を含むことができる。また、図４は、ウェハ４００上にハンダボール４１６も示す。具体的には、ハンダボール３１６はＵＢＭ層４１４に結合される。パッド４０４、第１の金属再分配層４１０およびＵＢＭ層４１４は導電性材料（たとえば、銅）である。第１の絶縁層４０８および第２の絶縁層４１２はポリイミド層とすることができる。いくつかの実施態様では、第１の絶縁層４０８および第２の絶縁層４１２はポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。
いくつかの実施態様では、モールド層４１８はエポキシから形成される。いくつかの実施態様では、モールド層４１８は透明エポキシから形成される。図４にさらに示されるように、モールド層４１８はモールド領域４２２（たとえば、モールド層で満たされたキャビティ／トレンチ）を含む。いくつかの実施態様では、キャビティ／トレンチは異なる形状を有することができる。キャビティ／トレンチは充填機能を有することができる。すなわち、キャビティ／トレンチは、いくつかの実施態様では、モールド層４１８で満たされるように構成することができる。いくつかの実施態様では、モールド領域４２２は、異なる形状を有することができる（たとえば、モールド層で満たされるキャビティ／トレンチは異なる形状を有することができる）。モールド層４１８の領域４２２は、第２の絶縁層４１２と、第１の絶縁層４０８と、パッシベーション層４０６と、金属層および誘電体層４０２のうちの１つまたは複数とを横切る。
図４には示されないが、いくつかの実施態様では、領域４２２は、金属層および誘電体層４０２の全体を横切ることができる。いくつかの実施態様では、モールド層４１８は、ウェハが切断されるときに、ダイに構造的および機械的安定性を与え、それにより、ダイが割れる／砕ける可能性を小さくする。いくつかの実施態様では、これは、モールド層４１８の領域４２２が、ダイの他の材料のいくつか（たとえば、金属層および誘電体層４０２）と比べ脆弱でない材料から形成されるためである。いくつかの実施態様では、モールド層４１８のこのさらなる領域４２２は、ダイがダイの製造中に生じる場合がある応力（たとえば、熱的応力、機械的応力）を吸収するのを助け、それにより、ダイが砕ける／割れるのを防ぐ。さらに、透明エポキシを設けることによって、ダイを切断するときに、鋸を案内する機械が、エポキシ（たとえば、モールド層４１８）から透けて「見える」ようになり、それにより、いくつかの実施態様では、ダイを製造するコストを削減するのを助けることができる。
また、図４は、個々のダイを作製するために切断されることになるウェハ４００の領域も示す。ウェハ４００のこの領域はスクライブライン４２０によって示される。いくつかの実施態様では、スクライブライン４２０は、モールド層４１８の領域４２２と位置合わせされる。スクライブライン４２０は、いかなる回路も含まないウェハ４００の領域とすることができる。いくつかの実施態様では、ウェハ４００が１つまたは複数のスクライブライン（たとえば、スクライブライン４２０）に沿って切断されると、すぐに上面および側壁保護のために構成されるモールドを含むダイが設けられる／製造される。
図３および図４は、上面および側壁保護のためのモールド層を含む半導体デバイス（たとえば、ウェハ）の一例を示すことに留意されたい。いくつかの実施態様では、半導体デバイスは、ウェハ、ダイ、ダイパッケージ、集積回路（ＩＣ）および／またはインターポーザを含むことができる。いくつかの実施態様では、インターポーザは、能動回路素子を含む能動インターポーザとすることができる。したがって、図３および図４における上面および側壁保護を提供するように構成されるモールド層および／またはモールド領域は、他のタイプの半導体デバイスにおいて用いることもでき、ウェハおよびダイには限定されない。
上面および側壁保護を提供するように構成されるモールド層および／またはモールド領域を含むダイに切断することができるウェハを説明してきたが、ここで、そのようなダイを設ける／製造するためのシーケンスが、以下に説明される。
（上面および側壁保護のためのモールド層を含むダイを設ける／製造するための例示的なシーケンス）
いくつかの実施態様では、ウェハを個々のダイ（たとえば、単一のダイ）に切断することは、いくつかのプロセスを含む。図５Ａ〜図５Ｅは、ウェハを個々のダイ（たとえば、単一のダイ）に切断するための例示的なシーケンスを示す。いくつかの実施態様では、図５Ａ〜図５Ｅのシーケンスを用いて、図３、図４のダイまたは本開示において説明される他のダイを設ける／製造することができる。図５Ａ〜図５Ｅのシーケンスを用いて、他の半導体デバイス（たとえば、インターポーザ）を設ける／製造することができることにも留意されたい。いくつかの実施態様では、そのような製造されたインターポーザは回路素子を含むことができる。
図５Ａのステージ１において示されるように、基板（たとえば、基板５０１）が設けられる。いくつかの実装形態では、基板はウェハである。異なる実施態様は、基板のために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板）。
ステージ２において、基板上にいくつかの下位金属層および誘電体層（たとえば、下位金属層および誘電体層５０２）が設けられる。異なる実施態様は、異なる数の下位金属層および誘電体層（たとえば、Ｍ１金属層、Ｍ２金属層、Ｍ３金属層、Ｍ４金属層、Ｍ５金属層、Ｍ６金属層、Ｍ７金属層）を設けることができる。
ステージ３において、下位金属層および誘電体層５０２上に少なくとも１つのパッド（たとえば、パッド５０４）が設けられる。いくつかの実施態様では、パッドは、下位金属層のうちの１つ（たとえば、最上位の下位金属層、Ｍ７金属層）に結合される。いくつかの実施態様では、パッド５０４はアルミニウムパッドである。しかしながら、異なる実施態様は、パッド５０４のために異なる材料を用いることができる。異なる実施態様は、下位金属層および誘電体層５０２上にパッドを設けるために異なるプロセスを使用することができる。たとえば、いくつかの実施態様では、下位金属層および誘電体層５０２上にパッド５０４を設けるために、リソグラフィおよび／またはエッチングプロセスを用いることができる。
ステージ４において、下位金属層および誘電体層５０２上にパッシベーション層（たとえば、パッシベーション層５０６）が設けられる。異なる実施態様は、パッシベーション層のために異なる材料を使用することができる。ステージ４において示されるように、パッシベーション層４０６は、パッド５０４の少なくとも一部が露出するように、下位金属層および誘電体層５０２上に設けられる。
図５Ｂのステージ５において、パッシベーション層５０６およびパッド５０４上に第１の絶縁層（たとえば第１の絶縁層５０８）が設けられる。異なる実施態様は、第１の絶縁層５０８のために異なる材料を使用することができる。たとえば、第１の絶縁層５０８は、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。
ステージ６において、第１の絶縁層５０８内にキャビティ（たとえば、キャビティ５０９）が設けられる／作製される。ステージ６においてさらに示されるように、キャビティ５０９はパッド５０４にわたって作製される。異なる実施態様は、キャビティ５０９を異なるように作製することができる。たとえば、キャビティ５０９は、第１の絶縁層５０８をエッチングすることによって設ける／作製することができる。
ステージ７において、第１の金属再分配層が設けられる。具体的には、第１の金属再分配層５１０が、パッド５０４および第１の絶縁層５０８にわたって設けられる。ステージ７において示されるように、第１の金属再分配層５１０はパッド５０４に結合される。いくつかの実施態様では、第１の金属再分配層５１０は銅層である。
図５Ｃのステージ８において、第１の絶縁層５０８および第１の金属再分配層５１０上に第２の絶縁層（たとえば、第２の絶縁層５１２）が設けられる。異なる実施態様は、第２の絶縁層５１２のために異なる材料を使用することができる。たとえば、第２の絶縁層５１２は、ポリベンズオキサゾール（ＰｂＯ）層またはポリマー層とすることができる。
ステージ９において、第２の絶縁層５１２内にキャビティ（たとえば、キャビティ５１３）が設けられる／作製される。異なる実施態様は、キャビティ５１３を異なるように作製することができる。たとえば、キャビティ５１３は、第２の絶縁層５１２をエッチングすることによって設ける／作製することができる。
ステージ１０において、アンダーバンプメタライゼーション（ＵＢＭ）層が設けられる。具体的には、アンダーバンプメタライゼーション（ＵＢＭ）層５１４が、第２の絶縁層５１２のキャビティ５１３内に設けられる。ステージ１０において示されるように、ＵＢＭ層５１４は、第１の金属再分配層５１０に結合される。いくつかの実施態様では、ＵＢＭ層５１４は銅層である。
ステージ１１において、ＵＢＭ層上にハンダボールが設けられる。具体的には、ハンダボール５１６がＵＢＭ層５１４に結合される。
ステージ１２において、ウェハ内にキャビティが設けられる／作製される。具体的には、第２の絶縁層５１２、第１の絶縁層５０８、第２の絶縁層５０６、下位金属層および誘電体層５０２のうちの１つ内にキャビティ５２２が作製される。異なる実施態様は、異なる形状を有するキャビティおよび／またはトレンチを有することができる。ステージ１２においてさらに示されるように、キャビティ５２２はスクライブライン（たとえば、スクライブライン５２０）に沿って設けられる／作製される。上記で先に説明されたように、スクライブラインは、１つまたは複数のダイを設ける／製造するために切断されることになるウェハの領域である。異なる実施態様は、キャビティ／トレンチを設ける／作製するために異なるプロセスを使用することができる。たとえば、キャビティ５２２を作製するためにレーザを用いることができる。そのような事例では、レーザの数回のパスを用いて、キャビティ５２２を作製することができる。ウェハ内に１つまたは複数のキャビティ（たとえば、キャビティ５２２）を作製するためのレーザプロセスの例が、図６および図７においてさらに説明される。スクライブラインに沿ったキャビティは異なる実施態様においてウェハの異なる部分を横切る場合があることにも留意されたい。すなわち、いくつかの実施態様では、スクライブラインに沿ったキャビティ（たとえば、キャビティ５２２）は、異なる深さを有することができる。スクライブラインに沿ったキャビティの他の例が、図９〜図１１においてさらに示される。
図５Ｅのステージ１３において、ウェハ上にモールド層が設けられる。具体的には、ウェハ上にモールド層５１８が設けられる。いくつかの実施態様では、モールド層５１８はエポキシ（たとえば、透明エポキシ）である。ウェハ上にモールド層５１８が設けられるとき、キャビティ５２２はモールド材料で満たされ、モールド材料は、いくつかの実施態様ではスクライブライン５２０を表すことができるモールド領域５２４を形成する。異なる実施態様は、ダイに沿って異なる深さを有するモールド領域５２４を有することができ、モールド領域が図９〜図１１においてさらに示される。
ステージ１４に示されるように、モールド領域５２４に沿って（たとえば、スクライブライン５２０に沿った）ウェハの部分を切断するために、鋸（図示せず）が用いられる。いくつかの実施態様では、鋸（図示せず）は、モールド領域５２４（たとえば、スクライブライン５２０）に沿って、モールド層５１８と、第２の絶縁層５１２と、第１の絶縁層５０８と、パッシベーション層５０６と、金属層および誘電体層５０２と、基板５０１とを切断し、キャビティ／分離５２５を作製する。いくつかの実施態様では、鋸を用いてウェハを切断することによって、個々の／単一のダイ５００を作製する。
ステージ１４は、スクライブライン５２０に沿って鋸で切断した後に、モールド層５１８のある部分がダイ５００の側面を覆うことも示す。具体的には、いくつかの実施態様では、モールド層５１８は、第２の絶縁層５１２、第１の絶縁層５０８、パッシベーション層５０６、そして下位金属層および誘電体層５０２のうちの少なくとも１つ（たとえば、Ｍ７金属層）の側面の一部を覆う。いくつかの実施態様では、モールド層５１８および／またはモールド領域５２４は、下位金属層および誘電体層５０２のある部分または全体を覆うことができる。
いくつかの実施態様では、モールド層５１８およびモールド領域５２４を（たとえば、ダイの上部および／またはダイの側壁に）設けることによって、ウェハまたはダイの構造的および機械的安定性を高め、結果として、切断プロセス中にダイが割れ、および／または砕ける可能性を小さくする。
（ウェハ上にスクライブラインと位置合わせされるキャビティを設ける／作製するための例示的なシーケンス）
上記のように、いくつかの実施態様では、ウェハを個々のダイ（たとえば、単一のダイ）に切断することは、いくつかのプロセスを含む。１つのそのようなプロセスは、スクライブラインに沿ってキャビティを作製することである。図５Ｄのステージ１２は、そのようなキャビティを設ける／作製する一例を示す。図５Ｄのステージ１２に示されるように、レーザを用いて、キャビティを作製することができる。異なる実施態様は、異なる形状および／または深さを有するキャビティを作製する／製造することができる。
図６および図７は、ウェハ内にキャビティを設ける／作製するための例示的なシーケンスを示す。いくつかの実施態様では、レーザによって作製されるキャビティは、モールド／モールド層（たとえば、エポキシ材料）で満たされる。具体的には、図６は、ウェハ上にキャビティを作製するための４パスシーケンスを示し、一方、図７はウェハ上にキャビティを作製するための３パスシーケンスを示す。
図６のステージ１に示されるように、第１のレーザ溝６０２および第２のレーザ溝６０４がウェハ６００内に作製される。ステージ１は第１のレーザパスと呼ばれる場合がある。第１のレーザ溝６０２および第２のレーザ溝６０４はスクライブライン６０１に沿って作製される。第１のレーザ溝６０２および第２のレーザ溝６０４は同時に、または順次に作製することができる。いくつかの実施態様では、第１の設定における１つまたは複数のレーザを用いて、第１のレーザ溝６０２および第２のレーザ溝６０４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝６０２〜６０４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
図６のステージ２において、第３のレーザ溝６１２および第４のレーザ溝６１４がウェハ６００内に作製される。ステージ２は、第２のレーザパスと呼ばれる場合もある。第３のレーザ溝６１２および第４のレーザ溝６１４はスクライブライン６０１に沿って作製される。第３のレーザ溝６１２および第４のレーザ溝６１４は同時に、または順次に作製することができる。いくつかの実施態様では、第２の設定（たとえば、第１の設定より高い／強力である第２の設定）における１つまたは複数のレーザを用いて、第３のレーザ溝６１２および第４のレーザ溝６１４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝６１２〜６１４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
図６のステージ３において、第５のレーザ溝６２２および第６のレーザ溝６２４がウェハ６００内に作製される。ステージ３は、第３のレーザパスと呼ばれる場合もある。第５のレーザ溝６２２および第６のレーザ溝６２４はスクライブライン６０１に沿って作製される。第５のレーザ溝６２２および第６のレーザ溝６２４は同時に、または順次に作製することができる。いくつかの実施態様では、第３の設定（たとえば、第２の設定より高い／強力である第３の設定）における１つまたは複数のレーザを用いて、第５のレーザ溝６２２および第６のレーザ溝６２４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝６２２〜６２４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
図６のステージ４において、第７のレーザ溝６３２および第８のレーザ溝６３４がウェハ６００内に作製される。ステージ４は、第４のレーザパスと呼ばれる場合もある。第７のレーザ溝６３２および第８のレーザ溝６３４はスクライブライン６０１に沿って作製される。第７のレーザ溝６３２および第８のレーザ溝６３４は同時に、または順次に作製することができる。いくつかの実施態様では、第４の設定（たとえば、第３の設定より高い／強力である第４の設定）における１つまたは複数のレーザを用いて、第７のレーザ溝６３２および第８のレーザ溝６３４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝６３２〜６３４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
いくつかの実施態様では、レーザ溝６０２〜６３４は図５Ｄのキャビティ５２２を画定する／作製することができる。レーザ溝６０２〜６３４は、モールド材料で満たすことができ図９のモールド領域９２２を形成するキャビティを、モールド材料で満たすことができ図１０のモールド領域１０２２を形成するキャビティを、および／またはモールド材料で満たすことができ図１１のモールド領域１１２２を形成するキャビティを画定する／作製することもできる。モールド材料で満たすことができるこれらのキャビティが以下でさらに説明される。
いくつかの実施態様では、４パスレーザシーケンスの代わりに、３パスレーザシーケンスを用いて、ウェハ内にキャビティを設ける／作製することができる。上記のように、図７は、そのような３パスレーザシーケンスの一例を示す。
図７のステージ１に示されるように、第１のレーザ溝７０２および第２のレーザ溝７０４がウェハ７００内に作製される。ステージ１は第１のレーザパスと呼ばれる場合がある。第１のレーザ溝７０２および第２のレーザ溝７０４はスクライブライン７０１に沿って作製される。第１のレーザ溝７０２および第２のレーザ溝７０４は同時に、または順次に作製することができる。いくつかの実施態様では、第１の設定における１つまたは複数のレーザを用いて、第１のレーザ溝７０２および第２のレーザ溝７０４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝７０２〜７０４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
図７のステージ２において、第３のレーザ溝７１２および第４のレーザ溝７１４がウェハ７００内に作製される。ステージ２は、第２のレーザパスと呼ばれる場合もある。第３のレーザ溝７１２および第４のレーザ溝７１４はスクライブライン７０１に沿って作製される。第３のレーザ溝７１２および第４のレーザ溝７１４は同時に、または順次に作製することができる。いくつかの実施態様では、第２の設定（たとえば、第２の設定は第１の設定より高い／強力である）における１つまたは複数のレーザを用いて、第３のレーザ溝７１２および第４のレーザ溝７１４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝７１２〜７１４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
図７のステージ３において、第５のレーザ溝７２２および第６のレーザ溝７２４がウェハ７００内に作製される。ステージ３は、第３のレーザパスと呼ばれる場合もある。第５のレーザ溝７２２および第６のレーザ溝７２４はスクライブライン７０１に沿って作製される。第５のレーザ溝７２２および第６のレーザ溝７２４は同時に、または順次に作製することができる。いくつかの実施態様では、第３の設定（たとえば、第２の設定より高い／強力である第３の設定）における１つまたは複数のレーザを用いて、第５のレーザ溝７２２および第６のレーザ溝７２４を作製し、それらの溝はウェハ内のキャビティおよび／またはトレンチとすることができる。いくつかの実施態様では、レーザ溝７２２〜７２４は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。
いくつかの実施態様では、レーザ溝７０２〜７２４は図５Ｄのキャビティ５２２を画定する／作製することができる。レーザ溝７０２〜７２４は、モールド材料で満たすことができ図９のモールド領域９２２を形成するキャビティを、モールド材料で満たすことができ図１０のモールド領域１０２２を形成するキャビティを、および／またはモールド材料で満たすことができ図１１のモールド領域１１２２を形成するキャビティを画定する／作製することができる。モールド材料で満たすことができるこれらのキャビティが以下でさらに説明される。
上面および側壁保護のためのモールド層および／またはモールド領域を含むダイを設ける／製造するためのシーケンスを説明してきたが、ここで、上面および側壁保護のためのモールド層および／またはモールド領域を含むダイを設ける／製造するための方法が以下で説明される。
（上面および側壁保護のためのモールド層を含むダイを設ける／製造するための例示的な方法）
上記のように、いくつかの実施態様では、ウェハを個々のダイ（たとえば、単一のダイ）に切断することは、いくつかのプロセスを含む。図８は、ウェハを個々のダイ（たとえば、単一のダイ）に切断するための例示的な方法を示す。いくつかの実施態様では、図８の方法を用いて、図３、図４のダイまたは本開示において説明される他のダイを設ける／製造することができる。
この方法は（８０５において）基板（たとえば、基板５０１）を設ける。いくつかの実施態様では、（８０５において）基板を設けることは、ウェハ（たとえば、シリコンウェハ）を設けることを含む。しかしながら、異なる実施態様は、基板のために異なる材料を用いることができる（たとえば、ガラス基板）。その後、その方法はオプションで、（８１０において）基板内と、基板上のいくつかの下位金属層および誘電体層内とに回路素子を設ける。異なる実施態様は、異なる数の下位金属層および誘電体層（たとえば、Ｍ１〜Ｍ７金属層）を設けることができる。いくつかの実施態様では、（８１０において）回路素子を設けることは無視することができる。たとえば、基板／ウェハからインターポーザが製造されるとき、いくつかの実施態様は、回路素子を設けることを省く（たとえば、能動回路素子を製造することを省く）ことができる。そのような場合、いくつかの実施態様は、下位金属層および誘電体層を設けるが、回路素子を設けない場合がある。しかしながら、いくつかの実施態様では、インターポーザは能動回路素子を含む場合があることに留意されたい。
その方法はさらに、（８１５において）下位金属層および誘電体層のうちの１つ（たとえば、Ｍ７金属層）上に少なくとも１つのパッド（たとえば、パッド５０４）を設ける。いくつかの実施態様では、（８１５において）パッドを設けることは、パッドを下位金属層のうちの１つ（たとえば、最上位の下位金属層、Ｍ７金属層）に結合することを含む。いくつかの実施態様では、パッドはアルミニウムパッドである。しかしながら、異なる実施態様は、パッドのために異なる材料を使用することができる。さらに、異なる実施態様は、下位金属層および誘電体層上にパッドを設けるために異なるプロセスを用いることができる。たとえば、いくつかの実施態様では、（８１５において）下位金属層および誘電体層上にパッドを設けるために、リソグラフィおよび／またはエッチングプロセスを用いることができる。
その方法は、（８２０において）パッシベーション層（たとえば、パッシベーション層５０６）、第１の絶縁層（たとえば、第１の絶縁層５０８）、再分配層（たとえば、再分配層５１０）および第２の絶縁層（たとえば、第２の絶縁層５１２）を設ける。異なる実施態様は、パッシベーション層のために異なる材料を使用することができる。いくつかの実施態様では、パッシベーション層は、パッドの少なくとも一部が露出するように、下位金属層および誘電体層上に設けられる。いくつかの実施態様では、金属再分配層は、パッドおよび第１の絶縁層にわたって設けられる。いくつかの実施態様では、金属再分配層はパッドに結合される。いくつかの実施態様では、金属再分配層は銅層である。
異なる実施態様は、第１の絶縁層および第２の絶縁層のために異なる材料を用いることができる。たとえば、第１の絶縁層および第２の絶縁層は、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。
その後、その方法は、（８２５において）アンダーバンプメタライゼーション（ＵＢＭ）層を設ける。いくつかの実施態様では、（８２５において）ＵＢＭ層を設けることは、ＵＢＭ層を金属再分配層に結合することを含む。いくつかの実施態様では、ＵＢＭ層は銅層である。その方法はさらに、（８３０において）ＵＢＭ層上にハンダボールを設ける。
その後、その方法は（８３５において）ウェハ内に少なくとも１つの溝／キャビティを設ける。いくつかの実施態様では、（８３５において）少なくとも１つの溝／キャビティを設けることは、ウェハのスクライブラインに沿ってキャビティ（たとえば、キャビティ５２２）を作製することを含む。いくつかの実施態様では、（８３５において）少なくとも１つの溝／キャビティを設けることは、レーザを用いて溝／キャビティを作製することを含む。いくつかの実施態様では、少なくとも１つの溝／キャビティは、第２の絶縁層、第１の絶縁層、パッシベーション層、そしてウェハの下位金属層および誘電体層のうちの少なくとも１つのうちの１つまたは複数を横切ることができる。図６および図７は、ウェハ内に（８３５において）少なくとも１つの溝／キャビティを設けるためのレーザシーケンスの例を示す。
この方法はさらに、（８４０において）側面のうちの上面にモールド層を設ける。いくつかの実施態様では、モールド層はエポキシ（たとえば、透明エポキシ）である。（８４０において）ウェハ上にモールド層が設けられるとき、溝／キャビティはモールド材料で満たされ、モールド材料は、いくつかの実施態様ではスクライブラインを表すことができるモールド領域（たとえば、モールド領域４２４、モールド領域５２４）を形成する。
その後、その方法は、（８４５において）１つまたは複数のスクライブラインに沿ってウェハを切断する（たとえば、モールド材料を含む溝／キャビティによって画定されるモールド領域に沿ったウェハの部分を切断する）。いくつかの実施態様では、（８４５において）モールド領域（たとえば、スクライブライン５２０）に沿って、モールド層と、第２の絶縁層と、第１の絶縁層と、パッシベーション層と、金属層および誘電体層と、基板とを切断し、ダイを作製するために、鋸が用いられる。いくつかの実施態様では、（８４５において）スクライブラインに沿って鋸で切断した後に、モールド層のある部分がダイの側面を覆うことができる。具体的には、いくつかの実施態様では、モールド層は、第２の絶縁層、第１の絶縁層、パッシベーション層、そして下位金属層および誘電体層のうちの少なくとも１つの側面の一部を覆うことができる。
いくつかの実施態様では、モールド層を（たとえば、ダイの上部および／またはダイの側壁に）設けることによって、ウェハまたはダイの構造的および機械的安定性を高め、結果として、切断プロセス中にダイが砕ける可能性を小さくする。
（上面および側壁保護のためのモールド層を含む例示的なダイ）
上記のように、スクライブラインに沿ったキャビティは、異なる実施態様においてウェハの異なる部分を横切る場合がある。すなわち、いくつかの実施態様では、スクライブラインに沿ったキャビティは、異なる深さを有することができる。スクライブラインに沿ったキャビティの種々の例が、図９〜図１１においてさらに示される。
図９は、ダイ９００の側面を覆うモールド層を含むダイを示す。具体的には、モールド層は第２の絶縁層、第１の絶縁層およびパッシベーション層の側面の一部を覆う。
図９のステージ１において示されるように、ウェハが、基板９０１と、下位金属層および誘電体層９０２と、パッド９０４と、パッシベーション層９０６と、第１の絶縁層９０８と、再分配層９１０と、第２の絶縁層９１２と、アンダーバンプメタライゼーション（ＵＢＭ）層９１４とを含む。ハンダボール９１６がＵＢＭ層９１４に結合される。
図９のステージ１は、第２の絶縁層９１２およびＵＢＭ層９１４を覆うモールド層９１８も示す。また、モールド層９１８は、第２の絶縁層９１２、第１の絶縁層９０８と、そしてパッシベーション層９０６の少なくとも一部を横切るモールド領域９２２も含む。領域９２２は、いくつかの実施態様では、ウェハ内のスクライブラインを表すことができる。
図９のステージ２が、スクライブライン（たとえば、スクライブライン９２０）に沿って切断されたウェハを示す。ステージ２において示されるように、切断後に、モールド層９１８の部分がダイの側面の部分を覆うことができる。具体的には、モールド層９１８および／またはモールド領域９２２は、いくつかの実施態様では、第２の絶縁層９１２、第１の絶縁層９０８と、パッシベーション層９０６、および下位金属層および誘電体層９０２の側面の一部を覆うことができる。いくつかの実施態様では、モールド層９１８およびモールド領域９２２を（たとえば、ダイの上部および／またはダイの側壁に）設けることによって、ウェハまたはダイの構造的および機械的安定性を高め、結果として、切断プロセス中にダイが砕ける可能性を小さくする。
図１０は、ダイ１０００の側面を覆うモールド層を含むダイを示す。具体的には、モールド層は第２の絶縁層、第１の絶縁層およびパッシベーション層の側面の一部を覆う。
図１０のステージ１において示されるように、ウェハが、基板１００１と、下位金属層および誘電体層１００２と、パッド１００４と、パッシベーション層１００６と、第１の絶縁層１００８と、再分配層１０１０と、第２の絶縁層１０１２と、アンダーバンプメタライゼーション（ＵＢＭ）層１０１４とを含む。ハンダボール１０１６がＵＢＭ層１０１４に結合される。
図１０のステージ１は、第２の絶縁層１０１２およびＵＢＭ層１０１４を覆うモールド層１０１８も示す。また、モールド層１０１８は、第２の絶縁層１０１２と、第１の絶縁層１００８の少なくとも一部とを横切るモールド領域１０２２も含む。モールド領域１０２２は、いくつかの実施態様では、ウェハ内のスクライブラインを表すことができる。
図１０のステージ２が、スクライブライン（たとえば、スクライブライン１０２０）に沿って切断されたウェハを示す。ステージ２において示されるように、切断後に、モールド層１０１８の部分がダイの側面の部分を覆うことができる。具体的には、モールド層１０１８および／またはモールド領域１０２２は、第２の絶縁層１０１２および第１の絶縁層１００８の側面の一部を覆うことができる。いくつかの実施態様では、モールド層１０１８および／またはモールド領域１０２２を（たとえば、ダイの上部および／またはダイの側壁に）設けることによって、ウェハまたはダイの構造的および機械的安定性を高め、結果として、切断プロセス中にダイが砕ける可能性を小さくする。
図１１は、ダイ１１００の側面を覆うモールド層を含むダイを示す。具体的には、モールド層は第２の絶縁層、第１の絶縁層およびパッシベーション層の側面の一部を覆う。
図１１のステージ１において示されるように、ウェハが、基板１１０１と、下位金属層および誘電体層１１０２と、パッド１１０４と、パッシベーション層１１０６と、第１の絶縁層１１０８と、再分配層１１１０と、第２の絶縁層１１１２と、アンダーバンプメタライゼーション（ＵＢＭ）層１１１４とを含む。ハンダボール１１１６がＵＢＭ層１１１４に結合される。
図１１のステージ１は、第２の絶縁層１１１２およびＵＢＭ層１１１４を覆うモールド層１１１８も示す。また、モールド層１１１８は、第２の絶縁層１１１２の少なくとも一部を横切るモールド領域１１２２も含む。モールド領域１１２２は、いくつかの実施態様では、ウェハ内のスクライブラインを表すことができる。
図１１のステージ２が、スクライブライン（たとえば、スクライブライン１１２０）に沿って切断されたウェハを示す。ステージ２において示されるように、切断後に、モールド層１１１８および／またはモールド領域１１２２の部分がダイの側面の部分を覆うことができる。具体的には、モールド層１１１８および／またはモールド領域１１２２は、第２の絶縁層１１１２の側面の一部を覆うことができる。いくつかの実施態様では、モールド層１１１８および／またはモールド領域１１２２を（たとえば、ダイの上部および／またはダイの側壁に）設けることによって、ウェハまたはダイの構造的および機械的安定性を高め、結果として、切断プロセス中にダイが砕ける可能性を小さくする。
（例示的な電子デバイス）
図１２は、上記の半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのいずれかと統合することができる種々の電子デバイスを示す。たとえば、モバイルフォン１２０２、ラップトップコンピュータ１２０４、および定置端末１２０６は、本明細書において説明されるような集積回路（ＩＣ）１２００を含むことができる。ＩＣ１２００は、たとえば、本明細書において説明される集積回路、ダイ、またはパッケージのうちのいずれかとすることができる。図１２に示されるデバイス１２０２、１２０４、１２０６は、例にすぎない。これらに限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、メータ読取り機器などの定置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の保存もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む他の電子デバイスが、ＩＣ１２００を備えることもできる。
図３、図４、図５Ａ〜図５Ｅ、図６、図７、図８、図９、図１０、図１１および／または図１２に示される構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成し、および／または組み合わせることができるか、あるいは、いくつかの構成要素、ステップ、または機能において具現化することができる。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および／または機能を追加することもできる。本開示における図３、図４、図５Ａ〜図５Ｅ、図６、図７、図８、図９、図１０、図１１および／または図１２と、その対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実施態様では、図３、図４、図５Ａ〜図５Ｅ、図６、図７、図８、図９、図１０、図１１および／または図１２と、その対応する説明とは、半導体デバイスを製造し、作製し、設け、生産するために用いることができる。いくつかの半導体デバイスは、ダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザを含むことができる。いくつかの実施態様では、インターポーザは、回路素子を含む能動インターポーザとすることができる。
「例示的な」という言葉は、「例、事例、または例示として機能すること」を意味するように本明細書で使用される。「例示的な」として本明細書で説明されるいかなる実施態様または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点または動作モードを含むことを必要とするとは限らない。「結合された」という用語は、２つの物体間の直接的または間接的な結合を指すために本明細書で使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡとＣとは、互いに物理的に直接接触していなくても、それでも互いに結合するものと見なすことができる。
また、実施形態は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。フローチャートは動作を順次プロセスとして説明する場合があるが、動作の多くは並行してまたは同時に実行することができる。さらに、動作の順序は並び替えることができる。プロセスは、その動作が完了したときに終了する。
本明細書において説明される本発明の様々な特徴は、本発明から逸脱することなく様々なシステムにおいて実施することができる。上記の本開示の態様は例にすぎず、本発明を限定するものと解釈されるべきでないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
１００ ウェハ
１０２ 未切断ダイ
１０４ 水平スクライブライン
１０６ 垂直スクライブライン
２００ ウェハ
２０２ 金属層および誘電体層
２０４ パッド
２０６ パッシベーション層
２０８ 第１の絶縁層
２１０ 第１の金属層
２１２ 第２の絶縁層
２１４ アンダーバンプメタライゼーション（ＵＢＭ）層
２１６ ハンダボール
２１８ スクライブライン
３００ ウェハ
３０２ 金属層および誘電体層
３０４ パッド
３０６ パッシベーション層
２０８ 第１の絶縁層
３１０ 第１の金属再分配層
３１２ 第２の絶縁層
３１４ アンダーバンプメタライゼーション（ＵＢＭ）層
３１６ ハンダボール
３１８ モールド層
３２０ スクライブライン
４００ ウェハ
４０２ 金属層および誘電体層
４０４ パッド
４０６ パッシベーション層
４０８ 第１の絶縁層
４１０ 第１の金属再分配層
４１２ 第２の絶縁層
４１４ アンダーバンプメタライゼーション（ＵＢＭ）層
４１６ ハンダボール
４１８ モールド層
４２０ スクライブライン
４２２ モールド領域
５００ ダイ
５０１ 基板
５０２ 下位金属層および誘電体層
５０４ パッド
５０６ パッシベーション層
５０８ 第１の絶縁層
５０９ キャビティ
５１０ 第１の金属再分配層
５１２ 第２の絶縁層
５１３ キャビティ
５１４ アンダーバンプメタライゼーション（ＵＢＭ）層
５１６ ハンダボール
５１８ モールド層
５２０ スクライブライン
５２２ キャビティ
５２４ モールド領域
５２５ キャビティ／分離
６００ ウェハ
６０１ スクライブライン
６０２ 第１のレーザ溝
６０４ 第２のレーザ溝
６１２ 第３のレーザ溝
６１４ 第４のレーザ溝
６２２ 第５のレーザ溝
６２４ 第６のレーザ溝
６３２ 第７のレーザ溝
６３４ 第８のレーザ溝
７００ ウェハ
７０１ スクライブライン
７０２ 第１のレーザ溝
７０４ 第２のレーザ溝
７１２ 第３のレーザ溝
７１４ 第４のレーザ溝
７２２ 第５のレーザ溝
７２４ 第６のレーザ溝
９００ ダイ
９０１ 基板
９０２ 下位金属層および誘電体層
９０４ パッド
９０６ パッシベーション層
９０８ 第１の絶縁層
９１０ 第１の金属再分配層
９１２ 第２の絶縁層
９１４ アンダーバンプメタライゼーション（ＵＢＭ）層
９１６ ハンダボール
９１８ モールド層
９２０ スクライブライン
９２２ モールド領域
１０２２ モールド領域
１１２２ モールド領域
１０００ ダイ
１００１ 基板
１００２ 下位金属層および誘電体層
１００４ パッド
１００６ パッシベーション層
１００８ 第１の絶縁層
１０１０ 第１の金属再分配層
１０１２ 第２の絶縁層
１０１４ アンダーバンプメタライゼーション（ＵＢＭ）層
１０１６ ハンダボール
１０１８ モールド層
１０２０ スクライブライン
１０２２ モールド領域
１１００ ダイ
１１０１ 基板
１１０２ 下位金属層および誘電体層
１１０４ パッド
１１０６ パッシベーション層
１１０８ 第１の絶縁層
１１１０ 第１の金属再分配層
１１１２ 第２の絶縁層
１１１４ アンダーバンプメタライゼーション（ＵＢＭ）層
１１１６ ハンダボール
１０１８ モールド層
１１２０ スクライブライン
１１２２ モールド領域
１２００ 集積回路（ＩＣ）
１２０２ モバイルフォン
１２０４ ラップトップコンピュータ
１２０６ 定置端末

Claims (35)

  1. 半導体デバイスであって、
    基板と、
    前記基板に結合される複数の金属層および誘電体層と、
    前記複数の金属層のうちの１つに結合されるパッドと、
    前記パッドに結合される第１の金属再分配層と、
    前記第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層と、
    前記半導体デバイスの第１の表面と、前記半導体デバイスの少なくとも側部とを覆うモールド層とを備える、半導体デバイス。
  2. 前記モールド層がエポキシ層である、請求項１に記載の半導体デバイス。
  3. 前記モールド層が透明エポキシ層である、請求項１に記載の半導体デバイス。
  4. 前記半導体デバイスの前記第１の表面が前記半導体デバイスの上面である、請求項１に記載の半導体デバイス。
  5. 前記モールド層が、前記複数の金属層および誘電体層のうちの少なくとも１つの側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項１に記載の半導体デバイス。
  6. 前記複数の金属層のうちの１つに結合されるパッシベーション層と、
    前記パッシベーション層と前記第１の金属再分配層との間に位置する第１の絶縁層と、
    前記第１の金属再分配層と前記モールド層との間に位置する第２の絶縁層とをさらに備える、請求項１に記載の半導体デバイス。
  7. 前記モールド層が、前記パッシベーション層の側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項６に記載の半導体デバイス。
  8. 前記モールド層が、前記第１の絶縁層の側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項６に記載の半導体デバイス。
  9. 前記モールド層が、前記第２の絶縁層の側部がモールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項６に記載の半導体デバイス。
  10. 前記第１の絶縁層が、少なくともポリイミド層、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層のうちの１つである、請求項６に記載の半導体デバイス。
  11. 前記半導体デバイスが、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである、請求項１に記載の半導体デバイス。
  12. 前記半導体デバイスが、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の半導体デバイス。
  13. 装置であって、
    基板と、
    前記基板に結合される複数の金属層および誘電体層と、
    前記複数の金属層のうちの１つに結合されるパッドと、
    前記パッドに結合される第１の金属再分配層と、
    前記第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層と、
    切断プロセス中に前記装置が割れるのを防ぐための手段であって、前記装置の第１の表面と、前記装置の少なくとも側部とを覆う、防ぐための手段とを備える、装置。
  14. 前記防ぐための手段がエポキシ層である、請求項１３に記載の装置。
  15. 前記防ぐための手段が透明エポキシ層である、請求項１３に記載の装置。
  16. 前記装置の前記第１の表面が前記装置の上面である、請求項１３に記載の装置。
  17. 前記防ぐための手段が、前記複数の金属層および誘電体層のうちの少なくとも１つの側部が前記防ぐための手段で覆われるように、前記装置の前記少なくとも側部を覆う、請求項１３に記載の装置。
  18. 前記複数の金属層のうちの１つに結合されるパッシベーション層と、
    前記パッシベーション層と前記第１の金属再分配層との間に位置する第１の絶縁層と、
    前記第１の金属再分配層と前記モールド層との間に位置する第２の絶縁層とをさらに備える、請求項１３に記載の装置。
  19. 前記防ぐための手段が、前記パッシベーション層の側部が前記防ぐための手段で覆われるように、前記装置の前記少なくとも側部を覆う、請求項１８に記載の装置。
  20. 前記防ぐための手段が、前記第１の絶縁層の側部が前記防ぐための手段で覆われるように、前記装置の前記少なくとも側部を覆う、請求項１８に記載の装置。
  21. 前記防ぐための手段が、前記第２の絶縁層の側部が前記防ぐための手段で覆われるように、前記装置の前記少なくとも側部を覆う、請求項１８に記載の装置。
  22. 前記第１の絶縁層が、少なくともポリイミド層、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層のうちの１つである、請求項１８に記載の装置。
  23. 前記装置が、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１３に記載の装置。
  24. 半導体デバイスを設けるための方法であって、
    基板を設けるステップと、
    前記基板に結合される複数の金属層および誘電体層を設けるステップと、
    前記複数の金属層のうちの１つに結合されるパッドを設けるステップと、
    前記パッドに結合される第１の金属再分配層を設けるステップと、
    前記第１の金属再分配層に結合されるアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップと、
    前記半導体デバイスの第１の表面と、前記半導体デバイスの少なくとも側部とを覆うモールド層を設けるステップとを含む、方法。
  25. 前記モールド層がエポキシ層である、請求項２４に記載の方法。
  26. 前記モールド層が透明エポキシ層である、請求項２４に記載の方法。
  27. 前記半導体デバイスの前記第１の表面が前記半導体デバイスの上面である、請求項２４に記載の方法。
  28. 前記モールド層が、前記複数の金属層および誘電体層のうちの少なくとも１つの側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項２４に記載の方法。
  29. 前記複数の金属層のうちの１つに結合されるパッシベーション層を設けるステップと、
    前記パッシベーション層と前記第１の金属再分配層との間に位置する第１の絶縁層を設けるステップと、
    前記第１の金属再分配層と前記モールド層との間に位置する第２の絶縁層を設けるステップとをさらに含む、請求項２４に記載の方法。
  30. 前記モールド層が、前記パッシベーション層の側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項２９に記載の方法。
  31. 前記モールド層が、前記第１の絶縁層の側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項２９に記載の方法。
  32. 前記モールド層が、前記第２の絶縁層の側部が前記モールド層で覆われるように、前記半導体デバイスの前記少なくとも側部を覆う、請求項２９に記載の方法。
  33. 前記第１の絶縁層が、少なくともポリイミド層、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層のうちの１つである、請求項２９に記載の方法。
  34. 前記半導体デバイスが、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである、請求項２４に記載の方法。
  35. 前記半導体デバイスが、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項２４に記載の方法。
JP2016515351A 2013-05-20 2014-05-12 上面および側壁保護のためのモールドを備える半導体デバイス Pending JP2016518730A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/898,427 2013-05-20
US13/898,427 US10141202B2 (en) 2013-05-20 2013-05-20 Semiconductor device comprising mold for top side and sidewall protection
PCT/US2014/037739 WO2014189704A1 (en) 2013-05-20 2014-05-12 Semiconductor device comprising mold for top side and sidewall protection

Publications (2)

Publication Number Publication Date
JP2016518730A true JP2016518730A (ja) 2016-06-23
JP2016518730A5 JP2016518730A5 (ja) 2017-06-15

Family

ID=50897962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515351A Pending JP2016518730A (ja) 2013-05-20 2014-05-12 上面および側壁保護のためのモールドを備える半導体デバイス

Country Status (5)

Country Link
US (1) US10141202B2 (ja)
EP (1) EP3000128B1 (ja)
JP (1) JP2016518730A (ja)
CN (1) CN105229784A (ja)
WO (1) WO2014189704A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018168316A1 (ja) * 2017-03-13 2018-09-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10128207B2 (en) * 2015-03-31 2018-11-13 Stmicroelectronics Pte Ltd Semiconductor packages with pillar and bump structures
CN106505055B (zh) * 2015-09-08 2019-08-27 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
US20190131247A1 (en) * 2017-10-31 2019-05-02 Microchip Technology Incorporated Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage
KR102600001B1 (ko) 2018-10-18 2023-11-08 삼성전자주식회사 스크라이브 레인을 포함하는 반도체 칩
US20210210449A1 (en) * 2020-01-03 2021-07-08 Qualcomm Incorporated Thermal compression flip chip bump
US12021013B2 (en) * 2021-01-29 2024-06-25 Mediatek Inc. Ball pad design for semiconductor packages

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135742A (ja) * 1999-11-01 2001-05-18 Toppan Printing Co Ltd 半導体装置の製造方法
JP2001144213A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2007335830A (ja) * 2006-05-19 2007-12-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
JP2009231791A (ja) * 2007-09-21 2009-10-08 Casio Comput Co Ltd 半導体装置およびその製造方法
US20090298234A1 (en) * 2008-05-27 2009-12-03 Lee Teak-Hoon Method of fabricating semiconductor chip package, semiconductor wafer, and method of sawing the semiconductor wafer
US7977783B1 (en) * 2009-08-27 2011-07-12 Amkor Technology, Inc. Wafer level chip size package having redistribution layers
JP2011176069A (ja) * 2010-02-24 2011-09-08 Casio Computer Co Ltd 半導体装置の製造方法
US20120104604A1 (en) * 2010-11-01 2012-05-03 Texas Instruments Incorporated Crack arrest vias for ic devices
US20130026618A1 (en) * 2011-07-27 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
TWI226090B (en) 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
JP4519571B2 (ja) 2004-08-26 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
US7160756B2 (en) * 2004-10-12 2007-01-09 Agency For Science, Techology And Research Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
CN102306635B (zh) * 2004-11-16 2015-09-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US9034731B2 (en) 2005-02-03 2015-05-19 Stats Chippac Ltd. Integrated, integrated circuit singulation system
KR100652443B1 (ko) 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
US7723225B2 (en) * 2006-02-07 2010-05-25 Stats Chippac Ltd. Solder bump confinement system for an integrated circuit package
KR100887479B1 (ko) 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
US8048776B2 (en) 2008-02-22 2011-11-01 Stats Chippac, Ltd. Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
CN101552248B (zh) * 2008-03-31 2013-01-23 兆装微股份有限公司 半导体装置及其制造方法
US8580657B2 (en) * 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
FR2953064B1 (fr) 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
US8287996B2 (en) 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
US8048778B1 (en) * 2010-12-10 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of dicing a semiconductor structure
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135742A (ja) * 1999-11-01 2001-05-18 Toppan Printing Co Ltd 半導体装置の製造方法
JP2001144213A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2007335830A (ja) * 2006-05-19 2007-12-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009231791A (ja) * 2007-09-21 2009-10-08 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
US20090298234A1 (en) * 2008-05-27 2009-12-03 Lee Teak-Hoon Method of fabricating semiconductor chip package, semiconductor wafer, and method of sawing the semiconductor wafer
US7977783B1 (en) * 2009-08-27 2011-07-12 Amkor Technology, Inc. Wafer level chip size package having redistribution layers
JP2011176069A (ja) * 2010-02-24 2011-09-08 Casio Computer Co Ltd 半導体装置の製造方法
US20120104604A1 (en) * 2010-11-01 2012-05-03 Texas Instruments Incorporated Crack arrest vias for ic devices
US20130026618A1 (en) * 2011-07-27 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018168316A1 (ja) * 2017-03-13 2018-09-20 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Also Published As

Publication number Publication date
EP3000128A1 (en) 2016-03-30
CN105229784A (zh) 2016-01-06
US20140339712A1 (en) 2014-11-20
US10141202B2 (en) 2018-11-27
EP3000128B1 (en) 2020-07-01
WO2014189704A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP2016518730A (ja) 上面および側壁保護のためのモールドを備える半導体デバイス
US11626372B2 (en) Metal-free frame design for silicon bridges for semiconductor packages
CA2937552C (en) Integrated device comprising stacked dies on redistribution layers
US9379065B2 (en) Crack stopping structure in wafer level packaging (WLP)
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
JP2017514314A (ja) 無機層内の高密度インターコネクトおよび有機層内の再配線層を備える集積デバイス
US10916509B2 (en) Substrate, method of sawing substrate, and semiconductor device
US9171782B2 (en) Stacked redistribution layers on die
US20150214127A1 (en) Integrated device comprising a substrate with aligning trench and/or cooling cavity
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
JP2016518730A5 (ja)
US9490226B2 (en) Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
US20160035622A1 (en) PACKAGE ON PACKAGE (PoP) INTEGRATED DEVICE COMPRISING A PLURALITY OF SOLDER RESIST LAYERS
US9466554B2 (en) Integrated device comprising via with side barrier layer traversing encapsulation layer
US8847391B2 (en) Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
US20210202430A1 (en) Semiconductor interconnect structures with narrowed portions, and associated systems and methods

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190225