JP2011176069A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011176069A
JP2011176069A JP2010038086A JP2010038086A JP2011176069A JP 2011176069 A JP2011176069 A JP 2011176069A JP 2010038086 A JP2010038086 A JP 2010038086A JP 2010038086 A JP2010038086 A JP 2010038086A JP 2011176069 A JP2011176069 A JP 2011176069A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor device
manufacturing
temporary fixing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010038086A
Other languages
English (en)
Other versions
JP5553642B2 (ja
Inventor
Junji Shioda
純司 塩田
Nobumitsu Fujii
信充 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010038086A priority Critical patent/JP5553642B2/ja
Publication of JP2011176069A publication Critical patent/JP2011176069A/ja
Application granted granted Critical
Publication of JP5553642B2 publication Critical patent/JP5553642B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】 半導体基板に形成された半田ボールを接着剤で保持して半導体基板の裏面を研削する工程を確実に行う。
【解決手段】 外部接続用電極20の周囲に封止膜16を形成し、外部接続用電極20上に、半球よりも球形に近い半田ボール35を形成する。封止膜16上に、仮止め用接着剤61を、その上面が半田ボール35の球の中心に近い位置となる厚さに形成する。仮止め用接着剤61は溶剤により溶解されるタイプである。仮止め用接着剤61上に、半田ボール35の全体を覆うように支持用接着剤62を形成する。
【選択図】 図17

Description

この発明は、半導体装置の製造方法に関する。
半導体集積回路が形成された半導体ウエハ上に外部接続用の突起電極を形成してダイシングすることにより多数の半導体装置を得る方法が知られている。この方法により形成される半導体装置は、外部接続用電極を、直接、回路基板の接続端子にボンディングですることにより実装することが可能であり、半導体チップのサイズと同一となることから、CSP(Chip Size Package)といわれる。
上記の半導体装置において、近年では、電子機器の薄型化に対応して、半導体基板の厚さを、例えば50〜200μm程度とする開発がなされている。このように薄い厚さの半導体ウエハを用いると、外部接続用の突起電極の形成工程において、半導体ウエハに割れや損傷、あるいは湾曲などの変形が生じる。このため、最終の半導体装置の半導体基板の厚さよりも厚い厚さを有する半導体ウエハを用いて外部接続用の突起電極を形成し、この後、半導体ウエハの裏面を研削して薄型化を達成する方法が検討されている。
具体的には、例えば、次のような工程によって作製する。まず、厚さが厚い半導体ウエハの各デバイスエリアに外部接続用の突起電極を形成し、裏面にダイシングテープに接着する。このままの状態で、外部接続用の突起電極を保護シート上の表面に形成された粘着樹脂層に押圧して埋入する。そして、ダイシングテープを剥離して、半導体ウエハの裏面を研削して薄型化を図るのである(例えば、特許文献1参照)。
特開2003―243344号公報
先行文献1に記載された方法は、半導体ウエハに形成された外部接続用の突起電極を粘着樹脂層で保持した状態で半導体ウエハの裏面を研削する方法である。
しかし、外部接続用の突起電極が100μmを超えて大きくなると、突起電極を十分包めないので,テープが浮いてしまったりテープ面に凹凸ができてしまい、研削後の裏面に凹凸が生じてしまうという問題があるが、充分な厚みの粘着材厚は現状では開発されていない。
また、液状の紫外線硬化型樹脂を外部接続用の突起電極を覆うように塗布して硬化させ、保護材とする方法もあるが、外部接続用電極が半田ボールのように球状であると、半田ボールの根元側で保護樹脂が引っ掛かり保護樹脂の剥離が困難となる、あるいは剥離工程の時間を要するという問題があった。
請求項1に記載の発明に係る半導体装置の製造方法は、パッド部を有する半導体基板と、前記パッド部に接続される外部接続用電極と、前記外部接続用電極の周囲における前記半導体基板上に設けられた封止膜と、前記外部接続用電極の上面に設けられた半田ボールと、を有する半導体を準備する工程と、前記半田ボールの周囲における前記封止膜上に前記半田ボールの高さよりも低い位置が上面となるように仮止め用接着剤を形成する工程と、前記仮止め用接着剤上に前記半田ボールの最上部を覆う支持用接着剤を形成する工程と、を含むことを特徴とする。
請求項2に記載の発明に係る半導体装置の製造方法は、請求項1に記載の半導体装置の製造方法において、前記支持用接着剤を形成する工程の後に、前記半導体基板の裏面を研削する工程と、前記支持用接着剤を除去する工程と、前記仮止め用接着剤を除去する工程と、前記半導体基板をダイシングラインに沿って分離して複数の半導体装置を得る工程と、を含むことを特徴とする。
請求項3に記載の発明に係る半導体装置の製造方法は、請求項2に記載の半導体装置の製造方法において、前記仮止め用接着剤を除去する工程は剥離液により前記仮止め用接着剤を剥離することを特徴とする。
請求項4に記載の発明に係る半導体装置の製造方法は、請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤は、アクリル系接着剤であることを特徴とする。
請求項5に記載の発明に係る半導体装置の製造方法は、請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤を形成する工程は、前記半田ボールの高さの中心よりも低い位置が上面となるように前記仮止め用接着剤を形成する工程であることを特徴とする。
請求項6に記載の発明に係る半導体装置の製造方法は、請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤を形成する工程は、前記半田ボールのボール径の中心よりも低い位置が上面となるように前記仮止め用接着剤を形成する工程であることを特徴とする。
請求項7に記載の発明に係る半導体装置の製造方法は、請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤上に前記半田ボールの最上部を覆う支持用接着剤を形成する工程は、前記仮止め用接着剤上に紫外線硬化型の接着剤を貼り付ける工程を含むことを特徴とする。
請求項8に記載の発明に係る半導体装置の製造方法は、請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤上に前記半田ボールの最上部を覆う支持用接着剤を形成する工程は、前記仮止め用接着剤上に紫外線硬化型の接着剤をスピンコート法により塗布する工程を含むことを特徴とする。
請求項9に記載の発明に係る半導体装置の製造方法は、請求項1乃至8のいずれか1項に記載の半導体装置の製造方法において、前記支持用接着剤により前記半導体基板を支持して前記半導体基板の裏面を研削する工程は、前記支持用接着剤との間に光熱変換層を介在してガラス板に接着する工程を含むことを特徴とする。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項1乃至9のいずれか1項に記載の半導体装置の製造方法において、前記半導体基板をダイシングラインに沿って分離して複数の半導体装置を得る工程は、前記半導体基板の裏面からレーザを照射して前記半導体基板のダイシングラインに沿って前記半導体基板内部に改質層を形成する工程を含むことを特徴とする。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項1乃至9のいずれか1項に記載の半導体装置の製造方法において、前記支持用接着剤により前記半導体基板を支持して前記半導体基板の裏面を研削する工程の後、前記半導体基板の裏面をダイシングラインに沿って切断して前記封止膜に達する溝を形成する工程を含むことを特徴とする。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項1乃至9のいずれか1項に記載の半導体装置の製造方法において、さらに、前記仮止め用接着剤を形成する工程の前に、前記半導体基板のダイシングラインに沿って前記封止膜の上面から前記半導体基板の厚さの中間位置に達する溝を形成する工程を含むことを特徴とする。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項12に記載の半導体装置の製造方法において、前記封止膜上に前記半田ボールの高さよりも低い位置が上面となるように仮止め用接着剤を形成する工程は、前記溝の内部に前記仮止め用接着剤を形成する工程を含むことを特徴とする。
この発明によれば、半田ボールの高さよりも低い位置が上面となるように仮止め用接着剤を形成し、この仮止め用接着剤上に半田ボールの最上部を覆う支持用接着剤を形成するので、支持用接着剤の厚さを薄くすることができる。または、支持用接着剤の除去を容易にすることができる。
多数の半導体装置形成領域Aを有する半導体ウエハの平面図。 図1の半導体装置形成領域Aの詳細を示す拡大平面図。 本発明の半導体装置の製造方法によって形成された一例としての半導体装置の拡大断面図。 図4〜図20は本発明の半導体装置の製造方法を示す実施形態1に係り、図4は最初の工程を説明するための拡大断面図。 図4に続く工程を説明するための拡大断面図。 図5に続く工程を説明するための拡大断面図。 図6に続く工程を説明するための拡大断面図。 図7に続く工程を説明するための拡大断面図。 図8に続く工程を説明するための拡大断面図。 図9に続く工程を説明するための拡大断面図。 図10に続く工程を説明するための拡大断面図。 図11に続く工程を説明するための拡大断面図。 図12に続く工程を説明するための拡大断面図。 図13に続く工程を説明するための拡大断面図。 図14に続く工程を説明するための拡大断面図。 図15に続く工程を説明するための拡大断面図。 図16に続く工程を説明するための拡大断面図。 図17に続く工程を説明するための拡大断面図。 図18に続く工程を説明するための拡大断面図。 図19に続く工程を説明するための拡大断面図。 図21および図22は本発明の半導体装置の製造方法を示す実施形態2に係り、図21は所定の工程を説明するための拡大断面図。 図21に続く工程を説明するための拡大断面図。 図23〜図28は本発明の半導体装置の製造方法を示す実施形態3に係り、図23は所定の工程を説明するための拡大断面図。 図23に続く工程を説明するための拡大断面図。 図24に続く工程を説明するための拡大断面図。 図25に続く工程を説明するための拡大断面図。 図26に続く工程を説明するための拡大断面図。 図27に続く工程を説明するための拡大断面図。 図29〜図38は本発明の半導体装置の製造方法を示す実施形態4に係り、図29は所定の工程を説明するための拡大断面図。 図29に続く工程を説明するための拡大断面図。 図30に続く工程を説明するための拡大断面図。 図31に続く工程を説明するための拡大断面図。 図32に続く工程を説明するための拡大断面図。 図33に続く工程を説明するための拡大断面図。 図34に続く工程を説明するための拡大断面図。 図35に続く工程を説明するための拡大断面図。 図36に続く工程を説明するための拡大断面図。 図37に続く工程を説明するための拡大断面図。 図39〜図44は本発明の半導体装置の製造方法を示す実施形態5に係り、図39は所定の工程を説明するための拡大断面図。 図39に続く工程を説明するための拡大断面図。 図40に続く工程を説明するための拡大断面図。 図41に続く工程を説明するための拡大断面図。 図42に続く工程を説明するための拡大断面図。 図43に続く工程を説明するための拡大断面図。 図45〜図56は本発明の半導体装置の製造方法を示す実施形態6に係り、図45は所定の工程を説明するための拡大断面図。 図45に続く工程を説明するための拡大断面図。 図46に続く工程を説明するための拡大断面図。 図47に続く工程を説明するための拡大断面図。 図48に続く工程を説明するための拡大断面図。 図49に続く工程を説明するための拡大断面図。 図50に続く工程を説明するための拡大断面図。 図51に続く工程を説明するための拡大断面図。 図52に続く工程を説明するための拡大断面図。 図53に続く工程を説明するための拡大断面図。 図54に続く工程を説明するための拡大断面図。 図55に続く工程を説明するための拡大断面図。 図57および図58は本発明の半導体装置の製造方法を示す実施形態7に係り、図57は所定の工程を説明するための拡大断面図。 図57に続く工程を説明するための拡大断面図。 本発明の半導体装置の製造方法によって製造される別の一例としての半導体装置の拡大断面図。 図60〜図67は、図59に図示された半導体装置の製造方法を示し、本発明の半導体装置の製造方法を示す実施形態8に係るもので、図60は所定の工程を説明するための拡大断面図。 図60に続く工程を説明するための拡大断面図。 図61に続く工程を説明するための拡大断面図。 図62に続く工程を説明するための拡大断面図。 図63に続く工程を説明するための拡大断面図。 図64に続く工程を説明するための拡大断面図。 図65に続く工程を説明するための拡大断面図。 図66に続く工程を説明するための拡大断面図。
(半導体装置の構造1)
以下、この発明の半導体装置の製造方法について説明をする。図1は多数の半導体装置形成領域Aを有する半導体ウエハの平面図である。半導体装置形成領域Aは、半導体ウエハ1上に行方向および列方向に、マトリクス状に配列されている。各半導体装置形成領域Aは、後述する最終工程、すなわち、半田ボールを形成し、半導体ウエハ1の裏面を研削して薄型化した後、半導体ウエハ1をダイシングライン2で切断することにより、半導体装置として同時に多数個が得られる。
図2は、図1に二点鎖線の円で囲まれた半導体装置形成領域A、すなわち、一対の行方向のダイシングライン2と一対の列方向のダイシングライン2により囲まれた領域内の拡大平面図を示す。
半導体装置形成領域A内には、四つの側辺の各側辺に沿ってパッド部3が配列され、パッド3部が配列された領域の内側には多数の外部接続用電極20が配列されている。外部接続用電極20は、通常は、半導体装置形成領域Aの周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。各外部接続用電極20とパッド部3とは配線15により接続されている。後述するが、各配線15は、外部接続用電極20に対応する部分に、外部接続用電極20の直径とほぼ同一サイズか、僅かに大きいサイズの接続パッド部を有しており、各外部接続用電極20は、配線15の接続パッド部上に形成される。
図3はこの発明の半導体装置の製造方法により形成された一例としての半導体装置10の拡大断面図である。
以下、図3を参照して半導体装置10の詳細について説明をするが、図面の明確化のため、図3においては、半導体装置形成領域A内の各側辺近傍にそれぞれ1個の外部接続用電極20が形成されているものとして説明する。
半導体装置10は、例えば、シリコン基板などの半導体基板11を有する。半導体基板11は、後述するが、半導体ウエハの状態で裏面側を研削されて薄型化されており、50〜200μm程度の厚さを有する。半導体基板11の主面(上面)側には、トランジスタ、抵抗、コンデンサなどの回路素子を有する集積回路素子形成領域11aが形成されている。集積回路素子形成領域11a上には、低誘電率(Low−k)膜4および内部配線5が交互に積層された低誘電率膜配線積層部6が形成されている。低誘電率膜配線積層部6の内部配線5は、集積回路素子形成領域11a内に形成された集積回路素子に接続されており、銅またはアルミニウム等の金属薄膜で形成されている。半導体基板11の主面における低誘電率膜配線積層部6の周囲は、凹凸面1aとなっている。この凹凸面1aは、後述する、レーザビーム照射の痕跡である。
低誘電率膜4は、比誘電率が3.0以下の誘電体で形成されている。誘電体材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3 結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のLow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
有機ポリマー系のLow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
また、低誘電率膜4の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)などがあげられる。
低誘電率膜配線積層部6において、各層の内部配線5は層間で互いに接続されている。最下層の内部配線5の一端部は、最下層の低誘電率膜4に設けられた開口部を介してパッド部5aに接続されている。パッド部5aは、上述した如く、集積回路素子形成領域11a内に形成された回路素子に接続されている。最下層の内部配線5よりも上層に位置する内部配線5の中にも、直接、集積回路素子形成領域11a内に形成された回路素子に接続されているものもある。最上層の内部配線5は、パッド部3を有する。パッド部3は、図2に図示されるように半導体装置10の四辺の各辺に沿って配列されている。
低誘電率膜配線積層部6の最上層の低誘電率膜4および内部配線5上には、第1の絶縁膜8が形成されている。第1の絶縁膜8は、酸化シリコン、窒化シリコンなどの無機材料で形成されている。第1の絶縁膜8は、平面視で、低誘電率膜配線積層部6の外形サイズと同一であり、第1の絶縁膜8と低誘電率膜配線積層部6の周側面は同一平面となっている。第1の絶縁膜8には、低誘電率膜配線積層部6の最上層の内部配線5のパッド部3を露出する開口部が形成されている。
第1の絶縁膜8上に第2の絶縁膜12が形成されている。第2の絶縁膜12は、ポリイミド系樹脂、PBO(Polybenzoxazole;ポリベンズオキサゾール)系樹脂等の有機樹脂材料によって形成されている。第2の絶縁膜12にも、パッド部3を露出する開口部が形成されている。第2の絶縁膜12は、平面視で、第1の絶縁膜8より小さいサイズに形成され、第1の絶縁膜8の周縁部は第2の絶縁膜12の周側面から露出している。
第2の絶縁膜12上には、一端側が第2の絶縁膜12の開口部および第1の絶縁膜8の開口部を介してパッド部3に接続された配線15が形成されている。配線15は下部配線13と下部配線13上に形成された上部配線14の二層積層構造を有する。
下部配線13は、チタン(Ti)、タングステン(W)またはチタンとタングステンの合金などからなる金属層である。上部配線14は、銅系金属により形成することができる。配線15は、二層積層構造に限らず、三層以上の積層構造とすることもできる。
上部配線14は、他端側に接続パッド部14aを有し、この接続パッド部14a上には、外部接続用電極20が形成されている。外部接続用電極20は平坦な上面20aを有し、例えば、直径200〜300μm、高さ60〜120μmの円柱形状を有し、銅系金属などで形成されている。
半導体基板11上の全領域を覆って、例えば、ポリイミド系樹脂またはエポキシ系樹脂からなる封止膜16が形成されている。すなわち、封止膜16は、第2の絶縁膜12上および低誘電率膜配線積層部6の周囲における半導体基板11上に形成されており、低誘電率膜配線積層部6の周側面および第1の絶縁膜8の周側面を覆っている。封止膜16は第2の絶縁膜12上における外部接続用電極20の間に形成されており、また、第1の絶縁膜8の周側縁および第2の絶縁膜12の周側面を覆っている。
外部接続用電極20の上面20aは封止膜16の上面16aとほぼ同一平面となっているか、わずかに低く形成されている。外部接続用電極20の上面20aには半田ボール35が接合されている。半田ボール35は、ほぼ球状を有している。この場合、半田ボール35は少なくとも半球よりも球状に近い形状を有しており、限定する意図ではないが、典型的な一例を示せば、外部接続用電極20の直径が200〜300μmの場合、半田ボール35の高さH=130〜250μm程度であり、また、半田ボール35の直径D=220〜330μm程度とされている。
(実施形態1)
以下、図4〜図20を参照して図3に図示される本発明の半導体装置10の製造方法の実施形態1を説明する。なお、図4〜図20は、図1におけるIV−IV線で切断した拡大断面図である。
先ず、図4に図示されるように、主面上に、低誘電率膜配線積層部6、第1の絶縁膜8および第2の絶縁膜12を有する半導体ウエハ(半導体基板)1を準備する。半導体ウエハ1は、分離部Sで離間された複数のデバイス領域DAを有し、各半導体装置形成領域Aの主面には、トランジスタ、抵抗、コンデンサなどの回路素子が形成された集積回路素子形成領域11aが形成されている。
低誘電率膜配線積層部6は、低誘電率膜4および内部配線5が交互に積層されて形成されており、分離部S上を含む半導体ウエハ1の全面に亘って形成されている。低誘電率膜配線積層部6の内部配線5は、パッド部5aを介して、あるいは、直接、集積回路素子形成領域11aに形成された回路素子に接続されている。低誘電率膜配線積層部6上には、第1の絶縁膜8が形成されている。第1の絶縁膜8は、半導体装置形成領域A上に対応して形成されており、分離部S内には延出されていない。各半導体装置形成領域A内の第1の絶縁膜8は、低誘電率膜配線積層部6の最上層の内部配線5のパッド部3を露出する開口部8aを有する。第1の絶縁膜8は、酸化シリコン、窒化シリコンなどをCVD(Chemical Vapor Deposition)法により低誘電率膜配線積層部6上全面に成膜し、フォトリソグラフィ技術を用いて、分離部Sおよびパッド部3に対応する領域を除去して形成される。
なお、二点鎖線で示す切断領域Cはダイシングライン2に対応する領域であり、分離部Sは切断領域Cより幅広い領域を有する。
各半導体装置形成領域Aを図4に図示された状態にしたら、次に、図5に図示されるように、レーザビームを照射して低誘電率膜配線積層部6を除去する。低誘電率膜配線積層部6の低誘電率膜4は脆くて切断時に側端部が崩落するのでレーザビームにより切断する方法が好ましい。このレーザビームの照射により、半導体ウエハ1の表面層が飛散して凹凸面1aが形成される。レーザビームにより除去する低誘電率膜配線積層部6の幅は、分離部Sの幅より小さく切断領域Cの幅より大きい。
レーザビームを照射して低誘電率膜配線積層部6の一部を除去したら、次に、第2の絶縁膜12を、図5に図示されるようにパターニング形成する。
第2の絶縁膜12を形成するには、先ず、ポリイミド系樹脂またはPBO系樹脂等の有機樹脂を、第1の絶縁膜8上、パッド部3上および分離部Sに対応する低誘電率膜配線積層部6上にべた状に塗布する。塗布の方法は、スピンコーティング法、スクリーン印刷法、スキャン塗布法等、適宜な方法を用いることができる。
そして、第2の絶縁膜12に、フォトリソグラフィ技術によってパッド部3を露出する開口部12aを形成する。第2の絶縁膜12の開口部12aは、平面視で、第1の絶縁膜8の開口部8aと同じサイズを有し、その周側端部の位置が第1の絶縁膜8の開口部8aの周側端部の位置に一致している。但し、第2の絶縁膜12の開口部12aの平面サイズは第1の絶縁膜8の開口部8aより大きくしたり、小さくしたりしてもよい。
次に、図6に図示されるように、第2の絶縁膜12上および半導体ウエハ1の凹凸面1a上を含み分離部Sに対応する低誘電率配線積層部6上および周側面に下部配線13を形成するための金属膜13Aを形成する。金属膜13Aは、例えばチタン(Ti)、タングステン(W)またはチタンとタングステンの合金などからなる金属からなり、スパッタ法または無電解めっき法により成膜される。金属膜13Aは、べた状に全面に形成する必要があり、低誘電率配線積層部6の周側面および凹凸面1aにおいても切断されないように形成する。金属膜13Aは、第2の絶縁膜12の開口部12a内壁面、第1の絶縁膜8の開口部8aの内壁面および低誘電率膜配線積層部6の最上層の内部配線5のパッド部3上に形成される。また、金属膜13Aは、第2の絶縁膜12の周側面から露出する第1の絶縁膜8の周側縁にも付着される。
次に、金属膜13A上全面に、ポジ型のフォトレジストをべた状に塗布する。このフォトレジストを、形成しようとする配線15のパターン形状の光透過部を有する露光用マスクを用いて露光する。そして、現像することにより、配線15が形成される領域以外の領域に未露光のフォトレジストからなるフォトレジストマスク41、42を形成する。フォトレジストマスク42は、分離部Sに対応する低誘電率配線積層部6上、その周縁部の第1の絶縁膜8上および第2の絶縁膜12上に設けられた金属膜13A上を覆っている。
次に、金属膜13Aを電流路として電解めっきを行い、フォトレジストマスク41、42から露出された金属膜13Aの領域に銅系金属からなる上部配線14を形成する。この状態を図7に図示する。上部配線14は、後の工程で外部接続用電極20を形成するための接続パッド部14aを有する。
半導体装置形成領域Aを図7の状態とし、フォトレジストマスク41、42を除去する。
次に、上部配線14上および金属膜13A上にネガ型のフォトレジストシートを貼着する。このフォトレジストシートを、外部接続用電極20の形状を有する遮光部を有し、他の領域が光透過性を有する露光用マスクを用いて露光し、現像する。これにより、形成しようとする外部接続用電極20に対応する形状を有する開口部43aを有するフォトレジスト膜43が形成される。
そして、図8に図示されるように、金属膜13Aを電流路として電解めっきを行い、フォトレジスト膜43の開口部43aから露出される上部配線14の接続パッド部14a上に外部接続用電極20を形成する。外部接続用電極20は、例えば、銅系金属により直径200〜300μmに形成する。
なお、上述したネガ型のフォトレジストおよびポジ型のフォトレジストシートは好ましい一例ではあるが、ネガ型のフォトレジストを用いるかポジ型のフォトレジストを用いるかは任意に採用できる。また、フォトレジストシートはドライフィルムのことを意味するが、フォトレジストとして溶剤を用いるかドライフルムを用いるかについても任意に採用することが可能である。
次に、フォトレジスト膜43を除去すると上部配線14および金属膜13Aが露出する。
そこで、上部配線14をマスクとして、金属膜13Aをウエットエッチングにより除去する。この状態を図9に示す。この状態では、上部配線14から露出していた金属膜13Aの部分が除去されたことにより、下部配線13および上部配線14の二層構造からなる配線15が形成されている。
次に、封止膜16を形成する。封止膜16は、図10に図示されるように、第2の絶縁膜12上に、一旦、外部接続用電極20の上面20aを覆うように厚く形成する。そして、図11に図示されるように、外部接続用電極20の上面20aが露出されるまで封止膜16の上部側を研削する。外部接続用電極20の上面が凹凸面である場合には、封止膜16と共に外部接続用電極20の上面を研削して、図11に図示されるように、封止膜16の上面16aと外部接続用電極20の上面20aとを同一平面とする。
外部接続用電極20は銅系の軟性金属を用いているため、封止膜16aと外部接続用電極20の研削工程において、外部接続用電極20の上面20aにダレが形成される。このため、次に、このダレと共に外部接続用電極20の上面をウエットエッチングにより除去する。これにより、図12に図示されるように、外部接続用電極20の上面20aは、封止膜16の上面16aより僅かに低くなる。
次に、外部接続用電極20の上面20a上にフラックス層を印刷法等により形成する(図示せず)。そして、このフラックス層上に半田ボール35を搭載し、リフロー炉に装入してリフロー処理を行う。このリフロー処理により、半田ボール35が外部接続用電極20の上面20aに接合される。この状態を図13に図示する。半田ボール35は、外部接続用電極20の直径よりも大きい直径Dを有するように形成する。半田ボール35の高さH(図3参照)をできるだけ高くして実装状態における接合力を大きくすることが望ましく、半田ボール35の高さHを外部接続用電極20の半径より大きくすることが不可欠である。例えば、外部接続用電極20の直径が200〜300μmの場合、半田ボール35の高さHを130〜250μm程度にすることが好ましい。限定する意図ではないが、外部接続用電極20の直径と半田ボール35の高さHおよび直径Dとの典型的な一例を示せば、外部接続用電極20の直径が250μmの場合、半田ボール35の高さH=140〜200μmとすることができる。このときの半田ボール35の直径D=270〜340μm程度となる。
次に、図14に図示されるように、半導体ウエハ1の裏面をダイシングテープ71に貼り付け、ダイシングブレードを用いて、封止膜16の上面16a側から半導体ウエハ1の厚さの中間まで切断領域Cに沿って切断して、封止膜16および半導体ウエハ1に溝51を形成する。この場合、溝51の深さは、最終的に形成される半導体基板11の厚さよりも多少深く形成する。例えば、最終的な半導体基板の厚さを100μmとする場合には、半導体ウエハ1の上面からの溝51の深さを120〜140μm程度とする。
次に、封止膜16の上面16a上および溝51内に仮止め用接着剤61を形成する。仮止め用接着剤61は、剥離液により溶解するタイプであり、例えば、アクリル系の接着剤である。仮止め用接着剤61として、例えば、東京応化工業株式会社製のウエハハンドリングシステム「Zero Newton」で使用されているTZNR−Aシリーズを用いることができる。仮止め用接着剤61をスピンコート法により半田ボール35の周囲における封止膜16上に塗布し、プリベークする。仮止め用接着剤61は溝51内にも充填される。塗布〜硬化を繰り返し行い、例えば、30〜60μm程度の厚さに形成する。この状態を図15に図示する。
次に、仮止め用接着剤61上に支持用接着剤62を貼り付ける。支持用接着剤62は、紫外線硬化型接着剤を用い、図16に図示されるように、半田ボール135の最上部を含む全体を覆う厚さのものを用いる。仮止め用接着剤61と支持用接着剤62の厚さの合計が半田ボール35の高さHよりも十μm程度以上大きくなるようにする。例えば、半田ボール35の高さH=150〜185μmの場合、仮止め用接着剤61の厚さを50μm程度とし、支持用接着剤62の厚さを120μm〜150μmとする。
次に、支持用接着剤62を支持部材として、半導体ウエハ1の裏面を研削する。研削は、最終の半導体基板11の厚さとなるまで行う。溝51は、予め、最終的な半導体基板11の厚さより深くなる位置まで形成されているので、例えば、図17に二点鎖線で示すように、溝51の底部側に形成されている仮止め用接着剤61の一部が除去されるまで研削する。半導体ウエハ1を図17に二点鎖線で示す位置まで研削すると、半導体ウエハ1は各デバイスエリアDA毎に分割されており、図3に図示された半導体装置10と同一となっている。但し、図17に図示された状態では、仮止め用接着剤17により相互に接着されて一体的となっている。
次に、図18に図示されるように、研削された半導体ウエハ1の裏面をダイシングテープ71に貼り付ける。そして、支持用接着剤62に紫外線を照射して支持用接着剤62硬化させる。次に、図19に図示されるように、支持用接着剤62をピーリング法により剥離する。仮止め用接着剤61は、半田ボール35の最も太い部分、すなわち、球の中心付近に上面が位置する厚さに形成するのが好ましい。このようにすれば、支持用接着剤62をピーリングする際、半田ボール35の引っ掛かりが小さくなり剥離が容易となる。仮止め用接着剤61の上面の位置が半田ボール35の球の中心より低くなる寸法に比例して、支持用接着剤62をピーリングする際、半田ボール35との引っ掛かり力が大きくなる。支持用接着剤62が有する弾性力にもよるが、仮止め用接着剤61を、その上面の位置が半田ボール35の球の中心より多少低くなる厚さとしても支障はない。少なくとも、仮止め用接着剤61が無い場合に比し、支持用接着剤62の剥離が容易となる。
次に、図20に図示するように、この状態で、仮止め用接着剤61の剥離液に浸漬する。これにより、仮止め用接着剤61を溶解除去する。仮止め用接着剤61の剥離液としては、例えば、エタノール、イソプロパノールあるいはKOHなどのアルカリ系を用いる。この処理により、仮止め用接着剤61の溝51内に形成された部分も溶解除去することができる。この後、洗浄を行う。
上述した如く、各デバイスエリアDA内には、図3に図示された完成した半導体装置10が形成されているので、ダイシングテープ71よりピックアップして多数の半導体体装置10を得ることができる。
上記実施形態1では、半田ボール35の周囲における封止膜16上に仮止め用接着剤61を形成し、この仮止め用接着剤61上に半田ボール35の最上部を覆う厚さに支持用接着剤62を形成した。このため、半田ボール35の高さを大きくし、且つ、支持用接着剤62の厚さを薄くすることができる。従って、実装状態で接合力が大きい半導体装置を得ることができる。また、半田ボール35を半球よりも球形に近い形状としても、換言すれば、根元部よりも中央部の径が大きくなっても、中央部付近から下方の根元部には仮止め用接着剤61が形成されているので、支持用接着剤62を除去する際、半田ボール35の引っ掛かり力が小さくなり、支持用接着剤62の除去が容易となる。この場合、仮止め用接着剤61は、溶剤により溶解除去されるので、仮止め用接着剤61が半田ボール35に引っ掛かることはない。
(実施形態2)
実施形態1では、支持用接着剤62を仮止め用接着剤61上に貼り付ける方法であった。実施形態2は支持用接着剤63として液状接着剤を用いる方法である。
図21は実施形態1における図16に対応する図である。実施形態2においては、仮止め用接着剤61上に紫外線硬化型の支持用接着剤63をスピンコート法などにより半田ボール35全体を覆うように塗布する。このような支持用接着剤63として、住友スリーエム株式会社の「Wafer Support System」のUV硬化型耐熱性接着剤を適用することができる。この接着剤の場合、300μm程度までの厚さとすることができる。塗布後は、図22に示すように、紫外線を照射して支持用接着剤63を硬化する。この後は、実施形態1の図17〜図20と同様なプロセスを行う。但し、支持用接着剤63は既に紫外線を照射して硬化してあるので、図18と図19との工程間における紫外線照射は不要である。
実施形態2に示す方法によっても、実施形態1と同様な効果を奏することができる。加えて、紫外線硬化型性接着剤63を塗布法により形成するので、厚さの調整が自由であり、半導体ウエハ1の裏面を研削する際、十分な支持ができる厚さとすることができる。
(実施形態3)
実施形態1および2では、半導体ウエハ1の裏面を研削する際、支持用接着剤62または63を支持部材とするものであった。実施形態3は、支持用接着剤とは別の支持部材により半導体ウエハ1を支持して半導体ウエハ1の裏面を研削する方法を示す。
以下、図23〜29と共に実施形態3を説明する。
実施形態2における図21の工程の後、すなわち、仮止め用接着剤61上に半田ボール35の最上部を含む全体を覆うように支持用接着剤63を塗布した後、図23に図示するように、支持用接着剤63の上面に透明なガラス板65を貼り合せる。
ガラス板65の一面には、光熱変換層64が形成されており、真空中においてガラス板65の一面に形成された光熱変換層64を支持用接着剤63の上面に貼り合せる。光熱変換層は、レーザを照射することによりレーザから吸収したエネルギを熱に変換し、樹脂を熱分解して内部にガスを発生するメカニズムを有するもので、内部で発生するガスにより接着剤が層状に分離して剥離可能となるものである。
次に、真空中より取り出して、ガラス板65の上方より紫外線を放出し、ガラス板65を透過して支持用接着剤63に照射して支持用接着剤63を硬化する。この状態を図24に示す。
そして、図25に図示されるように、ガラス板65を支持部材として半導体ウエハ1の裏面を研削する。研削は、実施形態1と同様に、二点鎖線で示す最終的な半導体基板11の厚さとなる位置まで行う。
半導体ウエハ1の裏面の研削が完了したら、図26に示すように、研削した半導体ウエハ1の裏面をダイシングテープ71に接着する。そして、次に、図27に図示されるように、ガラス板65の上方よりレーザを放出し、ガラス板65を透過して光熱変換層64に照射し、ガラス板65を支持用接着剤63から分離する。
この場合のレーザは、波長1064nmのYAG(イットリウム アルミニウム ガーネット)レーザまたはその半分の532nmの波長のSHG−YAGレーザである。本明細書では、いずれもYAGレーザとする。YAGレーザの照射により光熱変換層64はガスを発生し、層の中間部で分離する。このため、ガラス板65を支持用接着剤63から剥離することができる。光熱変換層64と共にガラス板65を支持用接着剤63から除去した状態を図28に示す。
この後は、実施形態1の図19〜図20と同様な工程を行う。すなわち、支持用接着剤63をピーリング法で剥離し、仮止め用接着剤61を溶剤により溶解除去する。上記において、ガラス板65を支持用接着剤63から分離する際、光熱変換層64の一部が支持用接着剤63に残存しても、支持用接着剤63と共に除去される。
実施形態3においても、実施形態1および2と同様な効果を奏する。加えて、半導体ウエハ1の裏面を研削する際、ガラス板65で支持するので、半導体ウエハ1の変形を確実に防止し、一層の薄型化が可能となる。
(実施形態4)
実施形態1〜3は、半導体ウエハ1をダイシングブレードによりダイシングして溝51を形成する方法であった。この場合、溝51内に仮止め用接着剤61が形成されるので、この溝51内の仮止め用接着剤61を溶解除去するのに時間を要することがある。実施形態4は、この点に留意をした方法である。以下、図29〜図38を参照して説明をする。
図29は実施形態2で説明した図21に対応しており、仮止め用接着剤61上に半田ボール35の最上部を含む全体を覆うように支持用接着剤63を塗布した状態を示す。但し、実施形態1における図14に図示された、ダイシングブレードによる半導体ウエハ1のダイシングは行っていないものである。従って、図29においては、図14と異なり、半導体ウエハ1の切断領域Cには、溝は形成されていない。
実施形態4における図29までのプロセスを以下に示す。半導体ウエハ1上に第1の絶縁膜8、第2の絶縁膜12を形成し、第2の絶縁膜12上に配線15を形成する(図4〜図7)。配線15の接続パッド部上に外部接続用電極20を形成し(図8〜図9)、外部接続用電極20の周囲における第2の絶縁膜12上に封止膜16を形成する(図10)。封止膜16の上面16aと外部接続用電極20の上面20aを同一平面とした後、外部接続用電極20の上面20aに発生するダレを除去するため、外部接続用電極20の上面20aをエッチングして封止膜16の上面より僅かに低くする(図11〜図12)。外部接続用電極20の上面20a上に半田ボール35を形成する(図13)。
そして、図29に図示されるように、半田ボール35の周囲における封止膜16上に仮止め用接着剤61を形成し、仮止め用接着剤61上に半田ボール35の全体を覆うように支持用接着剤63を形成する。
次に、図30に図示されるように、支持用接着剤63の上面に透明なガラス板65を貼り合わせる。ガラス板65の一面には、光熱変換層64が形成されており、真空中においてガラス板65の一面に形成された光熱変換層64を支持用接着剤63の上面に貼り合わせる。
次に、真空中より取り出して、ガラス板65の上方より紫外線を放出し、ガラス板65を透過して支持用接着剤63に照射して支持用接着剤63を硬化する。この状態を図31に示す。
そして、図32に図示されるように、ガラス板65を支持部材として半導体ウエハ1の裏面を研削する。研削は、実施形態1と同様に、二点鎖線で示す最終的な半導体基板11の厚さとなる位置まで行う。この場合、図32に図示されるように、第1実施形態における溝51は形成されていない。
次に、図33に図示されるように、研削によって薄くなった半導体ウエハ1の切断領域Cに沿って、半導体ウエハ1の裏面側からステルスダイシングのレーザSLを照射する。レーザSLは、例えば、YAG(SHG−YAGを含む)レーザであり、半導体ウエハ1の内部に焦点を合わせて照射される。レーザSLの照射により、半導体ウエハ1の内部に改質層SIが生じる。半導体ウエハ1にステルスダイシングのレーザSLを照射して内部に改質層SIを生じさせて切断する方法は、半導体ウエハ1にダイシングブレードによる衝撃を与えないので、半導体ウエハ1を損傷せずに切断できる。このため、薄型化された半導体ウエハ1を分離する方法として有効である。具体的には、半導体ウエハ1の内部にレーザを照射して任意の位置に改質層を形成させ、テープエキスパンド等、外部応力を加えることにより、半導体ウエハ1表面に亀裂を成長させてチップを個片化する。ステルスダイシングでは、光学系及びレーザ特性の最適化により、半導体ウエハ1内部でのみ局所的・選択的にレーザ改質を行うため、半導体ウエハ1の表面や裏面、または半導体ウエハ1裏面のダイシングテープなどにダメージを与えることがない。一般的なブレードダイシングにより問題となるチッピングは、裏面、表面共に一切関係無いため、抗折強度の強いチップに仕上げることが可能である。更に、切削加工と異なって発塵等の飛散もないため、デバイス汚染を生じない。
次に、図34に図示されるように、半導体ウエハ1の裏面をダイシングテープ71に接着して、ガラス板65の上方よりYAGレーザを照射する。YAGレーザはガラス板65を透過して光熱変換層64に照射され、光熱変換層64を内部分離する。そこで、ガラス板65を支持用接着剤63から分離する。
次に、図35に示すように、ピーリング法により支持用接着剤63を除去する。引き続いて、図36に示すように、仮止め用接着剤61の剥離液に浸漬して仮止め用接着剤61を溶解除去する。そして、洗浄する。
次に、ダイシングブレードを用いて切断領域Cに沿って封止膜16を切断し、溝52を形成する。この場合、図37に図示されるように、半導体ウエハ1の切断領域Cには改質層SIが形成されているので、ダイシングブレードによる切断は、半導体ウエハ1の表面層を切断するだけでよく、半導体ウエハ1の内部まで切断する必要はない。
この後、ダイシングテープ71をエクステンションすると、図38に図示されるように、半導体ウエハ1は、改質層SIの部分で破断する。従って、各デバイスエリアDAに形成された半導体装置をピックアップすれば、図3に図示される半導体装置10を多数個得ることができる。
実施形態4は、実施形態3と同様な効果を奏する。加えて、仮止め用接着剤61を封止膜16上に形成する際には、封止膜16に溝が形成されていないので、仮止め用接着剤61の剥離が容易となる。また、ステルスダイシングのレーザSLを照射して半導体ウエハ1を照射するので、薄型化された半導体ウエハ1を損傷せずに分離することができる。
(実施形態5)
実施形態4は、ステルスダイシングのレーザSLを半導体ウエハ1の裏面側から照射する方法であるが、半導体ウエハ1の主面(表面)側から照射する方法とすることも可能である。
以下、図39〜図44を共にその方法について説明する。
実施形態4における図32に示す工程の後、つまり、ガラス板65を支持部材として半導体ウエハ1の裏面を研削した後、第4実施形態では半導体ウエハ1の裏面からステルスダイシングのレーザSLを照射した。第5実施形態では、半導体ウエハ1の裏面からステルスダイシングのレーザSLを照射せず、図39に図示されるように、ガラス板65の上方からガラス板65を透過してYAGレーザを光熱変換層64に照射する。
次に、ガラス板65を支持用接着剤63から剥離し、その後、図40に示すように、支持用接着剤63をピーリング法により仮止め用接着剤61から剥離する。また、引き続いて、図41に示すように、仮止め用接着剤61の剥離液に浸漬して仮止め用接着剤61を溶解除去する。そして、洗浄する。
次に、図42に図示されるように、ダイシングブレードにより切断領域Cに沿って封止膜16を切断して、溝53を形成する。溝53は、半導体ウエハ1の表面層を除去する深さに形成する。次に、図43に図示されるように、溝53から露出する半導体ウエハ1にステルスダイシングのレーザSLを照射して、半導体ウエハ1の内部に改質層SIを形成する。
そして、ダイシングテープ71をエクステンションする。すると、図44に図示されるように、半導体ウエハ1は、改質層SIの部分で破断する。従って、各デバイスエリアDAに形成された半導体装置をピックアップすれば、図3に図示される半導体装置を多数個得ることができる。
実施形態5の場合も、実施形態4と同様な効果を奏することができる。
(実施形態6)
ステルスダイシングのレーザSLを用いて半導体ウエハ1を個々の半導体装置に分離する方法で、仮止め用接着剤61を形成する前に封止膜16を切断して溝を形成する方法もある。以下、図45〜図56を参照してそのような方法について説明する。
実施形態1の図13までの工程が完了したら、図45に図示されるように、ダイシングブレードを用いて、切断領域Cに沿って封止膜16を切断して封止膜16に溝54を形成する。溝54は半導体ウエハ1に達する深さに形成する。しかし、実施形態1の場合のように深く形成する必要はなく、半導体ウエハ1の表面層を除去する程度の深さでよい。
次に、図46に示すように、封止膜16の上面および溝54内に仮止め用接着剤61を形成する。そして、半田ボール35全体を覆う厚さに支持用接着剤63を形成する(図47)。次に、真空中において、ガラス板65の一面に形成された光熱変換層64を支持用接着剤63に貼り合わせる(図48)。次に、ガラス板65の上方からガラス板65を透過して、紫外線を支持用接着剤63に照射して支持用接着剤63を硬化する(図49)。次に、ガラス板65を支持部材として、半導体ウエハ1の裏面を最終の半導体基板の厚さになる位置(二点鎖線で示す)まで研削する(図50)。
そして、図51に図示されるように、研削された半導体ウエハ1の裏面からステルスダイシングのレーザSLを照射する。これにより、半導体ウエハ1の切断領域C内に改質層SIが形成される。次に、半導体ウエハ1の裏面をダイシングテープ71に接着して、ガラス板65の上方からガラス板65を透過して光熱変換層64にYAGレーザを照射する(図52)。これにより、光熱変換層64が内部で分離するので、半導体ウエハ1を支持用接着剤63から剥離する(図53)。
引き続いて、ピーリング法により支持用接着剤63を仮止め用接着剤61から剥離する(図54)。次に、仮止め用接着剤61の剥離液に浸漬して仮止め用接着剤61を溶解除去する。そして、洗浄する(図55)。次に、ダイシングテープ71をエクステンションすることにより、切断領域C内の改質層SIで半導体ウエハ1を切断する(図56)。この後は、各デバイスエリアDAに形成された半導体装置をピックアップすれば、図3に図示される半導体装置を多数個得ることができる。
実施形態6によれば、実施形態3と同様な効果を奏することができる。また、ダイシングテープ71は、ダイシングストリートに露出していないので、仮止め用接着剤61の除去によるダイシングテープ71へのダメージはない。
(実施形態7)
実施形態4および5は、仮止め用接着剤61および支持用接着剤63を剥離した後、封止膜16に溝52または53を形成する方法であるが、半導体ウエハ1の切断にステルスダイシングのレーザSLを用いる方法である。実施形態7はステルスダイシングのレーザSLを用いない方法を示す。
実施形態3における図32に図示される工程、すなわち、ガラス板65を支持部材として半導体ウエハ1の裏面を研削した後、図39に図示される工程、すなわち、ガラス板65の上方からガラス板65を透過して光熱変換層64にYAGレーザを照射する。そして、ガラス板65を支持用接着剤63から剥離する。
次に、図40に示すように、支持用接着剤63をピーリング法により仮止め用接着剤61から剥離する。引き続いて、図41に示すように、仮止め用接着剤61の剥離液に浸漬して仮止め用接着剤61を溶解除去する。図57は、仮止め用接着剤61を溶解除去した後の状態を示す。この状態では、封止膜16にダイシングによる溝は形成されていない。また、ステルスダイシングのレーザSLは照射されていないので、半導体ウエハ1内に変質層は形成されていない。この状態で洗浄する。
次に、図58に図示されるように、ダイシングブレードを用いて、切断領域Cに沿って、封止膜16および半導体ウエハ1を切断し、封止膜16および半導体ウエハ1に溝55を形成する。切断の深さは、ダイシングテープ71の表面層を切断する程度にする。この後は、各デバイスエリアDAに形成された半導体装置をピックアップすれば、図3に図示される半導体装置10を多数個得ることができる。
実施形態7によれば、実施形態4または5と同様な効果を奏することができる。この場合、ステルスダイシングのレーザSLによる切断では無いので、半導体ウエハ1が極めて薄型化された場合にはダイシングに慎重さが必要となるにしても、半導体ウエハ1を損傷しない限りにおいては生産性が向上する。
(半導体装置の構造2)
図59は、本発明の半導体装置の製造方法によって作製される半導体装置の別の構造を示す格段断面図である。
図59に図示される半導体装置80が図3に図示される半導体装置10と相違する点は、半導体ウエハ1の側面および裏面に保護樹脂層17が被覆されている点である。
すなわち、半導体基板11の裏面および側面を覆って保護樹脂層17が形成されている。保護樹脂層17は半導体基板11の側面を覆う部分が半導体基板11の主面(表面)よりも上方に突き出しており、この部分の封止膜16は凹んでいる。半導体基板1の側面を覆う部分の保護樹脂層17の外面は、封止膜16の側面と同一平面となっている。他の構成は半導体装置10と同一であり、同一の部材に同一の図面参照符号を付して説明を省略する。
以下、図59に図示された半導体装置80の製造方法を説明する。
(実施形態8)
図60〜図67は本発明の実施形態8に関する。
実施形態4における図29までの工程を行う。すなわち、半導体ウエハ1上に第1の絶縁膜8、第2の絶縁膜12を形成し、第2の絶縁膜12上に配線15を形成する(図4〜図7)。配線15の接続パッド部上に外部接続用電極20を形成し(図8〜図9)、外部接続用電極20の周囲における第2の絶縁膜12上に封止膜16を形成する(図10)。封止膜16の上面16aと外部接続用電極20の上面20aを同一平面とした後、外部接続用電極20の上面20aに発生するダレを除去するため、外部接続用電極20の上面20aをエッチングして封止膜16の上面より僅かに低くする(図11〜図12)。外部接続用電極20の上面20a上に半田ボール35を形成する(図13)。次に、半田ボール35の周囲における封止膜16上に仮止め用接着剤61を形成する。仮止め用接着剤61上に半田ボール35の全体を覆うように支持用接着剤63を形成する(図29)。
次に、図30に図示されるように、支持用接着剤63の上面に透明なガラス板65を貼り合わせる。ガラス板65の一面には、光熱変換層64が形成されており、真空中においてガラス板65の一面に形成された光熱変換層64を支持用接着剤62の上面に貼り合わせる。
次に、真空中より取り出して、図31に図示されるように、ガラス板65の上方よ支持用接着剤63を硬化する。次に、図32に図示されるように、ガラス板65を支持部材として半導体ウエハ1の裏面を二点鎖線で示す最終的な半導体基板11の厚さとなる位置まで研削する。
次に、図60に図示されるように、ダイシングブレードを用いて半導体ウエハ1を切断領域Cに沿って、切断領域Cより少し幅広く切断し、半導体ウエハ1に溝56を形成する。切断の深さは、封止膜16の上部を切断する程度とする。次に、図61に図示されるように、半導体ウエハ1の裏面および溝56内に保護樹脂17aを形成する。保護樹脂17aは、液状樹脂をスピンコート法、スクリーン印刷法など、適宜な方法を用いて形成する。
次に、図62に図示されるように、保護樹脂17aをダイシングテープ71に貼り付ける。
次に、図63に図示されるように、ガラス板65の上方からガラス板65を透過して光熱変換層64にYAGレーザを照射する。そして、ガラス板65を剥離する。この状態を図64に示す。次に、支持用接着剤63をピーリング法により仮止め用接着剤61から剥離する。この状態を図65に図示する。引き続いて、図66に図示されるように、仮止め接着剤の剥離液に浸漬する。これにより、仮止め用接着剤61が溶解除去される。
そして、図67に図示されるように、ダイシングブレードを用いて、切断領域Cに沿って封止膜16および保護樹脂17aを切断し、溝57を形成する。溝57により半導体ウエハ1が、各デバイスエリアDAに分離され、半導体基板11が形成される。また、保護樹脂17aも各デバイスエリアDA毎に分離され、半導体基板11の裏面および側面を覆う保護樹脂層17となる。この場合、図60に示す工程において、溝56は、予め、溝57の幅、すなわち切断領域Cの幅よりも幅広く形成されているので、保護樹脂17aは、一部が保護樹脂層17として半導体基板11の側面に残存する。
従って、各デバイスエリアDAに形成された半導体装置をピックアップすれば、図59に図示される半導体装置80を多数個得ることができる。
実施形態8の場合も、実施形態7と同様な効果を奏することができる。加えて、実施形態8では半導体基板11の裏面および側面を保護樹脂層17で覆う構造であるので、半導体基板11を薄型化しても半導体基板11の割れや損傷を防止することができるという効果を奏する。
なお、実施形態8では、保護樹脂層17を半導体基板11の裏面および側面に形成する場合とした。しかし、保護樹脂層17を半導体基板11の裏面のみに形成し、側面には形成しないようすることもできる。その場合には、図60に図示された半導体ウエハ1に溝56を形成する工程を省略すればよい。
また、半導体基板11の裏面に保護樹脂層17を形成する方法として、実施形態8のみを示すが実施形態1〜7に記載された方法を適用することも可能である。
上記各実施形態では、外部接続用電極20は、上部配線14の接続パッド部14a上に形成する構造として説明をした。しかし、第2の絶縁膜12上に接続パッド部14aのみを設け、外部接続用電極20を、直接、接続パッド部14a上に形成することもできる。配線15を単層配線構造としたが、配線15と絶縁膜とを交互に積層した多層配線構造とすることもできる。また、半田ボール35はPbレス半田により形成されるものを含む。
上記各実施形態では、半導体基板11の主面側に低誘電率膜配線積層部を有する場合で説明した。しかし、本発明は、低誘電率膜を有していない半導体装置の製造方法に適用することができる。低誘電率膜配線積層部を有していない場合においても、図4における第1の絶縁膜8および第2の絶縁膜12を形成する工程を行う。但し、図5に図示されるレーザビームにより低誘電率膜配線積層部を除去する工程は必要がない。図6以降に示される工程に関しては、ほぼ同様に行う。
その他、本発明の半導体装置の製造方法は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、パッド部を有する半導体基板を準備し、パッド部に接続される外部接続用電極を形成し、外部接続用電極の周囲における半導体基板上に封止膜を形成し、外部接続用電極の上面に半田ボールを形成し、半田ボールの周囲における封止膜上に半田ボールの高さよりも低い位置が上面となるように仮止め用接着剤を形成し、仮止め用接着剤上に半田ボールの最上部を覆う支持用接着剤を形成し、支持用接着剤により前記半導体基板を支持して半導体基板の裏面を研削し、支持用接着剤を除去し、仮止め用接着剤を除去し、半導体基板をダイシングラインに沿って分離して複数の半導体装置を得る方法であればよい。
A 半導体装置形成領域
DA デバイスエリア
S 分離部
C 切断領域
1 半導体ウエハ(半導体基板)
4 低誘電率膜
5 内部配線
6 低誘電率膜配線積層部
8 第1の絶縁膜
10、80 半導体装置
11 半導体基板
12 第2の絶縁膜
13 下部配線
13A 金属膜
14 上部配線
15 配線
16 封止膜
17 保護樹脂層
17a 保護樹脂
20 外部接続用電極
35 半田ボール
41、42 フォトレジストマスク
43 フォトレジスト膜
51〜57 溝
61 仮止め用接着剤
62、63 支持用接着剤
64 光熱変換層
65 ガラス板
71 ダイシングテープ

Claims (13)

  1. パッド部を有する半導体基板と、前記パッド部に接続される外部接続用電極と、前記外部接続用電極の周囲における前記半導体基板上に設けられた封止膜と、前記外部接続用電極の上面に設けられた半田ボールと、を有する半導体を準備する工程と、
    前記半田ボールの周囲における前記封止膜上に前記半田ボールの高さよりも低い位置が上面となるように仮止め用接着剤を形成する工程と、
    前記仮止め用接着剤上に前記半田ボールの最上部を覆う支持用接着剤を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、前記支持用接着剤を形成する工程の後に、前記半導体基板の裏面を研削する工程と、前記支持用接着剤を除去する工程と、前記仮止め用接着剤を除去する工程と、前記半導体基板をダイシングラインに沿って分離して複数の半導体装置を得る工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、前記仮止め用接着剤を除去する工程は剥離液により前記仮止め用接着剤を剥離することを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤は、アクリル系接着剤であることを特徴とする半導体装置の製造方法。
  5. 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤を形成する工程は、前記半田ボールの高さの中心よりも低い位置が上面となるように前記仮止め用接着剤を形成する工程であることを特徴とする半導体装置の製造方法。
  6. 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤を形成する工程は、前記半田ボールのボール径の中心よりも低い位置が上面となるように前記仮止め用接着剤を形成する工程であることを特徴とする半導体装置の製造方法。
  7. 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤上に前記半田ボールの最上部を覆う支持用接着剤を形成する工程は、前記仮止め用接着剤上に紫外線硬化型の接着剤を貼り付ける工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、前記仮止め用接着剤上に前記半田ボールの最上部を覆う支持用接着剤を形成する工程は、前記仮止め用接着剤上に紫外線硬化型の接着剤をスピンコート法により塗布する工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項1乃至8のいずれか1項に記載の半導体装置の製造方法において、前記支持用接着剤により前記半導体基板を支持して前記半導体基板の裏面を研削する工程は、前記支持用接着剤との間に光熱変換層を介在してガラス板に接着する工程を含むことを特徴とする半導体装置の製造方法。
  10. 請求項1乃至9のいずれか1項に記載の半導体装置の製造方法において、前記半導体基板をダイシングラインに沿って分離して複数の半導体装置を得る工程は、前記半導体基板の裏面からレーザを照射して前記半導体基板のダイシングラインに沿って前記半導体基板内部に改質層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項1乃至9のいずれか1項に記載の半導体装置の製造方法において、前記支持用接着剤により前記半導体基板を支持して前記半導体基板の裏面を研削する工程の後、前記半導体基板の裏面をダイシングラインに沿って切断して前記封止膜に達する溝を形成する工程を含むことを特徴とする半導体装置の製造方法。
  12. 請求項1乃至9のいずれか1項に記載の半導体装置の製造方法において、さらに、前記仮止め用接着剤を形成する工程の前に、前記半導体基板のダイシングラインに沿って前記封止膜の上面から前記半導体基板の厚さの中間位置に達する溝を形成する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項12に記載の半導体装置の製造方法において、前記封止膜上に前記半田ボールの高さよりも低い位置が上面となるように仮止め用接着剤を形成する工程は、前記溝の内部に前記仮止め用接着剤を形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2010038086A 2010-02-24 2010-02-24 半導体装置の製造方法及び薄型化基板の製造方法 Expired - Fee Related JP5553642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010038086A JP5553642B2 (ja) 2010-02-24 2010-02-24 半導体装置の製造方法及び薄型化基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010038086A JP5553642B2 (ja) 2010-02-24 2010-02-24 半導体装置の製造方法及び薄型化基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011176069A true JP2011176069A (ja) 2011-09-08
JP5553642B2 JP5553642B2 (ja) 2014-07-16

Family

ID=44688692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010038086A Expired - Fee Related JP5553642B2 (ja) 2010-02-24 2010-02-24 半導体装置の製造方法及び薄型化基板の製造方法

Country Status (1)

Country Link
JP (1) JP5553642B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065385A (ja) * 2013-09-26 2015-04-09 株式会社ディスコ 加工方法
JP2016518730A (ja) * 2013-05-20 2016-06-23 クアルコム,インコーポレイテッド 上面および側壁保護のためのモールドを備える半導体デバイス
US9607861B2 (en) 2015-02-06 2017-03-28 Aoi Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
JP2017098481A (ja) * 2015-11-27 2017-06-01 日立化成株式会社 半導体装置の製造方法
CN114512412A (zh) * 2022-04-20 2022-05-17 苏州科阳半导体有限公司 一种声表面波滤波器晶圆封装方法及芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230021211A (ko) 2021-08-04 2023-02-14 삼성전자주식회사 가장자리 영역에서 매립 절연 패턴을 포함하는 반도체 칩, 이 칩을 포함하는 반도체 패키지 및 이 칩의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273604A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2005159155A (ja) * 2003-11-27 2005-06-16 Three M Innovative Properties Co 半導体チップの製造方法
JP2006245348A (ja) * 2005-03-03 2006-09-14 Sharp Corp 半導体装置の製造方法
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2008098435A (ja) * 2006-10-12 2008-04-24 Tokyo Ohka Kogyo Co Ltd ウエハ回路面の保護方法及びウエハ薄化方法
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273604A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2005159155A (ja) * 2003-11-27 2005-06-16 Three M Innovative Properties Co 半導体チップの製造方法
JP2006245348A (ja) * 2005-03-03 2006-09-14 Sharp Corp 半導体装置の製造方法
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2008098435A (ja) * 2006-10-12 2008-04-24 Tokyo Ohka Kogyo Co Ltd ウエハ回路面の保護方法及びウエハ薄化方法
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016518730A (ja) * 2013-05-20 2016-06-23 クアルコム,インコーポレイテッド 上面および側壁保護のためのモールドを備える半導体デバイス
US10141202B2 (en) 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
JP2015065385A (ja) * 2013-09-26 2015-04-09 株式会社ディスコ 加工方法
US9607861B2 (en) 2015-02-06 2017-03-28 Aoi Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
JP2017098481A (ja) * 2015-11-27 2017-06-01 日立化成株式会社 半導体装置の製造方法
CN114512412A (zh) * 2022-04-20 2022-05-17 苏州科阳半导体有限公司 一种声表面波滤波器晶圆封装方法及芯片

Also Published As

Publication number Publication date
JP5553642B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5553642B2 (ja) 半導体装置の製造方法及び薄型化基板の製造方法
TWI330392B (en) Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device
US8053337B2 (en) Method of manufacturing semiconductor device
JP2008140819A (ja) 固体撮像装置
US8822325B2 (en) Chip package and fabrication method thereof
TW200525707A (en) Semiconductor device and method of manufacturing the same
JP4742252B2 (ja) 半導体装置の製造方法
JP2010140948A (ja) 半導体装置の製造方法
JP4206885B2 (ja) 半導体装置の製造方法
JP2005340655A (ja) 半導体装置の製造方法および半導体基板の支持構造体
JP5101157B2 (ja) 半導体装置の製造方法
JP4725639B2 (ja) 半導体装置の製造方法
JP4974384B2 (ja) 半導体装置の製造方法
JP2010067682A (ja) 半導体装置の製造方法
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
JP4499761B2 (ja) 半導体装置
JP2007134735A (ja) 光素子及びその製造方法並びに電子機器
JP2009194399A (ja) 固体撮像装置
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
JP2010062278A (ja) 半導体装置およびその製造方法
JP2007266421A (ja) 半導体装置およびその製造方法
JP6003369B2 (ja) 半導体装置の製造方法
JP2004165234A (ja) 半導体装置およびその製造方法
JP2010147358A (ja) 半導体装置の製造方法
JP2013026604A (ja) 接合基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140527

R150 Certificate of patent or registration of utility model

Ref document number: 5553642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees