JP2009212271A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009212271A JP2009212271A JP2008053082A JP2008053082A JP2009212271A JP 2009212271 A JP2009212271 A JP 2009212271A JP 2008053082 A JP2008053082 A JP 2008053082A JP 2008053082 A JP2008053082 A JP 2008053082A JP 2009212271 A JP2009212271 A JP 2009212271A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- low dielectric
- semiconductor device
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 シリコン基板1の上面の周辺部を除く領域には低誘電率膜4と配線5との積層構造からなる低誘電率膜配線積層構造部3が設けられている。低誘電率膜配線積層構造部3の上面には第1のパッシベーション膜7が設けられている。そして、第1のパッシベーション膜7および低誘電率膜配線積層構造部3の側面は第2のパッシベーション膜9によって覆われている。これにより、低誘電率膜4が剥離しにくい構造となっている。
【選択図】 図1
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記保護膜および前記パッシベーション膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記パッシベーション膜の側面は前記保護膜によって覆われていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項3または4に記載の発明において、前記パッシベーション膜は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記パッシベーション膜は、前記低誘電率膜配線積層構造部の上面に設けられた第1のパッシベーション膜と、前記第1のパッシベーション膜の上面と側面および前記低誘電率膜配線積層構造部の側面を覆うように設けられた第2のパッシベーション膜とを含むことを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記保護膜および前記第2のパッシベーション膜の側面は前記封止膜によって覆われていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記第2のパッシベーション膜の側面は前記保護膜によって覆われていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項7または8に記載の発明において、前記第2のパッシベーション膜は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記保護膜上に前記電極用接続パッド部を有する上層配線が設けられていることを特徴とするものである。
請求項11に記載の発明に係る半導体装置は、請求項10に記載の発明において、前記上層配線の接続パッド部上に設けられた前記外部接続用バンプ電極は柱状電極であることを特徴とするものである。
請求項12に記載の発明に係る半導体装置は、請求項11に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項13に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、一面上に集積回路が形成された半導体ウエハの当該一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、少なくとも前記低誘電率膜配線積層構造部の上面および側面を覆う無機材料からなるパッシベーション膜を形成する工程と、少なくとも前記低誘電率膜配線積層構造部上における前記パッシベーション膜上に有機材料からなる保護膜を形成する工程と、前記保護膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程と、少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、一面上に集積回路が形成された半導体ウエハの当該一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、前記低誘電率膜配線積層構造部上に無機材料からなる第1のパッシベーション膜がパターン形成されたものを準備する工程と、ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、少なくとも前記第1のパッシベーション膜の上面と側面および前記低誘電率膜配線積層構造部の側面を覆う無機材料からなる第2のパッシベーション膜を形成する工程と、少なくとも前記第1のパッシベーション膜上における前記第2のパッシベーション膜上に有機材料からなる保護膜を形成する工程と、前記保護膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、前記外部接続用バンプ電極の周囲に封止膜を形成する工程と、少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を含むことを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項15に記載の発明において、前記第2のパッシベーション膜はプラズマCVD法により形成することを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項15に記載の発明において、前記第2のパッシベーション膜を形成する工程は、前記個々の半導体装置の全体としての引張応力を考慮して、形成すべき前記第2のパッシベーション膜の圧縮応力および膜厚を予め選定する工程を含むことを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項14または15に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とするものである。
請求項19に記載の発明に係る半導体装置の製造方法は、請求項14または15に記載の発明において、前記低誘電率膜配線積層構造部を除去する工程は前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とするものである。
請求項20に記載の発明に係る半導体装置の製造方法は、請求項14または15に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部には、2個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド2が集積回路に接続されて設けられている。
図16はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、シリコン基板1の周辺部上面に設けられた第2のパッシベーション膜9の上面に保護膜11を設け、第2のパッシベーション膜9の側面を保護膜11で覆った点である。
図18はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、第1のパッシベーション膜7を省略し、低誘電率膜配線積層構造部3の上面と側面および低誘電率膜配線積層構造部3の周囲におけるシリコン基板1の上面に第2のパッシベーション膜9を設けた点である。
上記各実施形態では、保護膜11上に上層配線13を形成し、この上層配線13の接続パッド部上に柱状電極16を形成した構造を有するものであるが、この発明は、保護膜11上に接続パッド部のみを形成し、この接続パッド部上に柱状電極16、半田ボール18等の外部接続用バンプ電極を形成する構造に適用することもできる。
2 接続パッド
3 低誘電率膜配線積層構造部
4 低誘電率膜
5 配線
7 第1のパッシベーション膜
9 第2のパッシベーション膜
11 保護膜
13 上層配線
16 柱状電極
17 封止膜
18 半田ボール
21 半導体ウエハ
22 ダイシングストリート
Claims (20)
- 一面に集積回路が形成された半導体基板と、前記半導体基板の一面上の周辺部を除く領域に設けられ、比誘電率が3.0以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部と、前記低誘電率膜配線積層構造部の上面および側面を覆うように設けられた無機材料からなるパッシベーション膜と、前記パッシベーション膜上に設けられた有機材料からなる保護膜と、前記保護膜上に前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて設けられた電極用接続パッド部と、前記電極用接続パッド部上に設けられた外部接続用バンプ電極と、前記外部接続用バンプ電極の周囲に設けられた封止膜とを備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記保護膜および前記パッシベーション膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記パッシベーション膜の側面は前記保護膜によって覆われていることを特徴とする半導体装置。
- 請求項3または4に記載の発明において、前記パッシベーション膜は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記パッシベーション膜は、前記低誘電率膜配線積層構造部の上面に設けられた第1のパッシベーション膜と、前記第1のパッシベーション膜の上面と側面および前記低誘電率膜配線積層構造部の側面を覆うように設けられた第2のパッシベーション膜とを含むことを特徴とする半導体装置。
- 請求項1に記載の発明において、前記保護膜および前記第2のパッシベーション膜の側面は前記封止膜によって覆われていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記第2のパッシベーション膜の側面は前記保護膜によって覆われていることを特徴とする半導体装置。
- 請求項7または8に記載の発明において、前記第2のパッシベーション膜は前記低誘電率膜配線積層構造部の周囲における前記半導体基板の一面全体に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記保護膜上に前記電極用接続パッド部を有する上層配線が設けられていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記上層配線の接続パッド部上に設けられた前記外部接続用バンプ電極は柱状電極であることを特徴とする半導体装置。
- 請求項11に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置。
- 一面上に集積回路が形成された半導体ウエハの当該一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成されたものを準備する工程と、
ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、
少なくとも前記低誘電率膜配線積層構造部の上面および側面を覆う無機材料からなるパッシベーション膜を形成する工程と、
少なくとも前記低誘電率膜配線積層構造部上における前記パッシベーション膜上に有機材料からなる保護膜を形成する工程と、
前記保護膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、
前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
前記外部接続用バンプ電極の周囲に封止膜を形成する工程と、
少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。 - 一面上に集積回路が形成された半導体ウエハの当該一面上に、比誘電率が3.0以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、前記低誘電率膜配線積層構造部上に無機材料からなる第1のパッシベーション膜がパターン形成されたものを準備する工程と、
ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部を除去する工程と、
少なくとも前記第1のパッシベーション膜の上面と側面および前記低誘電率膜配線積層構造部の側面を覆う無機材料からなる第2のパッシベーション膜を形成する工程と、
少なくとも前記第1のパッシベーション膜上における前記第2のパッシベーション膜上に有機材料からなる保護膜を形成する工程と、
前記保護膜上に電極用接続パッド部を前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続させて形成する工程と、
前記電極用接続パッド部上に外部接続用バンプ電極を形成する工程と、
前記外部接続用バンプ電極の周囲に封止膜を形成する工程と、
少なくとも前記封止膜および前記半導体ウエハを前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項15に記載の発明において、前記第2のパッシベーション膜はプラズマCVD法により形成することを特徴とする半導体装置の製造方法。
- 請求項15に記載の発明において、前記第2のパッシベーション膜を形成する工程は、前記個々の半導体装置の全体としての引張応力を考慮して、形成すべき前記第2のパッシベーション膜の圧縮応力および膜厚を予め選定する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項14または15に記載の発明において、前記低誘電率膜のガラス転移温度は400℃以上であることを特徴とする半導体装置の製造方法。
- 請求項14または15に記載の発明において、前記低誘電率膜配線積層構造部を除去する工程は前記低誘電率膜配線積層構造部にレーザビームを照射する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項14または15に記載の発明において、前記低誘電率膜は、Si−O結合とSi−H結合を有するポリシロキサン系材料、Si−O結合とSi−CH3結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のlow−k材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008053082A JP4956465B2 (ja) | 2008-03-04 | 2008-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008053082A JP4956465B2 (ja) | 2008-03-04 | 2008-03-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009212271A true JP2009212271A (ja) | 2009-09-17 |
JP4956465B2 JP4956465B2 (ja) | 2012-06-20 |
Family
ID=41185141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008053082A Expired - Fee Related JP4956465B2 (ja) | 2008-03-04 | 2008-03-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956465B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080816A (ja) * | 2008-09-29 | 2010-04-08 | Elpida Memory Inc | 半導体素子および半導体素子の製造方法 |
JP2014049695A (ja) * | 2012-09-03 | 2014-03-17 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2015072943A (ja) * | 2013-10-01 | 2015-04-16 | オリンパス株式会社 | 半導体装置、及び半導体装置の製造方法 |
EP2899758A4 (en) * | 2012-09-24 | 2016-05-04 | Olympus Corp | IMAGING DEVICE AND ENDOSCOPE WITH IMAGING DEVICE |
JP2017204643A (ja) * | 2016-05-13 | 2017-11-16 | ネペス カンパニー リミテッドNepes Co., Ltd. | 半導体パッケージおよびその製造方法 |
JP2019117865A (ja) * | 2017-12-27 | 2019-07-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217198A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2004006269A (ja) * | 2002-03-20 | 2004-01-08 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物、コーティングワニス、絶縁膜及びそれらを用いた半導体装置 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
JP2007335830A (ja) * | 2006-05-19 | 2007-12-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2008
- 2008-03-04 JP JP2008053082A patent/JP4956465B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217198A (ja) * | 2001-01-19 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2004006269A (ja) * | 2002-03-20 | 2004-01-08 | Sumitomo Bakelite Co Ltd | 絶縁膜用樹脂組成物、コーティングワニス、絶縁膜及びそれらを用いた半導体装置 |
JP2007161784A (ja) * | 2005-12-09 | 2007-06-28 | Fujifilm Corp | 絶縁膜、化合物、膜形成用組成物及び電子デバイス |
JP2007335830A (ja) * | 2006-05-19 | 2007-12-27 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080816A (ja) * | 2008-09-29 | 2010-04-08 | Elpida Memory Inc | 半導体素子および半導体素子の製造方法 |
JP2014049695A (ja) * | 2012-09-03 | 2014-03-17 | Toyota Motor Corp | 半導体装置及びその製造方法 |
CN103681495A (zh) * | 2012-09-03 | 2014-03-26 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
EP2899758A4 (en) * | 2012-09-24 | 2016-05-04 | Olympus Corp | IMAGING DEVICE AND ENDOSCOPE WITH IMAGING DEVICE |
US9820637B2 (en) | 2012-09-24 | 2017-11-21 | Olympus Corporation | Image pickup apparatus and endoscope including image pickup apparatus |
JP2015072943A (ja) * | 2013-10-01 | 2015-04-16 | オリンパス株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP2017204643A (ja) * | 2016-05-13 | 2017-11-16 | ネペス カンパニー リミテッドNepes Co., Ltd. | 半導体パッケージおよびその製造方法 |
US10381312B2 (en) | 2016-05-13 | 2019-08-13 | Nepes Co., Ltd. | Semiconductor package and method of manufacturing the same |
JP2019117865A (ja) * | 2017-12-27 | 2019-07-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP7066403B2 (ja) | 2017-12-27 | 2022-05-13 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4956465B2 (ja) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666028B2 (ja) | 半導体装置 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
JP4193897B2 (ja) | 半導体装置およびその製造方法 | |
JP5393722B2 (ja) | 半導体装置 | |
JP2010283367A (ja) | 半導体装置の製造方法 | |
US8587124B2 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP4538764B2 (ja) | 半導体装置およびその製造方法 | |
JP4956465B2 (ja) | 半導体装置の製造方法 | |
JP4974384B2 (ja) | 半導体装置の製造方法 | |
JP2008182059A (ja) | 半導体装置およびその製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
US20090079072A1 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP2012138449A (ja) | 半導体装置の製造方法 | |
JP5004907B2 (ja) | 半導体装置の製造方法 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
JP2007317692A (ja) | 半導体装置およびその製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP5001884B2 (ja) | 半導体装置およびその製造方法 | |
JP2009135420A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |