JP2019117865A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019117865A JP2019117865A JP2017251234A JP2017251234A JP2019117865A JP 2019117865 A JP2019117865 A JP 2019117865A JP 2017251234 A JP2017251234 A JP 2017251234A JP 2017251234 A JP2017251234 A JP 2017251234A JP 2019117865 A JP2019117865 A JP 2019117865A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- semiconductor device
- semiconductor
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 195
- 229920005989 resin Polymers 0.000 claims abstract description 195
- 238000007789 sealing Methods 0.000 claims description 79
- 239000004020 conductor Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 287
- 238000000034 method Methods 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
しかしながら、この実装時のアンダーフィル剤による樹脂応力や熱履歴によって、半導体装置内においては、再配線層(接続配線)とモールド樹脂との間に応力がかかることがある。そのため、再配線層に対するモールド樹脂の密着性は、比較的高い方が好ましい。
図1は、本発明の一実施形態に係る半導体装置1の模式的な斜視図である。図2は、図1の半導体装置1の底面図であって、一部を透視して示している。より具体的には、中間樹脂層6および封止樹脂5を透視して示している。図3Aおよび図3Bは、それぞれ、図2の二点鎖線IIIAおよびIIIBで囲まれた部分の拡大図である。図4は、本発明の一実施形態に係る半導体装置1の模式的な断面図である。なお、図4は、この実施形態の説明に必要な構成を模式的に示したものであり、図1および図2に示す半導体装置1の特定位置での断面を示すものではない。図5は、図4の二点鎖線Vで囲まれた部分の拡大図である。図6は、本発明の一実施形態に係る半導体装置1の要部のSEM画像を図面化したものである。なお、図6の構造は、図1〜図5に示した構造と完全に一致するものではないが、本発明の特徴を備えているという点では共通している。
半導体装置1は、半導体層2と、下地層3と、再配線層4と、封止樹脂5と、中間樹脂層6と、外部端子7とを含む。
保護層11は、この実施形態のように、半導体層2の第3面10の全面を覆っていてもよいし、第3面10の一部を選択的に露出させるように覆っていてもよい。保護層11としては、たとえば、エポキシ樹脂等の絶縁材料を適用できる。保護層11の厚さは、たとえば、5μm〜100μmである。
また、半導体層2の第1面8には、素子12を覆うように絶縁層13が形成されている。絶縁層13は、この実施形態のように、半導体層2の第1面8の全面を覆っていてもよいし、第1面8の一部を選択的に露出させるように覆っていてもよい。
また、絶縁層13としては、たとえば、酸化シリコン(SiO2)、窒化シリコン(SiN)等の絶縁材料を適用できる。
この配線14を覆うように、表面保護層15が形成されている。表面保護層15としては、たとえば、酸化シリコン(SiO2)、窒化シリコン(SiN)等の絶縁材料を適用できる。
複数のパッド17は、図2に示すように、半導体層2の第1面8上に多数設けられており、規則的に配列されていてもよいし、不規則的に配列されていてもよい。たとえば、図2の第1パッド群18のように、複数のパッド17が互いに等しい間隔を空けて直線状に規則的に配列されていてもよいし、第2パッド群19のように、複数のパッド17が互いに等しい間隔を空けて屈曲するように規則的に配列されていてもよい。また、図2の第3パッド群20のように、複数のパッド17が互いに異なる間隔を空けて不規則的に配列されていてもよい。
再配線層4は、パッド17から半導体層2の第1面8に沿って下地層3上に形成されている。再配線層4は、平面形状(底面形状)として、様々な形状を有している。たとえば、図2に示すように、再配線層4は、複数のパッド17のうち一つのパッド17に接続された第1再配線層21や、複数のパッド17に共通に接続された第2再配線層22を含んでいてもよい。
一方、図2および図3Bを参照して、この実施形態では、第2再配線層22は、複数のパッド17を一括して覆うようにパッド17の直上領域に配置され、パッド開口16を介して複数のパッド17に接続された第2コンタクト部26と、パッド17の直上領域から第1面8に沿う方向に離れた領域であって、外部端子7の直下領域に配置された第2ランド部27と、第2コンタクト部26から半導体層2の第1面8に沿って第2ランド部27まで延びる第2配線部28とを含む。
第2再配線層22に複数の外部端子7が電気的に接続されている場合、一つの外部端子7の直下の第2ランド部27と、別の外部端子7の直下の第2ランド部27とは、これら第2ランド部27よりも狭い幅を有する連結部29によって接続されていてもよい。また、一つの第2再配線層22に電気的に接続された複数の外部端子7は、行列パターンで配列された外部端子7において、互いに隣り合う位置であってもよい。
また、たとえば図3Bに示すように、第2再配線層22に関して、第2コンタクト部26、第2ランド部27および第2配線部28は、平面視(底面視)において、個々の形状が区別されず、全体として多角形状であってもよい。
まず、図4に示すように、再配線層4は、一方表面およびその反対側の他方表面がパッド開口16の内面に沿うように形成された第1層30と、第1層30上に形成され、パッド開口16内に一部が埋め込まれた第2層31とを含む。第1層30は、外部端子7(はんだ端子)の下方に配置され、外部端子7をパッド17に電気的に接続するためのものであり、たとえば、UBM(Under Bump Metal)と称してもよい。また、第2層31は、第1層30上に形成する際の手法(後述)に基づいて、めっき層と称してもよい。
また、再配線層4の材料としては、たとえば、第1層30の下層32と上層33とが互いに異なる材料からなり、第2層31が、第1層30の上層33と同じ材料からなっていてもよい。より具体的には、第1層30の下層32がTiからなり、第1層30の上層33がCuからなり、第2層31がCuからなっていてもよい。この場合、第1層30の上層33と第2層31とがいずれもCuからなるため、これらの界面は、図5に示すように明確に形成されていなくてもよい。つまり、半導体装置1の製造途中において、第1層30の上層33と第2層31とが一体化されていてもよい。また、再配線層4の厚さ(高さ)は、5μm〜15μmであってもよい。
中間導電材39は、封止樹脂5の第1面36から再配線層4に達するように封止樹脂5を厚さ方向に貫通して設けられている。中間導電材39は、たとえば、再配線層4(第1ランド部24および第2ランド部27)から鉛直に延びる柱状(円柱状)に形成されており、その形態に基づいて、ポストと称してもよい。
中間樹脂層6は、再配線層4と封止樹脂5との間に形成されている。この実施形態では、図4および図5に示すように、再配線層4と封止樹脂5との間、中間導電材39と封止樹脂5との間、および下地層3と封止樹脂5との間において、再配線層4、中間導電材39および下地層3を覆うように、半導体層2の第1面8上の領域のほぼ全体に形成されている。
この第1端面43の露出形状は、たとえば、図3Aおよび図3Bに示すように、平面視(底面視)において、外部端子7(中間導電材39)を取り囲む環状であり、その外縁が再配線層4の内方領域(再配線層4の外縁よりも内側の領域)に位置している。したがって、図5に示すように、半導体層2の第1面8に交差する方向において再配線層4に対向する領域(図5では、再配線層4の下方領域)には、中間樹脂層6の曲面42で画成され、封止樹脂5が入り込む凹部44が形成されている。
この実施形態では、図4および図5に示すように、半導体層2の第1面8側に、半導体層2の第2面9に形成された段差によって生じた凹部45が形成されている。凹部45は、半導体層2の外周全周にわたって形成されている。
また、中間樹脂層6の凹部45内の部分48は、第2端面49に対して凹部45の内方に後退し、第2端面49に対して傾斜した壁面50を有している。これにより、壁面50の外側に凹部45の一部が残り、その凹部45の残りの部分に、封止樹脂5の一部が壁面50を覆うように入り込んでいる。凹部45に入り込んだ封止樹脂5の部分は、図5および図6に示すように、半導体層2の第1面8に対して封止樹脂5の第1面36側に端部を有していてもよい。
半導体装置1を製造するには、図7Aに示すように、たとえば、ウエハ状の半導体層2(たとえば、200μm〜1000μm厚)が準備され、当該半導体層2に素子12が形成される。素子12の形成後、素子12を覆う絶縁層13が形成され、絶縁層13上に配線14が形成される。
次に、たとえば、スピンコート法、スプレーコート法等によって、表面保護層15上に下地層3が形成される。その後、下地層3をパターニングすることによって、下地層3で覆われていたパッド17が露出する。パッド開口16内には、下地層3がパッド開口16の側面を覆った状態で残ることとなる。
次に、図7Cに示すように、第1層30上に、たとえばフォトレジスト等のマスク材料が塗布され、このマスク材料をパターニングすることによって、マスク51が形成される。マスク51は、再配線層4のパターンと同じパターンを有する開口52を有している。
次に、図7Fに示すように、たとえばドライフィルム等のマスク材料が塗布(ラミネート)されることによって、再配線層4上にマスク53が形成される。
次に、図7Gに示すように、マスク53をパターニングすることによって、マスク53に、中間導電材39のパターンと同じパターンを有する開口54が形成される。
次に、図7Iに示すように、マスク53が除去される。
次に、図7Jに示すように、たとえば、ウエットエッチングによって、再配線層4の第1層30のうち、第2層31から露出する部分が除去される。これにより、隣り合う再配線層4の間に、下地層3が露出する。この際、第1層30の下層32(たとえば、Ti)が、第2層31や中間導電材39(たとえば、Cu)と異なる材料であることによって、第1層30の上層33の除去後、下層32を選択的に除去することができる。また、隣り合う再配線層4間の短絡を防止するために下層32をオーバーエッチングしてもよく、このオーバーエッチングによって、図5に示すように、下層32の端縁35が、上層33の端縁34に対して上層33の下方領域へ後退してもよい。
次に、図7Oに示すように、たとえば、研削、研磨等によって、封止樹脂5および中間樹脂層6が、封止樹脂5の第1面36側から薄化される。この薄化は、中間導電材39の端面40が露出するまで続けられる。これにより、中間導電材39の端面40上の中間樹脂層6が除去され、中間樹脂層6は、中間導電材39を取り囲む形状で、封止樹脂5の第1面36から第1端面43として露出する(図3Aおよび図3B参照)。
次に、図7Rに示すように、たとえば、溝55を形成した時のカッターよりも狭い幅を有するカッターによって、ウエハ状の半導体層2が各半導体装置1(チップ)に切り分けられる。この際、溝55の第2壁面47上に残っていた中間樹脂層6は、半導体装置1のパッケージ側面(第2端面49)として露出する。以上の工程を経て、前述の半導体装置1が得られる。
たとえば、前述の実施形態では、中間樹脂層6の一例としてポリイミド樹脂を挙げ、封止樹脂5の一例としてエポキシ樹脂を挙げたが、中間樹脂層6および封止樹脂5の構成樹脂はこれらに限らず、本発明の範囲内で適宜適用することができる。
2 半導体層
3 下地層
4 再配線層
5 封止樹脂
6 中間樹脂層
7 外部端子
8 (半導体層)第1面
9 (半導体層)第2面
10 (半導体層)第3面
14 配線
17 パッド
21 第1再配線層
22 第2再配線層
30 第1層
31 第2層
32 下層
33 上層
34 (上層)端縁
35 (下層)端縁
36 (封止樹脂)第1面
37 (封止樹脂)第2面
39 中間導電材
40 (中間導電材)端面
41 交差部
42 (中間樹脂層)曲面
43 (中間樹脂層)第1端面
45 凹部
46 第1壁面
47 第2壁面
48 (中間樹脂層)凹部内の部分
49 (中間樹脂層)第2端面
Claims (22)
- パッドが形成された第1面を有する半導体層と、
前記パッドから前記半導体層の前記第1面に沿う方向に延びる再配線層と、
前記再配線層を覆うように形成された封止樹脂と、
前記再配線層と前記封止樹脂との間に、前記再配線層に接するように形成された感光性樹脂からなる中間樹脂層と、
前記封止樹脂の前記半導体層側の面とは反対側の第1面に配置され、前記再配線層と電気的に接続された外部端子とを含む、半導体装置。 - パッドが形成された第1面を有する半導体層と、
前記パッドから前記半導体層の前記第1面に沿う方向に延びる再配線層と、
前記再配線層を覆うように形成された封止樹脂と、
前記再配線層と前記封止樹脂との間に、前記再配線層に接するように形成された前記封止樹脂よりも低い粘度を有する中間樹脂層と、
前記封止樹脂の前記半導体層側の面とは反対側の第1面に配置され、前記再配線層と電気的に接続された外部端子とを含む、半導体装置。 - 前記封止樹脂の前記第1面から前記再配線層に達するように前記封止樹脂を貫通して設けられ、前記再配線層と前記外部端子とを電気的に接続する中間導電材をさらに含み、
前記中間樹脂層は、前記中間導電材と前記封止樹脂との間に、前記中間導電材に接するようにさらに形成されている、請求項1または2に記載の半導体装置。 - 前記中間樹脂層は、前記半導体層の前記第1面に交差する方向に沿って前記再配線層と前記中間導電材との交差部に近づくにしたがって厚くなり、前記半導体層の前記第1面に沿って前記交差部から遠ざかるにしたがって薄くなる厚さを有している、請求項3に記載の半導体装置。
- 前記中間樹脂層は、前記中間導電材の前記封止樹脂の前記第1面側の端部から前記再配線層へ向かうにしたがって前記中間導電材から離れるように延びて湾曲する曲面を有している、請求項3または4に記載の半導体装置。
- 前記中間樹脂層は、前記封止樹脂の前記第1面においてその端部が露出している、請求項3〜5のいずれか一項に記載の半導体装置。
- 前記半導体層の前記第1面を覆うように形成された絶縁性の下地層を含み、
前記再配線層は、前記下地層の一部を露出させるように前記下地層上に選択的に形成されており、
前記中間樹脂層は、前記下地層と前記封止樹脂との間に、前記下地層に接するようにさらに形成されている、請求項1〜6のいずれか一項に記載の半導体装置。 - 前記中間樹脂層および前記下地層が、同一の樹脂からなる、請求項7に記載の半導体装置。
- 前記半導体層の前記第1面側には、この第1面に交差する前記半導体層の第2面に形成された段差によって生じた凹部が形成されており、
前記中間樹脂層は、前記凹部に入り込んでいる、請求項1〜8のいずれか一項に記載の半導体装置。 - 前記中間樹脂層の前記凹部内の部分は、前記半導体層の前記第2面において露出している、請求項9に記載の半導体装置。
- 前記中間樹脂層の前記凹部内の部分は、前記半導体層の前記第2面に対して前記凹部の内方に後退した端面を有しており、
前記封止樹脂は、前記中間樹脂層の前記端面を覆うように前記凹部に入り込んでいる、請求項9に記載の半導体装置。 - 前記半導体層には、複数の前記パッドが配置されており、
前記再配線層は、一つの前記パッドに接続された第1再配線層を含み、
前記第1再配線層には、一つの前記外部端子が電気的に接続されている、請求項1〜11のいずれか一項に記載の半導体装置。 - 前記半導体層には、複数の前記パッドが配置されており、
前記再配線層は、複数の前記パッドに共通に接続された第2再配線層を含む、請求項1〜12のいずれか一項に記載の半導体装置。 - 前記第2再配線層には、一つの前記外部端子が電気的に接続されている、請求項13に記載の半導体装置。
- 前記第2再配線層には、複数の前記外部端子が電気的に接続されている、請求項13または14に記載の半導体装置。
- 前記中間樹脂層がポリイミド樹脂からなり、前記封止樹脂がエポキシ樹脂からなる、請求項1〜15のいずれか一項に記載の半導体装置。
- 前記外部端子が、はんだ端子を含む、請求項1〜16のいずれか一項に記載の半導体装置。
- WL−CSPである、請求項1〜17のいずれか一項に記載の半導体装置。
- パッドが形成された第1面を有する半導体層の前記第1面に沿うように、前記パッドから延びる再配線層を形成する工程と、
前記再配線層を覆うように感光性樹脂からなる中間樹脂層を形成する工程と、
前記中間樹脂層上に封止樹脂を形成する工程と、
前記封止樹脂の前記半導体層側の面とは反対側の第1面に、前記再配線層と電気的に接続されるように外部端子を形成する工程とを含む、半導体装置の製造方法。 - パッドが形成された第1面を有する半導体層の前記第1面に沿うように、前記パッドから延びる再配線層を形成する工程と、
前記再配線層を覆うように中間樹脂層を形成する工程と、
前記中間樹脂層上に、前記中間樹脂層よりも高い粘度を有する封止樹脂を形成する工程と、
前記封止樹脂の前記半導体層側の面とは反対側の第1面に、前記再配線層と電気的に接続されるように外部端子を形成する工程とを含む、半導体装置の製造方法。 - 前記中間樹脂層を形成する工程は、樹脂材料を塗布した後、当該樹脂材料を熱硬化させる工程を含む、請求項19または20に記載の半導体装置の製造方法。
- 前記中間樹脂層の形成前に、前記再配線上に、前記半導体層の前記第1面に交差する方向に延びる中間導電材を形成する工程を含み、
前記中間樹脂層を形成する工程および前記封止樹脂を形成する工程は、前記中間導電材が隠れるように連続して行われ、
前記封止樹脂の形成後、前記中間導電材が露出するまで、前記封止樹脂および前記中間樹脂層を薄化する工程を含み、
前記外部端子を形成する工程は、前記薄化工程によって露出した前記中間導電材に前記外部端子を接続する工程を含む、請求項19〜21のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251234A JP7066403B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251234A JP7066403B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117865A true JP2019117865A (ja) | 2019-07-18 |
JP7066403B2 JP7066403B2 (ja) | 2022-05-13 |
Family
ID=67304613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017251234A Active JP7066403B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7066403B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216294A (ja) * | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 半導体装置 |
JP2001135742A (ja) * | 1999-11-01 | 2001-05-18 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
US6329288B1 (en) * | 1999-01-25 | 2001-12-11 | Sanyo Eelctric Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2005045277A (ja) * | 2004-09-16 | 2005-02-17 | Oki Electric Ind Co Ltd | 半導体装置 |
US20070108606A1 (en) * | 2005-11-17 | 2007-05-17 | Oki Electric Industry Co., Ltd. | Semiconductor device |
JP2007134552A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2009212271A (ja) * | 2008-03-04 | 2009-09-17 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2016092339A (ja) * | 2014-11-10 | 2016-05-23 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-12-27 JP JP2017251234A patent/JP7066403B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216294A (ja) * | 1999-01-25 | 2000-08-04 | Sanyo Electric Co Ltd | 半導体装置 |
US6329288B1 (en) * | 1999-01-25 | 2001-12-11 | Sanyo Eelctric Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2001135742A (ja) * | 1999-11-01 | 2001-05-18 | Toppan Printing Co Ltd | 半導体装置の製造方法 |
JP2005045277A (ja) * | 2004-09-16 | 2005-02-17 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007134552A (ja) * | 2005-11-11 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US20070108606A1 (en) * | 2005-11-17 | 2007-05-17 | Oki Electric Industry Co., Ltd. | Semiconductor device |
JP2007142121A (ja) * | 2005-11-17 | 2007-06-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2009212271A (ja) * | 2008-03-04 | 2009-09-17 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2016092339A (ja) * | 2014-11-10 | 2016-05-23 | ローム株式会社 | 半導体装置およびその製造方法 |
US20170250148A1 (en) * | 2014-11-10 | 2017-08-31 | Rohm Co., Ltd. | Method of manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP7066403B2 (ja) | 2022-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10026707B2 (en) | Wafer level package and method | |
US8063495B2 (en) | Semiconductor device | |
JP4874005B2 (ja) | 半導体装置、その製造方法及びその実装方法 | |
JP4818005B2 (ja) | 半導体装置及びその製造方法 | |
TWI710085B (zh) | 半導體結構及其製造方法 | |
TWI515867B (zh) | 半導體元件及其形成方法 | |
TW201701443A (zh) | 晶圓級封裝及其製作方法 | |
JP4403407B2 (ja) | 半導体装置およびその製造方法 | |
CN109786350A (zh) | 半导体封装件和方法 | |
US11694967B2 (en) | Package structure and method of fabricating the same | |
JP7140530B2 (ja) | 電子部品およびその製造方法 | |
KR20170054199A (ko) | 반도체 디바이스 및 그 제조 방법 | |
TW201735288A (zh) | 半導體結構及其製造方法 | |
KR20090050088A (ko) | 저유전체 절연막을 가지는 반도체 장치 및 그 제조 방법 | |
US9129943B1 (en) | Embedded component package and fabrication method | |
JP2002093942A (ja) | 半導体装置およびその製造方法 | |
TW201642428A (zh) | 矽中介層與其製作方法 | |
JP2008047732A (ja) | 半導体装置及びその製造方法 | |
JP5245209B2 (ja) | 半導体装置及びその製造方法 | |
JP4380551B2 (ja) | 半導体装置およびその製造方法 | |
TW201448126A (zh) | 半導體封裝件及其製造方法 | |
JP7066403B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007318059A (ja) | 半導体装置及びその製造方法 | |
JP6967962B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5006026B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7066403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |