JP6713481B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6713481B2 JP6713481B2 JP2017547245A JP2017547245A JP6713481B2 JP 6713481 B2 JP6713481 B2 JP 6713481B2 JP 2017547245 A JP2017547245 A JP 2017547245A JP 2017547245 A JP2017547245 A JP 2017547245A JP 6713481 B2 JP6713481 B2 JP 6713481B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- semiconductor device
- main surface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
以下、図面を参照して本発明の第1実施形態の半導体装置1について説明する。なお、以下の説明において、各実施形態に基づく図面は、模式的なものであり、各部分の厚さと幅との関係、夫々の部分の厚さの比率および相対角度などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、一部の構成要素の図示を省略する場合がある。
以下、図6および図7を用いて第2実施形態の半導体装置1Aについて説明する。なお、半導体装置1Aは半導体装置1と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
図8に示す第2実施形態の変形例1の半導体装置1Bでは、第1の配線21Aには、4個の断面形状が矩形の貫通孔H21Aが形成されている。すなわち、ビアH10の底面の4箇所に第1の絶縁層22Aが露出している。
以下、図10を用いて第3実施形態の半導体装置1Dについて説明する。なお、本実施形態の半導体装置1Dは半導体装置1A等と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
以下、図11〜図13を用いて第4実施形態の半導体装置1Eについて説明する。なお、本実施形態の半導体装置1Eは半導体装置1A等と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
10・・・半導体素子
11・・・半導体回路(受光部)
15・・・絶縁層
20・・・多層膜
21A・・・第1の配線
21B・・・第2の配線
22A・・・第1の絶縁層
22B・・・第2の絶縁層
30・・・再配線
30A・・・コンタクト部
31・・・絶縁層
35・・・電極パッド
H10・・・ビア
H21A・・・第1の貫通孔
H21B・・・第2の貫通孔
Claims (5)
- 第1の主面に半導体回路が形成され、前記第1の主面と対向する第2の主面に開口があるビアを有する半導体素子と、
前記半導体素子の前記第1の主面に配設され、前記ビアの底面の一部を構成している、前記半導体回路と接続された第1の配線と、
前記第1の配線を覆う第1の絶縁層と、
前記ビアの底面において前記第1の配線と接しているコンタクト部から、前記ビアの内部を介して、前記第2の主面上まで延設された再配線と、を具備する半導体装置であって、
前記第1の配線に、前記コンタクト部の外側まで延設された複数のスリット状の第1の貫通孔が形成されており、前記コンタクト部が、前記第1の配線の複数の面と接していることを特徴とする半導体装置。 - 前記第1の絶縁層の上に配設された、前記半導体回路および前記第1の配線と接続された第2の配線を更に具備し、
前記複数の第1の貫通孔が、前記第1の配線および前記第1の絶縁層を貫通しており、前記コンタクト部が前記第2の配線と接していることを特徴とする請求項1に記載の半導体装置。 - 前記第2の配線を覆う第2の絶縁層を更に具備し、
前記第2の配線に、前記第1の配線の前記第1の貫通孔と直交する方向の複数のスリット状の第2の貫通孔が、形成されていることを特徴とする請求項2に記載の半導体装置。 - 第1の主面に半導体回路が形成され、前記第1の主面と対向する第2の主面に開口があるビアを有する半導体素子と、
前記半導体素子の前記第1の主面に配設され、前記ビアの底面の一部を構成している、前記半導体回路と接続された第1の配線と、
前記第1の配線を覆う第1の絶縁層と、
前記ビアの底面において前記第1の配線と接しているコンタクト部から、前記ビアの内部を介して、前記第2の主面上まで延設された再配線と、を具備する半導体装置であって、
前記第1の配線に複数のスリット状の第1の貫通孔が形成されており、前記コンタクト部が、前記第1の配線の複数の面と接しており、
前記第1の絶縁層の上に配設された、前記半導体回路および前記第1の配線と接続された第2の配線および前記第2の配線を覆う第2の絶縁層を更に具備し、
前記複数の第1の貫通孔が、前記第1の配線および前記第1の絶縁層を貫通しており、前記コンタクト部が前記第2の配線と接しており、
前記第2の配線に、前記第1の配線の前記第1の貫通孔と直交する方向の複数のスリット状の第2の貫通孔が、形成されていることを特徴とする半導体装置。 - 前記半導体回路が、受光回路で、
前記受光回路を覆っている前記第1の絶縁層が透明材料からなることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/080324 WO2017072871A1 (ja) | 2015-10-28 | 2015-10-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017072871A1 JPWO2017072871A1 (ja) | 2018-08-16 |
JP6713481B2 true JP6713481B2 (ja) | 2020-06-24 |
Family
ID=58629961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017547245A Active JP6713481B2 (ja) | 2015-10-28 | 2015-10-28 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10665538B2 (ja) |
EP (1) | EP3370252A4 (ja) |
JP (1) | JP6713481B2 (ja) |
CN (1) | CN108352321B (ja) |
WO (1) | WO2017072871A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0768622B2 (ja) | 1991-07-02 | 1995-07-26 | 中外炉工業株式会社 | 連続式真空処理装置のシール装置 |
JPH11251433A (ja) * | 1998-03-06 | 1999-09-17 | Rohm Co Ltd | 半導体装置およびその製法 |
JP2000091423A (ja) * | 1998-09-16 | 2000-03-31 | Nec Corp | 多層配線半導体装置及びその製造方法 |
US7579681B2 (en) * | 2002-06-11 | 2009-08-25 | Micron Technology, Inc. | Super high density module with integrated wafer level packages |
JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
JP4585561B2 (ja) * | 2007-09-04 | 2010-11-24 | 株式会社東芝 | 半導体装置の製造方法 |
JP5537016B2 (ja) * | 2008-10-27 | 2014-07-02 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP2010205921A (ja) * | 2009-03-03 | 2010-09-16 | Olympus Corp | 半導体装置および半導体装置の製造方法 |
JP2011009645A (ja) | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2011119432A (ja) * | 2009-12-03 | 2011-06-16 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2012243953A (ja) * | 2011-05-19 | 2012-12-10 | Panasonic Corp | 半導体装置及びその製造方法並びに積層型半導体装置 |
JP6157100B2 (ja) | 2012-12-13 | 2017-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8933564B2 (en) * | 2012-12-21 | 2015-01-13 | Intel Corporation | Landing structure for through-silicon via |
US8841751B2 (en) * | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
-
2015
- 2015-10-28 JP JP2017547245A patent/JP6713481B2/ja active Active
- 2015-10-28 WO PCT/JP2015/080324 patent/WO2017072871A1/ja active Application Filing
- 2015-10-28 EP EP15907235.4A patent/EP3370252A4/en not_active Withdrawn
- 2015-10-28 CN CN201580084162.0A patent/CN108352321B/zh active Active
-
2018
- 2018-04-23 US US15/959,343 patent/US10665538B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3370252A4 (en) | 2019-08-28 |
CN108352321B (zh) | 2022-09-16 |
EP3370252A1 (en) | 2018-09-05 |
JPWO2017072871A1 (ja) | 2018-08-16 |
US10665538B2 (en) | 2020-05-26 |
WO2017072871A1 (ja) | 2017-05-04 |
US20180308794A1 (en) | 2018-10-25 |
CN108352321A (zh) | 2018-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666028B2 (ja) | 半導体装置 | |
TWI503981B (zh) | 半導體裝置 | |
US8039963B2 (en) | Semiconductor device having seal ring structure | |
US8519515B2 (en) | TSV structure and method for forming the same | |
US8564101B2 (en) | Semiconductor apparatus having a through-hole interconnection | |
JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
JP2010161367A (ja) | ダイ、スタック構造、及びシステム | |
KR20130053338A (ko) | Tsv 구조를 구비한 집적회로 소자 | |
TWI418000B (zh) | 半導體結構及其形成方法 | |
JP5393722B2 (ja) | 半導体装置 | |
KR20110050957A (ko) | 반도체 소자의 관통 비아 콘택 및 그 형성 방법 | |
TW201637138A (zh) | 半導體元件的堆疊結構 | |
JP2002368098A (ja) | フリップチップ型半導体素子及びその製造方法 | |
JP2010263130A (ja) | 半導体装置および半導体装置の製造方法 | |
US9379043B1 (en) | TSV structure having insulating layers with embedded voids | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
JP6713481B2 (ja) | 半導体装置 | |
JP2010093273A (ja) | 半導体装置の製造方法 | |
TWI571964B (zh) | 半導體結構與其製備方法 | |
JP5751131B2 (ja) | 半導体装置及びその製造方法 | |
KR101068305B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
JP4770892B2 (ja) | 半導体装置の製造方法 | |
JP2009135421A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20180403 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200603 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6713481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |