JP2000091423A - 多層配線半導体装置及びその製造方法 - Google Patents
多層配線半導体装置及びその製造方法Info
- Publication number
- JP2000091423A JP2000091423A JP10262060A JP26206098A JP2000091423A JP 2000091423 A JP2000091423 A JP 2000091423A JP 10262060 A JP10262060 A JP 10262060A JP 26206098 A JP26206098 A JP 26206098A JP 2000091423 A JP2000091423 A JP 2000091423A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- contact hole
- contact
- opening
- insulating interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】エッチング条件を変えないで多層配線構造の接
触面積を十分に大きくする。 【解決手段】互いに第１絶縁層間膜３で絶縁されている
第１配線層２と第２配線層４とからなり、第２配線層４
にその中心領域にパターニングにより開口４ｃが形成さ
れる。開口４ｃは、次の工程でマスクとして使用され、
且つ、その開口４ｃをエッチングにより形成する必要が
ないので、エッチング条件の変更を要しない。更に、第
２配線層４の表面側に第２絶縁層間膜５を形成し、第２
絶縁層間膜５に第１コンタクト孔６を形成し、第１絶縁
層間膜３に第２コンタクト孔７を形成し、第２コンタク
ト孔７は第２配線層４をマスクとして形成され、第１コ
ンタクト孔６は開口４ｃを介して第２コンタクト孔７に
連続している。第１コンタクト孔６の断面積は開口４ｃ
の断面積よりも大きい。エッチング条件の変更なしに十
分に広い接触面積で全配線層が接続される。
触面積を十分に大きくする。 【解決手段】互いに第１絶縁層間膜３で絶縁されている
第１配線層２と第２配線層４とからなり、第２配線層４
にその中心領域にパターニングにより開口４ｃが形成さ
れる。開口４ｃは、次の工程でマスクとして使用され、
且つ、その開口４ｃをエッチングにより形成する必要が
ないので、エッチング条件の変更を要しない。更に、第
２配線層４の表面側に第２絶縁層間膜５を形成し、第２
絶縁層間膜５に第１コンタクト孔６を形成し、第１絶縁
層間膜３に第２コンタクト孔７を形成し、第２コンタク
ト孔７は第２配線層４をマスクとして形成され、第１コ
ンタクト孔６は開口４ｃを介して第２コンタクト孔７に
連続している。第１コンタクト孔６の断面積は開口４ｃ
の断面積よりも大きい。エッチング条件の変更なしに十
分に広い接触面積で全配線層が接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線半導体装
置及びその製造方法に関し、特に、複数層の層間絶縁膜
で絶縁される多層配線層がコンタクト孔を介して接続さ
れる多層配線半導体装置及びその製造方法に関する。
置及びその製造方法に関し、特に、複数層の層間絶縁膜
で絶縁される多層配線層がコンタクト孔を介して接続さ
れる多層配線半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子は、その微細化によりますま
すその集積密度を向上させている。多層配線間を接合す
るための、他段階のコンタクト孔が層間絶縁膜に開けら
れる。リソグラフィー技術により上層コンタクト孔と下
層コンタクト孔とを形成する際に生じる両者間の位置ず
れを防止するために、特開平１０−５０８２９号に示さ
れるように、自己整合化層形成方法によりマージンレス
化が行われている。
すその集積密度を向上させている。多層配線間を接合す
るための、他段階のコンタクト孔が層間絶縁膜に開けら
れる。リソグラフィー技術により上層コンタクト孔と下
層コンタクト孔とを形成する際に生じる両者間の位置ず
れを防止するために、特開平１０−５０８２９号に示さ
れるように、自己整合化層形成方法によりマージンレス
化が行われている。
【０００３】このような公知のコンタクト孔を形成する
ための形成方法は、抽象化されて図８〜図１４に示され
ている。図８に示されるように、基板又は第１絶縁層間
膜１０１上に第１配線層１０２を形成し、図９に示され
るように、第１配線層１０２上に第２絶縁層間膜１０３
を堆積し、図１０に示されるように、第２絶縁層間膜１
０３上に第２配線層１０４を形成し、図１１に示される
ように、第２配線層１０４上に第３絶縁層間膜１０５を
堆積し、図１２に示されるように、第３絶縁層間膜１０
５上に形成したレジスト層１１０を用いて、ドライエッ
チングにより第３絶縁層間膜１０５に第１コンタクト
（孔）１０６を開口し、次いで、そのドライエッチング
の条件を変更して（１回目の条件変更）、第２配線層１
０４のみにコンタクトを開口して、第１コンタクト１０
６を延長して、第２絶縁層間膜１０３に届かせ、次い
で、図１３に示されるように、更にそのドライエッチン
グの条件を変更して（２回目の条件変更）、第２絶縁層
間膜１０３に第２コンタクト１０７を開口し、図１４に
示されるように、レジスト層１１０を除去した後に、第
１コンタクト１０６、第２コンタクト１０７にコンタク
ト埋設材１０８を埋設し、最後に、第３配線層１０９を
形成する。
ための形成方法は、抽象化されて図８〜図１４に示され
ている。図８に示されるように、基板又は第１絶縁層間
膜１０１上に第１配線層１０２を形成し、図９に示され
るように、第１配線層１０２上に第２絶縁層間膜１０３
を堆積し、図１０に示されるように、第２絶縁層間膜１
０３上に第２配線層１０４を形成し、図１１に示される
ように、第２配線層１０４上に第３絶縁層間膜１０５を
堆積し、図１２に示されるように、第３絶縁層間膜１０
５上に形成したレジスト層１１０を用いて、ドライエッ
チングにより第３絶縁層間膜１０５に第１コンタクト
（孔）１０６を開口し、次いで、そのドライエッチング
の条件を変更して（１回目の条件変更）、第２配線層１
０４のみにコンタクトを開口して、第１コンタクト１０
６を延長して、第２絶縁層間膜１０３に届かせ、次い
で、図１３に示されるように、更にそのドライエッチン
グの条件を変更して（２回目の条件変更）、第２絶縁層
間膜１０３に第２コンタクト１０７を開口し、図１４に
示されるように、レジスト層１１０を除去した後に、第
１コンタクト１０６、第２コンタクト１０７にコンタク
ト埋設材１０８を埋設し、最後に、第３配線層１０９を
形成する。
【０００４】配線層と絶縁膜とからなる異種膜に貫通コ
ンタクトを形成するこのような公知のコンタクト形成方
法は、既述の通り、エッチング条件が２回変更されてい
る。また、第２配線層１０４をエッチングして突き抜け
させて貫通コンタクトを形成するこのような公知方法
は、第２配線層１０４とコンタクト埋設材１０８との接
触面積が少ないので、第２配線層１０４と第３配線層１
０９のみを接続するのには無理がある。
ンタクトを形成するこのような公知のコンタクト形成方
法は、既述の通り、エッチング条件が２回変更されてい
る。また、第２配線層１０４をエッチングして突き抜け
させて貫通コンタクトを形成するこのような公知方法
は、第２配線層１０４とコンタクト埋設材１０８との接
触面積が少ないので、第２配線層１０４と第３配線層１
０９のみを接続するのには無理がある。
【０００５】このように接触面積が狭小になるのを回避
する技術が、特願平６−１３８００９号）で知られてい
る。図１５〜図２０は、そのような技術を抽象化して示
している。図１５〜図１８に示されるように、既述の方
法と同じ方法により、第３層間絶縁膜１０５までを形成
する。この過程で、第２配線層１０４’は、第１配線層
１０２より狭く形成されている。図１９に示されるよう
に、第２配線層１０４’の一部分に接触するように第１
コンタクト１０６’を開口し、次に、第１コンタクト１
０６’の開口時のオーバーエッチングを利用して、第１
配線層１０２まで開口する第２コンタクト１０７’を形
成し、レジスト層１１０を除去した後に、第１コンタク
ト１０６’、第２コンタクト１０７’をコンタクト埋葬
材１０８’で埋設し、その上に、第３配線層１０９を形
成する。
する技術が、特願平６−１３８００９号）で知られてい
る。図１５〜図２０は、そのような技術を抽象化して示
している。図１５〜図１８に示されるように、既述の方
法と同じ方法により、第３層間絶縁膜１０５までを形成
する。この過程で、第２配線層１０４’は、第１配線層
１０２より狭く形成されている。図１９に示されるよう
に、第２配線層１０４’の一部分に接触するように第１
コンタクト１０６’を開口し、次に、第１コンタクト１
０６’の開口時のオーバーエッチングを利用して、第１
配線層１０２まで開口する第２コンタクト１０７’を形
成し、レジスト層１１０を除去した後に、第１コンタク
ト１０６’、第２コンタクト１０７’をコンタクト埋葬
材１０８’で埋設し、その上に、第３配線層１０９を形
成する。
【０００６】このような公知のコンタクト形成方法によ
れば、第２配線層１０４’とコンタクト埋設材１０８’
との接触が第２配線層１０４’の表面の一部とその側壁
で行われ、リソグラフィーによるエッチングの際の目ず
れによる接触面積の変動があって、コンタクト抵抗が不
安定になる問題を残存させている。
れば、第２配線層１０４’とコンタクト埋設材１０８’
との接触が第２配線層１０４’の表面の一部とその側壁
で行われ、リソグラフィーによるエッチングの際の目ず
れによる接触面積の変動があって、コンタクト抵抗が不
安定になる問題を残存させている。
【０００７】エッチング条件を変更しないで多層配線間
の接続を行うことが望まれ、目ずれが生じることなく設
計通りに確実に接触面積が得られてコンタクト抵抗が安
定することが好ましく、３層配線構造のうちの２層配線
構造即ち部分的多層配線構造が可能であることが望まれ
る。
の接続を行うことが望まれ、目ずれが生じることなく設
計通りに確実に接触面積が得られてコンタクト抵抗が安
定することが好ましく、３層配線構造のうちの２層配線
構造即ち部分的多層配線構造が可能であることが望まれ
る。
【０００８】
【発明が解決しようとする課題】本発明の課題は、エッ
チング条件を変更しないで多層配線間の接続を行うこと
ができる多層配線半導体装置及びその製造方法を提供す
ることにある。本発明の他の課題は、目ずれが生じるこ
となく設計通りに確実に接触面積が多層配線層間で得ら
れる多層配線半導体装置及びその製造方法を提供するこ
とにある。本発明の更に他の課題は、コンタクト抵抗が
安定する多層配線半導体装置及びその製造方法を提供す
ることにある。本発明の更に他の課題は、多層配線構造
のうちの部分層をも接続することができる多層配線半導
体装置及びその製造方法を提供することにある。本発明
の更に他の課題は、エッチング条件を変更せず、目ずれ
が生じることなく設計通りに確実に接触面積が多層配線
層間で得られ、コンタクト抵抗が安定し、且つ、多層配
線構造のうちの部分層をも接続することができる多層配
線半導体装置及びその製造方法を提供することにある。
チング条件を変更しないで多層配線間の接続を行うこと
ができる多層配線半導体装置及びその製造方法を提供す
ることにある。本発明の他の課題は、目ずれが生じるこ
となく設計通りに確実に接触面積が多層配線層間で得ら
れる多層配線半導体装置及びその製造方法を提供するこ
とにある。本発明の更に他の課題は、コンタクト抵抗が
安定する多層配線半導体装置及びその製造方法を提供す
ることにある。本発明の更に他の課題は、多層配線構造
のうちの部分層をも接続することができる多層配線半導
体装置及びその製造方法を提供することにある。本発明
の更に他の課題は、エッチング条件を変更せず、目ずれ
が生じることなく設計通りに確実に接触面積が多層配線
層間で得られ、コンタクト抵抗が安定し、且つ、多層配
線構造のうちの部分層をも接続することができる多層配
線半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】その課題を解決するため
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
【００１０】本発明による多層配線半導体装置の製造方
法は、互いに第１絶縁層間膜（３）で絶縁されている第
１配線層（２）と第２配線層（４）とからなる多層配線
半導体装置の製造方法において、第２配線層（４）にそ
の中心領域にパターニングにより開口（４ｃ）を形成す
るステップからなることを特徴としている。このように
形成される開口（４ｃ）を持つ第２配線層（４）は、次
の工程でマスクとして使用され、且つ、その開口をエッ
チングにより形成する必要がないので、エッチング条件
の変更を要しない。
法は、互いに第１絶縁層間膜（３）で絶縁されている第
１配線層（２）と第２配線層（４）とからなる多層配線
半導体装置の製造方法において、第２配線層（４）にそ
の中心領域にパターニングにより開口（４ｃ）を形成す
るステップからなることを特徴としている。このように
形成される開口（４ｃ）を持つ第２配線層（４）は、次
の工程でマスクとして使用され、且つ、その開口をエッ
チングにより形成する必要がないので、エッチング条件
の変更を要しない。
【００１１】第２配線層（４）の表面側に第２絶縁層間
膜（５）を形成するステップとからなることが好まし
い。更に、第２絶縁層間膜（５）に第１コンタクト孔
（６）を形成するステップと、第１絶縁層間膜（３）に
第２コンタクト孔（７）を形成するステップとからなる
ことが好ましい。第２コンタクト孔（７）は第２配線層
（４）をマスクとして形成され、第１コンタクト孔
（６）は開口（４ｃ）を介して第２コンタクト孔（７）
に連続していることが特に好ましい。エッチング条件の
変更が更に必要でない。
膜（５）を形成するステップとからなることが好まし
い。更に、第２絶縁層間膜（５）に第１コンタクト孔
（６）を形成するステップと、第１絶縁層間膜（３）に
第２コンタクト孔（７）を形成するステップとからなる
ことが好ましい。第２コンタクト孔（７）は第２配線層
（４）をマスクとして形成され、第１コンタクト孔
（６）は開口（４ｃ）を介して第２コンタクト孔（７）
に連続していることが特に好ましい。エッチング条件の
変更が更に必要でない。
【００１２】第１コンタクト孔（６）の断面積は開口
（４ｃ）の断面積よりも大きいことが特に好ましい。第
１コンタクト孔（６）に埋設されることになる導体であ
る埋設材（８）と第２配線層（４）の接触面積が十分に
大きくなる。この場合、更に、第１コンタクト孔（６）
と第２コンタクト孔（７）に同時的に埋設材を埋設する
ことができる。更に、埋設材（８）の表面に第３配線層
（９）を形成するステップとからなることが一層好まし
い。３層の配線層が互いに十分に大きい接触面積で接続
することができる。３層の内の２層の接続構造も、十分
な接触面積を有している。
（４ｃ）の断面積よりも大きいことが特に好ましい。第
１コンタクト孔（６）に埋設されることになる導体であ
る埋設材（８）と第２配線層（４）の接触面積が十分に
大きくなる。この場合、更に、第１コンタクト孔（６）
と第２コンタクト孔（７）に同時的に埋設材を埋設する
ことができる。更に、埋設材（８）の表面に第３配線層
（９）を形成するステップとからなることが一層好まし
い。３層の配線層が互いに十分に大きい接触面積で接続
することができる。３層の内の２層の接続構造も、十分
な接触面積を有している。
【００１３】本発明による多層配線半導体装置は、物と
して言い換えれば、基板としての第１絶縁層間膜（１）
と、第１絶縁層間膜（１）の表面側に形成される第１配
線層（２）と、第１配線層（２）の表面側に形成される
第２絶縁層間膜（３）と、第２絶縁層間膜（３）の表面
側に形成される第２配線層（４）と、第２配線層（４）
の表面側に形成される第３絶縁層間膜（５）とからな
り、第２配線層（４）はこれが形成される時にすでにそ
の中心領域に開口（４ｃ）が開けられており、第３絶縁
層間膜（５）は第１コンタクト孔（６）を有し、第２絶
縁層間膜（３）は第２コンタクト孔（７）を有し、第１
コンタクト孔（６）は第２コンタクト孔（７）に開口
（４ｃ）を介して接続し、第１コンタクト孔（６）の断
面積は開口（４ｃ）の断面積よりも広い。このようなコ
ンタクト孔による接続は、十分な接触面積を持ち、コン
タクト抵抗が十分に小さい。
して言い換えれば、基板としての第１絶縁層間膜（１）
と、第１絶縁層間膜（１）の表面側に形成される第１配
線層（２）と、第１配線層（２）の表面側に形成される
第２絶縁層間膜（３）と、第２絶縁層間膜（３）の表面
側に形成される第２配線層（４）と、第２配線層（４）
の表面側に形成される第３絶縁層間膜（５）とからな
り、第２配線層（４）はこれが形成される時にすでにそ
の中心領域に開口（４ｃ）が開けられており、第３絶縁
層間膜（５）は第１コンタクト孔（６）を有し、第２絶
縁層間膜（３）は第２コンタクト孔（７）を有し、第１
コンタクト孔（６）は第２コンタクト孔（７）に開口
（４ｃ）を介して接続し、第１コンタクト孔（６）の断
面積は開口（４ｃ）の断面積よりも広い。このようなコ
ンタクト孔による接続は、十分な接触面積を持ち、コン
タクト抵抗が十分に小さい。
【００１４】第２コンタクト孔（７）の断面積が概ね開
口（４ｃ）の断面積に等しいことは、エッチング工程か
ら当然に帰結され、この断面積による接触面積を十分に
大きく設計することが容易である。更に、第３絶縁層間
膜（５）に表面側に形成される第３配線層（９）とから
なり、第３配線層（９）は第１コンタクト孔（６）、開
口（４ｃ）及び第２コンタクト孔（７）に一連続に埋設
される埋設材（８）により第２配線層（４）及び第１配
線層（２）に接続されていることが特に好ましい。この
ような３層配線構造は、２層配線構造としても実現する
ことができる。
口（４ｃ）の断面積に等しいことは、エッチング工程か
ら当然に帰結され、この断面積による接触面積を十分に
大きく設計することが容易である。更に、第３絶縁層間
膜（５）に表面側に形成される第３配線層（９）とから
なり、第３配線層（９）は第１コンタクト孔（６）、開
口（４ｃ）及び第２コンタクト孔（７）に一連続に埋設
される埋設材（８）により第２配線層（４）及び第１配
線層（２）に接続されていることが特に好ましい。この
ような３層配線構造は、２層配線構造としても実現する
ことができる。
【００１５】
【発明の実施の形態】図１〜図７は、それぞれに本発明
による多層配線半導体装置及びその製造方法の実施の形
態を示す断面図である。その多層配線半導体装置とし
て、３層配線構造を持つ半導体装置が例示されている。
図１に示されるように、基板又は第１絶縁層間膜（以
下、第１絶縁層間膜という）１の上面に導電材を堆積し
て、その導電材上にレジスト層を形成しエッチングを行
って、第１配線層２を形成する。
による多層配線半導体装置及びその製造方法の実施の形
態を示す断面図である。その多層配線半導体装置とし
て、３層配線構造を持つ半導体装置が例示されている。
図１に示されるように、基板又は第１絶縁層間膜（以
下、第１絶縁層間膜という）１の上面に導電材を堆積し
て、その導電材上にレジスト層を形成しエッチングを行
って、第１配線層２を形成する。
【００１６】図２に示されるように、第１配線層２上に
第２絶縁層間膜３を堆積し、慣用のＣＭＰ又はＳＧＯ膜
で第２絶縁層間膜３の表面を平坦化する。第２絶縁層間
膜３上に導電材を堆積し、その上にレジスト層を形成し
エッチングを行って、第２配線層４を形成する。第２配
線層４は、図４に示されるように、平面上で延びる配線
の部分として上下（貫通方向）方向接続部４ａを有して
いる。上下方向接続部４ａは、上下方向非接続部である
通常部４ｂの線幅ａよりも合計線幅が広い矩形状拡大部
として形成されている。
第２絶縁層間膜３を堆積し、慣用のＣＭＰ又はＳＧＯ膜
で第２絶縁層間膜３の表面を平坦化する。第２絶縁層間
膜３上に導電材を堆積し、その上にレジスト層を形成し
エッチングを行って、第２配線層４を形成する。第２配
線層４は、図４に示されるように、平面上で延びる配線
の部分として上下（貫通方向）方向接続部４ａを有して
いる。上下方向接続部４ａは、上下方向非接続部である
通常部４ｂの線幅ａよりも合計線幅が広い矩形状拡大部
として形成されている。
【００１７】矩形状の上下方向接続部４ａは、その中心
域が空白であり、開口した開口部４ｃをその中心域に形
成している。開口部４ｃの下端面は、第２絶縁層間膜３
の表面に一致している。開口部４ｃは、第２配線層４が
パターニングされて形成される時に同時にパターニング
されて形成されうる。
域が空白であり、開口した開口部４ｃをその中心域に形
成している。開口部４ｃの下端面は、第２絶縁層間膜３
の表面に一致している。開口部４ｃは、第２配線層４が
パターニングされて形成される時に同時にパターニング
されて形成されうる。
【００１８】このようにパターニングにより第２配線層
４を形成した後に、図５に示されるように、第３絶縁層
間膜５を第２絶縁層間膜３及び第２配線層４の表面に堆
積する。第３絶縁層間膜５は、その表面がＣＭＰ又はＳ
ＧＯ膜により平坦化される。レジスト膜１０をマスクと
して、第２配線層４と後述する第３配線層９を接続する
ことができる第１コンタクト６をドライエッチングによ
り開口して形成する。
４を形成した後に、図５に示されるように、第３絶縁層
間膜５を第２絶縁層間膜３及び第２配線層４の表面に堆
積する。第３絶縁層間膜５は、その表面がＣＭＰ又はＳ
ＧＯ膜により平坦化される。レジスト膜１０をマスクと
して、第２配線層４と後述する第３配線層９を接続する
ことができる第１コンタクト６をドライエッチングによ
り開口して形成する。
【００１９】第１コンタクト６の開口径又は幅は、正方
形の１辺の長さとすることができる。その１辺の長さ
は、図４に示した正方形の開口部４ｃの１辺の長さより
も大きく、第２絶縁層間膜３の表面に第１コンタクト６
と開口部４ｃを直角方向に投影した場合、開口部４ｃは
第１コンタクト６に完全に囲まれる。第１コンタクト６
の断面である正方形の１辺の長さをＤで表し、開口部４
ｃの断面である正方形の１辺の長さをｂで表せば、Ｄ＞
ｂ（図６参照）。（Ｄ−ｂ）は、コンタクト抵抗が設計
値よりも小さくなる程度に十分に大きい。
形の１辺の長さとすることができる。その１辺の長さ
は、図４に示した正方形の開口部４ｃの１辺の長さより
も大きく、第２絶縁層間膜３の表面に第１コンタクト６
と開口部４ｃを直角方向に投影した場合、開口部４ｃは
第１コンタクト６に完全に囲まれる。第１コンタクト６
の断面である正方形の１辺の長さをＤで表し、開口部４
ｃの断面である正方形の１辺の長さをｂで表せば、Ｄ＞
ｂ（図６参照）。（Ｄ−ｂ）は、コンタクト抵抗が設計
値よりも小さくなる程度に十分に大きい。
【００２０】レジスト膜１０をマスクとして第１コンタ
クト６を形成する際に、第３絶縁層間膜５の膜厚のばら
つきがあるため抜け落ちが生じることを考慮して、第１
コンタクト６が完全に第２配線層４の表面に届くよう
に、オーバーエッチングを行う。そのオーバーエッチン
グは、そのまま継続することができる。その継続による
エッチングは、第２配線層４をマスクとして行われ、第
１コンタクト６の開口に時間的にも空間的にも連続し
て、図６に示されるように、第２絶縁層間膜３に第２コ
ンタクト７が形成されることになる。従って、第１コン
タクト６の形成と第２コンタクト７の形成は同時的に１
工程で行われ、それらのエッチング条件に差異を持たせ
る必要は全くない。
クト６を形成する際に、第３絶縁層間膜５の膜厚のばら
つきがあるため抜け落ちが生じることを考慮して、第１
コンタクト６が完全に第２配線層４の表面に届くよう
に、オーバーエッチングを行う。そのオーバーエッチン
グは、そのまま継続することができる。その継続による
エッチングは、第２配線層４をマスクとして行われ、第
１コンタクト６の開口に時間的にも空間的にも連続し
て、図６に示されるように、第２絶縁層間膜３に第２コ
ンタクト７が形成されることになる。従って、第１コン
タクト６の形成と第２コンタクト７の形成は同時的に１
工程で行われ、それらのエッチング条件に差異を持たせ
る必要は全くない。
【００２１】図７に示されるように、次に、レジスト膜
１０を除去した後に、コンタクト埋設材８を上下方向に
１連続の第１コンタクト６と第２コンタクト７に埋設す
る。次に、コンタクト埋設材８の表面と第３絶縁層間膜
５の表面に導電材の層を形成して、その層をパターニン
グして、第３配線層９を形成する。このような工程によ
り、第１配線層２と第２配線層は、第２コンタクト７の
中のコンタクト埋設材８により接続され、同時に、第２
配線層４と第３配線層９とは第１コンタクト６の中のコ
ンタクト埋設材８により接続される。当然に、第１配線
層２と第３配線層９も、コンタクト埋設材８により接続
されている。どの組合せの接続も、十分な接触面積によ
りコンタクトされている。
１０を除去した後に、コンタクト埋設材８を上下方向に
１連続の第１コンタクト６と第２コンタクト７に埋設す
る。次に、コンタクト埋設材８の表面と第３絶縁層間膜
５の表面に導電材の層を形成して、その層をパターニン
グして、第３配線層９を形成する。このような工程によ
り、第１配線層２と第２配線層は、第２コンタクト７の
中のコンタクト埋設材８により接続され、同時に、第２
配線層４と第３配線層９とは第１コンタクト６の中のコ
ンタクト埋設材８により接続される。当然に、第１配線
層２と第３配線層９も、コンタクト埋設材８により接続
されている。どの組合せの接続も、十分な接触面積によ
りコンタクトされている。
【００２２】埋設材８であるプラグを用いる場合は、埋
設と配線層の成膜とが別工程であるが、コンタクト埋設
と配線層の成膜とは、スパッタリングによれば、同時的
に１工程で行うことができる。
設と配線層の成膜とが別工程であるが、コンタクト埋設
と配線層の成膜とは、スパッタリングによれば、同時的
に１工程で行うことができる。
【００２３】
【発明の効果】本発明による多層配線半導体装置及びそ
の製造方法は、多層配線構造で接触面積が十分に大き
い。付加的には、エッチング条件を変更しないで多層配
線間の接続を行うことができ、更に、目ずれが生じるこ
となく設計通りに確実に十分な接触面積が多層配線層間
で得られ、コンタクト抵抗が安定し、更に付加的には、
多層配線構造のうちの部分層をも接続することができる
効果を奏することになる。
の製造方法は、多層配線構造で接触面積が十分に大き
い。付加的には、エッチング条件を変更しないで多層配
線間の接続を行うことができ、更に、目ずれが生じるこ
となく設計通りに確実に十分な接触面積が多層配線層間
で得られ、コンタクト抵抗が安定し、更に付加的には、
多層配線構造のうちの部分層をも接続することができる
効果を奏することになる。
【図１】図１は、本発明による多層配線半導体装置の製
造方法の実施の形態の工程を示す断面図である。
造方法の実施の形態の工程を示す断面図である。
【図２】図２は、本発明による多層配線半導体装置の製
造方法の実施の形態の他の工程を示す断面図である。
造方法の実施の形態の他の工程を示す断面図である。
【図３】図３は、本発明による多層配線半導体装置の製
造方法の実施の形態の更に他の工程を示す断面図であ
る。
造方法の実施の形態の更に他の工程を示す断面図であ
る。
【図４】図４は、図３の一部の平面図である。
【図５】図５は、本発明による多層配線半導体装置の製
造方法の実施の形態の更に他の工程を示す断面図であ
る。
造方法の実施の形態の更に他の工程を示す断面図であ
る。
【図６】図６は、本発明による多層配線半導体装置の製
造方法の実施の形態の更に他の工程を示す断面図であ
る。
造方法の実施の形態の更に他の工程を示す断面図であ
る。
【図７】図７は、本発明による多層配線半導体装置の製
造方法の実施の形態の更に他の工程を示す断面図であ
る。
造方法の実施の形態の更に他の工程を示す断面図であ
る。
【図８】図８は、公知装置の工程を示す断面図である。
【図９】図９は、公知装置の他の工程を示す断面図であ
る。
る。
【図１０】図１０は、公知装置の更に他の工程を示す断
面図である。
面図である。
【図１１】図１１は、公知装置の更に他の工程を示す断
面図である。
面図である。
【図１２】図１２は、公知装置の更に他の工程を示す断
面図である。
面図である。
【図１３】図１３は、公知装置の更に他の工程を示す断
面図である。
面図である。
【図１４】図１４は、公知装置更に他の工程を示す断面
図である。
図である。
【図１５】図１５は、別な公知装置の工程を示す断面図
である。
である。
【図１６】図１６は、その公知装置の他の工程を示す断
面図である。
面図である。
【図１７】図１７は、その公知装置の更に他の工程を示
す断面図である。
す断面図である。
【図１８】図１８は、その公知装置の更に他の工程を示
す断面図である。
す断面図である。
【図１９】図１９は、その公知装置の更に他の工程を示
す断面図である。
す断面図である。
【図２０】図２０は、その公知装置の更に他の工程を示
す断面図である。
す断面図である。
１…第１絶縁層間膜（基板） ２…第１配線層 ３…第２絶縁層間膜（請求項対応記載では第１絶縁層間
膜） ４…第２配線層 ４ｃ…開口 ５…第３絶縁層間膜（請求項対応記載では第２絶縁層間
膜） ６…第１コンタクト孔 ７…第２コンタクト孔 ８…埋設材 ９…第３配線層
膜） ４…第２配線層 ４ｃ…開口 ５…第３絶縁層間膜（請求項対応記載では第２絶縁層間
膜） ６…第１コンタクト孔 ７…第２コンタクト孔 ８…埋設材 ９…第３配線層
Claims (9)
- 【請求項１】互いに第１絶縁層間膜で絶縁されている第
１配線層と第２配線層とからなる多層配線半導体装置の
製造方法において、 前記第２配線層にその中心領域にパターニングにより開
口を形成するステップからなることを特徴とする多層配
線半導体装置の製造方法。 - 【請求項２】請求項１において、 前記第２配線層の表面側に第２絶縁層間膜を形成するス
テップとからなることを特徴とする多層配線半導体装置
の製造方法。 - 【請求項３】請求項２において、更に、 前記第２絶縁層間膜に第１コンタクト孔を形成するステ
ップと、 前記第１絶縁層間膜に第２コンタクト孔を形成するステ
ップとからなり、 前記第２コンタクト孔は前記第２配線層をマスクとして
形成され、 前記第１コンタクト孔は前記開口を介して前記第２コン
タクト孔に連続していることを特徴とする多層配線半導
体装置の製造方法。 - 【請求項４】請求項３において、 前記第１コンタクト孔の断面積は前記開口の断面積より
も大きいことを特徴とする多層配線半導体装置の製造方
法。 - 【請求項５】請求項４において、更に、 前記第１コンタクト孔と前記第２コンタクト孔に同時的
に埋設材を埋設するステップとからなることを特徴とす
る多層配線半導体装置の製造方法。 - 【請求項６】請求項５において、更に、 前記埋設材の表面に第３配線層を形成するステップとか
らなることを特徴とする多層配線半導体装置の製造方
法。 - 【請求項７】基板としての第１絶縁層間膜と、 前記第１絶縁層間膜の表面側に形成される第１配線層
と、 前記第１配線層の表面側に形成される第２絶縁層間膜
と、 前記第２絶縁層間膜の表面側に形成される第２配線層
と、 前記第２配線層の表面側に形成される第３絶縁層間膜と
からなり、 前記第２配線層はこれが形成される時にすでにその中心
領域に開口が開けられており、 前記第３絶縁層間膜は、第１コンタクト孔を有し、 前記第２絶縁層間膜は第２コンタクト孔を有し、 前記第１コンタクト孔は前記第２コンタクト孔に前記開
口を介して接続し、 前記第１コンタクト孔の断面積は前記開口の断面積より
も広いことを特徴とする多層配線半導体装置。 - 【請求項８】請求項７において、 前記第２コンタクト孔の断面積は概ね前記開口の断面積
に等しいことを特徴とする多層配線半導体装置。 - 【請求項９】請求項８において、更に、 前記第３絶縁層間膜に表面側に形成される第３配線層と
からなり、 前記第３配線層は前記第１コンタクト孔、前記開口及び
前記第２コンタクト孔に一連続に埋設される埋設材によ
り前記第２配線層及び前記第１配線層に接続されている
ことを特徴とする多層配線半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262060A JP2000091423A (ja) | 1998-09-16 | 1998-09-16 | 多層配線半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10262060A JP2000091423A (ja) | 1998-09-16 | 1998-09-16 | 多層配線半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091423A true JP2000091423A (ja) | 2000-03-31 |
Family
ID=17370480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10262060A Pending JP2000091423A (ja) | 1998-09-16 | 1998-09-16 | 多層配線半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091423A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101264A (ja) * | 2003-09-25 | 2005-04-14 | Casio Comput Co Ltd | Ｃｍｏｓトランジスタ及びｃｍｏｓトランジスタの製造方法 |
| KR100499570B1 (ko) * | 2002-09-06 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 입력배선 형성방법 |
| JP2009145834A (ja) * | 2007-12-18 | 2009-07-02 | Seiko Epson Corp | 半導体装置、電気光学装置、及び電子機器 |
| JP2010045280A (ja) * | 2008-08-18 | 2010-02-25 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2010171332A (ja) * | 2009-01-26 | 2010-08-05 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
| JP2011096980A (ja) * | 2009-11-02 | 2011-05-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2011243705A (ja) * | 2010-05-17 | 2011-12-01 | Toshiba Corp | 半導体装置 |
| JP2011253898A (ja) * | 2010-06-01 | 2011-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及び製造方法 |
| JP2013162063A (ja) * | 2012-02-08 | 2013-08-19 | Seiko Epson Corp | 圧電素子、液体噴射ヘッド及び液体噴射装置 |
| WO2014002852A1 (ja) * | 2012-06-29 | 2014-01-03 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| WO2015181997A1 (en) * | 2014-05-30 | 2015-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2017072871A1 (ja) * | 2015-10-28 | 2017-05-04 | オリンパス株式会社 | 半導体装置 |
| US9831238B2 (en) | 2014-05-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
| JP2018182346A (ja) * | 2018-08-08 | 2018-11-15 | キヤノン株式会社 | 半導体装置およびその製造方法 |
| WO2019064411A1 (ja) * | 2017-09-28 | 2019-04-04 | シャープ株式会社 | 電極コンタクト構造、表示制御ドライバ、および表示デバイス |
| US10629643B2 (en) | 2015-08-06 | 2020-04-21 | Samsung Electronics Co., Ltd. | Integrated circuit devices having through-silicon via structures |
-
1998
- 1998-09-16 JP JP10262060A patent/JP2000091423A/ja active Pending
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499570B1 (ko) * | 2002-09-06 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 입력배선 형성방법 |
| JP2005101264A (ja) * | 2003-09-25 | 2005-04-14 | Casio Comput Co Ltd | Ｃｍｏｓトランジスタ及びｃｍｏｓトランジスタの製造方法 |
| JP2009145834A (ja) * | 2007-12-18 | 2009-07-02 | Seiko Epson Corp | 半導体装置、電気光学装置、及び電子機器 |
| JP2010045280A (ja) * | 2008-08-18 | 2010-02-25 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| US8792278B2 (en) | 2009-01-26 | 2014-07-29 | Kabushiki Kaisha Toshiba | Non-volatile memory semiconductor storage including contact plug |
| JP2010171332A (ja) * | 2009-01-26 | 2010-08-05 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
| JP2011096980A (ja) * | 2009-11-02 | 2011-05-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2011243705A (ja) * | 2010-05-17 | 2011-12-01 | Toshiba Corp | 半導体装置 |
| US8791446B2 (en) | 2010-05-17 | 2014-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2011253898A (ja) * | 2010-06-01 | 2011-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及び製造方法 |
| JP2013162063A (ja) * | 2012-02-08 | 2013-08-19 | Seiko Epson Corp | 圧電素子、液体噴射ヘッド及び液体噴射装置 |
| US9524925B2 (en) | 2012-06-29 | 2016-12-20 | Sony Corporation | Method of manufacturing a semiconductor device |
| CN108172562A (zh) * | 2012-06-29 | 2018-06-15 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子设备 |
| US11063020B2 (en) | 2012-06-29 | 2021-07-13 | Sony Corporation | Semiconductor device, manufacturing method for semiconductor device, and electronic device |
| CN104412372A (zh) * | 2012-06-29 | 2015-03-11 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子设备 |
| US9343392B2 (en) | 2012-06-29 | 2016-05-17 | Sony Corporation | Semiconductor device, manufacturing method for semiconductor device, and electronic device |
| JPWO2014002852A1 (ja) * | 2012-06-29 | 2016-05-30 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| CN108091563A (zh) * | 2012-06-29 | 2018-05-29 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子设备 |
| WO2014002852A1 (ja) * | 2012-06-29 | 2014-01-03 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| CN108091564A (zh) * | 2012-06-29 | 2018-05-29 | 索尼公司 | 半导体装置、半导体装置的制造方法和电子设备 |
| US9922961B2 (en) | 2012-06-29 | 2018-03-20 | Sony Corporation | Semiconductor device, manufacturing method for semiconductor device, and electronic device |
| US10229906B2 (en) | 2014-05-30 | 2019-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
| JP2020205432A (ja) * | 2014-05-30 | 2020-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9831238B2 (en) | 2014-05-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
| JP2019096915A (ja) * | 2014-05-30 | 2019-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10050062B2 (en) | 2014-05-30 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2015181997A1 (en) * | 2014-05-30 | 2015-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016006871A (ja) * | 2014-05-30 | 2016-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TWI642191B (zh) * | 2014-05-30 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP7354339B2 (ja) | 2014-05-30 | 2023-10-02 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| US9419018B2 (en) | 2014-05-30 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10629643B2 (en) | 2015-08-06 | 2020-04-21 | Samsung Electronics Co., Ltd. | Integrated circuit devices having through-silicon via structures |
| US11430824B2 (en) | 2015-08-06 | 2022-08-30 | Samsung Electronics Co., Ltd. | Integrated circuit devices having through-silicon via structures |
| US10665538B2 (en) | 2015-10-28 | 2020-05-26 | Olympus Corporation | Semiconductor device |
| WO2017072871A1 (ja) * | 2015-10-28 | 2017-05-04 | オリンパス株式会社 | 半導体装置 |
| JPWO2017072871A1 (ja) * | 2015-10-28 | 2018-08-16 | オリンパス株式会社 | 半導体装置 |
| US11289563B2 (en) | 2017-09-28 | 2022-03-29 | Sharp Kabushiki Kaisha | Electrode contact structure, display control driver, and display device |
| WO2019064411A1 (ja) * | 2017-09-28 | 2019-04-04 | シャープ株式会社 | 電極コンタクト構造、表示制御ドライバ、および表示デバイス |
| JP2018182346A (ja) * | 2018-08-08 | 2018-11-15 | キヤノン株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000091423A (ja) | 多層配線半導体装置及びその製造方法 | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JP2002217373A (ja) | 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| US20020048942A1 (en) | Method of manufacturing semiconductor device with two step formation of contact hole | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH0945763A (ja) | コンタクトプラグおよびこれを用いた多層配線形成方法 | |
| JPH11354632A (ja) | 半導体装置及びその製造方法 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002261160A (ja) | 半導体装置及びその製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JP2000036537A (ja) | 半導体装置およびその製造方法 | |
| JPH0542139B2 (ja) | ||
| JP2001313334A (ja) | 半導体装置の製造方法 | |
| JPH05206283A (ja) | 半導体装置の製造方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPH0786399A (ja) | 多層配線形成方法 | |
| JPH06188318A (ja) | 半導体装置の製造方法 | |
| JPH0831933A (ja) | 半導体装置及びその製造方法 | |
| JPH04302455A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011115 |