JPH0945763A - コンタクトプラグおよびこれを用いた多層配線形成方法 - Google Patents
コンタクトプラグおよびこれを用いた多層配線形成方法Info
- Publication number
- JPH0945763A JPH0945763A JP19684295A JP19684295A JPH0945763A JP H0945763 A JPH0945763 A JP H0945763A JP 19684295 A JP19684295 A JP 19684295A JP 19684295 A JP19684295 A JP 19684295A JP H0945763 A JPH0945763 A JP H0945763A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact plug
- layer
- contact
- planar shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 微細コンタクトホールにおけるコンタクト抵
抗を低減しうる、コンタクトプラグおよびこれを用いた
多層配線形成方法を提供する。 【解決手段】 コンタクトプラグの平面形状が配線の平
面形状領域内から逸脱しないとともに、コンタクトプラ
グの側面の全周が、配線の側面と接触する構造とする。 【効果】 コンタクトプラグと配線の密着性に優れ、か
つ接触面積が増加するので、低抵抗のコンタクトプラグ
および多層配線が形成できる。
抗を低減しうる、コンタクトプラグおよびこれを用いた
多層配線形成方法を提供する。 【解決手段】 コンタクトプラグの平面形状が配線の平
面形状領域内から逸脱しないとともに、コンタクトプラ
グの側面の全周が、配線の側面と接触する構造とする。 【効果】 コンタクトプラグと配線の密着性に優れ、か
つ接触面積が増加するので、低抵抗のコンタクトプラグ
および多層配線が形成できる。
Description
【０００１】
【発明の属する技術分野】本発明はコンタクトプラグお
よびこれを用いた多層配線形成方法に関し、さらに詳し
くは、高集積度の半導体装置等に用いる微細な開口径を
有する低抵抗なコンタクトプラグおよびこれを用いた多
層配線形成方法に関する。
よびこれを用いた多層配線形成方法に関し、さらに詳し
くは、高集積度の半導体装置等に用いる微細な開口径を
有する低抵抗なコンタクトプラグおよびこれを用いた多
層配線形成方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積化の進展
とともにデザインルールも微細化し、多層配線間を接続
するコンタクトホール径もこれにともない縮小されつつ
ある。米国の半導体工業会（ＳＩＡ）が１９９５年にま
とめた２０１０年までの半導体技術ロードマップによれ
ば、最小デザインルールが０．２５μｍの半導体装置で
はコンタクトホール径は０．２８μｍ程度、同じく最小
デザインルールが０．１８μｍの半導体装置ではコンタ
クトホール径は０．２０μｍ程度が要求される。またコ
ンタクトホール径の縮小と同時にそのアスペクト比が増
大する傾向にある。これは絶縁耐圧の確保や配線間容量
の観点からは、平面方向のデザインルールの微細化に比
例して層間絶縁膜の厚さを縮小することが困難なためで
ある。
とともにデザインルールも微細化し、多層配線間を接続
するコンタクトホール径もこれにともない縮小されつつ
ある。米国の半導体工業会（ＳＩＡ）が１９９５年にま
とめた２０１０年までの半導体技術ロードマップによれ
ば、最小デザインルールが０．２５μｍの半導体装置で
はコンタクトホール径は０．２８μｍ程度、同じく最小
デザインルールが０．１８μｍの半導体装置ではコンタ
クトホール径は０．２０μｍ程度が要求される。またコ
ンタクトホール径の縮小と同時にそのアスペクト比が増
大する傾向にある。これは絶縁耐圧の確保や配線間容量
の観点からは、平面方向のデザインルールの微細化に比
例して層間絶縁膜の厚さを縮小することが困難なためで
ある。
【０００３】かかるコンタクトホール径の縮小により、
コンタクトプラグのコンタクト面積が減少することか
ら、コンタクト抵抗の増大が問題視されている。コンタ
クト抵抗の増大は半導体装置の動作速度の低下、消費電
力や発熱の増加となり、半導体装置の信頼性そのものの
劣化の原因ともなる。コンタクト抵抗の増加を抑制する
方法として、Ａｌ系金属配線に対してはＡｌ系金属のコ
ンタクトプラグを形成する同種金属間の接続が考えられ
るが、現在の技術水準からは実現が困難である。
コンタクトプラグのコンタクト面積が減少することか
ら、コンタクト抵抗の増大が問題視されている。コンタ
クト抵抗の増大は半導体装置の動作速度の低下、消費電
力や発熱の増加となり、半導体装置の信頼性そのものの
劣化の原因ともなる。コンタクト抵抗の増加を抑制する
方法として、Ａｌ系金属配線に対してはＡｌ系金属のコ
ンタクトプラグを形成する同種金属間の接続が考えられ
るが、現在の技術水準からは実現が困難である。
【０００４】
【発明が解決しようとする課題】本発明は上述した高集
積度半導体装置におけるコンタクト抵抗の上昇を低減し
うるコンタクトプラグおよびこれを用いた多層配線形成
方法を提供することをその課題とする。
積度半導体装置におけるコンタクト抵抗の上昇を低減し
うるコンタクトプラグおよびこれを用いた多層配線形成
方法を提供することをその課題とする。
【０００５】
【課題を解決するための手段】本発明のコンタクトプラ
グは、上述の課題を解決するために提案するものであ
り、層間絶縁膜を介して交叉する下層配線と上層配線を
接続するコンタクトプラグであって、このコンタクトプ
ラグの平面形状は、下層配線と上層配線の交叉領域の平
面形状内から逸脱しない形状であるとともに、コンタク
トプラグの側面の全周は、下層配線および上層配線のい
ずれの側面とも接触することを特徴とする。かかる構造
のコンタクトプラグは、コンタクトプラグの全周方向か
ら下層配線および上層配線に接触するので、従来コンタ
クトプラグの底面あるいは上面のみで下層配線および上
層配線に接触していた構造に比較し、緊密で密着性の優
れたコンタクトプラグとなり、コンタクト抵抗の低減に
寄与する。
グは、上述の課題を解決するために提案するものであ
り、層間絶縁膜を介して交叉する下層配線と上層配線を
接続するコンタクトプラグであって、このコンタクトプ
ラグの平面形状は、下層配線と上層配線の交叉領域の平
面形状内から逸脱しない形状であるとともに、コンタク
トプラグの側面の全周は、下層配線および上層配線のい
ずれの側面とも接触することを特徴とする。かかる構造
のコンタクトプラグは、コンタクトプラグの全周方向か
ら下層配線および上層配線に接触するので、従来コンタ
クトプラグの底面あるいは上面のみで下層配線および上
層配線に接触していた構造に比較し、緊密で密着性の優
れたコンタクトプラグとなり、コンタクト抵抗の低減に
寄与する。
【０００６】またかかる構造のコンタクトプラグにおい
ては、コンタクトプラグの平面形状の面積をＳ、周囲長
をＬ、下層配線の層厚をｄｌ 、上層配線の層厚をｄu
とした場合、コンタクトプラグと下層配線あるいは上層
配線との接触面積はＬｄl あるいはＬｄu となる。従来
のコンタクトプラグの場合は、その平面形状の面積Ｓが
そのまま接触面積となっていたから、 Ｓ＜Ｌｄl Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。
ては、コンタクトプラグの平面形状の面積をＳ、周囲長
をＬ、下層配線の層厚をｄｌ 、上層配線の層厚をｄu
とした場合、コンタクトプラグと下層配線あるいは上層
配線との接触面積はＬｄl あるいはＬｄu となる。従来
のコンタクトプラグの場合は、その平面形状の面積Ｓが
そのまま接触面積となっていたから、 Ｓ＜Ｌｄl Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。
【０００７】また本発明のコンタクトプラグは、層間絶
縁膜を介して交叉する半導体基板と上層配線を接続する
コンタクトプラグであって、このコンタクトプラグの平
面形状は、上層配線の平面形状領域から逸脱しない形状
であるとともに、コンタクトプラグの側面の全周は、上
層配線の側面と接触することを特徴とする。かかる構造
のコンタクトプラグは、コンタクトプラグの全周方向か
ら上層配線に接触するので、従来コンタクトプラグの上
面のみで上層配線に接触していた構造に比較し、緊密で
密着性の優れたコンタクトプラグとなり、コンタクト抵
抗の低減に寄与する。
縁膜を介して交叉する半導体基板と上層配線を接続する
コンタクトプラグであって、このコンタクトプラグの平
面形状は、上層配線の平面形状領域から逸脱しない形状
であるとともに、コンタクトプラグの側面の全周は、上
層配線の側面と接触することを特徴とする。かかる構造
のコンタクトプラグは、コンタクトプラグの全周方向か
ら上層配線に接触するので、従来コンタクトプラグの上
面のみで上層配線に接触していた構造に比較し、緊密で
密着性の優れたコンタクトプラグとなり、コンタクト抵
抗の低減に寄与する。
【０００８】またかかる構造のコンタクトプラグにおい
ては、コンタクトプラグの平面形状の面積をＳ、周囲長
をＬ、上層配線の層厚をｄu とした場合、コンタクトプ
ラグと上層配線との接触面積はＬｄu となる。従来のコ
ンタクトプラグの場合は、その平面形状の面積Ｓがその
まま接触面積となっていたから、 Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。
ては、コンタクトプラグの平面形状の面積をＳ、周囲長
をＬ、上層配線の層厚をｄu とした場合、コンタクトプ
ラグと上層配線との接触面積はＬｄu となる。従来のコ
ンタクトプラグの場合は、その平面形状の面積Ｓがその
まま接触面積となっていたから、 Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。
【０００９】つぎに本発明の多層配線形成方法は、下層
配線上に層間絶縁膜を介して上層配線層を形成する工
程、上層配線層上に下層配線の平面形状領域を逸脱しな
い開口を有するレジストパターンを形成する工程、この
レジストパターンをマスクに、上層配線層、層間絶縁膜
および下層配線をパターニングしてコンタクトホールを
形成する工程、レジストパターンを除去する工程、コン
タクトホールを略平坦に埋め込んでコンタクトプラグを
形成する工程、そしてコンタクトプラグの平面形状が、
上層配線の平面形状領域を逸脱しないように上層配線層
をパターニングして上層配線を形成する工程を有するこ
とを特徴とする。なお一般的に下層配線と上層配線間の
接続孔はビアホールと呼称する場合があるが、本明細書
中においてはビアホールも含めコンタクトホールと総称
することとする。
配線上に層間絶縁膜を介して上層配線層を形成する工
程、上層配線層上に下層配線の平面形状領域を逸脱しな
い開口を有するレジストパターンを形成する工程、この
レジストパターンをマスクに、上層配線層、層間絶縁膜
および下層配線をパターニングしてコンタクトホールを
形成する工程、レジストパターンを除去する工程、コン
タクトホールを略平坦に埋め込んでコンタクトプラグを
形成する工程、そしてコンタクトプラグの平面形状が、
上層配線の平面形状領域を逸脱しないように上層配線層
をパターニングして上層配線を形成する工程を有するこ
とを特徴とする。なお一般的に下層配線と上層配線間の
接続孔はビアホールと呼称する場合があるが、本明細書
中においてはビアホールも含めコンタクトホールと総称
することとする。
【００１０】かかる多層配線の形成方法によれば、コン
タクトプラグの全周方向から下層配線および上層配線に
接触するので、従来コンタクトプラグの底面あるいは上
面のみで下層配線および上層配線に接触していた多層配
線の形成方法に比較し、緊密で密着性の優れたコンタク
トプラグを用いた多層配線の形成が可能となり、コンタ
クト抵抗の低減に寄与する。
タクトプラグの全周方向から下層配線および上層配線に
接触するので、従来コンタクトプラグの底面あるいは上
面のみで下層配線および上層配線に接触していた多層配
線の形成方法に比較し、緊密で密着性の優れたコンタク
トプラグを用いた多層配線の形成が可能となり、コンタ
クト抵抗の低減に寄与する。
【００１１】またかかる多層配線の形成方法において
は、コンタクトプラグの平面形状の面積をＳ、周囲長を
Ｌ、下層配線の層厚をｄl 、上層配線の層厚をｄu とし
た場合、コンタクトプラグと下層配線あるいは上層配線
との接触面積はＬｄl あるいはＬｄu となる。従来のコ
ンタクトプラグの場合は、その平面形状の面積Ｓがその
まま接触面積となっていたから、 Ｓ＜Ｌｄl Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。すなわち、低抵抗のコンタクトプラグを
用いた多層配線の形成が可能となる。
は、コンタクトプラグの平面形状の面積をＳ、周囲長を
Ｌ、下層配線の層厚をｄl 、上層配線の層厚をｄu とし
た場合、コンタクトプラグと下層配線あるいは上層配線
との接触面積はＬｄl あるいはＬｄu となる。従来のコ
ンタクトプラグの場合は、その平面形状の面積Ｓがその
まま接触面積となっていたから、 Ｓ＜Ｌｄl Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。すなわち、低抵抗のコンタクトプラグを
用いた多層配線の形成が可能となる。
【００１２】さらに本発明の多層配線の形成方法は、半
導体基板上に層間絶縁膜を介して上層配線層を形成する
工程、この上層配線層上にコンタクトホール開口用のレ
ジストパターンを形成する工程、レジストパターンをマ
スクに、上層配線層および層間絶縁膜をパターニングし
てコンタクトホールを形成する工程、レジストパターン
を除去する工程、コンタクトホール略平坦に埋め込んで
前記コンタクトプラグを形成する工程、コンタクトプラ
グの平面形状が、上層配線の平面形状領域を逸脱しない
ように上層配線層をパターニングして上層配線を形成す
る工程を有することを特徴とする。かかる多層配線の形
成方法によれば、コンタクトプラグの全周方向から上層
配線に接触するので、従来コンタクトプラグの上面のみ
で上層配線に接触していた方法に比較し、緊密で密着性
の優れた多層配線を形成することが可能となり、コンタ
クト抵抗の低減に寄与する。
導体基板上に層間絶縁膜を介して上層配線層を形成する
工程、この上層配線層上にコンタクトホール開口用のレ
ジストパターンを形成する工程、レジストパターンをマ
スクに、上層配線層および層間絶縁膜をパターニングし
てコンタクトホールを形成する工程、レジストパターン
を除去する工程、コンタクトホール略平坦に埋め込んで
前記コンタクトプラグを形成する工程、コンタクトプラ
グの平面形状が、上層配線の平面形状領域を逸脱しない
ように上層配線層をパターニングして上層配線を形成す
る工程を有することを特徴とする。かかる多層配線の形
成方法によれば、コンタクトプラグの全周方向から上層
配線に接触するので、従来コンタクトプラグの上面のみ
で上層配線に接触していた方法に比較し、緊密で密着性
の優れた多層配線を形成することが可能となり、コンタ
クト抵抗の低減に寄与する。
【００１３】またかかる多層配線の形成方法において
は、コンタクトプラグの平面形状の面積をＳ、周囲長を
Ｌ、上層配線の層厚をｄu とした場合、コンタクトプラ
グと上層配線との接触面積はＬｄu となる。従来のコン
タクトプラグの場合は、その平面形状の面積Ｓがそのま
ま接触面積となっていたから、 Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。すなわち、低抵抗のコンタクトプラグを
用いた多層配線の形成が可能となる。
は、コンタクトプラグの平面形状の面積をＳ、周囲長を
Ｌ、上層配線の層厚をｄu とした場合、コンタクトプラ
グと上層配線との接触面積はＬｄu となる。従来のコン
タクトプラグの場合は、その平面形状の面積Ｓがそのま
ま接触面積となっていたから、 Ｓ＜Ｌｄu の不等式をいずれも満たす場合に本発明のコンタクトプ
ラグの接触面積の方が大となり、コンタクト抵抗は確実
に低減される。すなわち、低抵抗のコンタクトプラグを
用いた多層配線の形成が可能となる。
【００１４】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照しつつ説明する。
面を参照しつつ説明する。
【００１５】実施例１ 本実施例は、層間絶縁膜を介して交叉する下層配線と上
層配線を接続するコンタクトプラグおよびこれを用いた
多層配線に本発明を適用した例であり、これを図１
（ａ）〜（ｄ）および図２（ｅ）〜（ｈ）を参照して説
明する。
層配線を接続するコンタクトプラグおよびこれを用いた
多層配線に本発明を適用した例であり、これを図１
（ａ）〜（ｄ）および図２（ｅ）〜（ｈ）を参照して説
明する。
【００１６】まず図１（ａ）に示すように不純物を含む
多結晶シリコンや高融点金属ポリサイド、Ａｌ系金属等
からなる下層配線１上に層間絶縁膜２を例えばＴＥＯＳ
をソースガスとするｐ−ＣＶＤにより１μｍ程度の厚さ
に形成し、エッチバックにより表面を平坦化する。下層
配線１の厚さは例えば０．５μｍとする。
多結晶シリコンや高融点金属ポリサイド、Ａｌ系金属等
からなる下層配線１上に層間絶縁膜２を例えばＴＥＯＳ
をソースガスとするｐ−ＣＶＤにより１μｍ程度の厚さ
に形成し、エッチバックにより表面を平坦化する。下層
配線１の厚さは例えば０．５μｍとする。
【００１７】つぎに図１（ｂ）に示すようにスパッタリ
ングおよび反応性スパッタリング等により上層配線層３
を形成する。上層配線３は、例えば下から順にＴｉ／Ａ
ｌ−０．５％Ｃｕ／Ｔｉ／ＴｉＮの積層構造とし、各層
の厚さはこの順に７５／４００／５／２０ｎｍの合計
０．５μｍとする。最上層の２０ｎｍのＴｉＮは反射防
止層である。
ングおよび反応性スパッタリング等により上層配線層３
を形成する。上層配線３は、例えば下から順にＴｉ／Ａ
ｌ−０．５％Ｃｕ／Ｔｉ／ＴｉＮの積層構造とし、各層
の厚さはこの順に７５／４００／５／２０ｎｍの合計
０．５μｍとする。最上層の２０ｎｍのＴｉＮは反射防
止層である。
【００１８】この後図１（ｃ）に示すように化学増幅型
レジストとエキシマレーザリソグラフィにより、一辺が
０．２５μｍの正方形の開口を有するレジストパターン
４を形成する。レジストパターン４の開口位置は、下層
配線１の平面形状を逸脱しない位置とする。したがっ
て、下層配線１の線幅は位置合わせ精度を含め０．３８
μｍ程度とする。コンタクトプラグ形成領域のみをパッ
ド形状に拡げる場合には、下層配線１の幅はこれより狭
く、０．２５μｍあるいはこれ以下でもよい。
レジストとエキシマレーザリソグラフィにより、一辺が
０．２５μｍの正方形の開口を有するレジストパターン
４を形成する。レジストパターン４の開口位置は、下層
配線１の平面形状を逸脱しない位置とする。したがっ
て、下層配線１の線幅は位置合わせ精度を含め０．３８
μｍ程度とする。コンタクトプラグ形成領域のみをパッ
ド形状に拡げる場合には、下層配線１の幅はこれより狭
く、０．２５μｍあるいはこれ以下でもよい。
【００１９】さらに図１（ｄ）に示すように、レジスト
パターン４をエッチングマスクとして上層配線層３、層
間絶縁膜２および下層配線１を連続的に異方性エッチン
グしてコンタクトホール５を開口する。コンタクトホー
ル５の平面形状は、下層配線１の平面形状領域内を逸脱
することはない。またコンタクトホール５は、下層配線
１の層厚方向の全てをパターニングし、下地の下層層間
絶縁膜（図示せず）表面を露出することが基本である
が、下層配線１の層厚方向の１部を残してパターニング
してもよい。この場合にも後工程で形成するコンタクト
プラグと下層配線１の側面との接触は達成される。
パターン４をエッチングマスクとして上層配線層３、層
間絶縁膜２および下層配線１を連続的に異方性エッチン
グしてコンタクトホール５を開口する。コンタクトホー
ル５の平面形状は、下層配線１の平面形状領域内を逸脱
することはない。またコンタクトホール５は、下層配線
１の層厚方向の全てをパターニングし、下地の下層層間
絶縁膜（図示せず）表面を露出することが基本である
が、下層配線１の層厚方向の１部を残してパターニング
してもよい。この場合にも後工程で形成するコンタクト
プラグと下層配線１の側面との接触は達成される。
【００２０】この後図２（ｅ）に示すようにＴｉＮ層を
例えばスパッタリングにより３０ｎｍの厚さにコンタク
トホール５内を含めて全面に形成し、続けて例えばブラ
ンケットＣＶＤによりＷ層を６００ｎｍの厚さに形成
し、全面エッチバックによりＷ層およびＴｉＮ層ををコ
ンタクトホール５内に残し、コンタクトプラグ６を形成
する。Ｗ層は選択ＣＶＤによりコンタクトホール５内に
形成してもよい。この場合は予めＴｉＮ層をエッチバッ
クしてコンタクトホール５内にのみ残し、選択成長の核
とする。コンタクトプラグ６は多結晶シリコン等他の導
電材料により形成してもよい。
例えばスパッタリングにより３０ｎｍの厚さにコンタク
トホール５内を含めて全面に形成し、続けて例えばブラ
ンケットＣＶＤによりＷ層を６００ｎｍの厚さに形成
し、全面エッチバックによりＷ層およびＴｉＮ層ををコ
ンタクトホール５内に残し、コンタクトプラグ６を形成
する。Ｗ層は選択ＣＶＤによりコンタクトホール５内に
形成してもよい。この場合は予めＴｉＮ層をエッチバッ
クしてコンタクトホール５内にのみ残し、選択成長の核
とする。コンタクトプラグ６は多結晶シリコン等他の導
電材料により形成してもよい。
【００２１】続けて図２（ｆ）に示すように上層配線パ
ターニング用のレジストマスク７により、上層配線層３
を異方性エッチングによりパターニングし、上層配線３
ａを形成する。レジストマスク７は、コンタクトプラグ
６が上層配線３ａの平面形状領域から逸脱しないような
形状と位置合わせにより形成する。この後図２（ｇ）に
示すようにレジストマスク７をアッシング除去し上層配
線３ａを完成する。
ターニング用のレジストマスク７により、上層配線層３
を異方性エッチングによりパターニングし、上層配線３
ａを形成する。レジストマスク７は、コンタクトプラグ
６が上層配線３ａの平面形状領域から逸脱しないような
形状と位置合わせにより形成する。この後図２（ｇ）に
示すようにレジストマスク７をアッシング除去し上層配
線３ａを完成する。
【００２２】下層配線１、上層配線３ａおよびコンタク
トプラグ６により形成された多層配線の平面形状を図２
（ｈ）に示す。同図から明らかなように、コンタクトプ
ラグ６の平面形状は下層配線１と上層配線３ａの交叉領
域の平面形状内から逸脱することはない。また図２
（ｇ）から明らかなようにコンタクトプラグ６の側面の
全周は、下層配線１と上層配線３ａのいずれの側面とも
接触している。したがって、コンタクトプラグ６と下層
配線１あるいは上層配線３ａとの接触面積は、 ０．２５μｍ×４（コンタクトプラグ６の周囲長）×
０．５μｍ（配線の層厚）＝０．５μｍ2 となる。一方、従来のコンタクトプラグのように、コン
タクトプラグの底面あるいは上面でのみ、下層配線ある
いは上層配線と接触していた場合の接触面積は、 ０．２５μｍ（コンタクトプラグの１辺の長さ）×０．
２５（コンタクトプラグの１辺の長さ）＝０．０６２５
μｍ2 である。
トプラグ６により形成された多層配線の平面形状を図２
（ｈ）に示す。同図から明らかなように、コンタクトプ
ラグ６の平面形状は下層配線１と上層配線３ａの交叉領
域の平面形状内から逸脱することはない。また図２
（ｇ）から明らかなようにコンタクトプラグ６の側面の
全周は、下層配線１と上層配線３ａのいずれの側面とも
接触している。したがって、コンタクトプラグ６と下層
配線１あるいは上層配線３ａとの接触面積は、 ０．２５μｍ×４（コンタクトプラグ６の周囲長）×
０．５μｍ（配線の層厚）＝０．５μｍ2 となる。一方、従来のコンタクトプラグのように、コン
タクトプラグの底面あるいは上面でのみ、下層配線ある
いは上層配線と接触していた場合の接触面積は、 ０．２５μｍ（コンタクトプラグの１辺の長さ）×０．
２５（コンタクトプラグの１辺の長さ）＝０．０６２５
μｍ2 である。
【００２３】この単純計算から明らかなように、本発明
のコンタクトプラグおよびこれを用いた多層配線形成方
法によれば、コンタクトプラグと配線間の接触面積は８
倍となり、この面積倍率に反比例してコンタクト抵抗は
低減する。しかもコンタクトプラグはその全周方向で配
線と接触するので、緊密で密着性の高いコンタクトプラ
グ構造が得られる。
のコンタクトプラグおよびこれを用いた多層配線形成方
法によれば、コンタクトプラグと配線間の接触面積は８
倍となり、この面積倍率に反比例してコンタクト抵抗は
低減する。しかもコンタクトプラグはその全周方向で配
線と接触するので、緊密で密着性の高いコンタクトプラ
グ構造が得られる。
【００２４】実施例２ 本実施例は、層間絶縁膜を介して半導体基板と上層配線
を接続するコンタクトプラグおよびこれを用いた多層配
線に本発明を適用した例であり、これを図３（ａ）〜
（ｄ）および図４（ｅ）〜（ｈ）を参照して説明する。
を接続するコンタクトプラグおよびこれを用いた多層配
線に本発明を適用した例であり、これを図３（ａ）〜
（ｄ）および図４（ｅ）〜（ｈ）を参照して説明する。
【００２５】まず図３（ａ）に示すように不純物拡散領
域やゲート電極（ともに図示せず）等が形成された半導
体基板１０上に層間絶縁膜２を例えばシラン系ガスをソ
ースガスとする減圧ＣＶＤにより１μｍ程度の厚さに形
成する。層間絶縁膜２は必要に応じてエッチバックや化
学的機械研磨により平坦化してもよい。
域やゲート電極（ともに図示せず）等が形成された半導
体基板１０上に層間絶縁膜２を例えばシラン系ガスをソ
ースガスとする減圧ＣＶＤにより１μｍ程度の厚さに形
成する。層間絶縁膜２は必要に応じてエッチバックや化
学的機械研磨により平坦化してもよい。
【００２６】つぎに図３（ｂ）に示すようにスパッタリ
ングおよび反応性スパッタリング等により上層配線層３
を形成する。上層配線３は、例えば下から順にＴｉ／Ａ
ｌ−０．５％Ｃｕ／Ｔｉ／ＴｉＮの積層構造とし、各層
の厚さはこの順に７５／４００／５／２０ｎｍの合計
０．５μｍとする。最上層の２０ｎｍのＴｉＮは反射防
止層である。
ングおよび反応性スパッタリング等により上層配線層３
を形成する。上層配線３は、例えば下から順にＴｉ／Ａ
ｌ−０．５％Ｃｕ／Ｔｉ／ＴｉＮの積層構造とし、各層
の厚さはこの順に７５／４００／５／２０ｎｍの合計
０．５μｍとする。最上層の２０ｎｍのＴｉＮは反射防
止層である。
【００２７】この後図３（ｃ）に示すように化学増幅型
レジストとエキシマレーザリソグラフィにより、一辺が
０．２５μｍの正方形の開口を有するレジストパターン
４を形成する。レジストパターン４の開口位置は、半導
体基板１０上の不純物拡散領域を臨む位置とする。
レジストとエキシマレーザリソグラフィにより、一辺が
０．２５μｍの正方形の開口を有するレジストパターン
４を形成する。レジストパターン４の開口位置は、半導
体基板１０上の不純物拡散領域を臨む位置とする。
【００２８】さらに図３（ｄ）に示すように、レジスト
パターン４をエッチングマスクとして上層配線層３およ
び層間絶縁膜２を連続的に異方性エッチングしてコンタ
クトホール５を開口し、半導体基板１上の不純物拡散領
域を露出する。
パターン４をエッチングマスクとして上層配線層３およ
び層間絶縁膜２を連続的に異方性エッチングしてコンタ
クトホール５を開口し、半導体基板１上の不純物拡散領
域を露出する。
【００２９】この後図４（ｅ）に示すようにＴｉＮ層を
例えばスパッタリングにより３０ｎｍの厚さにコンタク
トホール５内を含めて全面に形成し、続けて例えばブラ
ンケットＣＶＤによりＷ層を６００ｎｍの厚さに形成
し、全面エッチバックによりＷ層およびＴｉＮ層ををコ
ンタクトホール５内に残し、コンタクトプラグ６を形成
する。Ｗ層は選択ＣＶＤによりコンタクトホール５内に
形成してもよい。この場合は予めＴｉＮ層をエッチバッ
クしてコンタクトホール５内にのみ残し、選択成長の核
とする。コンタクトプラグ６は多結晶シリコン等他の導
電材料により形成してもよい。
例えばスパッタリングにより３０ｎｍの厚さにコンタク
トホール５内を含めて全面に形成し、続けて例えばブラ
ンケットＣＶＤによりＷ層を６００ｎｍの厚さに形成
し、全面エッチバックによりＷ層およびＴｉＮ層ををコ
ンタクトホール５内に残し、コンタクトプラグ６を形成
する。Ｗ層は選択ＣＶＤによりコンタクトホール５内に
形成してもよい。この場合は予めＴｉＮ層をエッチバッ
クしてコンタクトホール５内にのみ残し、選択成長の核
とする。コンタクトプラグ６は多結晶シリコン等他の導
電材料により形成してもよい。
【００３０】続けて図４（ｆ）に示すように上層配線パ
ターニング用のレジストマスク７により、上層配線層３
を異方性エッチングによりパターニングし、上層配線３
ａを形成する。レジストマスク７は、コンタクトプラグ
６が上層配線３ａの平面形状領域から逸脱しないような
形状と位置合わせにより形成する。この後図４（ｇ）に
示すようにレジストマスク７をアッシング除去し上層配
線３ａを完成する。
ターニング用のレジストマスク７により、上層配線層３
を異方性エッチングによりパターニングし、上層配線３
ａを形成する。レジストマスク７は、コンタクトプラグ
６が上層配線３ａの平面形状領域から逸脱しないような
形状と位置合わせにより形成する。この後図４（ｇ）に
示すようにレジストマスク７をアッシング除去し上層配
線３ａを完成する。
【００３１】半導体基板１０、上層配線３ａおよびコン
タクトプラグ６により形成された多層配線の平面形状を
図４（ｈ）に示す。同図から明らかなように、コンタク
トプラグ６の平面形状は上層配線３ａの平面形状内から
逸脱することはない。また図４（ｇ）から明らかなよう
にコンタクトプラグ６の側面の全周は、上層配線３ａの
側面と接触している。したがって、コンタクトプラグ６
と上層配線３ａとの接触面積は、 ０．２５μｍ×４（コンタクトプラグ６の周囲長）×
０．５μｍ（配線の層厚）＝０．５μｍ2 となる。一方、従来のコンタクトプラグのように、コン
タクトプラグの上面でのみで上層配線と接触していた場
合の接触面積は、 ０．２５μｍ（コンタクトプラグの１辺の長さ）×０．
２５（コンタクトプラグの１辺の長さ）＝０．０６２５
μｍ2 である。
タクトプラグ６により形成された多層配線の平面形状を
図４（ｈ）に示す。同図から明らかなように、コンタク
トプラグ６の平面形状は上層配線３ａの平面形状内から
逸脱することはない。また図４（ｇ）から明らかなよう
にコンタクトプラグ６の側面の全周は、上層配線３ａの
側面と接触している。したがって、コンタクトプラグ６
と上層配線３ａとの接触面積は、 ０．２５μｍ×４（コンタクトプラグ６の周囲長）×
０．５μｍ（配線の層厚）＝０．５μｍ2 となる。一方、従来のコンタクトプラグのように、コン
タクトプラグの上面でのみで上層配線と接触していた場
合の接触面積は、 ０．２５μｍ（コンタクトプラグの１辺の長さ）×０．
２５（コンタクトプラグの１辺の長さ）＝０．０６２５
μｍ2 である。
【００３２】この単純計算から明らかなように、本発明
のコンタクトプラグおよびこれを用いた多層配線形成方
法によれば、コンタクトプラグと上層配線との接触面積
は８倍となり、この面積倍率に反比例してコンタクト抵
抗は低減する。しかもコンタクトプラグはその全周方向
で上層配線と接触するので、緊密で密着性の高いコンタ
クトプラグ構造が得られる。
のコンタクトプラグおよびこれを用いた多層配線形成方
法によれば、コンタクトプラグと上層配線との接触面積
は８倍となり、この面積倍率に反比例してコンタクト抵
抗は低減する。しかもコンタクトプラグはその全周方向
で上層配線と接触するので、緊密で密着性の高いコンタ
クトプラグ構造が得られる。
【００３３】以上、本発明を２種の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【００３４】例えば、実施例は下層配線と上層配線との
コンタクトプラグ、あるいは半導体基板と上層配線との
コンタクトプラグおよびこれを用いた多層配線形成方法
について例示したが、３層以上の多層配線や、３次元半
導体装置に適用してそのコンタクト抵抗の低減に寄与す
ることが可能である。また下層配線と上層配線の交叉角
度は垂直以外の角度でもよく、平行に配置されていても
よい。その他、配線やコンタクトプラグの材料構成等も
本発明の技術思想の範囲内で適宜変更が可能である。
コンタクトプラグ、あるいは半導体基板と上層配線との
コンタクトプラグおよびこれを用いた多層配線形成方法
について例示したが、３層以上の多層配線や、３次元半
導体装置に適用してそのコンタクト抵抗の低減に寄与す
ることが可能である。また下層配線と上層配線の交叉角
度は垂直以外の角度でもよく、平行に配置されていても
よい。その他、配線やコンタクトプラグの材料構成等も
本発明の技術思想の範囲内で適宜変更が可能である。
【００３５】
【発明の効果】以上の説明から明らかなように、本発明
のコンタクトプラグおよびこれを用いた半導体装置の形
成方法によれば、微細な径のコンタクトプラグのコンタ
クト抵抗を低減し、信頼性の高い高集積度半導体装置を
提供することが可能となる。
のコンタクトプラグおよびこれを用いた半導体装置の形
成方法によれば、微細な径のコンタクトプラグのコンタ
クト抵抗を低減し、信頼性の高い高集積度半導体装置を
提供することが可能となる。
【図１】本発明を適用した実施例１の前半の工程を、そ
の工程順に説明する概略断面図であり、（ａ）は下層配
線上に層間絶縁膜を形成した状態、（ｂ）は上層配線層
を形成した状態、（ｃ）はレジストパターンを形成した
状態、（ｄ）は上層配線層、層間絶縁膜および下層配線
をパターニングしてコンタクトホールを形成した状態で
ある。
の工程順に説明する概略断面図であり、（ａ）は下層配
線上に層間絶縁膜を形成した状態、（ｂ）は上層配線層
を形成した状態、（ｃ）はレジストパターンを形成した
状態、（ｄ）は上層配線層、層間絶縁膜および下層配線
をパターニングしてコンタクトホールを形成した状態で
ある。
【図２】図１に続く後半の工程を説明するための概略断
面図および概略平面図であり、（ｅ）はコンタクトプラ
グを形成した状態、（ｆ）は上層配線層をパターニング
して上層配線を形成した状態、（ｇ）はをレジストマス
クをアッシングした状態、そして（ｈ）は完成したコン
タクトプラグおよび多層配線の平面形状を示す図であ
る。
面図および概略平面図であり、（ｅ）はコンタクトプラ
グを形成した状態、（ｆ）は上層配線層をパターニング
して上層配線を形成した状態、（ｇ）はをレジストマス
クをアッシングした状態、そして（ｈ）は完成したコン
タクトプラグおよび多層配線の平面形状を示す図であ
る。
【図３】本発明を適用した実施例２の前半の工程を、そ
の工程順に説明する概略断面図であり、（ａ）は半導体
基板上に層間絶縁膜を形成した状態、（ｂ）は上層配線
層を形成した状態、（ｃ）はレジストパターンを形成し
た状態、（ｄ）は上層配線層および層間絶縁膜をパター
ニングしてコンタクトホールを形成した状態である。
の工程順に説明する概略断面図であり、（ａ）は半導体
基板上に層間絶縁膜を形成した状態、（ｂ）は上層配線
層を形成した状態、（ｃ）はレジストパターンを形成し
た状態、（ｄ）は上層配線層および層間絶縁膜をパター
ニングしてコンタクトホールを形成した状態である。
【図４】図３に続く後半の工程を説明するための概略断
面図および概略平面図であり、（ｅ）はコンタクトプラ
グを形成した状態、（ｆ）は上層配線層をパターニング
して上層配線を形成した状態、（ｇ）はをレジストマス
クをアッシングした状態、そして（ｈ）は完成したコン
タクトプラグおよび多層配線の平面形状を示す図であ
る。
面図および概略平面図であり、（ｅ）はコンタクトプラ
グを形成した状態、（ｆ）は上層配線層をパターニング
して上層配線を形成した状態、（ｇ）はをレジストマス
クをアッシングした状態、そして（ｈ）は完成したコン
タクトプラグおよび多層配線の平面形状を示す図であ
る。
１ 下層配線 ２ 層間絶縁膜 ３ 上層配線層 ３ａ 上層配線 ４ レジストパターン ５ コンタクトホール ６ コンタクトプラグ ７ レジストマスク １０ 半導体基板
Claims (8)
- 【請求項１】 層間絶縁膜を介して交叉する下層配線と
上層配線を接続するコンタクトプラグであって、 該コンタクトプラグの平面形状は、前記下層配線と前記
上層配線の交叉領域の平面形状内から逸脱しない形状で
あるとともに、 該コンタクトプラグの側面の全周は、前記下層配線およ
び上層配線のいずれの側面とも接触することを特徴とす
るコンタクトプラグ。 - 【請求項２】 コンタクトプラグの平面形状の面積を
Ｓ、周囲長をＬ、下層配線の層厚をｄl 、上層配線の層
厚をｄu とした場合、 Ｓ＜Ｌｄl Ｓ＜Ｌｄu の不等式をいずれも満たすことを特徴とする、請求項１
記載のコンタクトプラグ。 - 【請求項３】 層間絶縁膜を介して交叉する半導体基板
と上層配線を接続するコンタクトプラグであって、 該コンタクトプラグの平面形状は、前記上層配線の平面
形状領域から逸脱しない形状であるとともに、 該コンタクトプラグの側面の全周は、前記上層配線の側
面と接触することを特徴とするコンタクトプラグ。 - 【請求項４】 コンタクトプラグの平面形状の面積を
Ｓ、周囲長をＬ、上層配線の層厚をｄu とした場合、 Ｓ＜Ｌｄu の不等式を満たすことを特徴とする、請求項３記載のコ
ンタクトプラグ。 - 【請求項５】 下層配線上に層間絶縁膜を介して上層配
線層を形成する工程、 前記上層配線層上に前記下層配線の平面形状領域を逸脱
しない開口を有するレジストパターンを形成する工程、 前記レジストパターンをマスクに、前記上層配線層、前
記層間絶縁膜および前記下層配線をパターニングしてコ
ンタクトホールを形成する工程、 前記レジストパターンを除去する工程、 前記コンタクトホールを略平坦に埋め込んでコンタクト
プラグを形成する工程、 前記コンタクトプラグの平面形状が、上層配線の平面形
状領域を逸脱しないように前記上層配線層をパターニン
グして前記上層配線を形成する工程を有することを特徴
とする多層配線形成方法。 - 【請求項６】 コンタクトプラグの平面形状の面積を
Ｓ、周囲長をＬ、下層配線の層厚をｄl 、上層配線の層
厚をｄu とした場合、 Ｓ＜Ｌｄl Ｓ＜Ｌｄu の不等式をいずれも満たすことを特徴とする、請求項５
記載の多層配線形成方法。 - 【請求項７】 半導体基板上に層間絶縁膜を介して上層
配線層を形成する工程、 前記上層配線層上にコンタクトホール開口用のレジスト
パターンを形成する工程、 前記レジストパターンをマスクに、前記上層配線層およ
び前記層間絶縁膜をパターニングしてコンタクトホール
を形成する工程、 前記レジストパターンを除去する工程、 前記コンタクトホール略平坦に埋め込んで前記コンタク
トプラグを形成する工程、 前記コンタクトプラグの平面形状が、上層配線の平面形
状領域を逸脱しないように前記上層配線層をパターニン
グして前記上層配線を形成する工程を有することを特徴
とする多層配線形成方法。 - 【請求項８】 コンタクトプラグの平面形状の面積を
Ｓ、周囲長をＬ、上層配線の層厚をｄu とした場合、 Ｓ＜Ｌｄｕ の不等式を満たすことを特徴とする、請求項７記載の多
層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19684295A JPH0945763A (ja) | 1995-08-01 | 1995-08-01 | コンタクトプラグおよびこれを用いた多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19684295A JPH0945763A (ja) | 1995-08-01 | 1995-08-01 | コンタクトプラグおよびこれを用いた多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945763A true JPH0945763A (ja) | 1997-02-14 |
Family
ID=16364575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19684295A Pending JPH0945763A (ja) | 1995-08-01 | 1995-08-01 | コンタクトプラグおよびこれを用いた多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945763A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192646A (ja) * | 2009-02-18 | 2010-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN103367236A (zh) * | 2012-03-31 | 2013-10-23 | 南亚科技股份有限公司 | 显露穿硅通孔的方法 |
| US10825770B2 (en) | 2018-09-18 | 2020-11-03 | Toshiba Memory Corporation | Semiconductor device having a stack body including metal films and first insulating films alternately stacked on a semiconductor substrate and including a stepped end portion and manufacturing method thereof |
-
1995
- 1995-08-01 JP JP19684295A patent/JPH0945763A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192646A (ja) * | 2009-02-18 | 2010-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN103367236A (zh) * | 2012-03-31 | 2013-10-23 | 南亚科技股份有限公司 | 显露穿硅通孔的方法 |
| US10825770B2 (en) | 2018-09-18 | 2020-11-03 | Toshiba Memory Corporation | Semiconductor device having a stack body including metal films and first insulating films alternately stacked on a semiconductor substrate and including a stepped end portion and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| JP3566203B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001230317A (ja) | 多層配線構造の形成方法及び半導体装置の多層配線構造 | |
| JPH05211241A (ja) | ビア構成体及びその製造方法 | |
| JPH0645274A (ja) | 集積回路においてコンタクトビアを製造する方法 | |
| KR100267108B1 (ko) | 다층배선을구비한반도체소자및그제조방법 | |
| US7087350B2 (en) | Method for combining via patterns into a single mask | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| JP3239843B2 (ja) | 半導体装置の製造方法 | |
| JPH0945763A (ja) | コンタクトプラグおよびこれを用いた多層配線形成方法 | |
| KR100508538B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| JP3691982B2 (ja) | 半導体装置の製造方法 | |
| JP2001345378A (ja) | 半導体装置及びその製造方法 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| KR100508534B1 (ko) | 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100443522B1 (ko) | 반도체소자의제조방법 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH07135184A (ja) | 多層配線の形成方法 |