CN103367236A - 显露穿硅通孔的方法 - Google Patents

显露穿硅通孔的方法 Download PDF

Info

Publication number
CN103367236A
CN103367236A CN2012100927352A CN201210092735A CN103367236A CN 103367236 A CN103367236 A CN 103367236A CN 2012100927352 A CN2012100927352 A CN 2012100927352A CN 201210092735 A CN201210092735 A CN 201210092735A CN 103367236 A CN103367236 A CN 103367236A
Authority
CN
China
Prior art keywords
layer
silicon
hole
wearing
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100927352A
Other languages
English (en)
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN2012100927352A priority Critical patent/CN103367236A/zh
Publication of CN103367236A publication Critical patent/CN103367236A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种显露穿硅通孔的方法。首先于一半导体基板中形成一穿硅通孔，该穿硅通孔包括一铜金属层、一阻障层及一绝缘层；接着于该半导体基板的底面及该穿硅通孔上覆盖一介电层；于介电层上形成一牺牲层；将部分的该牺牲层、该介电层、该绝缘层及该阻障层磨平去除，显露出该铜金属层的表面；蚀刻掉部分的该绝缘层及该介电层，于该穿硅通孔的周围形成一凹陷区域；最后将剩下的该牺牲层去除。

Description

显露穿硅通孔的方法
技术领域
本发明涉及一种显露穿硅通孔(through silicon via，TSV)的方法。
背景技术
穿硅通孔是一种贯穿硅基材的导体结构，主要功能是用来互连集成电路芯片，其制作方法大体上是先在各芯片预定处形成垂直通孔，再于各通孔内形成绝缘层，于绝缘层上形成晶种层，然后以电镀方法将通孔填满金属，再以晶背研磨使穿硅通孔的一端显露出来。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，降低芯片的功耗。
图1及图2例示一种显露穿硅通孔的公知方法。在完成穿硅通孔的制作后，穿硅通孔20的一端会稍微突出于半导体基板10或硅晶圆的底面，如图1所示，穿硅通孔20包括铜金属层21、阻障层22及绝缘层23，在绝缘层23上最后会覆盖氮化硅层31及硅氧层32。如图2所示，接着，为了显露出穿硅通孔20的铜金属层21，通常会进行晶背研磨或化学机械研磨(chemicalmechanical polishing，CMP)工艺，将硅氧层32、部分的氮化硅层31、绝缘层23及阻障层22磨平去除，其中，氮化硅层31作为一研磨停止层。
然而，上述晶背研磨或CMP工艺的缺点是会造成浅碟效应。也就是在显露出来的铜金属层21的表面会轻微的向内陷入，此外，也无法显露出穿硅通孔20的部分侧壁，因此最终的穿硅通孔结构并不利于在进行三维立体芯片封装时，实现垂直方向的相互连接。
发明内容
本发明于是提供一种显露穿硅通孔的方法，以解决先前工艺之不足与缺点。
根据本发明一优选实施例，本发明披露一种显露穿硅通孔的方法。首先于一半导体基板中形成一穿硅通孔，该穿硅通孔包括一铜金属层、一阻障层及一绝缘层；接着于该半导体基板的底面及该穿硅通孔上覆盖一介电层；于介电层上形成一牺牲层；将部分的该牺牲层、该介电层、该绝缘层及该阻障层磨平去除，显露出该铜金属层的表面；蚀刻掉部分的该绝缘层及该介电层，于该穿硅通孔的周围形成一凹陷区域；最后将剩下的该牺牲层去除。
本发明的优点在于能够显露出穿硅通孔的部分侧壁，而不会有明显的浅碟现象。显露出来的穿硅通孔，其突出于绝缘层及介电层，故在进行三维立体芯片封装时，能够可靠的实现垂直方向的相互连接。
为让本发明上述目的、特征及优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1及图2例示一种显露穿硅通孔的公知方法。
图3至图7例示本发明一优选实施例。
其中，附图标记说明如下：
10半导体基底                20穿硅通孔
21铜金属层        22阻障层
23绝缘层          31氮化硅层
32硅氧层          100半导体基底
120穿硅通孔       120a侧壁
121铜金属层
122阻障层         123绝缘层
131介电层         140牺牲层
150凹陷区域       160阶梯状结构
具体实施方式
图3至图7例示本发明一优选实施例。如图3所示，首先于半导体基板100或硅晶圆中形成一穿硅通孔120，包括铜金属层121、阻障层122及绝缘层123。穿硅通孔120的一端会稍微突出于半导体基板10或硅晶圆的底面，如图3所示，接着，于半导体基板10的底面及穿硅通孔120上覆盖一介电层131，例如氮化硅层。
如图4所示，接着，于氮化硅层131上形成一牺牲层140，例如，光刻胶层。当然，牺牲层140亦可以是其它材料，然而其必须是能够抵挡蚀刻的材料。如图5所示，进行晶背研磨或化学机械研磨(CMP)工艺，将部分的牺牲层140、介电层131、绝缘层123及阻障层122磨平去除，显露出铜金属层121的表面。此时，显露出来的铜金属层121的表面与牺牲层140的表面是约略齐平的。
如图6所示，随后，进行一蚀刻工艺，例如干蚀刻，此时，牺牲层140即发挥它抵挡蚀刻的功能，而仅仅蚀刻掉部分的绝缘层123及介电层131，于穿硅通孔120的周围形成一环形的凹陷区域150。此环形的凹陷区域150使铜金属层121及阻障层122能够稍微的突出于绝缘层123。最后，将剩下的牺牲层140去除，显露出穿硅通孔120的一端，并形成一阶梯状结构160。
本发明的优点在于能够显露出穿硅通孔120的部分侧壁120a，而不会有明显的浅碟现象。显露出来的穿硅通孔120，其突出于绝缘层123及介电层131，故在进行三维立体芯片封装时，能够可靠的实现垂直方向的相互连接。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种显露穿硅通孔的方法，其特征在于，包括：
于一半导体基板中形成一穿硅通孔，该穿硅通孔包括一铜金属层、一阻障层及一绝缘层；
于该半导体基板的底面及该穿硅通孔上覆盖一介电层；
于介电层上形成一牺牲层；
将部分的该牺牲层、该介电层、该绝缘层及该阻障层磨平去除，显露出该铜金属层的表面；
蚀刻掉部分的该绝缘层及该介电层，于该穿硅通孔的周围形成一凹陷区域；及
将剩下的该牺牲层去除。
2.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：该介电层包括氮化硅层。
3.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：该介电层直接接触该绝缘层。
4.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：该牺牲层包括光刻胶层。
5.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：去除该牺牲层之后，显露出该穿硅通孔的一端，并形成一阶梯状结构。
6.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：该凹陷区域是环状的凹陷区域。
CN2012100927352A 2012-03-31 2012-03-31 显露穿硅通孔的方法 Pending CN103367236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100927352A CN103367236A (zh) 2012-03-31 2012-03-31 显露穿硅通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100927352A CN103367236A (zh) 2012-03-31 2012-03-31 显露穿硅通孔的方法

Publications (1)

Publication Number Publication Date
CN103367236A true CN103367236A (zh) 2013-10-23

Family

ID=49368304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100927352A Pending CN103367236A (zh) 2012-03-31 2012-03-31 显露穿硅通孔的方法

Country Status (1)

Country Link
CN (1) CN103367236A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321904A (zh) * 2014-05-29 2016-02-10 华亚科技股份有限公司 半导体装置
CN107680906B (zh) * 2017-10-17 2020-02-18 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种衬底露头抛光方法及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945763A (ja) * 1995-08-01 1997-02-14 Sony Corp コンタクトプラグおよびこれを用いた多層配線形成方法
JP2001319970A (ja) * 2000-05-08 2001-11-16 Mitsubishi Electric Corp 半導体装置の製造方法
CN102064153A (zh) * 2009-10-26 2011-05-18 三星电子株式会社 半导体器件及制造该半导体器件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945763A (ja) * 1995-08-01 1997-02-14 Sony Corp コンタクトプラグおよびこれを用いた多層配線形成方法
JP2001319970A (ja) * 2000-05-08 2001-11-16 Mitsubishi Electric Corp 半導体装置の製造方法
CN102064153A (zh) * 2009-10-26 2011-05-18 三星电子株式会社 半导体器件及制造该半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321904A (zh) * 2014-05-29 2016-02-10 华亚科技股份有限公司 半导体装置
CN105321904B (zh) * 2014-05-29 2018-06-08 美光科技公司 半导体装置
CN107680906B (zh) * 2017-10-17 2020-02-18 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种衬底露头抛光方法及其应用

Similar Documents

Publication Publication Date Title
US9391019B2 (en) Scalable interconnect structures with selective via posts
CN102820257B (zh) 硅通孔结构和方法
US10916468B2 (en) Semiconductor device with buried local interconnects
US7678696B2 (en) Method of making through wafer vias
CN101771020A (zh) 具有圆齿状侧壁的穿透硅通孔
TWI671852B (zh) 用於共用基板的電路的隔離結構
CN102163588A (zh) 半导体装置与其制造方法
CN102237300A (zh) 直通基底穿孔结构及其制造方法
CN103367280B (zh) 穿硅通孔结构及其制作方法
CN102683308B (zh) 穿硅通孔结构及其形成方法
CN103367236A (zh) 显露穿硅通孔的方法
US10096689B2 (en) Low end parasitic capacitance FinFET
CN103367241B (zh) 显露穿硅通孔的方法
CN111009507B (zh) 半导体结构及其制备方法
US9478464B2 (en) Method for manufacturing through-hole silicon via
CN103633017B (zh) 半导体结构的形成方法
CN103258782B (zh) 含接插件的半导体结构体的制造方法及相关结构体和器件
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN105321904A (zh) 半导体装置
CN102637656A (zh) 穿硅通孔结构及其形成方法
CN108054154B (zh) 用于系统级封装的tsv转接板
CN108109958B (zh) 基于三极管的tsv转接板及其制备方法
CN103247569A (zh) 穿硅导通体的制法及结构
CN108063115B (zh) 用于系统级封装的tsv转接板及其制备方法
CN108074923B (zh) 用于系统级封装的防静电装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023