JP3977414B1 - 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード - Google Patents

半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード Download PDF

Info

Publication number
JP3977414B1
JP3977414B1 JP2007094361A JP2007094361A JP3977414B1 JP 3977414 B1 JP3977414 B1 JP 3977414B1 JP 2007094361 A JP2007094361 A JP 2007094361A JP 2007094361 A JP2007094361 A JP 2007094361A JP 3977414 B1 JP3977414 B1 JP 3977414B1
Authority
JP
Japan
Prior art keywords
semiconductor element
element mounting
hole
mounting member
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007094361A
Other languages
English (en)
Other versions
JP2007251182A (ja
Inventor
賢次郎 桧垣
大輔 高木
定 石津
保志 筑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ALMT Corp
Original Assignee
ALMT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALMT Corp filed Critical ALMT Corp
Priority to JP2007094361A priority Critical patent/JP3977414B1/ja
Application granted granted Critical
Publication of JP3977414B1 publication Critical patent/JP3977414B1/ja
Publication of JP2007251182A publication Critical patent/JP2007251182A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】貫通穴内の導電層と、主面、外部接続面の電極層とが確実に接続された半導体素子搭載部材と、撮像装置、発光ダイオード構成部材と、発光ダイオード構成部材を用いて形成される発光ダイオードとを提供する。
【解決手段】半導体素子搭載部材ＢＬは、貫通穴１１の内面が、主面２１側、外部接続面２２側から最小穴部１１ａにかけて小さくなるテーパー面１１ｂ、１１ｃとされて、両テーパー面１１ｂ、１１ｃと、主面２１、外部接続面２２のなす角度θ1、θ2が鈍角に設定された。撮像装置ＰＥ２は、絶縁部材２の、枠体４で囲まれた領域に撮像素子ＰＥ１を搭載し、蓋体ＦＬで閉じた。発光ダイオード構成部材ＬＥ２は、最小穴部１１ａを導電材料３３ａで埋めた絶縁部材２に発光素子ＬＥ１を搭載した。発光ダイオードＬＥ３は、発光ダイオード構成部材ＬＥ２をパッケージ７に搭載した。
【選択図】図１

Description

本発明は、半導体素子搭載部材と、前記半導体素子搭載部材を用いて形成される、撮像装置、発光ダイオード構成部材等の半導体装置と、前記発光ダイオード構成部材を用いて形成される発光ダイオードとに関するものである。
近年、デジタルカメラやカメラ付携帯電話の普及に伴って、ＣＣＤ撮像素子、Ｃ−ＭＯＳ撮像素子等の撮像素子の需要が急速に広まりつつある。また、画像の高画質化の要求に応じるために、撮像素子の画素数が飛躍的に増加する傾向にある上、特に、デジタル一眼レフカメラの普及に伴って、撮像素子の大型化も進展しつつある。また、近年、発光素子において、大光量の発光や、蛍光体と組み合わせる等して白色の発光が可能となってきたことから、前記カメラ付携帯電話のフラッシュ等として、発光素子を用いた発光ダイオードが広く利用されるようになってきている。
そこで、前記撮像素子や発光素子等の半導体素子の高出力化に伴って、その性能を十分に発揮させるために、例えば、ＡｌＮ等の、高い放熱性を有するセラミックからなる、平板状の絶縁部材を用いた半導体素子搭載部材に対する需要が増加しつつある。前記半導体素子搭載部材は、例えば、前記絶縁部材の片面を、半導体素子搭載のための主面、反対面を、他部材との接続のための外部接続面とすると共に、主面に、半導体素子搭載用の複数の電極層、外部接続面に、他部材との接続用の複数の電極層を形成し、さらに、両面の各電極層を、絶縁部材を貫通させた複数の貫通穴内に形成した導電層やビア導体等を介して、個別に接続した構造に形成される。
前記半導体素子搭載部材は、従来、絶縁部材の前駆体としてのセラミックグリーンシートを用いて、いわゆるコファイア法によって製造されるのが一般的である（例えば、特許文献１、２参照）。すなわち、セラミックグリーンシートを、絶縁部材の外形に対応した平面形状に形成すると共に、その所定の位置に、貫通穴を形成した後、ビア導体の場合は、そのもとになる、セラミックグリーンシートの焼成と同時に焼成されてビア導体を形成する導電性のペーストを、貫通穴に充てんした状態で、セラミックグリーンシートと導電性のペーストとを同時に焼成することで、半導体素子搭載部材が製造される。
また、例えば、所定の平面形状に形成したセラミックグリーンシートの、絶縁部材の主面、および外部接続面となる面に、導電性のペーストを、電極層の形状に対応する所定の平面形状に印刷または塗布し、セラミックグリーンシートの焼成と同時に焼成して下地金属層を形成した後、前記下地金属層の上に、めっき金属層を積層することによって、前記主面、および外部接続面の電極層が形成される。
特開平１１−１３５９０６号公報 特開２００２−２３２０１７号公報
ところが、半導体素子搭載部材を、１つずつ、コファイア法で製造していたのでは、その生産性が低く、製造コストが高くつくという問題がある。そこで、板状の絶縁部材を、複数、同一平面上に配列した形状に一体に形成された、セラミック製の集合基板を、前記コファイア法で形成した後、前記集合基板の、個々の領域を、ダイシング等によって切り出すことで、一度に複数の絶縁部材を製造することが検討された。しかし、絶縁部材となる領域を複数、包含する面積の大きなセラミックグリーンシートは、焼成時の収縮量が大きい上、全体が一様に収縮せず、不均等に収縮するという問題がある。例えば、矩形状のセラミックグリーンシートは、矩形の角よりも各辺の中央部付近が大きく内方に入り込むように収縮する。
そのため、焼成前のセラミックグリーンシート上に、絶縁部材となる複数個の領域が、きれいにまっすぐに並んで配列されるように、各領域の貫通穴を形成しても、焼成時の収縮によって、貫通穴の形成位置が不均等にずれてしまうため、形成した集合基板から、各領域を、ダイシング等によって個別に切り出すのが難しくなるという問題がある。そこで、各領域がきれいに並んでいない状態でも、ダイシング等によって個別に切り出すのを可能とするため、収縮による各領域の位置ずれを事前に見越して、各領域の形成間隔を広めに設定することが考えられたが、その場合には、一枚の集合基板上に形成できる領域の数が少なくなり、材料の無駄が多くなるという問題がある。
そこで、絶縁部材となる領域を複数、包含する大きなセラミックグリーンシートを、あらかじめ焼成して、一枚の集合基板を形成し、前記集合基板上に、絶縁部材となる複数の領域を設定して、各領域ごとに、レーザー加工等によって貫通穴を形成した後、各領域ごとに切り出して絶縁部材を製造することが検討されている。前記方法では、絶縁部材の主面側、および外部接続面側に、それぞれ、化学めっき、電気めっき等によって電極層を形成する工程と同時に、あるいは前後して、形成した貫通穴の内面をメタライズすることで、両電極層を接続する導電層が形成される。
しかし、レーザー加工によって形成される貫通穴は、レーザーの入射側から出射側へ向けて、その径が徐々に小さくなるテーパー状に形成されるため、レーザーの出射側の面において、前記面と、貫通穴の内面とが鋭角で交わることになり、鋭角で交わった角の部分は、物理蒸着、印刷、めっき等で形成するメタライズの密着性が弱かったり、膜厚が不均一になったりしやすいため、絶縁部材に電極層、導電層を形成する際に、電極層と導電層との接続不良等を生じやすいという問題がある。
本発明の目的は、セラミックグリーンシートを焼成した後、貫通穴を形成する工程を経て製造された集合基板を、各領域ごとに切り出した絶縁部材からなり、前記貫通穴内に形成される導電層と、主面または外部接続面に形成される電極層とが、接続不良等を生じることなく、確実に接続された半導体素子搭載部材を提供することにある。また、本発明の目的は、前記半導体素子搭載部材を用いて形成される、撮像装置、発光ダイオード構成部材等の半導体装置と、前記発光ダイオード構成部材を用いて形成される発光ダイオードとを提供することにある。
本発明の半導体素子搭載部材は、片面が、半導体素子搭載のための主面、反対面が、他部材との接続のための外部接続面とされた板状に形成されていると共に、前記板の厚み方向に貫通し、かつ、その内面が、前記主面および外部接続面に設けた開口から、前記厚み方向の１箇所に設けた最小穴部にかけて、それぞれ、開口寸法が徐々に小さくなるようにテーパー状に形成された貫通穴を有する、セラミックによって一体に形成された絶縁部材と、前記絶縁部材の主面に形成された、半導体素子搭載用の電極層と、外部接続面に形成された、他部材との接続用の電極層と、貫通穴の内面に形成された、主面側の電極層と外部接続面側の電極層とを接続する導電層とを備えていることを特徴とするものである。
前記本発明の半導体素子搭載部材においては、貫通穴を形成する内面が、絶縁部材の主面側、および外部接続面側の開口から、絶縁部材の厚み方向の１箇所に設けた最小穴部にかけて、それぞれ、開口寸法が徐々に小さくなるようにテーパー状に形成されているため、前記主面、および外部接続面と、貫通穴の内面とは、いずれの面側においても、鈍角で交わることになる。そのため、本発明の半導体素子搭載部材によれば、物理蒸着、印刷、めっき等によって電極層や導電層を形成する際に、角部におけるメタライズのはく離や膜厚の不均一を大幅に低減させて、電極層と導電層とを、接続不良等を生じることなく、確実に接続することができ、半導体装置の信頼性を、これまでよりも向上させることが可能となる。
また、絶縁部材の熱伝導率を１０Ｗ／ｍＫ以上とすると、半導体素子搭載部材の放熱性を高めて、半導体素子の高出力化に対応することが可能となる。また、絶縁部材の熱膨張係数を、１０×１０-6／℃以下とすると、素子駆動時の熱履歴等によって膨張、収縮した際に半導体素子に過大な応力が加わって、前記素子が破損したり、電極層との接合が外れて接合不良を生じたりするのを、確実に、防止することが可能となる。これらの条件を満足する絶縁部材を形成する材料としては、ＡｌＮ、Ａｌ2Ｏ3、またはＳｉＣが好ましい。また、絶縁部材の厚みは、強度を十分に確保しつつ、半導体素子搭載部材の容積をできるだけ小さくすることを考慮すると、０．１〜１ｍｍであるのが好ましい。
貫通穴は、その内面が、主面から、絶縁部材の厚み方向の１箇所に設けた最小穴部にかけて、開口径が徐々に小さくなるようにテーパー状に形成されて、前記主面で開口された第１のテーパー面と、外部接続面から、前記最小穴部にかけて、開口径が徐々に小さくなるようにテーパー状に形成されて、前記外部接続面で開口された第２のテーパー面とで構成されているのが好ましい。また、前記貫通穴においては、前記第１のテーパー面と、それと連続する主面とが交わる角度θ1、第２のテーパー面と、それと連続する外部接続面とが交わる角度θ2、および前記両テーパー面のなす角度θ3が、いずれも鈍角に設定されているのが好ましい。
これにより、電極層と導電層とを、前記各角部において、接続不良等を生じることなく、確実に接続することができ、半導体装置の信頼性を、さらに向上させることが可能となる。また、最小穴部の上下に前記テーパー面等を確保して、前記各角度θ1〜θ3を、いずれも鈍角とするためには、絶縁部材の主面から最小穴部までの、前記絶縁部材の厚み方向の距離ｈが、絶縁部材の厚みｔ0に対して、
０＜ｈ≦２／３ｔ0
を満足する範囲内に設定されているのが好ましい。また、最小穴部の平面形状が円形に形成されている場合、前記最小穴部の開口径は１０〜２００μｍであるのが好ましい。
前記貫通穴の少なくとも一部を、絶縁部材の側面において開放するようにすると、露出した貫通穴の内面に形成した導電層を、はんだフィレットの形成部として機能させることができる。そのため、半導体装置を、他部材の搭載部に、はんだ付けによって搭載する際に、形成したはんだフィレットによって外部接続用の電極層を補助して、実装の信頼性を向上させることができる。
また、貫通穴の最小穴部が、導電層を形成する導電材料によって埋められて、前記貫通穴が、厚み方向に閉じられている場合には、例えば、個々の半導体素子搭載部材の形状に切り出す前の集合基板の主面に半導体素子を搭載し、封止材で封止した後、集合基板を、封止材と共に、各領域ごとに切り出す等して半導体装置を製造するに際し、前記封止時に、封止材が、貫通穴を通して反対面側に漏れるのを防止することができる。そのため、例えば、集合基板の、半導体素子が搭載された片面側の特定の領域を、限定的に封止する手間を省いて、その全面を、封止材で保護することができ、半導体装置の、より一層の、小型化を推進することが可能となる。
なお貫通穴は、その全体が、絶縁部材の側面において閉じられていてもく、また、前記貫通穴の全体が、導電層を形成する導電材料によって埋められていてもよい。外部接続面の電極層の、最表面の少なくとも一部を、Ａｕによって形成すると、前記電極層を、はんだ接合や、ワイヤボンディング等の、従来公知の種々の接続方法によって、他部材に設けた電極層と、より一層、確実に、導電接続することが可能となる。また、主面の電極層の、最表面の少なくとも一部を、Ａｇ、Ａｌ、Ａｕ等の導電性に優れた金属によって形成すると、その導電性を向上することができる。また、Ａｇ、ＡｌまたはＡｌ合金によって形成すると、例えば半導体素子としての発光素子からの光を効率よく反射させて、その発光効率を向上させることもできる。
また、主面の電極層は、集合基板に近い側から順に、機能分離した、
(I) Ｔｉ、Ｃｒ、ＮｉＣｒ、Ｔａ、またはこれら金属の化合物からなる密着層、
(II) Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉ、Ｍｏ、またはＮｉＣｒからなる拡散防止層、および
(III) Ａｇ、Ａｌ、またはＡｕからなる表面層、
を含む多層構造に形成するのが好ましく、前記多層構造においては、密着層の厚みが０．０１〜１．０μｍ、拡散防止層の厚みが０．０１〜１．５μｍ、表面層の厚みが０．１〜１０μｍであるのが好ましい。また、主面の電極層上には、例えば、搭載した半導体素子の各端子との間を、ワイヤボンディング等を介して接続する際の信頼性を向上させるために、Ａｕボンディングパッドが積層されているのが好ましい。
絶縁部材の主面に、半導体素子搭載のための領域を設定すると共に、前記領域を囲むように、絶縁部材の主面上に枠体を積層すると、前記領域に半導体素子を搭載した後、前記枠体の上に蓋体を接合することで、搭載した半導体素子を封止することができる。特に、半導体素子が撮像素子である場合は、透光性の材料からなる蓋体を使用することで、撮像素子に、蓋体を通しての露光が可能な状態で、前記撮像素子を封止することができる。また、絶縁部材と枠体の熱膨張係数を、共に１０×１０-6／℃以下とし、かつ、両者の熱膨張係数の差を、３×１０-6／℃以下とすると、枠体の熱膨張係数を、絶縁部材と近づけることによって、両者の接合に反りが発生するのを防止すると共に、熱履歴による接合不良等の発生を防止することができる。
絶縁部材の主面の、枠体で囲まれた半導体素子搭載のための領域の面積の８０％以上を、少なくとも、半導体素子搭載用の電極層を含む金属層によって覆うようにすると、例えば、半導体素子が撮像素子である場合には、前記金属層を、遮光層として機能させて、絶縁部材を通して、撮像素子の背後から入射する光を遮断して、撮像素子の感度を向上させることができる。また、半導体素子が発光素子である場合は、前記金属層を反射層として機能させて、発光ダイオードの発光効率を向上させることができる。
本発明の半導体装置は、前記半導体素子搭載部材の主面上に、半導体素子を搭載したものであり、従来の、半導体素子のチップと同様に取り扱って、配線基板等の、他部材の搭載部に搭載することができる。また、搭載部に搭載する前に、事前に、不良等の有無を検査することもできる。しかも、搭載作業等の際に、半導体素子に直接に触れなくてもよいため、静電気等による素子の破損の発生を極力、抑制することもできる。なお、搭載した半導体素子は、封止材によって封止するのが好ましい。
半導体素子搭載部材の主面の面積は、半導体素子の、前記主面上への投影面積の１．１〜４倍であるのが好ましい。前記主面の面積が、半導体素子の投影面積の４倍を超える場合には、その外形を極力、小さくして省スペース化を図ることで、半導体装置を、従来の、半導体素子のチップと同様に取り扱って、配線基板等の、他部材の搭載部に搭載することができなくなるおそれがある。
また、半導体素子搭載部材が大きくなりすぎて、半導体素子の不良が生じた際に生じる材料の無駄が、従来のパッケージの場合と、ほとんど変わらなくなってしまうおそれもある。また、前記主面の面積が、半導体素子の投影面積の１．１倍未満では、前記半導体素子の搭載作業が難しくなるおそれがある。また、特に半導体素子の側面側における、封止材による封止が不十分になるおそれもある。
本発明の発光ダイオード構成部材は、前記半導体装置のうち、半導体素子として発光素子を用い、かつ、封止材として、蛍光体および保護樹脂のうちの少なくとも一方を用いて構成されるため、従来の、発光素子のチップと同様に取り扱って、発光ダイオードのパッケージの搭載部や、多数の発光素子を面状に配列して構成される面発光体の基板の搭載部等に搭載することができる。また、これらの搭載部に搭載する前に、事前に、発光素子の良否の判定や、発光の色合いを調べることもできる。さらに、搭載作業等の際に、発光素子に直接に触れなくてもよいため、静電気等による素子の破損の発生を極力、抑制することもできる。
また、本発明の発光ダイオードは、前記本発明の発光ダイオード構成部材を使用したものゆえ、高価な発光ダイオードのパッケージ等を無駄にすることなく、効率よく製造することができる。また、本発明の撮像素子は、先に説明した枠体を備えた半導体素子搭載部材の、絶縁部材の主面の、枠体で囲まれた領域に、半導体素子としての撮像素子を搭載した後、前記枠体の上に、透光性の板材からなる蓋体を接合することで構成されるため、撮像素子に、蓋体を通しての露光が可能な状態で、前記撮像素子を封止することができる。
本発明によれば、セラミックグリーンシートを焼成した後、貫通穴を形成する工程を経て製造された集合基板を、各領域ごとに切り出した絶縁部材からなり、前記貫通穴内に形成される導電層と、主面または外部接続面に形成される電極層とが、接続不良等を生じることなく、確実に接続された半導体素子搭載部材を提供することができる。また、本発明によれば、前記半導体素子搭載部材を用いて形成される、撮像装置、発光ダイオード構成部材等の半導体装置と、前記発光ダイオード構成部材を用いて形成される発光ダイオードとを提供することができる。
図１は、本発明の半導体素子搭載部材ＢＬのうち、絶縁部材２のもとになる集合基板１の一例としての、撮像素子搭載用の絶縁部材２のもとになる集合基板１の一部を拡大した平面図である。また、図２は、前記集合基板１における、貫通穴１１の部分を拡大した断面図、図３は、集合基板１を切り出した絶縁部材２における、貫通穴１１の部分を拡大した断面図である。また、図４は、絶縁部材２の、主面２１側を示す平面図、図５は、主面２１上に枠体４を接合して形成した半導体素子搭載部材ＢＬを示す平面図、図６は、絶縁部材２の、外部接続面２２側を示す底面図である。さらに、図７は、半導体素子搭載部材ＢＬの、絶縁部材２の主面２１上の領域２１ａに、半導体素子としての撮像素子ＰＥ１を搭載すると共に、枠体４上に透光性の蓋体ＦＬを接合して形成した撮像装置ＰＥ２の断面図である。
図１を参照して、この例の集合基板１は、全体がセラミックによって平板状に形成されたもので、板状の絶縁部材２となる、所定の平面形状（図では矩形状）を有する複数の領域１ａと、前記複数の領域１ａを区画するように、各領域１ａの間に縦横のマトリクス状に設けられた、ダイシングによって除去するための一定幅の領域１ｂとを包含している。図中の一点鎖線は、領域１ａ、１ｂを区画するための境界線Ｌである。また、各領域１ａの、互いに平行な２長辺に対応する位置には、それぞれ、複数個（図では８個）ずつの貫通穴１１が、前記境界線Ｌを跨いで形成されている。
前記集合基板１は、そのもとになるセラミックの前駆体（セラミックグリーンシート等）を焼成して平板状に形成した後、後加工で、貫通穴１１を形成して作製するのが好ましい。これにより、貫通穴１１を、従来のコファイア法では形成することが困難な、高い位置精度でもって形成することができる。
図２を参照して、各貫通穴１１を形成する内面は、それぞれ、第１および第２の２つのテーパー面１１ｂ、１１ｃで構成されている。そのうち、第１のテーパー面１１ｂは、絶縁部材２の主面２１側（図において上面側）から、絶縁部材２の厚み方向の１箇所に設けた、平面形状が円形の最小穴部１１ａにかけて、開口径が徐々に小さくなるように円錐テーパー状に形成されていると共に、主面２１で円形に開口されている。また、第２のテーパー面１１ｃは、絶縁部材２の外部接続面２２側（図において下面側）から、前記最小穴部１１ａにかけて、開口径が徐々に小さくなるように円錐テーパー状に形成されていると共に、外部接続面２２で円形に開口されている。
図の形状を有する貫通穴１１を、あらかじめ焼成して平板状に形成した集合基板１に対して、後加工で形成する方法としては、種々の方法が考えられるが、特に、サンドブラスト法を利用した方法によって形成するのが好ましい。すなわち、図１および図２を参照して、集合基板１の外部接続面２２側の、貫通穴１１の開口に対応する円形の領域を露出させ、それ以外の領域をレジスト膜で保護した状態で、サンドブラスト法によって、集合基板１の露出した領域を、選択的に、厚み方向に穿孔して第２のテーパー面１１ｃを形成する。それと共に、主面２１側においても、同様に、貫通穴１１の開口に対応する円形の領域を露出させ、それ以外の領域をレジスト膜で保護した状態で、サンドブラスト法によって、集合基板１の露出した領域を、選択的に、厚み方向に穿孔して第１のテーパー面１１ｂを形成する。
そうすると、サンドブラスト法による穿孔の特徴として、穿孔が進むほど、その開口寸法が小さくなることから、両テーパー面１１ｂ、１１ｃが円錐テーパー状に形成されると共に、両テーパー面１１ｂ、１１ｃの連結部が最小穴部１１ａとされて、貫通穴１１が形成される。前記方法では、両テーパー面１１ｂ、１１ｃを形成するための穿孔深さや穿孔径を調整することで、最小穴部１１ａの開口径や、前記最小穴部１１ａの、絶縁部材２の厚み方向の形成位置を任意に制御することができる。
前記の形状を有する貫通穴１１においては、第１のテーパー面１１ｂと、それと連続する主面２１とが、鈍角である角度θ1で交わると共に、第２のテーパー面１１ｃと、それと連続する外部接続面２２とが、やはり鈍角である角度θ2で交わることになる。そのため、例えば、物理蒸着、印刷、めっき等によって、図３に示す電極層３１、３２や導電層３３を形成する際に、第１のテーパー面１１ｂと主面２１との角部、および第２のテーパー面１１ｃと外部接続面２２との角部におけるメタライズのはく離や膜厚の不均一を大幅に低減させることができ、電極層３１、３２と導電層３３とを、接続不良等を生じることなく、確実に接続することが可能となる。そのため、撮像装置ＰＥ２の信頼性を向上させることが可能となる。
なお、前記貫通穴１１において、両テーパー面１１ｂ、１１ｃが鋭角で交わっていると、両者の角部である最小穴部１１ａの部分のメタライズの密着性が低下して、導電層３３が、最小穴部１１ａの部分で途切れたり、あるいはメタライズの膜厚が不均一になったりするおそれがある。厚みが均一で、最小穴部１１ａの上下の部分が良好につながれた導電層３３を形成するためには、両テーパー面１１ｂ、１１ｃも、鈍角である角度θ3で交わっているのが好ましい。両テーパー面１１ｂ、１１ｃのなす角度θ3を鈍角にするためには、サンドブラスト法等による穿孔の条件を調整して、前記両テーパー面１１ｂ、１１ｃのテーパーの角度を調整すればよい。
集合基板１は、熱伝導率が１０Ｗ／ｍＫ以上であるのが好ましい。熱伝導率が１０Ｗ／ｍＫ以上であれば、半導体素子搭載部材ＢＬの放熱性を高めて、撮像素子ＰＥ１の高出力化に対応することが可能となる。また、集合基板１は、熱膨張係数が１０×１０-6／℃以下であるのが好ましい。熱膨張係数が１０×１０-6／℃以下であれば、素子駆動時の熱履歴等によって膨張、収縮した際に撮像素子ＰＥ１に過大な応力が加わって、前記撮像素子ＰＥ１が破損したり、接合が外れたりするのを防止することが可能となる。
これらの条件を満足する集合基板１を形成する材料としては、ＡｌＮ、Ａｌ2Ｏ3、ＳｉＣ、Ｓｉ3Ｎ4、ＢｅＯ、ＢＮ等の絶縁性のセラミックを挙げることができ、コストの点ではＡｌ2Ｏ3が好ましい。しかし放熱性を考慮すると、集合基板１の熱伝導率は、前記の範囲内でも８０Ｗ／ｍＫ以上、特に、１５０Ｗ／ｍＫ以上とするのが好ましく、かかる高い熱伝導率を達成するためにはＡｌＮまたはＳｉＣが好ましい。また、撮像素子ＰＥ１との熱膨張係数の差を小さくすることを考慮すると、ＡｌＮまたはＡｌ2Ｏ3が好ましい。
したがって、放熱機能等を最優先するならば、前記のうちでもＡｌＮによって集合基板１を形成するのが、特に好ましく、放熱機能がさほど要求されない場合には、Ａｌ2Ｏ3によって集合基板１を形成するのが好ましい。ただし、機械的強度等の、集合基板１のその他の物性との兼ね合いや、あるいは、製造コスト等を考慮すると、集合基板１の熱伝導率は、前記の範囲内でも、特に、３００Ｗ／ｍＫ以下とするのが好ましく、熱膨張係数は、前記の範囲内でも、特に、４×１０-6〜７×１０-6／℃とするのが好ましい。
前記集合基板１の主面２１には、半導体素子搭載用の電極層３１、外部接続面２２には、他部材との接続用の電極層３２、貫通穴１１の内面には、両電極層３１、３２間を繋ぐ導電層３３が形成される（図１〜図６）。
前記のうち、主面２１側の電極層３１は、複数個が、各貫通穴１１に対応して独立して形成される。また、図の例では、個々の電極層３１は、絶縁部材２となる領域１ａの、互いに平行な矩形の２長辺のうちの１辺に対応する位置に形成した貫通穴１１から、もう１辺の長辺の方向に向けて延設された矩形状に形成される。一方、外部接続面２２側の電極層３２は、やはり複数個が、各貫通穴１１に対応して独立して形成され、個々の電極層３２は、絶縁部材２となる領域１ａの、互いに平行な矩形の２長辺のうちの１辺に対応する位置に形成した貫通穴１１から、もう１辺の長辺の方向に向けて延設された矩形状に形成される。さらに、導電層３３は、貫通穴１１の内面の全面を覆うと共に、集合基板１の主面２１側で電極層３１、外部接続面２２側で電極層３２と接続するように形成される。
また、主面２１には、各電極層３１と接触しないように隙間ｇを設けた状態で、金属層５が形成される。金属層５は、電極層３１と共に、前記主面２１のうち、枠体４で囲まれた、半導体素子搭載のための領域２１ａを覆う遮光層として機能する。すなわち、金属層５は、絶縁部材２を通して、前記領域２１ａに搭載される撮像素子ＰＥ１の背後から入射する光を遮断して、撮像素子ＰＥ１の感度を向上させるために用いられる。
電極層３１と金属層５とは、領域２１ａの面積の８０％以上を覆うように形成するのが好ましい。これにより、電極層３１と金属層５とを、遮光層として十分に機能させることができる。ただし、複数の電極層３１は、互いに離間している必要があり、また、金属層５も、各電極層３１とは互いに離間している必要がある。そのため、電極層３１、金属層５間には、必ず隙間ｇが必要であり、領域２１ａの面積の１００％、つまり、領域２１ａの全面を、電極層３１や金属層５で覆うことはできない。電極層３１と金属層５との間に、複数の電極層３１間の短絡を防止しうる十分な隙間ｇを確保することを考慮すると、電極層３１と金属層５とは、領域２１ａの面積の、９５％以下を覆うように形成するのが好ましい。なお、各電極層３１を、領域２１ａの面積の８０〜９５％を覆うように、大きめに形成して、金属層５を省略することもできる。
電極層３１、３２、および導電層３３は、いずれも、従来公知の種々の、導電性に優れた金属材料等によって形成することができる。また、前記各層は、湿式めっき法や、あるいは真空蒸着法、スパッタリング法等の物理蒸着法等の、種々のメタライズ法を利用して、単層構造や、２層以上の多層構造に形成することができる。湿式めっき法では、１回の処理によって十分な厚みを有する金属膜を形成することができるので、電極層３１、３２や導電層３３は、単層構造に形成してもよいが、例えば、ＣｕやＮｉからなる１層または２層の下地層の上に、Ａｇ、Ａｕ等の導電性に優れた金属からなる、厚み０．１〜１０μｍの表面層を積層した多層構造に形成してもよい。
一方、物理蒸着法では、電極層３１、３２や導電層３３を、機能分離した複数の層を積層した多層構造に形成するのが好ましく、かかる多層構造の例としては、例えば、集合基板１に近い側から順に、
(I) Ｔｉ、Ｃｒ、ＮｉＣｒ、Ｔａ、およびこれら金属の化合物等からなり、集合基板１との密着性に優れた密着層、
(II) Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉ、Ｍｏ、ＮｉＣｒ等からなり、次に述べる表面層を形成する金属の拡散を防止する機能を有する拡散防止層、ならびに
(III) Ａｇ、Ａｌ、Ａｕ等からなり、導電性に優れた表面層
を積層した３層構造等を挙げることができる。密着層の厚みは０．０１〜１．０μｍ程度、拡散防止層の厚みは０．０１〜１．５μｍ程度、表面層の厚みは０．１〜１０μｍ程度とするのが好ましい。
また、物理蒸着法と湿式めっき法とを組み合わせて、電極層３１、３２や導電層３３を、多層構造に形成しても良い。例えば、物理蒸着法によって密着層と拡散防止層とを形成した上に、湿式めっき法によって、ＣｕやＮｉからなる下地層を形成し、さらに物理蒸着法または湿式めっき法によって、Ａｇ、Ａｌ、Ａｕ等からなる導電性に優れた表面層を形成することができる。
主面２１側の電極層３１の表面には、例えば、搭載した撮像素子ＰＥ１の各端子との間を、ワイヤボンディングＷＢ等を介して接続する際の信頼性を向上させるために、Ａｕ等からなるボンディングパッドを設けてもよい。また、外部接続面２２側の電極層３２の表面には、例えば、デジタルカメラ等の基板に設けた電極層との間をはんだ付け等することによって表面実装する際の信頼性を向上させるために、Ａｕ等からなる対はんだ接合層を設けてもよい。
ただし、前記のように、導電材料としてＡｕを使用して、単層構造の電極層３１、３２を形成したり、多層構造の電極層３１、３２の最表層に配置したりしている場合は、ボンディングパッドや対はんだ接合層を省略してもよい。また、金属層５は、電極層３１と同じ面に形成されることから、電極層３１の形成と同時に、同じ層構成を有するように形成すればよい。しかし、金属層５は、単に遮光層として機能すればよいため、例えば、電極層３１が、前記のような多層構造に形成される場合であっても、金属層５は、十分な厚みを有する１層のみの単層構造に形成してもよい。
電極層３１、３２、金属層５をパターン形成するには、例えば、メタルマスクや、あるいは、フォトリソグラフィーによるマスク等を使用して、前記マスクで覆われずに露出した集合基板１の表面を、前記湿式めっき法や物理蒸着法等によって選択的にメタライズすればよい。また、電極層３１、３２を多層構造とするためには、集合基板１の露出した表面に、異なる金属によるメタライズを繰り返し行えばよい。また、導電層３３は、主面２１に電極層３１や金属層５を形成する際に、あるいは外部接続面２２に電極層３２を形成する際に、あるいは前記両方の作業を行う際に、貫通穴１１の開口をマスクによって覆わずに露出した状態としておくことで、両電極層３１、３２と同時に、前記両電極層３１、３２と接続された状態に形成すればよい。
前記電極層３１、３２、導電層３３、および金属層５が形成された集合基板１を用いて、半導体素子としての撮像素子ＰＥ１を搭載するための半導体素子搭載部材ＢＬを製造するためには、前記集合基板１のうち、境界線Ｌによって区画された領域１ｂを、ダイシング等によって除去する。そうすると、残された領域１ａがばらばらに分離して、複数個の絶縁部材２が形成される。その後、形成された個々の絶縁部材２の主面２１上に、例えば、樹脂や低融点ガラス等からなる接合層Ｂ１を介して、枠体４を接合すると、主面２１の、枠体４の通孔４１を介して露出した領域２１ａが、半導体素子としての撮像素子ＰＥ１を搭載するための素子搭載部とされた、半導体素子搭載部材ＢＬが製造される（図４〜図７）。
また、集合基板の領域１ａの形成間隔と合わせて複数の通孔４１を配列した、複数の枠体４となる領域を内包する集合基板を作製し、それを、前記電極層３１、３２、導電層３３、および金属層５が形成された集合基板１の主面２１側に、接合層Ｂ１を介して接合した後、集合基板１のうち領域１ｂと、枠体４となる集合基板の、前記領域１ｂと重なる領域とを、ダイシング等によって除去しても、複数個の、絶縁部材２と枠体４とが積層された半導体素子搭載部材ＢＬを製造することができる。
枠体４は、絶縁部材２と積層した状態での反り等の変形の発生を防止することや、半導体素子との熱膨張係数の差を小さくすることなどを考慮すると、熱膨張係数が１０×１０-6／℃以下、特に、４×１０-6〜７×１０-6／℃で、かつ、絶縁部材２の熱膨張係数との差が３×１０-6／℃以下、特に、１×１０-6／℃以下である材料によって形成するのが好ましい。さらに言えば、絶縁部材２と同じ材料で枠体４を形成して、熱膨張係数の差を全く無くしてしまうのが好ましい。例えば、絶縁部材２をＡｌＮで形成する場合は、枠体４もＡｌＮで形成するのが好ましく、絶縁部材２をＡｌ2Ｏ3で形成する場合は、枠体４もＡｌ2Ｏ3で形成するのが好ましい。また、枠体４は、半導体素子が撮像素子である場合、前記枠体４を通して入射する不要な光を遮断するために、遮光性の材料で形成するのが好ましい。
図７を参照して、本発明の撮像装置ＰＥ２は、前記半導体素子搭載部材ＢＬの領域２１ａに、撮像素子ＰＥ１を搭載すると共に、前記撮像素子ＰＥ１の端子（図示せず）と、電極層３１の、前記領域２１ａ内に露出した先端部とを、ワイヤボンディングＷＢを介して接続した後、枠体４上に、樹脂や低融点ガラス等からなる接合層Ｂ２を介して、透光性の材料からなる蓋体ＦＬを接合して構成される。かかる撮像装置ＰＥ２によれば、撮像素子ＰＥ１に、蓋体ＦＬを通しての露光が可能な状態で、前記撮像素子ＰＥ１を封止することができる。撮像素子ＰＥ１の各端子は、ワイヤボンディングＷＢ、電極層３１、導電層３３、および電極層３２を介して、デジタルカメラ等の基板に設けた電極層等と接続される。
図８は、本発明の半導体素子搭載部材ＢＬのうち、絶縁部材２のもとになる集合基板１の他の例としての、発光素子搭載用の絶縁部材２のもとになる集合基板１の一部を拡大した平面図である。また、図９は、前記集合基板１における、貫通穴１１の部分を拡大した断面図、図１０は、前記集合基板１を切り出した絶縁部材２における、貫通穴１１の部分を拡大した断面図である。また、図１１は、絶縁部材２の、主面２１側を示す平面図、図１２は、外部接続面２２側を示す底面図である。さらに、図１３は、半導体素子搭載部材ＢＬの、絶縁部材２の主面２１に、半導体素子としての発光素子ＬＥ１を搭載すると共に、封止材としての、蛍光体および／または保護樹脂ＦＲで封止した発光ダイオード構成部材ＬＥ２を示す断面図、図１４は、発光ダイオード構成部材ＬＥ２をパッケージ７に搭載した発光ダイオードＬＥ３を示す断面図である。
図８を参照して、この例の集合基板１は、やはり、全体がセラミックによって平板状に形成されたもので、板状の絶縁部材２となる、所定の平面形状（図では矩形状）を有する複数の領域１ａと、前記複数の領域１ａを区画するように、各領域１ａの間に縦横のマトリクス状に設けられた、ダイシングによって除去するための一定幅の領域１ｂとを包含している。図中の一点鎖線は、領域１ａ、１ｂを区画するための境界線Ｌである。また、各領域１ａの、互いに平行な、図において縦方向の２辺に対応する位置には、それぞれ、複数個（図では３個）ずつの貫通穴１１が、前記境界線Ｌの近傍に形成されている。
前記集合基板１は、先の例と同様に、そのもとになるセラミックの前駆体（セラミックグリーンシート等）を焼成して平板状に形成した後、後加工で、貫通穴１１を形成して作製するのが好ましい。これにより、貫通穴１１を、従来のコファイア法では形成することが困難な、高い位置精度でもって形成することができる。また、電極層３１、３２や導電層３３も、焼成後の集合基板１の表面に形成するのが好ましい。その場合には、光の反射率に優れるものの、コファイア法によって形成したＭｏやＷ等からなる下地層の上に、めっき法によって形成することが困難であったＡｌ製の層を、電極層３１等として形成することもできる。
図９を参照して、各貫通穴１１を形成する内面は、それぞれ、第１および第２の２つのテーパー面１１ｂ、１１ｃで構成されている。そのうち、第１のテーパー面１１ｂは、絶縁部材２の主面２１側（図において上面側）から、絶縁部材２の厚み方向の１箇所に設けた、平面形状が円形の最小穴部１１ａにかけて、開口径が徐々に小さくなるように円錐テーパー状に形成されていると共に、主面２１で円形に開口されている。また、第２のテーパー面１１ｃは、絶縁部材２の外部接続面２２側（図において下面側）から、前記最小穴部１１ａにかけて、開口径が徐々に小さくなるように円錐テーパー状に形成されていると共に、外部接続面２２で円形に開口されている。
これにより、第１のテーパー面１１ｂと、それと連続する主面２１とが、鈍角である角度θ1で交わると共に、第２のテーパー面１１ｃと、それと連続する外部接続面２２とが、やはり鈍角である角度θ2で交わることになるため、例えば、物理蒸着、印刷、めっき等によって、電極層３１、３２や導電層３３を形成する際に、第１のテーパー面１１ｂと主面２１との角部、および第２のテーパー面１１ｃと外部接続面２２との角部におけるメタライズのはく離や膜厚の不均一を大幅に低減させることができる。そのため、電極層３１、３２と導電層３３とを、接続不良等を生じることなく、確実に接続することができ、発光ダイオード構成部材ＬＥ２、および発光ダイオードＬＥ３の信頼性を向上させることが可能となる。
図１０を参照して、前記貫通穴１１は、その内面に導電層３３を形成した際に、最小穴部１１ａの部分が、導電層３３を形成する導電材料３３ａの堆積によって埋められて、切り出し前の状態において、集合基板１の厚み方向に閉じられる。これにより、先に説明したように、次工程で、前記集合基板１の、各絶縁部材２の主面２１に搭載した発光素子ＬＥ１を、封止材としての蛍光体および／または保護樹脂ＦＲで封止する際に、前記蛍光体および／または保護樹脂ＦＲが、貫通穴１１を通して集合基板１の裏面に漏れるをの防止することができる。
しかし、導電層３３を形成する際に、貫通穴１１のうち、両テーパー面１１ｂ、１１ｃの角部である最小穴部１１ａの部分において、メタライズのはく離や膜厚の不均一が生じると、最小穴部１１ａを、導電材料３３ａによって、良好に埋めることができないおそれがある。最小穴部１１ａを、導電材料３３ａによって、良好に埋めることを考慮すると、両テーパー面１１ｂ、１１ｃも、鈍角である角度θ3で交わっているのが好ましい。両テーパー面１１ｂ、１１ｃのなす角度θ3を鈍角にするためには、サンドブラスト法等による穿孔の条件を調整して、両テーパー面１１ｂ、１１ｃのテーパーの角度を調整すればよい。
図８および図９を参照して、前記貫通穴１１のうち、第２のテーパー面１１ｃは、集合基板１の、絶縁部材２となる領域１ａと、各領域１ａ間の領域１ｂとの間の、前記境界線Ｌを跨ぐ位置に形成されている。そして、ダイシング等によって領域１ｂを除去して各領域１ａを切り出すと、図１０〜図１２に示すように、半導体素子搭載部材ＢＬを構成する絶縁部材２の側面２３において、前記第２のテーパー面１１ｃの内面に形成した導電層３３が、開口１１ｄを介して露出される。そのため、露出された導電層３３をはんだフィレットの形成部として機能させて、発光ダイオード構成部材ＬＥ２を、他部材、例えば、図１４に示す発光ダイオードＬＥ３のパッケージ７等に、はんだ付けによって搭載する際に、形成したはんだフィレットによって、外部接続用の電極層３２を補助して、実装の信頼性を向上させることが可能となる。
かかる形状を有する貫通穴１１を、あらかじめ焼成して平板状に形成した集合基板１に対して、後加工で形成する方法としては、先に説明した、サンドブラスト法による形成方法が好適に採用される。前記方法では、両テーパー面１１ｂ、１１ｃの穿孔深さや穿孔径を調整することで、最小穴部１１ａの開口径や、前記最小穴部１１ａの、絶縁部材２の厚み方向の形成位置を任意に制御することができる。
図９を参照して、前記のようにして制御される、最小穴部１１ａの、絶縁部材２の厚み方向の形成位置は、主面２１から最小穴部１１ａまでの距離ｈで表して、前記絶縁部材２の厚みｔ0の０倍を超えると共に、２／３倍以下の範囲であるのが好ましい。これにより、最小穴部１１ａの上下にテーパー面１１ｂ、１１ｃを確保して、第１のテーパー面１１ｂと主面２１とを、鈍角である角度θ1で交わらせると共に、第２のテーパー面１１ｃと外部接続面２２とを、やはり鈍角である角度θ2で交わらせることができ、その上に形成される電極層３１、３２と、導電層３３とを、確実に接続することができる。
また、最小穴部１１ａより外部接続面２２側の、電極層３２と連続する、第２のテーパー面１１ｃにおける導電層３３の露出面積を確保して、はんだフィレットの形成部として十分に機能させることもできる。さらに、前記サンドブラスト法を利用した形成方法によって、集合基板１の両側から形成した第１および第２のテーパー面１１ｂ、１１ｃを繋ぐことによって、貫通穴１１を、変形等を生じることなく、確実に形成することもできる。なお、第２のテーパー面１１ｃにおける、はんだフィレットの形成部として機能する導電層３３の露出面積を十分に確保することを考慮すると、前記距離ｈは、絶縁部材２の厚みｔ0の１／２倍以下であるのが、さらに好ましい。また、前記の形成方法によって貫通穴１１を確実に形成するためには、前記距離ｈは、５μｍ〜５０μｍ程度であるのが、より一層、好ましい。
また、図９を参照して、最小穴部１１ａの開口径ｄは、１０μｍ以上であるのが好ましい。開口径ｄが１０μｍ以上である最小穴部１１ａは、前記サンドブラスト法等の、通常の加工方法による貫通穴１１の形成において、比較的、精度良く形成することができる。また、個々の貫通穴１１ごとの、最小穴部１１ａの開口径ｄを揃えた状態で形成することも可能であり、最小穴部１１ａを形成するために、別の加工工程等を必要としないことから、半導体素子搭載部材ＢＬの生産性を向上させて、コストダウンを図ることができる。
また、前記最小穴部１１ａの開口径ｄは、２００μｍ以下であるのが好ましい。開口径ｄが２００μｍ以下であれば、貫通穴１１の内面に導電層３３を形成した際に、最小穴部１１ａを、より効率よく、導電材料３３ａによって埋めることができるため、蛍光体および／または保護樹脂ＦＲの漏れ等を、より一層、確実に防止することが可能となる。
なお、貫通穴１１の最小穴部１１ａを、サンドブラスト法等の、通常の加工方法によって、さらに確実に貫通させることと、貫通穴１１の内面に導電層３３を形成した際に、最小穴部１１ａを、さらに効率よく、導電材料３３ａによって埋めることとを考慮すると、前記最小穴部１１ａの開口径ｄは、５０〜１５０μｍであるのが好ましく、７５〜１２５μｍであるのが、より一層、好ましい。
集合基板１は、半導体素子搭載部材ＢＬの放熱性を高めて、発光素子ＬＥ１の高出力化に対応することを考慮すると、熱伝導率が１０Ｗ／ｍＫ以上であるのが好ましく、中でも８０Ｗ／ｍＫ以上、特に、１５０Ｗ／ｍＫ以上であるのが好ましい。また、機械的強度等の、その他の物性との兼ね合いや、製造コスト等を考慮すると、集合基板１の熱伝導率は、３００Ｗ／ｍＫ以下であるのが好ましい。
また、集合基板１は、素子駆動時の熱履歴等によって膨張、収縮した際に、発光素子ＬＥ１に過大な応力が加わって、前記発光素子ＬＥ１が破損したり、接合が外れたりするのを防止することを考慮すると、熱膨張係数が１０×１０-6／℃以下であるのが好ましい。また、機械的強度等の、その他の物性との兼ね合いや、製造コスト等を考慮すると、集合基板１の熱膨張係数は、４×１０-6〜７×１０-6／℃であるのが好ましい。
これらの条件を満足する集合基板１を形成する材料としては、ＡｌＮ、Ａｌ2Ｏ3、ＳｉＣ、Ｓｉ3Ｎ4、ＢｅＯ、ＢＮ等の絶縁性のセラミックを挙げることができる。中でも、特に、高い熱伝導率を達成するためには、ＡｌＮ、ＳｉＣが好ましく、発光素子ＬＥ１との熱膨張係数の差を小さくするためには、ＡｌＮ、Ａｌ2Ｏ3が好ましい。さらに、コストを最優先するならば、Ａｌ2Ｏ3が好ましい。
前記各図を参照して、前記集合基板１の主面２１には、半導体素子搭載用の電極層３１、外部接続面２２には、他部材との接続用の電極層３２、貫通穴１１の内面には、両電極層３１、３２間を繋ぐ導電層３３が形成される。
それと共に、貫通穴１１の最小穴部１１ａが、導電層３３を形成する導電材料３３ａを堆積させることで埋められて、絶縁部材２を切り出す前の貫通穴１１が、集合基板１の厚み方向に閉じた状態とされる。これにより、電極層３１上に発光素子ＬＥ１を搭載して封止する際に、蛍光体および／または保護樹脂ＦＲが、貫通穴１１を通して反対面側に漏れるのを防止して、例えば、集合基板１の、発光素子ＬＥ１が搭載された主面２１側の特定の領域を限定的に封止する手間を省き、その全面を、前記蛍光体および／または保護樹脂ＦＲで封止することができるため、発光ダイオード構成部材ＬＥ２の小型化をさらに推進することが可能となる。
最小穴部１１ａの、導電材料３３ａによって埋められる、集合基板１の厚み方向の厚みｔ1は、集合基板１の厚みｔ0の１／５０〜１／２倍であるのが好ましい。厚みｔ1が、集合基板１の厚みｔ0の１／５０以上であれば、封止時に、その重み等によって、閉じられた貫通穴１１が抜けて、蛍光体および／または保護樹脂ＦＲが外部接続面２２側に漏れるのを、確実に防止することができる。また厚みｔ1が、集合基板１の厚みｔ0の１／２以下であれば、最小穴部１１ａより外部接続面２２側の、導電層３３の露出面積を確保して、はんだフィレットの形成部として十分に機能させることが可能となる。
なお、はんだフィレットの形成部として機能する導電層３３の露出面積をさらに増加させると共に、封止時に、その重み等によって、閉じられた貫通穴１１が抜けて、蛍光体および／または保護樹脂ＦＲが外部接続面２２側に漏れるのを、より一層、確実に防止することを考慮すると、最小穴部１１ａの、導電材料３３ａによって埋められる、集合基板１の厚み方向の厚みｔ1は、集合基板１の厚みｔ0の１／２０〜１／５倍であるのがさらに好ましい。
貫通穴１１の内面に形成される導電層３３の厚みｔ2は、最小穴部１１ａの開口径ｄの０．２〜１．０倍であるのが好ましい。厚みｔ2が、開口径ｄの０．２倍以上であれば、貫通穴１１の内面に導電層３３を形成した際に、最小穴部１１ａを、より効率よく、導電材料３３ａによって埋めることができるため、蛍光体および／または保護樹脂ＦＲの漏れ等をより確実に防止することが可能となる。
ただし、厚みｔ2が開口径ｄの１．０倍を超えても、それ以上の効果が得られないだけでなく、余分の導電材料３３ａを必要とするため、最小穴部１１ａを埋める際の効率が、却って低下するおそれがある。したがって、厚みｔ2は、開口径ｄの１．０倍以下であるのが好ましい。なお、最小穴部１１ａをより一層、効率よく、導電材料３３ａによって埋めることを考慮すると、導電層３３の厚みｔ2は、最小穴部１１ａの開口径ｄの０．３〜０．５倍であるのがさらに好ましい。
半導体素子搭載用の電極層３１は、集合基板１の、個々の絶縁部材２となる領域１ａの主面２１側に、それぞれ２つずつ、互いに面方向に離間させて形成することで、絶縁された状態で設けられている。また、外部接続用の電極層３２は、前記集合基板１の、個々の絶縁部材２となる領域１ａの外部接続面２２側に、やはり、それぞれ２つずつ、互いに面方向に離間させて形成することで、絶縁された状態で設けられている。そして、主面２１側の２つの電極層３１と、外部接続面２２側の２つの電極層３２とは、それぞれ、集合基板１の表裏両面で対応するもの同士が、両電極層３１、３２の、絶縁部材２となる領域１ａの外周縁側の、それぞれ３箇所に形成した貫通穴１１の内面の導電層３３を介して接続されている。
詳しくは、その平面形状が略矩形状に形成された電極層３１と、前記電極層３１の一側辺３１ａから貫通穴１１の方向に延長されて、貫通穴１１の、主面２１側の開口の周囲に達する延設電極層３１ｂと、貫通穴１１の内面の導電層３３とが一体に形成されて、互いに接続されている。また、その平面形状が略矩形状で、かつ貫通穴１１の、外部接続面２２側の開口と一部で重なるように形成された電極層３２と、貫通穴１１の内面の導電層３３とが、同様に一体に形成されて、互いに接続されている。
外部接続面２２に設ける電極層３２の面積の合計の、前記外部接続面２２の面積に占める割合は、３０％以上であるのが好ましい。これにより、発光ダイオード構成部材ＬＥ２を、半導体素子搭載部材ＢＬの外部接続面２２側の電極層３２と、発光ダイオードＬＥ３のパッケージ７や面発光体の基板に設けた電極層との間で、はんだ付けにより表面実装する際に、半導体素子搭載部材ＢＬと、パッケージ７や基板との間の放熱経路を十分に確保することができるため、発光ダイオードＬＥ３の高出力化を図ることが可能となる。
なお、放熱経路をより一層、十分に確保することを考慮すると、電極層３２の面積の合計の、外部接続面２２の面積に占める割合は、５０％以上であるのが好ましく、７０％以上であるのがさらに好ましい。ただし、２つ以上の電極層３２を、前記のように互いに面方向に離間させて形成する際の、両電極層３２間の絶縁性を十分に確保することを考慮すると、電極層３２の面積の合計の、外部接続面２２の面積に占める割合は、９０％以下であるのが好ましい。
電極層３１、３２、および導電層３３は、前記と同様に、導電性に優れた金属材料などを用いて、単層構造や、２層以上の多層構造に形成することができる。電極層３１、３２をパターン形成するためには、これも前記と同様の方法が採用される。電極層３１の表面には、Ａｇ、ＡｌまたはＡｌ合金等からなり、発光素子ＬＥ１からの光、特に、波長６００ｎｍ以下の短波長の光を高い反射率で反射するための反射層を設けてもよい。中でもＡｌは、特に、４５０ｎｍ以下の短波長の光の反射率に優れており、蛍光体と組み合わせて白色発光させるために用いる、短波長の発光素子ＬＥ１の発光効率を向上できる点で好ましい。
なお、これらの金属を、導電材料として使用して、単層構造の電極層３１を形成したり、多層構造の電極層３１の最表層に配置したりしている場合は、反射層を省略してもよい。また、電極層３２の表面には、先に説明した、Ａｕ等からなる対はんだ接合層を形成してもよいし、Ａｕを導電材料として使用して、単層構造の電極層３２を形成したり、多層構造の電極層３２の最表層に配置したりすることで、対はんだ接合層を省略してもよい。
前記集合基板１を用いて、半導体素子としての発光素子ＬＥ１を搭載するための半導体素子搭載部材ＢＬを製造すると共に、発光ダイオード構成部材ＬＥ２を作製するためには、集合基板１に包含される各領域１ａの電極層３１上に、それぞれ、発光素子ＬＥ１を搭載すると共に、集合基板１の全面を、封止材としての蛍光体および／または保護樹脂ＦＲで封止した後、集合基板１の領域１ｂをダイシング等によって除去する。そうすると、残された領域１ａがばらばらに分離されて、半導体素子搭載部材ＢＬが形成されるのと同時に、図１３に示す発光ダイオード構成部材ＬＥ２が得られる。発光素子ＬＥ１の搭載は、半導体素子搭載部材ＢＬの電極層３１と、発光素子ＬＥ１の、図示しない電極層とを、はんだ層ＳＬを介してはんだ付けすることによって行われる。
発光素子ＬＥ１の搭載に使用するはんだとしては、後工程でも、発光ダイオード構成部材ＬＥ２を、パッケージ７や基板に対してはんだ実装することを考慮すると、比較的融点の高いＡｕ−Ｓｎ系、Ａｕ−Ｇｅ系、Ａｕ−Ｓｉ系等のはんだを用いるのが好ましい。また、発光素子ＬＥ１は、はんだ付けでなく、Ａｕバンプを用いて、半導体素子搭載部材ＢＬに搭載しても良い。また、発光素子ＬＥ１を、はんだや接着ペーストを用いて、半導体素子搭載部材ＢＬに搭載した後、発光素子ＬＥ１と、電極層３１とを、ワイヤボンディングによって接続しても良い。
発光素子ＬＥ１を封止するための保護樹脂としては、エポキシ系、シリコーン系等の、従来公知の、種々の保護樹脂が使用可能である。特に、耐熱性や紫外線に対する耐性等を考慮すると、シリコーン系樹脂が好ましい。また、蛍光体としては、例えば波長６００ｎｍ以下、特に、４５０ｎｍ以下の短波長の光を放射する発光素子ＬＥ１と組み合わせて白色発光させることができる、従来公知の種々の蛍光体が挙げられる。蛍光体と保護樹脂とを併用する場合は、電極層３１上に搭載した発光素子ＬＥ１を、先に、蛍光体で封止後、蛍光体を覆うように保護樹脂で封止するのが好ましい。また、蛍光体と保護樹脂の混合物で封止することもできる。
半導体素子搭載部材ＢＬの面積、すなわち、この例では、絶縁部材２の、主面２１および外部接続面２２の面積は、主面２１に搭載する発光素子ＬＥ１の面積（主面２１上への投影面積）の１．１〜４倍であるのが好ましい。半導体素子搭載部材ＢＬの面積が、発光素子ＬＥ１の面積の４倍を超える場合には、その外形を極力、小さくして省スペース化を図り、それによって、半導体素子搭載部材ＢＬの主面２１側に発光素子ＬＥ１を搭載して形成される発光ダイオード構成部材ＬＥ２を、従来の、発光素子のチップと同様に、１つの部材として取り扱いながら、発光ダイオードＬＥ３のパッケージ７に組み込んだり、面発光体の基板に搭載したりすることができなくなるおそれがある。また、半導体素子搭載部材ＢＬが大きくなりすぎて、発光素子ＬＥ１の不良が生じた際に生じる材料の無駄が、従来のパッケージの場合と、ほとんど変わらなくなってしまうおそれもある。
特に、先に説明した熱伝導率の高い材料からなる絶縁部材２は高価であるので、その面積は、前記の範囲内でも、できるだけ小さくするのが好ましい。すなわち、半導体素子搭載部材ＢＬの面積は、材料の無駄をなくすることを考慮すると、前記の範囲内でも、特に、発光素子ＬＥ１の面積の３．５倍以下とするのが好ましく、３．０倍以下とするのがさらに好ましい。
また、半導体素子搭載部材ＢＬの面積が、発光素子ＬＥ１の面積の１．１倍未満では、発光素子ＬＥ１の搭載作業が難しくなるおそれがある。また、特に、発光素子ＬＥ１の側面側における、保護樹脂等による封止が不十分になるおそれもある。なお、搭載の作業性を向上させたり、発光素子ＬＥ１を、保護樹脂等によって、より確実に封止したりすることを考慮すると、半導体素子搭載部材ＢＬの面積は、前記の範囲内でも、特に、発光素子ＬＥ１の面積の１．３倍以上とするのが好ましく、１．５倍以上とするのがさらに好ましい。
絶縁部材２の厚みは、強度を十分に確保しつつ、半導体素子搭載部材ＢＬの容積をできるだけ小さくすることを考慮すると、０．１〜１ｍｍとするのが好ましく、０．２〜０．５ｍｍとするのがさらに好ましい。
前記の発光ダイオード構成部材ＬＥ２を複数個、基板上に搭載すれば面発光体を構成することができる。また、発光ダイオード構成部材ＬＥ２は、発光ダイオードデバイスの最終形態として使用することもできる。例えば、プリント回路基板等の回路基板や、液晶のバックライト構成部材の所望の位置に、リフロー等の方法ではんだ実装して、発光ダイオードとして機能させることもできる。
また、図１４を参照して、前記の発光ダイオード構成部材ＬＥ２を、凹部７ａを有するパッケージ７の、凹部７ａの底面に設けた２つの電極層７２上に搭載すると共に、凹部７ａの開口７ｂを、発光ダイオード構成部材ＬＥ２からの光を透過し得る材料にて形成した封止キャップまたはレンズＬＳで封止すると、発光ダイオードＬＥ３を得ることができる。
発光ダイオード構成部材ＬＥ２の搭載は、半導体素子搭載部材ＢＬの電極層３２と、パッケージ７の電極層７２とを、はんだ層ＳＬ１を介してはんだ付けすることによって行われる。その際、溶融したはんだの一部が、貫通穴１１のうち、第２のテーパー面１１ｃの内面に形成され、絶縁部材２の側面２３において露出した導電層３３に回り込んで、はんだフィレットＳＬ２が形成されるため、実装の信頼性が向上する。
パッケージ７は、図において上面側に、電極層７２が形成された基板７０と、前記基板７０上に積層された、凹部７ａとなる通孔を有する反射部材７１とを備えている。また、反射部材７１の通孔は、底面側から開口７ｂ側へ向けて外方に拡がったすり鉢状に形成されており、その内面が、反射面７１ａとされている。そして、発光ダイオード構成部材ＬＥ２からの光を、前記反射面７１ａの表面によって開口７ｂの方向に反射させて、レンズＬＳを通して、パッケージ７の外部に、より効率よく放射させることができる。
基板７０としては、セラミック基板やガラスエポキシ基板等の、絶縁性でかつ耐熱性の基板が用いられる。また、反射部材７１としては、発光ダイオード構成部材ＬＥ２からの光を効率よく反射させるために、その全体または少なくとも反射面７１ａが金属によって形成されたものが用いられる。
前記図９の貫通穴１１を、その全体が、集合基板１の、領域１ａ内に入る位置に形成することもできる。その場合は、第２のテーパー面１１ｃが、絶縁部材２の側面２３において露出されないため、この第２のテーパー面１１ｃに形成する導電層３３を、はんだフィレットの形成部として機能させる必要がない。そのため、貫通穴１１を、導電材料３３ａで完全に埋めてしまっても良い。
図１５は、本発明の半導体素子搭載部材ＢＬの、実施の形態の他の例における、貫通穴１１の部分を拡大した、図１７のＶ方向矢視側面図、図１６は、貫通穴１１の内面に導電層３３を形成する前の、同じ貫通穴１１の状態を示す側面図である。また、図１７は、前記例の半導体素子搭載部材ＢＬの、主面２１側を示す平面図、図１８は、外部接続面２２側を示す底面図である。さらに、図１９は、前記例の半導体素子搭載部材ＢＬのもとになる絶縁部材２を、集合基板１から切り出す前の、貫通穴１１の部分を拡大した平面図、図２０は、図１９のＢ−Ｂ線断面図である。
これらの図を参照して、この例の半導体素子搭載部材ＢＬは、貫通穴１１の形状以外の点は、先の図８〜図１４の例とほぼ同様に構成される。すなわち、図１７、図１８を参照して、この例の半導体素子搭載部材ＢＬは、片面が、発光素子搭載のための主面２１、反対面が、他部材との接続のための外部接続面２２とされる矩形平板状の絶縁部材２と、前記絶縁部材２の主面２１に、互いに面方向に離間させて形成することで、絶縁された状態で設けられる、発光素子搭載用の２つの電極層３１と、外部接続面２２に、互いに面方向に離間させて形成することで、絶縁された状態で設けられる、他部材との接続用の２つの電極層３２とを備えている。
主面２１側の２つの電極層３１と、外部接続面２２側の２つの電極層３２とは、それぞれ、絶縁部材２の表裏両面で対応するもの同士が、両電極層３１、３２の、絶縁部材２の外周縁側の、それぞれ１ヶ所に形成した、絶縁部材２を厚み方向に貫通する貫通穴１１の内面に形成した導電層３３を介して接続されている。
詳しくは、その平面形状が略矩形状で、なおかつ、２つの電極層３１間に一定幅の隙間を有する以外は、主面２１の全面を覆う電極層３１と、貫通穴１１の内面の導電層３３とが一体に形成されて、互いに接続されている。また、その平面形状が略矩形状に形成された電極層３２と、前記電極層３２の一側辺３２ａから貫通穴１１の方向に延長されて、貫通穴１１の、外部接続面２２側の開口の周囲に達する延設電極層３２ｂと、貫通穴１１の内面の導電層３３とが一体に形成されて、互いに接続されている。
前記半導体素子搭載部材ＢＬと、その主面２１に発光素子ＬＥ１が搭載され、蛍光体および／または保護樹脂で封止された発光ダイオード構成部材ＬＥ２とを作製するためには、先の例と同様に、複数個の絶縁部材２を含む大きさを有する集合基板１を用意し、前記集合基板１を、境界線Ｌによって絶縁部材２となる複数個の領域１ａに区画して、所定の位置に貫通穴１１を形成すると共に、片面に電極層３１、反対面に電極層３２、貫通穴１１の内面に導電層３３を形成し、さらに、電極層３１上に発光素子ＬＥ１を搭載して、封止材としての蛍光体および／または保護樹脂ＦＲで封止した後、各領域１ａを個別に切り出すことが行われる。
図１５、図１６、図１９、および図２０を参照して、各貫通穴１１を形成する内面は、それぞれ、第１および第２の２つのテーパー面１１ｂ、１１ｃで構成されている。そのうち、第１のテーパー面１１ｂは、絶縁部材２の主面２１側（図において上面側）から、絶縁部材２の厚み方向の１箇所に設けた、貫通穴１１の他の部分より開口幅ｄの小さい、平面形状が長円形の最小穴部１１ａにかけて、開口幅が徐々に小さくなるように、テーパー状に形成されていると共に、主面２１で長円形に開口されている。また、第２のテーパー面１１ｃは、絶縁部材２の外部接続面２２側（図において下面側）から、前記最小穴部１１ａにかけて、開口幅が徐々に小さくなるように、テーパー状に形成されていると共に、外部接続面２２で長円形に開口されている。
また、前記貫通穴１１は、集合基板１上の、境界線Ｌによって区画された２つの、半導体素子搭載部材ＢＬとなる領域１ａと、その間の、ダイシング等によって除去される領域１ｂとに跨って形成されている。そして、貫通穴１１の内面に導電層３３を形成した際に、最小穴部１１ａの部分が、導電層３３を形成する導電材料３３ａの堆積によって埋められて、前記貫通穴１１が、図１９、図２０に示す切り出し前の状態において、集合基板１の厚み方向に閉じられている。
そのため、電極層３１上に発光素子ＬＥ１を実装して封止する際に、蛍光体および／または保護樹脂ＦＲが、貫通穴１１を介して反対面側に漏れるのを防止できることから、例えば、集合基板１の、発光素子ＬＥ１が搭載された主面２１側の特定の領域を限定的に封止する手間を省いて、その全面を、蛍光体および／または保護樹脂ＦＲで封止することができ、発光ダイオード構成部材ＬＥ２の小型化をさらに推進することが可能となる。
また、ダイシング等によって領域１ｂを除去して各領域１ａを切り出すと、図１５〜図１８に示すように、半導体素子搭載部材ＢＬを構成する絶縁部材２の側面２３において、前記第２のテーパー面１１ｃの内面に形成した導電層３３が、開口１１ｄを介して露出される。そのため、露出された導電層３３を、はんだフィレットの形成部として機能させて、発光ダイオード構成部材ＬＥ２を、他部材、例えば、発光ダイオードＬＥ３のパッケージ７等に、はんだ付けによって搭載する際に、形成したはんだフィレットによって、外部接続用の電極層３２を補助して、実装の信頼性を向上させることが可能となる。
図の形状を有する貫通穴１１は、やはり、サンドブラスト法によって形成するのが好ましい。すなわち、集合基板１の、外部接続面２２となる片面側に、貫通穴１１の開口に対応させて、レジスト膜で保護せずに露出させる領域の形状を長円形として、サンドブラスト法によって、集合基板１の露出した領域を、選択的に、厚み方向に穿孔して第２のテーパー面１１ｃを形成するとともに、主面２１となる反対面側においても、同様に、貫通穴１１の開口に対応させて、レジスト膜で保護せずに露出させる領域の形状を長円形として、サンドブラスト法によって、集合基板１の露出した領域を、選択的に、厚み方向に穿孔して第１のテーパー面１１ｂを形成すると、サンドブラスト法による穿孔の特徴として、穿孔が進むほどその開口寸法が小さくなることから、図１９、図２０に示す形状の貫通穴１１が形成される。
貫通穴１１の各部の寸法は、先の例と同様の理由で、同様の範囲とするのが好ましい。すなわち、図１５，１６を参照して、最小穴部１１ａの、絶縁部材２の厚み方向の形成位置は、主面２１から最小穴部１１ａまでの距離ｈで表して、前記絶縁部材２の厚みｔ0の０倍を超え、かつ、２／３倍以下の範囲であるのが好ましく、絶縁部材２の厚みｔ0の１／２倍以下であるのがさらに好ましい。また、５μｍ〜５０μｍ程度であるのがより一層、好ましい。また、最小穴部１１ａの開口幅ｄは、１０〜２００μｍであるのが好ましく、５０〜１５０μｍであるのがさらに好ましく、７５〜１２５μｍであるのがより一層、好ましい。なお、ここで言う開口幅ｄとは、矩形状の中央部の両端に、それぞれ半円を繋いだ形状に相当する長円の、両端の半円の中心間を結ぶ中心線と直交する方向の幅を指すこととする。
最小穴部１１ａの、導電材料３３ａによって埋められる、絶縁部材２の厚み方向の厚みｔ1は、絶縁部材２の厚みｔ0の１／５０〜１／２倍であるのが好ましく、１／２０〜１／５倍であるのがさらに好ましい。また、貫通穴１１の内面に形成される導電層３３の厚みｔ2は、最小穴部１１ａの開口幅ｄの０．２〜１．０倍であるのが好ましく、０．３〜０．５倍であるのがさらに好ましい。
貫通穴１１以外の各部の寸法も、先の例と同様の理由で、同様の範囲とするのが好ましい。すなわち、絶縁部材２の、主面２１および外部接続面２２の面積は、主面２１に搭載する発光素子ＬＥ１の面積（主面２１上への投影面積）の１．１〜４倍であるのが好ましく、１．３〜３．５倍であるのがさらに好ましく、１．５〜３．０倍であるのがより一層、好ましい。また、絶縁部材２の厚みは、０．１〜１ｍｍとするのが好ましく、０．２〜０．５ｍｍとするのがさらに好ましい。
外部接続面２２に設ける電極層３２の面積の合計の、前記外部接続面２２の面積に占める割合は、３０％以上であるのが好ましく、５０％以上であるのがさらに好ましく、７０％以上であるのがより一層、好ましい。また、前記割合は、９０％以下であるのが好ましい。
電極層３１、３２および導電層３３は、いずれも、従来公知の種々の、導電性に優れた金属材料などによって、湿式めっき法や、あるいは真空蒸着法、スパッタリング法などの物理蒸着法等の、種々のメタライズ法を利用して、単層構造や、２層以上の多層構造に形成することができる。電極層３１は、少なくともその表面を、Ａｇ、ＡｌまたはＡｌ合金等によって形成するのが好ましく、電極層３２は、少なくともその表面を、Ａｕによって形成するのが好ましい。
絶縁部材２は、熱伝導率が１０Ｗ／ｍＫ以上、熱膨張係数が１０×１０-6／℃以下のセラミックによって形成するのが好ましく、セラミック製の絶縁部材２を含むこの例の半導体素子搭載部材ＢＬは、絶縁部材２のもとになるセラミックの前駆体（セラミックグリーンシート等）を焼成して板状の集合基板１を形成した後、前記集合基板１に対して、後加工で、貫通穴１１、電極層３１、３２および導電層３３を形成する工程を経て作製するのが好ましい。
発光ダイオード構成部材ＬＥ２は、前記のように、複数個の絶縁部材２を含む大きさを有する集合基板１を複数個の領域１ａに区画して、所定の位置に貫通穴１１を形成し、片面に電極層３１、反対面に電極層３２、貫通穴１１の内面に導電層３３を形成すると共に、前記貫通穴１１の最小穴部１１ａを、導電材料３３ａの体積によって埋めた状態で、電極層３１上に発光素子ＬＥ１を搭載して蛍光体および／または保護樹脂ＦＲで封止した後、各領域１ａを個別に切り出すことで、半導体素子搭載部材ＢＬを形成するのと同時に製造される。
また、前記発光ダイオード構成部材ＬＥ２を複数個、基板上に搭載すれば面発光体を構成することができる。また、発光ダイオード構成部材ＬＥ２は、発光ダイオードデバイスの最終形態として使用することもできる。例えば、プリント回路基板等の回路基板や、液晶のバックライト構成部材の所望の位置に、リフロー等の方法ではんだ実装して、発光ダイオードとして機能させることもできる。
また、前記発光ダイオード構成部材ＬＥ２を、図１４のパッケージ７の、凹部７ａの底面に設けた２つの電極層７２上に、はんだ層ＳＬ１を介してはんだ付けすることによって搭載すると共に、凹部７ａの開口７ｂを、発光ダイオード構成部材ＬＥ２からの光を透過し得る材料にて形成した封止キャップまたはレンズＬＳで封止すると、発光ダイオードＬＥ３を得ることができる。その際、溶融したはんだの一部が、貫通穴１１のうち、第２のテーパー面１１ｃの内面に形成され、絶縁部材２の側面２３において露出した導電層３３に回り込んで、はんだフィレットＳＬ２が形成されるため、実装の信頼性が向上する。
図２１、図２２に示すように、貫通穴１１の内面は、図９、図１０の円錐テーパー状と、図１９、図２０のテーパー状とを組み合わせた形状に形成してもよい。すなわち、図の貫通穴１１の内面は、半導体素子搭載部材ＢＬとなる隣り合う２つの領域１ａ内に、それぞれ設けられた、２つの第１のテーパー面１１ｂと、前記２つの領域１ａと、その間の領域１ｂとに跨って設けられて、前記２つの第１のテーパー面１１ｂと、前記２つの領域１ａ内に設けられた２つの最小穴部１１ａを介して繋がれた、１つの第２のテーパー面１１ｃとで構成されている。
前記のうち、２つの第１のテーパー面１１ｂは、それぞれ、絶縁部材２の主面２１側（図において上側）から、平面形状が円形の２つの最小穴部１１ａにかけて、開口径が徐々に小さくなるように円錐テーパー状に形成されていると共に、それぞれの領域１ａ内において、主面２１で円形に開口されている。また、第２のテーパー面１１ｃは、絶縁部材２の外部接続面２２側（図において下側）から、前記２つの最小穴部１１ａにかけて、その平面形状が、矩形状の中央部の両端に、それぞれ、前記２つの最小穴部１１ａと同心状の半円を繋いだ長円形に形成され、かつ、先に定義した長円の開口幅が徐々に小さくなるようにテーパー状に形成されていると共に、隣り合う２つの領域１ａと、その間の領域１ｂとに跨った状態で、外部接続面２２で長円形に開口されている。
前記貫通穴１１は、やはりサンドブラスト法によって形成するのが好ましい。すなわち、集合基板１の、外部接続面２２となる片面側に、貫通穴１１の開口に対応させて、レジスト膜で保護せずに露出させる領域の形状を長円形として、サンドブラスト法によって、集合基板１の露出した領域を、選択的に、厚み方向に穿孔して長円形の第２のテーパー面１１ｃを形成するとともに、主面２１となる反対面側においては、貫通穴１１の開口に対応させて、レジスト膜で保護せずに露出させる領域の形状を円形として、サンドブラスト法によって、集合基板１の露出した領域を、選択的に、厚み方向に穿孔して、第２のテーパー面１１ｃの長円の両端にそれぞれ１つずつ、計２つの第１のテーパー面１１ｂを形成すると、サンドブラスト法による穿孔の特徴として、穿孔が進むほどその開口寸法が小さくなることから、図２１、図２２に示す形状の貫通穴１１が形成される。
前記貫通穴１１は、その内面に導電層３３を形成した際に、最小穴部１１ａの部分が、導電層３３を形成する導電材料３３ａの堆積によって埋められて、切り出し前の集合基板１において厚み方向に閉じられているため、蛍光体および／または保護樹脂ＦＲが貫通穴１１を介して反対側に漏れるのを防止することができる。また、隣り合う領域１ａ間の領域１ｂを、ダイシング等によって除去して、領域１ａを個々の絶縁部材として切り出した際には、貫通穴１１のうち、第２のテーパー面１１ｃの内面に形成した導電層３３が、絶縁部材２の側面２３において露出されるため、前記導電層３３を、はんだフィレットの形成部として機能させることができる。なお、貫通穴１１の各部の寸法、およびそれ以外の各部の寸法は、いずれも、先の２つの例と同様の理由で、同様の範囲とするのが好ましい。
本発明の構成は、以上で説明した各図の例のものには限定されず、本発明の要旨を変更しない範囲で、種々の設計変更を施すことができる。
本発明の半導体素子搭載部材のうち、絶縁部材のもとになる集合基板の一例としての、撮像素子搭載用の絶縁部材のもとになる集合基板の一部を拡大した平面図である。 前記集合基板における、貫通穴の部分を拡大した断面図である。 集合基板を切り出した絶縁部材における、貫通穴の部分を拡大した断面図である。 絶縁部材の、主面側を示す平面図である。 主面上に枠体を接合して形成した半導体素子搭載部材を示す平面図である。 絶縁部材の、外部接続面側を示す底面図である。 半導体素子搭載部材の、絶縁部材の主面上の領域に、半導体素子としての撮像素子を搭載すると共に、枠体上に透光性の蓋体を接合して形成した撮像装置の断面図である。 本発明の半導体素子搭載部材のうち、絶縁部材のもとになる集合基板の他の例としての、発光素子搭載用の絶縁部材のもとになる集合基板の一部を拡大した平面図である。 前記集合基板における、貫通穴の部分を拡大した断面図である。 前記集合基板を切り出した絶縁部材における、貫通穴の部分を拡大した断面図である。 絶縁部材の、主面側を示す平面図である。 外部接続面側を示す底面図である。 半導体素子搭載部材の、絶縁部材の主面に、半導体素子としての発光素子を搭載すると共に、封止材としての、蛍光体および／または保護樹脂で封止した発光ダイオード構成部材を示す断面図である。 発光ダイオード構成部材をパッケージに搭載した発光ダイオードを示す断面図である。 本発明の半導体素子搭載部材の、実施の形態の他の例における、貫通穴の部分を拡大した、図１７のＶ方向矢視側面図である。 貫通穴の内面に導電層を形成する前の、同じ貫通穴の状態を示す側面図である。 前記例の半導体素子搭載部材の、主面側を示す平面図である。 前記例の半導体素子搭載部材の、外部接続面側を示す底面図である。 前記例の半導体素子搭載部材のもとになる絶縁部材を、集合基板から切り出す前の、貫通穴の部分を拡大した平面図である。 図１９のＢ−Ｂ線断面図である。 貫通穴の変形部を拡大した平面図である。 図２１のＢ−Ｂ線断面図である。
符号の説明
１ 集合基板
１ａ 領域
１ｂ 領域
１１ 貫通穴
１１ａ 最小穴部
１１ｂ 第１のテーパー面
１１ｃ 第２のテーパー面
１１ｄ 開口
２ 絶縁部材
２１ 主面
２１ａ 領域
２２ 外部接続面
２３ 側面
３１ 電極層
３１ａ 一側辺
３１ｂ 延設電極層
３２ 電極層
３２ａ 一側辺
３２ｂ 延設電極層
３３ 導電層
３３ａ 導電材料
４ 枠体
５ 金属層
７ パッケージ
７ａ 凹部
７ｂ 開口
４１ 通孔
７０ 基板
７１ 反射部材
７１ａ 反射面
７２ 電極層
Ｂ１ 接合層
Ｂ２ 接合層
ＢＬ 半導体素子搭載部材
ｄ 開口径（開口幅）
ＦＬ 蓋体
ＦＲ 蛍光体および／または保護樹脂
ｇ 隙間
ｈ 距離
Ｌ 境界線
ＬＥ１ 発光素子
ＬＥ２ 発光ダイオード構成部材
ＬＥ３ 発光ダイオード
ＬＳ レンズ
ＰＥ１ 撮像素子
ＰＥ２ 撮像装置
ＳＬ はんだ層
ＳＬ１ はんだ層
ＳＬ２ フィレット
ＷＢ ワイヤボンディング
θ1 角度
θ2 角度
θ3 角度

Claims (26)

  1. 片面が、半導体素子搭載のための主面、反対面が、他部材との接続のための外部接続面とされた板状に形成されていると共に、前記板の厚み方向に貫通し、かつ、その内面が、前記主面および外部接続面に設けた開口から、前記厚み方向の１箇所に設けた最小穴部にかけて、それぞれ、開口寸法が徐々に小さくなるようにテーパー状に形成された貫通穴を有する、セラミックによって一体に形成された絶縁部材と、前記絶縁部材の主面に形成された、半導体素子搭載用の電極層と、外部接続面に形成された、他部材との接続用の電極層と、貫通穴の内面に形成された、主面側の電極層と外部接続面側の電極層とを接続する導電層とを備えていることを特徴とする半導体素子搭載部材。
  2. 絶縁部材の熱伝導率が、１０Ｗ／ｍＫ以上である請求項１記載の半導体素子搭載部材。
  3. 絶縁部材の熱膨張係数が、１０×１０-6／℃以下である請求項１記載の半導体素子搭載部材。
  4. 絶縁部材が、ＡｌＮ、Ａｌ2Ｏ3、またはＳｉＣによって形成されている請求項１記載の半導体素子搭載部材。
  5. 絶縁部材の厚みが、０．１〜１ｍｍである請求項１記載の半導体素子搭載部材。
  6. 貫通穴を形成する内面が、主面から、絶縁部材の厚み方向の１箇所に設けた最小穴部にかけて、開口径が徐々に小さくなるようにテーパー状に形成されて、前記主面で開口された第１のテーパー面と、外部接続面から、前記最小穴部にかけて、開口径が徐々に小さくなるようにテーパー状に形成されて、前記外部接続面で開口された第２のテーパー面とで構成されていると共に、前記第１のテーパー面と、それと連続する主面とが交わる角度θ1、第２のテーパー面と、それと連続する外部接続面とが交わる角度θ2、および前記両テーパー面のなす角度θ3が、いずれも鈍角である請求項１記載の半導体素子搭載部材。
  7. 絶縁部材の主面から最小穴部までの、前記絶縁部材の厚み方向の距離ｈが、絶縁部材の厚みｔ0に対して、
    ０＜ｈ≦２／３ｔ0
    を満足する範囲内に設定されている請求項１記載の半導体素子搭載部材。
  8. 最小穴部の平面形状が円形に形成されていると共に、その開口径が１０〜２００μｍである請求項１記載の半導体素子搭載部材。
  9. 貫通穴の少なくとも一部が、絶縁部材の、主面および外部接続面と交差する側面において開放されている請求項１記載の半導体素子搭載部材。
  10. 貫通穴の最小穴部が、導電層を形成する導電材料によって埋められて、前記貫通穴が、厚み方向に閉じられている請求項１記載の半導体素子搭載部材。
  11. 貫通穴の全体が、絶縁部材の、主面および外部接続面と交差する側面において閉じられている請求項１記載の半導体素子搭載部材。
  12. 貫通穴の全体が、導電層を形成する導電材料によって埋められて、前記貫通穴が、厚み方向に閉じられている請求項１記載の半導体素子搭載部材。
  13. 外部接続面の電極層の、最表面の少なくとも一部が、Ａｕによって形成されている請求項１記載の半導体素子搭載部材。
  14. 主面の電極層の、最表面の少なくとも一部が、Ａｇ、Ａｕ、Ａｌ、またはＡｌ合金によって形成されている請求項１記載の半導体素子搭載部材。
  15. 主面の電極層が、絶縁部材に近い側から順に、
    (I) Ｔｉ、Ｃｒ、ＮｉＣｒ、Ｔａ、またはこれら金属の化合物からなる密着層、
    (II) Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉ、Ｍｏ、またはＮｉＣｒからなる拡散防止層、および
    (III) Ａｇ、Ａｌ、またはＡｕからなる表面層、
    を含む多層構造に形成されている請求項１４記載の半導体素子搭載部材。
  16. 密着層の厚みが０．０１〜１．０μｍ、拡散防止層の厚みが０．０１〜１．５μｍ、表面層の厚みが０．１〜１０μｍである請求項１５記載の半導体素子搭載部材。
  17. 主面の電極層上に、Ａｕボンディングパッドが積層されている請求項１記載の半導体素子搭載部材。
  18. 絶縁部材の主面に、半導体素子搭載のための領域が設定されていると共に、前記主面上に、前記領域を囲むように、枠体が積層されている請求項１記載の半導体素子搭載部材。
  19. 絶縁部材と枠体の熱膨張係数が、共に１０×１０-6／℃以下で、かつ、枠体の熱膨張係数と絶縁部材の熱膨張係数との差が、３×１０-6／℃以下である請求項１８記載の半導体素子搭載部材。
  20. 絶縁部材の主面の、枠体で囲まれた半導体素子搭載のための領域の面積の８０％以上が、少なくとも、半導体素子搭載用の電極層を含む金属層によって覆われている請求項１８記載の半導体素子搭載部材。
  21. 請求項１記載の半導体素子搭載部材と、前記半導体素子搭載部材のうち、絶縁部材の主面に搭載された半導体素子とを備えていることを特徴とする半導体装置。
  22. 半導体素子が、封止材で封止されている請求項２１記載の半導体装置。
  23. 半導体素子搭載部材の主面の面積が、半導体素子の、前記主面上への投影面積の１．１〜４倍である請求項２１記載の半導体装置。
  24. 請求項２３記載の半導体装置の、半導体素子が発光素子で、かつ、封止材が、蛍光体および保護樹脂のうちの少なくとも一方であることを特徴とする発光ダイオード構成部材。
  25. 凹部を有するパッケージと、前記パッケージの凹部の底面に搭載された、請求項２４記載の発光ダイオード構成部材と、凹部の開口に、前記凹部を密閉するために接合された、発光ダイオード構成部材からの光を透過しうる材料からなる封止キャップまたはレンズとを備えていることを特徴とする発光ダイオード。
  26. 請求項１８記載の半導体素子搭載部材と、前記半導体素子搭載部材の、絶縁部材の主面のうち、枠体で囲まれた領域に搭載された、半導体素子としての撮像素子と、前記枠体の上面に、枠体内を密閉するために接合された、透光性の板材からなる蓋体とを備えていることを特徴とする撮像装置。
JP2007094361A 2004-08-06 2007-03-30 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード Active JP3977414B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007094361A JP3977414B1 (ja) 2004-08-06 2007-03-30 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004231085 2004-08-06
JP2005047481 2005-02-23
JP2007094361A JP3977414B1 (ja) 2004-08-06 2007-03-30 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006531379A Division JP4012936B2 (ja) 2004-08-06 2005-07-21 集合基板

Publications (2)

Publication Number Publication Date
JP3977414B1 true JP3977414B1 (ja) 2007-09-19
JP2007251182A JP2007251182A (ja) 2007-09-27

Family

ID=38595066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094361A Active JP3977414B1 (ja) 2004-08-06 2007-03-30 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード

Country Status (1)

Country Link
JP (1) JP3977414B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008021435A1 (de) * 2008-04-29 2009-11-19 Schott Ag Gehäuse für LEDs mit hoher Leistung
JPWO2012014853A1 (ja) * 2010-07-26 2013-09-12 旭硝子株式会社 発光素子用基板、発光装置及び発光素子用基板の製造方法
JP5416674B2 (ja) * 2010-09-30 2014-02-12 富士フイルム株式会社 絶縁基板およびその製造方法ならびにそれを用いた光源モジュールおよび液晶表示装置
JP2014220287A (ja) * 2013-05-02 2014-11-20 アルプス電気株式会社 樹脂封止品及び樹脂封止品の製造方法
CN106847936B (zh) * 2016-12-07 2019-01-01 清华大学 基于金属键合的光电器件封装结构及其制造方法
JP2018160763A (ja) * 2017-03-22 2018-10-11 オリンパス株式会社 撮像モジュール、内視鏡、および、撮像モジュールの製造方法

Also Published As

Publication number Publication date
JP2007251182A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4012936B2 (ja) 集合基板
US7491980B2 (en) Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
JP6773056B2 (ja) 発光装置
CN107968147B (zh) 发光装置
JP3977414B1 (ja) 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
CN1930680B (zh) 集合基板
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
KR20200070182A (ko) 발광 장치 및 그 제조 방법
JP6747799B2 (ja) 光素子搭載用パッケージ、光素子搭載用母基板および電子装置
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP2013232610A (ja) 半導体装置
JP6913532B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
WO2020203824A1 (ja) 電子素子実装用基板、および、電子装置
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2023074811A1 (ja) 半導体パッケージおよび半導体装置
JP2003174199A (ja) 半導体発光装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3977414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140629

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250