JP2008042064A - セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 - Google Patents

セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 Download PDF

Info

Publication number
JP2008042064A
JP2008042064A JP2006216834A JP2006216834A JP2008042064A JP 2008042064 A JP2008042064 A JP 2008042064A JP 2006216834 A JP2006216834 A JP 2006216834A JP 2006216834 A JP2006216834 A JP 2006216834A JP 2008042064 A JP2008042064 A JP 2008042064A
Authority
JP
Japan
Prior art keywords
ceramic
external terminal
substrate
wiring board
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006216834A
Other languages
English (en)
Inventor
Masanori Nano
匡紀 南尾
Yoshiki Takayama
義樹 高山
Toshiyuki Fukuda
敏行 福田
Tetsushi Nishio
哲史 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006216834A priority Critical patent/JP2008042064A/ja
Publication of JP2008042064A publication Critical patent/JP2008042064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】セラミック配線基板を用いたLCCを実装基板へ2次実装した際、実装基板のランドとLCCの外部端子との接合界面にせん断応力が生じ、接合部でセラミック基材と外部端子の焼結箇所が剥離して導電路に生じる断線を防止する。
【解決手段】セラミック基材51の上面にダイパターン11と複数の配線パターン21を、下面に外部端子41を、側面に配線パターン21と同数の半円状の凹溝101に形成された端面電極31を備えたLCCセラミック配線基板1の構成で、配線パターン21と外部端子41に接続される端面電極31が、配線パターン21端面と外部端子41端面を覆った構造にすることで、比較の形態のLCCを実装基板に半田実装した場合、環境温度変化でセラミック配線基板1のセラミック基材51と外部端子41との境界で発生する剥離による電送路の断線が防止できるセラミック配線基板1が実現できる。
【選択図】図1

Description

本発明は、半導体素子等の電子部品を実装するための配線基板、特にリードレスチップキャリアとして用いられるセラミック配線基板とそれを用いた半導体装置およびその製造方法に関する。
リードレスチップキャリア(以下、LCCとよぶ)として用いられる配線基板としては、ガラスエポキシ樹脂基材等のプラスチック基材を用いるものとアルミナ等のセラミック基材を用いるものとがある。このようなLCCでは、基材の表裏面にそれぞれ形成された配線パターンや外部装置等と接続するために、基材の端面部に端面電極を設けている。
プラスチック基材を用いるLCCでは、この端面電極を一般に以下のようにして形成している。すなわち、大形状の樹脂基材の表裏面上に、LCCとして必要な配線パターンや外部端子をそれぞれ複数個一括して形成し、さらにLCCとしたときに外周領域となる位置にスルーホールを設け、このスルーホール内に金属メッキ等で導電路を形成した後、スルーホールを2等分するように、金型による打ち抜き、あるいはダイシング等による切断を行うことで作製している。しかしながら、この打ち抜き加工やダイシング等において、金属メッキで形成された端面電極部分にめくれやクラックが生じやすく、これらが生じると断線不良を発生しやすい。
このような課題に対して、金属箔張り積層板の所定の位置にスルーホールを開口し、このスルーホールを軸方向に沿ってほぼ2等分するように切断した後に、このスルーホールの内壁に電解金属メッキを施して導電路を形成する作製方法が提案されている(例えば、特許文献1参照)。
この作製方法においては、スルーホールを軸方向に沿って切断した後に、スルーホールの内壁に電解金属メッキを施すので、切断の衝撃等によりスルーホールの内壁の基材表面にクラック等が発生しても、このクラック等が発生した内壁の上から電解金属メッキを行うことができ、断線等の発生を防止できるとしている。
さらに同様な課題に対して、樹脂基材の端面部に形成されたすべての端面電極の表裏面にランド部を設ける構成とすることも提案されている(例えば、特許文献2参照)。このような構成とすることで、スルーホールを切断等して端面電極を形成する場合に、金属メッキ層が絶縁層から剥離することを有効に抑制できるとしている。
一方、セラミック基材を用いるLCCでは、グリーンシートの状態でスルーホールを形成し、このスルーホール内部に導体ペーストを埋め込み、その後表裏面に配線パターンを導体ペーストでそれぞれ形成してから積層する。そして、この積層した状態で焼成を行った後、スルーホールを2等分するように形成してあるブレークラインに沿って分割することで、個片化してLCCを形成することが一般的に行われている。
このようなセラミック基材を用いるLCCにおいては、セラミック基材の薄型化により、その端面に形成した半円状の切り欠き部の内面の全面にメタライズ層を被着させてなる端面電極に金属メッキ等を行う場合に、端面と切り欠き部との境界の角部が欠けたり、切り欠き部の周縁部にクラックが発生したりするという課題を有していた。さらに、LCCを回路基板に実装する場合の半田付けにおいて端面電極と外部端子との間で剥離が生じ、最終的に断線に至る不良が生じることがあり、信頼性の面で課題を有していた。
これに対して、切り欠き部等に生じるクラックについては、切り欠き部の形状を工夫することで改善できることが示されている。すなわち、セラミック基材の端面に形成された切り欠き部の内面の全面にはメタライズ層が形成され、かつこの切り欠き部が第1の切り欠きと、この第1の切り欠きの中央部をさらに切り欠いてなる第2の切り欠きとからなる構成も提案されている(例えば、特許文献3参照)。このような構成とすることで、セラミック基材の端面と切り欠き部との境界の角部や切り欠き部の周縁部が欠けたり、クラックが発生するのを防止することができるとしている。
特開平9−18139号公報 特開2003−338690号公報 特開2005−159083号公報
上記第1の例においては、スルーホールの中心線に沿って2等分するように切断する場合に、スルーホールの内壁に形成するメッキ層からなる導電路のクラックや剥離等については防止可能である。しかしながら、LCCを回路基板に実装する際、回路基板の接続用ランドとLCCの外部端子とのハンダ付け部の接合界面に大きな熱応力が生じ、その結果、特に接着力の弱い端面電極部分のメッキ膜等が剥離して断線が生じることについては開示も示唆もされていない。
また、上記第2の例では、LCCを個片化するために切断するときに発生するスルーホール内壁の剥離を、ランドを形成しておくことで防止している。このようにランドを形成すれば、切断時の剥離防止には効果があると思われるが、このようなLCCを回路基板に実装する場合には、上記と同様に熱応力が生じて接着力の弱いスルーホール内壁部分が剥離し、断線に至ることが生じやすい。しかしながら、この第2の例においても、このような点に対しては第1の例と同様に何らの対策もされていない。
また、上記第3の例は、多数個取り配線基板にメタライズ層を形成するためのメッキ工程で、ラックの導通用端子で多数個取り配線基板を固定する際に、固定加重の不均衡によって生じる欠けやクラック等による断線等を防止するもので、第1の例および第2の例と同様に回路基板に実装した場合の熱応力対策については特に考慮されていない。
本発明は、LCCを回路基板に実装する場合に生じやすい端面電極部分の剥離を確実に防止し、高信頼性を有するセラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明のセラミック配線基板は、セラミック基材と、前記セラミック基材の上面に形成されたダイパターンおよび複数の配線パターンと、前記セラミック基材の下面に形成された複数の外部端子と、前記セラミック基材の少なくとも対向する一対の側面部に、前記セラミック基材の上面から下面まで形成された複数の凹溝と、前記凹溝中に形成され、前記配線パターンと前記外部端子とを接続する複数の端面電極とを備え、前記端面電極は前記セラミック基材の下面よりも下方へ突出しており、前記セラミック基材の側面部側において前記外部端子の端面は、前記端面電極の下方へ突出した部分に接している構成を有している。
このような構成とすることにより、セラミック配線基板をLCCとして実装基板に半田で接続した場合、外部端子とセラミック基材の接合界面が端面電極で覆われているので温度サイクルや熱衝撃等の熱ストレスが接合界面に生じても外部端子とセラミック基材の接合界面の剥離を防止することができる。
また上記構成において凹溝は、外部端子が形成されているセラミック基材の下面側の角部において面取りが施されていてもよい。
このような構成とすることにより、外部端子と端面電極の接合点が鋭角ではなくなり、熱ストレスを分散させることができるので熱機械応力耐性を向上したセラミック配線基板を提供することができる。
また上記構成において、少なくとも端面電極の下面側端面および外部端子の一部が絶縁層によって覆われていてもよい。その絶縁層は、ソルダーレジスト、フリットガラスおよび薄膜セラミックから選択された少なくとも1つを含む絶縁層であってもよい。
このような構成とすることにより、端面電極と外部端子の接合界面への応力集中の回避と、接合界面が絶縁層によって補強されるのでより熱機械応力耐性を向上させたセラミック配線基板を提供することができる。
また上記構成においてセラミック基材がアルミナ、窒化アルミニウムまたは低温焼成セラミックから選択された少なくとも1つを含むセラミック配線基板であってもよい。また上記構成においてセラミック基材の表面側の中央領域にキャビティを設けてもよい。
このような構成とすることにより、発熱量の大きい半導体素子を搭載でき、また、半導体素子をキャビティ底面に搭載するのでより薄型の半導体装置を提供することができる。
また上記目的を達成するために、本発明の第1のパッケージは、上部基板と下部基板とが積層されてなるパッケージであって、前記上部基板の中央領域には第1開口が形成されており、前記下部基板は、上下方向に延びる凹溝を外周に有しているとともに、前記第1の開口を通して露出している導電性ダイパターンと該凹溝まで達する複数の配線パターンとを上面に有しており、前記下部基板の下面には、前記凹溝にまで達する外部端子が形成されており、前記凹溝内には前記配線パターンおよび前記外部端子と接続している端面電極が形成されており、前記凹溝に臨んでいる、前記外部端子の端面は、前記端面電極により覆われている構成としている。
このような構成とすることにより、中空型LCCパッケージとして実装基板に半田で接続した場合、外部端子と下部基板の接合界面が端面電極で覆われているので温度サイクルや熱衝撃等の熱ストレスが接合界面に生じても外部端子と下部基板の接合界面の剥離を防止することができる。
また上記目的を達成するために、凹溝は、外部端子が形成されている下部基板の下面側の角部において面取りが施されていてもよい。
このような構成とすることにより、外部端子と端面電極の接合点が鋭角ではなくなり、熱ストレスを分散させることができるので熱機械応力耐性を向上した中空型LCCパッケージを提供することができる。
また、本発明の第2のパッケージは、上層基板と中間基板と下層基板とがこの順番で積層されてなるパッケージであって、前記上層基板の中央領域には第1開口が形成されており、前記中間基板は、上下方向に延びる第1の凹溝を外周に、該第1の凹溝にまで達する複数の配線パターンを上面に有しており、前記中間基板の中央領域には前記第1の開口よりも開口面積が小さい第2の開口が形成されており、前記下層基板は、上下方向に延びるとともに前記第1の凹溝と接続している第2の凹溝を外周に、前記第1の開口および第2の開口を通して露出している導電性ダイパターンを上面に有しており、前記下層基板の下面には、前記第2の凹溝にまで達する外部端子が形成されており、前記第1および第2の凹溝内には前記配線パターンおよび前記外部端子と接続している端面電極が形成されており、前記第2の凹溝に臨んでいる、前記外部端子の端面は、前記端面電極により覆われている。
このような構成とすることにより、中空型LCCパッケージとして実装基板に半田で接続した場合、外部端子と下層基板の接合界面が端面電極で覆われているので温度サイクルや熱衝撃等の熱ストレスが接合界面に生じても外部端子と下層基板の接合界面の剥離を防止することができる。
また上記目的を達成するために、第2の凹溝は、外部端子が形成されている下層基板の下面側の角部において面取りが施されていてもよい。
このような構成とすることにより、外部端子と端面電極の接合点が鋭角ではなくなり、熱ストレスを分散させることができるので熱機械応力耐性を向上した中空型LCCパッケージを提供することができる。
また上記構成において、少なくとも端面電極の下面側端面および外部端子の一部が絶縁層によって覆われていてもよい。その絶縁層は、ソルダーレジスト、フリットガラスおよび薄膜セラミックから選択された少なくとも1つを含む絶縁層であってもよい。
このような構成とすることにより、端面電極と外部端子の接合界面への応力集中の回避と、接合界面が絶縁層によって補強されるのでより熱機械応力耐性を向上させた中空型LCCパッケージを提供することができる。
また上記目的を達成するために、本発明の第1の光学デバイス装置は、撮像領域と、その外周領域に複数のボンディングパッドを備えている光学デバイスと、上記のセラミック配線基板とを備えた光学デバイス装置であって、前記光学デバイスは前記ダイパターン上に設置され、前記キャビティ内に配置されており、前記ボンディングパッドは前記配線パターンと金属細線によって電気的に接続されており、前記撮像領域の上方に配置され前記セラミック配線基板に接着された透明部材をさらに備えている構成を有している。
このような構成とすることにより、光学デバイス装置を実装基板に半田で接続した場合、外部端子とセラミック基材の接合界面が端面電極で覆われているので温度サイクルや熱衝撃等の熱ストレスが接合界面に生じても外部端子とセラミック基材の接合界面の剥離を防止することができる。
また上記目的を達成するために、本発明の第2の光学デバイス装置は、撮像領域と、その外周領域に複数のボンディングパッドを備える光学デバイスと、上記のパッケージとを備えた光学デバイス装置であって、前記光学デバイスは前記ダイパッド上に設置され、前記第1および第2の開口の少なくとも一方内に配置されており、前記ボンディングパッドは前記配線パターンと金属細線によって電気的に接続されており、前記撮像領域の上方に配置され前記上層基板に接着された透明部材をさらに備えている構成を有している。
ここで光学デバイスは、受光素子(固体撮像素子、フォトダイオード)、発光素子(レーザー、LED)などを例として挙げることができる。
このような構成とすることにより、固体撮像装置を実装基板にハンダで接続した場合、外部端子とセラミック基材の接合界面が端面電極で覆われているので温度サイクルや熱衝撃等の熱ストレスが接合界面に生じても外部端子とセラミック基材の接合界面の剥離を防止することができる。
さらに、本発明のセラミック配線基板の製造方法は、セラミックグリーンシートを準備する工程と、前記セラミックグリーンシートの表裏面に複数の導電性のパターンを形成する工程と、前記セラミックグリーンシートのうち、前記導電性のパターンが形成されている部分の任意の位置に穴を開けて、スルーホールを形成する工程と、前記スルーホール表面に、前記導電性のパターンのうち該スルーホールに臨む端面を覆うように端面電極を形成する工程とを含むことを特徴としている。
まず本発明に至るまでに検討した配線基板(以下、比較の形態の配線基板という)について説明をする。
図3は、比較の形態の配線基板9の製造過程を順に示した図である。
最初に図3(a)に示すように、焼結前のアルミナや窒化アルミニウム等の粉体とバインダーと他の微量の添加物とを混練した混合物がシート状に加工されたグリーンシート(セラミックグリーンシート)79を準備し、それをスルーホール形成用の打ち抜き金型89にセットする。
つぎに図3(b)に示すように、打抜き金型89によりグリーンシート79に、断面が円形もしくは楕円形の複数のスルーホール99、99を形成する。グリーンシート79を上方から見た場合に、スルーホール99,99は碁盤の目のように複数の直線上に並んで、グリーンシート79をマトリックス状に分割している。
つぎに図3(c)に示すように、スルーホール99,99の内壁に端面電極39とするためのペースト状のタングステン、モリブデンまたはモリブデンとマンガンの混合物からなる高融点金属の層を印刷法や充填法で形成する。なお、スルーホール99,99の内壁は凹溝109となる。
つぎに図3(d)に示すように、後ほどセラミック基材59となる各部分の領域の中央部に半導体素子を搭載するための矩形状のダイパターン19と、グリーンシート79上をダイパターン19周囲から放射状に、凹溝109に向かって延設されている複数の配線パターン29を、ペースト状のタングステン、モリブデンまたはモリブデンとマンガンの混合物からなる高融点金属でスクリーン印刷法やフォトリソグラフ法により形成する。この方法により、セラミック配線基板9の両面外周となる部分に形成された配線パターン29および外部端子49は端面電極39の上下の端面を覆う構造をなす。
それから、直線上に並んでいるスルーホール99,99の並びに沿ってグリーンシート79を切断し、複数の個片を形成する。切断は金型切断やダイシングなどで行う。各個片は、ダイパターン19、配線パターン29、端面電極39、外部端子49を有している。そして、個片化されたグリーンシート79を高温焼成して各セラミック配線基板9とし仕上がり外形寸法にする。個片化は、高温焼成後にダイシングやブレイクによって行なっても良い。また、個片化された各セラミック基材59間の境界線の間隔は、予めグリーンシート79の焼成による収縮を見込んで寸法設計がなされている。
最後に図3(e)に示すように、高融点金属からなるダイパターン19、複数の配線パターン29と端面電極39および外部端子49の各表面を無電解メッキや電解メッキによりニッケルと金を積層した導電性薄膜69メッキ層を形成する。
上述の製造方法では、スルーホール99内に端面電極39を形成する工程の後にグリーンシート79上にダイパターン19や配線パターン29を形成する工程がある。工程の順番がこのようであるため、セラミック配線基板9の両面外周に形成された配線パターン29と外部端子49が端面電極39の上下の両端を覆う構造となる。このような端面電極39構造の比較の形態のセラミック配線基板9を使用したLCCパッケージを、図5に示すように実装基板229に実装して半導体装置209を作成した場合、2次実装後の温度サイクル試験でセラミック配線基板9の接合部のセラミック基材59と外部端子49間での剥離が誘発する端面電極39と外部端子49の接続部近傍の断線239およびそこから進行する接続半田199のクラックCによる導通不良を生じさせる。
以上述べた比較の形態における導通不良の問題を解決するため、本願発明者らは様々な検討を行った結果、本願発明を想到するに至った。
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。なお、これらの図において、それぞれの構成部材の厚みや長さ等は図面の作成上から実際の形状とは異なる。また、各構成部材の電極や端子の個数も実際とは異なり、図示しやすい数量としている。さらに、各構成部材の材質も下記説明の材質に限定するものではない。
(第1の実施の形態)
図1(a)は、第1の実施の形態にかかるセラミック配線基板1の概略上面斜視図であり、図1(b)は概略下面斜視図である。また、図2(a)は、本実施の形態にかかるセラミック配線基板1の概略平面図であり、図2(b)は図2(a)に示すA−A線断面図であり、図2(c)は図2(b)に示すB部の拡大図である。
本実施の形態のセラミック配線基板1は、セラミック基材51上面に中央部のダイパターン11とダイパターン11周囲の複数の配線パターン21とを、下面には外部端子41を、側面部には複数の端面電極31を備えている。このセラミック配線基板1によるパッケージ形態は、LCC(Leadless Chip Carrier)と呼ばれる構造であり、小型、薄型化に優れたパッケージ形態の一つである。
また、本実施の形態では、セラミック基材51は、例えば1層のセラミックからなる絶縁層で構成されており、セラミック材料は、例えばアルミナ、窒化アルミニウム等の焼結体を用いてもよいし、あるいはガラスを添加した低温焼成型ガラスセラミック材料等の焼結体を用いてもよい。ただし、高熱伝導性を要求される場合には、アルミナや窒化アルミニウム等のセラミック材料等の焼結体を用いることが好ましい。
ガラスセラミック材料の上に形成されるダイパターン11、配線パターン21および外部端子41は、ガラスセラミック材料からなるセラミック基材51の上面および下面に、例えば無電解銅メッキと電解銅メッキとを併用して形成した後、所定のパターン形状にエッチングを行うことで形成することができるし、例えばCuペースト、Agペーストを、例えば印刷法で形成することもできる。また、アルミナや窒化アルミニウム等の材料の上に形成されるダイパターン11、配線パターン21および外部端子41は、アルミナや窒化アルミニウム等の材料からなるセラミック基材51の上面および下面に、例えば所定のパターン形状にタングステンペースト、モリブデンペーストやモリブデンとマンガンの混合ペーストを例えば印刷法で形成することもできる。
また、セラミック基材51の側面部(端面)には上面から下面まで延びて形成された、断面が半円状の凹溝101の中(凹溝101の溝内)に端面電極31が形成されている。端面電極31は、金属ペースト、例えばセラミック基材51がガラスセラミックではCuペーストやAgペースト、セラミック基材51がアルミナや窒化アルミニウム等のセラミックではタングステン、モリブデン、モリブデンとマンガン混合物等の高融点金属からなるペーストを、例えば充填法や印刷法を適用して形成することができる。また他の方法としては、例えば無電解銅メッキと電解銅メッキとを併用して形成することもできる。
そして、端面電極31は、セラミック基材51の上面に形成された配線パターン21および下面に形成された外部端子41の両パターン層と、セラミック基材51側面の半円状凹溝101の上下角部で接続されており、端面電極31と上面の配線パターン21と下面の外部端子41の3要素は一体化して電気的に接続された構造を有している。
以上の構成により、本実施の形態のセラミック配線基板1における端面電極31は、セラミック基材51の上面および下面からそれぞれ上方および下方に突出しており、この突出している部分に配線パターン21および外部端子41の端面(セラミック基材51の側面側に存する端面)が接続して、配線パターン21および外部端子41のセラミック基材51の側面側に存する両端面もしくは外部端子41のセラミック基材51の側面側に存する端面を覆う構造上の特徴を備える。
上記の構造上の特徴により、比較の形態での問題点が解決できる。即ち、セラミック配線基板1に半導体素子が搭載されたLCCパッケージを実装基板に半田付けをする際に、端面電極31および外部端子41の半田濡れ性を改善でき、且つ2次実装後の温度サイクル試験でセラミック配線基板接合部のセラミック基材51と外部端子41間で剥離を誘発し、端面電極31と外部端子41の接続部近傍で断線およびそこから進行する接続部半田のクラックによる導通不良を防止し、導通に関する信頼性を向上させることができる。
また、セラミック配線基板1上面のダイパターン11領域にキャビティーを設けた構造であってもよい。即ち、セラミック基材51のダイパターン11が形成されている領域が
凹んでいて、そこに半導体素子を配置してもよい。
なお、ダイパターン11、配線パターン21、端面電極31および外部端子41には、その表面がニッケルと金の積層膜で覆われた導電性薄膜61を形成することが好ましい。この場合に、例えば銅メッキ膜、厚膜銅配線、タングステン配線、モリブデン配線、モリブデンとマンガンの混合材からなる配線上に、例えばニッケルメッキを行った後、金メッキを行って導電性薄膜61を形成することが好ましい。
上述の構成および材質にすることにより、例えばダイパターン11面上に搭載された半導体素子のAl電極にAuワイヤーを用いてボールボンディングをする場合に、配線パターン上でのボンダビリティの向上を図ることができる。
以下、図3に示す比較の形態のセラミック配線基板9の製造方法と対比して本実施の形態のセラミック配線基板1の製造方法について図4を用いて説明する。
最初に図4(a)に示すように、焼結前のアルミナや窒化アルミニウム等の粉体とバインダーと他の微量の添加物で混練された混合物がシート状に加工されたグリーンシート(セラミックグリーンシート)71を準備する。このグリーンシート71は後ほど切り分けられ焼成されて複数のセラミック基材51となる。
次に図4(b)に示すように、グリーンシート71のうち、後ほど個々のセラミック基材51となる各部分の領域内の上面の中央部に半導体素子を搭載するための矩形状のダイパターン11と、ダイパターン11周囲から放射状に延設されている複数の配線パターン21とをグリーンシート71の上面(図において)に、複数の外部端子41のパターンを下面に、ペースト状のタングステン、モリブデンまたはモリブデンとマンガンの混合物からなる高融点金属を用いてスクリーン印刷法により形成する。なお、高融点金属層からなるダイパターン11と配線パターン21とは、フォトリソグラフィプロセスとドライエッチングプロセスによりパターン形成を行なってもよい。
次に図4(c)から図4(d)に示すように、打抜き金型81によりグリーンシート71に、断面が円形もしくは楕円形の複数のスルーホール91,91を形成する。グリーンシート71を上方から見た場合に、スルーホール91,91は碁盤の目のように複数の直線上に並んでいて、グリーンシート71をマトリックス状に分割している。また、スルーホール91,91の内壁は凹溝101となる。ここでのスルーホール91,91の形成手段にパンチング法を用いて説明したが、レーザービームで形成してもよい。なお、図4(b)のダイパターン11、複数の配線パターン21、外部端子41のパターンの形成を図4(c)のスルーホール91形成のあとに行なってもよい。
次に図4(e)に示すように、スルーホール91の内壁にペースト状のタングステン、モリブデンまたはモリブデンとマンガンの混合物からなる高融点金属の層を印刷法や充填法で形成して端面電極31とする。この方法により端面電極31は、配線パターン21の凹溝101に臨む端面と外部端子41の凹溝101に臨む端面を完全に覆う構造となる。
そして直線上に並んでいるスルーホール91,91の並びに沿ってグリーンシート71を切断し、複数の個片を形成する。切断はダイシングで行う。各個片は、ダイパターン11、配線パターン21、端面電極31、外部端子41を有している。また、切断はレーザーで行なってもよいし、切断金型で行なってもよい。そして、個片化された各グリーンシート71を高温焼成して各セラミック配線基板1にし、仕上がり外形寸法にする。グリーンシート71においてスルーホール91,91によって形成されている各セラミック配線基板1となるもの同士の間の境界線は、当該境界線同士の間の間隔が予めグリーンシート71の焼成による収縮を見込んで寸法設計がなされているため、その寸法設計に応じた位置に形成されている。
最後に図4(f)に示すように、高融点金属からなるダイパターン11、複数の配線パターン21、端面電極31および外部端子41の各表面に無電解メッキや電解メッキにより金とニッケルを積層した導電性薄膜61メッキ層を形成する。
上述の製造法方によれば、端面電極がセラミック配線基板1の両面外周に形成された配線パターン21および外部端子41両方のセラミック基材51の側面側の端面を完全に覆う構造が実現できる。このような端面電極31構造にすることで、本実施の形態のセラミック配線基板1を使用したLCCパッケージは、図5に示した比較形態のセラミック配線基板9を用いたパッケージのようなクラックCの発生を抑制し、2次実装後の温度サイクル試験でセラミック配線基板1の接合部のセラミック基材51と外部端子41間で剥離が誘発され端面電極31と外部端子41の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良を防止できる。
このように比較形態のセラミック配線基板9の製造方法で得られたセラミック配線基板9を使用したLCCパッケージに比べて本実施の形態のセラミック配線基板1の製造方法で得られたセラミック配線基板1を使用したLCCパッケージは、2次実装後の温度サイクル試験でセラミック配線基板1接合部のセラミック基材51と外部端子41間での剥離が誘発する端面電極31と外部端子41の接続部近傍の断線231およびそこから進行する接続半田191のクラックによる導通不良(図5参照)を防止して、接合信頼性が飛躍的に向上する。
つぎに、本実施の形態のLCC用セラミック配線基板1を用いた半導体装置201を説明していく。図6(a)は、本実施の形態にかかるセラミック配線基板1を用いた半導体装置201の概略上面斜視図、図6(b)は樹脂封止前の概略上面斜視図である。また、図7(a)は、本実施の形態にかかるセラミック配線基板1を用いた半導体装置201の概略正面図、図7(b)は図7(a)に示すC−C線断面図である。
本実施の形態の半導体装置201の構成要素は、セラミック基材51の上面において中央部にダイパターン11を、その周囲に複数の配線パターン21を有し、端面部に複数の端面電極31および下面に外部端子41を備えるセラミック配線基板1と、複数のAl電極171を備えた半導体素子151と、Al電極171とセラミック基材51面上の配線パターン21を電気的に接続する金属細線181と、半導体素子151をセラミック基材51面上のダイパターン11に固着するダイボンド材161と、半導体素子151および金属細線181を覆う封止樹脂141を備えている。
つぎに前記半導体装置201の構成の詳細を説明する。セラミック基材51は上述の材料および構成のものを用いる。また、シリコンやIII−V属化合物からなる半導体素子151は裏面を加工して所望の厚さに仕上げられて、主面内側に回路が形成され、外周に複数のAl電極171が配置されている。また、半導体素子151をダイパターン11に固着するダイボンド材161は、例えばペースト状のエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を用いてもよいし、シート状のエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂であってもよい。ただし、高発熱半導体素子や半導体素子151とダイパターン11間の電位差を低くする半導体素子151を固着する場合は、例えば銀や銅等の金属フィラーを分散させた樹脂ペーストを用いることが好ましい。また、金属細線181はワイヤーボンディングが可能な金、銅、アルミニウム等の材質が好ましい。そして、封止樹脂141は熱硬化性樹脂を主成分とするペースト状樹脂で、エポキシ樹脂では例えばビスフェノール樹脂、ノボラック樹脂、ビフェニール樹脂等が望ましく、特にビフェニールA型樹脂、ビフェニールS型樹脂、ビフェニールF型樹脂は汎用性に優れ且つ常温で液状のため、本実施の形態の樹脂封止141への適用に望ましい。
半導体装置201に本実施の形態のセラミック配線基板1を用いる構成とすることで、2次実装後の温度サイクル試験でセラミック配線基板1接合部のセラミック基材51と外部端子41間での剥離が誘発する端面電極31と外部端子41の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良を防止できる。
つぎに、図8(a)から図8(e)を参照して本実施の形態の半導体装置201の製造方法を説明していく。
最初に図8(a)に示すように、上面にダイパターン11と複数の配線パターン21を備え、下面に複数の外部端子41を有するセラミック配線基板1を準備する。
つぎに図8(b)に示すように、セラミック配線基板1のダイパターン11面上にダイボンド材161を、例えばディスペンサーを用いて塗布する。ディスペンスノズルは、シングルノズルであってもマルチノズルでも構わない。またスタンピング法などの転写方式でダイボンド材161を供給してもよい。ダイボンド材161は、例えばエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を主成分とする熱硬化性ペーストあり、エポキシ樹脂としては、例えばビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂などが望ましい。ビスフェノール樹脂の中でも、例えばビスフェノールA型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールF型エポキシ樹脂が最も汎用され、常温で液状であり、好ましい。ただし、高伝熱性を要求される場合には、例えばAgなどの金属フィラーを分散させた樹脂ペーストを用いることが好ましい。また熱硬化性樹脂ペーストの代わりに、例えばエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を主成分とするテープ状接着剤を用いてもよい。テープ状接着剤の場合は、半導体素子151をダイシングにより分割する前にあらかじめウエハ裏面に貼り付け、ダイシングをウエハとともに一括して行い、裏面にテープ状接着剤を備えた半導体素子151に分割する。
つぎに図8(c)に示すように、ダイボンド材161の上に半導体素子151を搭載して、セラミック配線基板1のダイパターン11との位置合わせを行ない、その後熱硬化炉内でダイボンド材161を約120〜170℃で2時間保存し加熱硬化してダイパターン11上に半導体素子151を固着する。そして、加熱時の硬化炉内は不活性ガス雰囲気であることが望ましい。
つぎに図8(d)に示すように、半導体素子151主面上の複数のAl電極(図示せず)とそれらに対応するセラミック配線基板1の各配線パターン21間を金細線181でワイヤーボンダーにより接続する。また、金属細線181は銅であってもよいし、Alであってもよい。
最後に図8(e)に示すように、印刷法で液状の熱硬化性エポキシ樹脂を半導体素子151と金属細線181を覆うように塗布して、脱泡処理後に熱硬化炉で約140〜200℃で4時間保存して加熱硬化させる。また他の熱硬化性エポキシ樹脂塗布法としてディスペンサー塗布法を使用してもよい。
本実施の形態に係るセラミック配線基板1を使用したLCC型半導体装置201の製造方法は、セラミック配線基板1が配線パターン21の端面と外部端子41の端面を端面電極31が覆う構造を備えるために、2次実装後の温度サイクル試験でセラミック配線基板1接合部のセラミック基材51と外部端子41間での剥離が誘発する端面電極31と外部端子41の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良(図5参照)を防止し、導通に関する接合信頼性が飛躍的に向上する。
(第2の実施の形態)
図9(a)は、第2の実施の形態にかかるセラミック配線基板2の概略下面図、図9(b)は図9(a)に示すD−D線断面図(上下を逆に示している)で、図9(c)は図9(b)に示すE部の拡大図である。
本実施の形態のセラミック配線基板2は、セラミック基材52の上面に中央部のダイパターン12とダイパターン12周囲の複数の配線パターン22とを備え、下面には外部端子42を、側面部には複数の端面電極32を備えており、このセラミック配線基板2によるパッケージ形態は、LCC構造であり、小型、薄型化に優れたパッケージ形態の一つである。
また、本実施の形態におけるセラミック基材52の材質である、ガラスを添加した低温焼成型ガラスセラミック材料およびセラミック材料の焼結体は第1の実施の形態と同様であり、ここでは詳細な説明を省略する。
ガラスセラミック材料上へのダイパターン12、配線パターン22および外部端子42の形成は、セラミック基材52の上面および下面に、例えば無電解銅メッキと電解銅メッキとを併用して銅層を形成した後、所定のパターン形状にエッチングすることで行うことができるし、例えばCuペースト、Agペーストを、例えば印刷法により塗布することで行うこともできる。また、アルミナや窒化アルミニウム等の材料の上へのダイパターン12、配線パターン22および外部端子42の形成は、セラミック基材52の上面および下面に、例えば所定のパターン形状にタングステンペースト、モリブデンペーストやモリブデンとマンガンの混合ペーストを例えば印刷法により塗布することで行える。
セラミック配線基板2では、端面電極32形成部のセラミック基材52側面が上部と下部とで形状が異なっている。上部は、上面に対して垂直な面であり、下部はセラミック基材52下面に対して20°から70°の範囲の傾斜を、好ましくは45°の傾斜を有する傾斜部122とからなる本実施の形態特有の形状を備えている。
この各セラミック基材52側面に形成される複数の端面電極32は、セラミック基材52側面の凹溝102内に形成され、この凹溝102は製造工程の途中で形成されるスルーホールに由来する。グリーンシートにスルーホールを形成する際に、スルーホールの中心が同一の上側の円柱孔と下側の円錐孔が所定の深さで繋がり、且つ上面の孔径が下面の孔径より小さい形状のスルーホールが形成される。このスルーホールを、中心軸を含む面で分割し、半円状で、半円状の凹溝102が形成される。この凹溝102に端面電極32を形成するには、焼成前のスルーホール内に中空状の金属ペースト、例えばガラスセラミックではCuペーストやAgペーストを用い、アルミナや窒化アルミニウム等のセラミックではタングステン、モリブデン、モリブデンとマンガン混合物等の高融点金属からなるペーストを用いて例えば充填法や印刷法で形成することができる。また他の方法としては、例えば無電解銅メッキと電解銅メッキとを併用して形成することもできる。
そして、端面電極32は、上面の配線パターン22および下面の外部端子42の両パターン層と、セラミック基材52側面の半円状凹溝102の上下角部部で接続されており、電極部の下方が傾斜したセラミック基材52側面に形成された端面電極32と上面の配線パターン22と下面の外部端子42の3要素は一体化して電気的に接続された構造を有している。即ち、端面電極32は、セラミック基材52の上面および下面からそれぞれ上方および下方に突出しており、この突出している部分に配線パターン22および外部端子42の端面(セラミック基材52の側面側に存する端面)が接続して、配線パターン22および外部端子42のセラミック基材52の側面側に存する両端面もしくは外部端子42のセラミック基材52の側面側に存する端面を覆う構造上の特徴を備える。
以上の構成とすることで、本実施の形態のセラミック配線基板2側面に形成されて、電極部の下方が傾斜した端面電極32は、端面電極32が配線パターン22と外部端子42の両端面もしくは外部端子42の端面を覆う構造を備える。
上記の構成を有しているので、第1の実施の形態の効果に加えて、端面電極32の外部端子側がセラミック基材52下面に対して20°から70°の範囲で傾斜し、好ましくは45°の傾斜を有する傾斜部122を有しているため外部端子42を実装基板に半田付けした場合、2次実装後の温度サイクル試験の低温環境で生じるセラミック配線基板2側面の圧縮応力は傾斜面に沿った分力の発生により圧縮応力の剥離成分が小さくなり、セラミック配線基板2接合部のセラミック基材52と外部端子42間での剥離が誘発する端面電極32と外部端子42の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良(図5参照)を防止して、導通に関する信頼性を向上させることができる。
なお、ダイパターン12、配線パターン22、端面電極32および外部端子42の表面には、金とニッケルの積層膜からなる導電性薄膜62を形成することが好ましい。この場合に、例えば銅メッキ膜、厚膜銅配線、タングステン配線、モリブデン配線、モリブデンとマンガンの混合材配線上に、例えばニッケルメッキを行った後、金メッキを行って導電性薄膜62を形成することが好ましい。
上述の構成および材質にすることにより、例えばダイパターン12面上に搭載された半導体素子のAl電極にAuワイヤーを用いてボールボンディングをする場合に、配線パターン22上でのボンダビリティの向上が図れる。またセラミック配線基板2に半導体素子が搭載されたLCCパッケージを実装基板に半田付けする際に端面電極32および外部端子42のはんだ濡れ性を改善できる。
以下、本実施の形態のセラミック配線基板2の製造方法について図10を用いて簡単に説明する。
最初に図10(a)に示すように、焼結前のアルミナや窒化アルミニウム等の粉体とバインダーと他の微量の添加物で混練された混合物がシート状に加工されたグリーンシート(セラミックグリーンシート)72を準備する。このグリーンシート72は後ほど切り分けられ焼成されて複数のセラミック基材52となる。
つぎに図10(b)に示すように、グリーンシート72のうち、後ほど個々のセラミック基材52となる各部分の領域の上面の中央部に半導体素子が搭載される矩形状のダイパターン12と、ダイパターン12周囲からセラミック基材52上を放射状に延設されている複数の配線パターン22とを、下面に複数の外部端子42パターンを、ペースト状のタングステン、モリブデンまたはモリブデンとマンガンの混合物からなる高融点金属でスクリーン印刷法により形成する。あるいは、高融点金属層のダイパターン12と配線パターン22の形成法にフォトリソグラフィプロセスとドライエッチングプロセスによりパターン形成を行なってもよい。また、例えばガラスセラミックではCuペーストやAgペーストを用いて各パターンを形成してもよい。
つぎに図10(c)から図10(d)に示すように、打抜き金型83によりグリーンシート72に、断面が円形もしくは楕円形の複数のスルーホール92,92を形成する。なお、図10(c)、(d)はほかの図とは上下が逆に描かれている。グリーンシート72を上方から見た場合に、スルーホール92,92は碁盤の目のように複数の直線上に並んで、グリーンシート72をマトリックス状に分割している。また、スルーホール92,92の内壁は凹溝102となる。打抜き金型83の雄型は、打ち抜き方向に対して下側が円柱で上側が傾斜を有する円柱であるので、傾斜部122が形成される。また、スルーホール92断面は下側が楕円柱で上側が傾斜を有する楕円柱であってもよい。なお、スルーホール92の形成は、ダイパターン12、複数の配線パターン22、複数の外部端子42パターンの形成する前に行なってもよい。
つぎに図10(e)に示すように、グリーンシート72に端面電極32を形成するために、スルーホール92の内壁にペースト状のタングステン、モリブデンまたはモリブデンとマンガンの混合物からなる高融点金属の層を印刷法や充填法で形成する。例えば、ガラスセラミック基材では、スルーホール92の内壁に銅ペーストや銀ペーストを塗布して、もしくは無電解銅メッキや電解銅メッキによって端面電極32を形成してもよい。この方法により、セラミック配線基板2の両面外周に形成された配線パターン22と外部端子42は端面電極32の両端面を覆う構造となる。
そして直線上に並んでいるスルーホール92,92の並びに沿ってグリーンシート72を切断し、複数の個片を形成する。切断はダイシングで行う。各個片は、ダイパターン12、配線パターン22、端面電極32、外部端子42を有している。また、切断はレーザーで行なってもよいし、切断金型で行なってもよい。そして、個片化された各グリーンシート72を高温焼成して各セラミック配線基板2にし、仕上がり外形寸法にする。グリーンシート72においてスルーホール92,92によって形成されている各セラミック配線基板2となるものの間の境界線は、当該境界線同士の間の間隔が予めグリーンシート72の焼成による収縮を見込んで寸法設計がなされているため、その寸法設計に応じた位置に形成されている。
最後に図10(f)に示すように、高融点金属からなるダイパターン12、複数の配線パターン22、端面電極32および外部端子42の各表面を無電解メッキや電解メッキにより金とニッケルを積層した導電性薄膜62メッキ層を形成する。
上述の製造法方の実施により、端面電極32が、セラミック配線基板2の両面外周部に形成された配線パターン22および外部端子42両方のセラミック基材52側面側の端面を完全に覆い、且つ外部端子42端面と接続された端面電極32の一部がセラミック基材52側面に対して傾斜を有する構造が実現できる。
このような配線パターン22および端面電極32構造にすることで、例えばセラミック配線基板2に半導体素子が搭載されたLCCパッケージを実装基板に半田付けする際に、端面電極32および外部端子42のはんだ濡れ性を改善できる。
さらに本実施の形態のセラミック配線基板2を使用したLCCパッケージは、端面電極32の外部端子42側がセラミック基材52下面に対して20°から70°の範囲で好ましくは45°の傾斜を有しているため外部端子42を実装基板に半田付けした場合、2次実装後の温度サイクル試験の低温環境で生じるセラミック配線基板2側面への圧縮応力のうち傾斜面に沿った分力が小さくなる。従って、セラミック配線基板2と外部の実装基板との接合部におけるセラミック基材52と外部端子42間での剥離が誘発する端面電極32と外部端子42の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良(図5参照)を防止して、導通に関する信頼性をより一層向上させることができる。また、ダイパターン12面上に搭載された半導体素子のAl電極にAuワイヤーを用いてボールボンディングをする場合に、配線パターン22上でのボンダビリティの向上が図れる。
また、本実施の形態のセラミック配線基板2を用いた半導体装置の構成及び製造方法については、セラミック配線基板2の構造が異なるが、それ以外は第1の実施の形態の内容と同じであり、ここでの詳細な説明は省略するが、上述した理由により第1の実施の形態で得られた2次実装接続部の接続信頼性より優れた信頼性が得られる。
(第3の実施の形態)
図11(a)は、第3の実施の形態にかかるセラミック配線基板3の概略下面図、図11(b)は図11(a)に示すF−F線に沿った断面図で、図11(c)は図11(b)に示すG部の拡大図である。
本実施の形態のセラミック配線基板3は、セラミック基材53の上面には中央部のダイパターン13とダイパターン13周囲の複数の配線パターン23とを備え、下面には周辺に配置された複数の外部端子43とこの外部端子43の一部の上を覆う絶縁膜133を備え、側面部には複数の端面電極33を備えており、このセラミック配線基板3によるパッケージ形態は、LCC構造であり、小型、薄型化に優れたパッケージ形態の一つである。この絶縁膜133は端面電極33の下面側端面部と外部端子43の一部とを覆っている。
また、本実施の形態におけるセラミック基材53の材質である、ガラスを添加した低温焼成型ガラスセラミック材料およびセラミック材料の焼結体は第1の実施の形態と同様であり、ここでは詳細な説明を省略する。
ガラスセラミック材料の上へのダイパターン13、配線パターン23および外部端子43の形成は、セラミック基材53の上面および下面に、例えば無電解銅メッキと電解銅メッキとを併用して銅層を形成した後、所定のパターン形状にエッチングすることで行うことができるし、例えばCuペースト、Agペーストを、例えば印刷法で形成することもできる。また、アルミナや窒化アルミニウム等の材料の上へのダイパターン13、配線パターン23および外部端子43の形成は、セラミック基材53の上面および下面に、例えば所定のパターン形状にタングステンペースト、モリブデンペーストやモリブデンとマンガンの混合ペーストを例えば印刷法によって塗布することで行うことができる。
セラミック配線基板3は、下面最外周の凹溝103の角部で端面電極33と接続される外部端子43面上の一部とセラミック基材53露出面上にソルダレジストや低融点ガラスの絶縁膜133が形成された本実施の形態特有の構造を備えている。
端面電極33は、セラミック基材53の上面の配線パターン23および下面の外部端子43の両パターン層と、セラミック基材53側面の半円状凹溝103の上下角部部で接続されており、セラミック基材53側面に形成された端面電極33と上面の配線パターン23と下面の外部端子43の3要素は一体化して電気的に接続された構造を有している。
本実施の形態のセラミック配線基板3側面に形成された端面電極33は、配線パターン23および外部端子43両方のセラミック基材53側面側における端面を覆う構造上の特徴を備えている。
なお、ダイパターン13、配線パターン23、端面電極33および外部端子43の表面には、金とニッケルの積層膜からなる導電性薄膜63を形成することが好ましい。この場合に、例えば銅メッキ膜、厚膜銅配線、タングステン配線、モリブデン配線、モリブデンとマンガンの混合材配線上に、例えばニッケルメッキを行った後、金メッキを行って導電性薄膜63を形成することが好ましい。
本実施形態のセラミック配線基板3は第1の実施の形態のセラミック配線基板と同様の効果を有するとともに、外部端子43上の角部の一部に絶縁膜133が配置されているために、外部端子43を実装基板に半田付けした場合、2次実装後の温度サイクル試験の低温環境で生じるセラミック配線基板3側面への圧縮応力時の応力集中点が外部端子43の中心側に移動し、その結果、セラミック基材53と外部端子43との圧縮応力の剥離成分が減少し、セラミック配線基板3接合部のセラミック基材53と外部端子43間での剥離が誘発する端面電極33と外部端子43の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良(図5参照)を防止して、導通に関する信頼性を向上させることができる。
また、上述の構成および材質にすることにより、例えばダイパターン13面上に搭載された半導体素子のAl電極にAuワイヤーを用いてボールボンディングをする場合に、配線パターン23上でのボンダビリティの向上が図れる。またセラミック配線基板3に半導体素子が搭載されたLCCパッケージを実装基板に半田付けする際に端面電極33および外部端子43のはんだ濡れ性を改善できる。
以下、本実施の形態のセラミック配線基板3の製造方法について図12を用いて簡単に説明する。
最初に、第1の実施の形態の図4(a)から図4(e)の工程で処理された複数のセラミック配線基板を準備する。
つぎに、図12(a)に示すように、高融点金属からなる各パターン23,33,43表面に無電解メッキや電解メッキにより金とニッケルを積層した導電性薄膜63メッキ層を形成する。
最後に図12(b)に示すように、各セラミック配線基板3の下面最外周にソルダレジストや低融点ガラスからなる絶縁膜133を形成する。また、絶縁膜133は、個片化された複数のセラミック配線基板3を、複数の位置決め穴を備えた所定の位置決めトレーに収納して同時に印刷法、転写法、描画法もしくは噴射法を用いてソルダレジストあるいは低融点ガラスの層の形成を行ない、その後硬化もしくは焼結を行なって形成する。なお、絶縁膜133の形成はセラミック配線基板3を個片化する前の工程で行ない、その後個片化と、金とニッケルを積層した導電性薄膜63の形成を行なってもよい。
上述の製造法方の実施により、端面電極33がセラミック配線基板3の両面外周に形成された配線パターン23端面と外部端子43端面を完全に覆うとともに、ダイパターン13、配線パターン23、端面電極33および外部端子43パターンの表面が金とニッケルの積層メッキで覆われ、且つ外部端子43の外側の一部とセラミック基材53の露出部外周角部近傍に絶縁膜133を有する構造が実現できる。
このような配線パターン23、端面電極33および外部端子43構造にすることで、例えばダイパターン13面上に搭載された半導体素子のAl電極にAuワイヤーを用いてボールボンディングをする場合に、配線パターン23上でのボンダビリティの向上が図れる。またセラミック配線基板3に半導体素子が搭載されたLCCパッケージを実装基板に半田付けする際に端面電極33および外部端子43のはんだ濡れ性を改善できる。
さらに本実施の形態のセラミック配線基板を使用したLCCパッケージは、外部端子43の外側の一部が絶縁膜で覆われて半田付けされない領域を有しているため外部端子43を実装基板に半田付けした場合、2次実装後の温度サイクル試験の低温環境で生じるセラミック配線基板3側面への圧縮応力の応力集中点がセラミック配線基板3接合部のセラミック基材53と外部端子43間での剥離発生点より中心側に移動し、その結果セラミック配線基板3接合部のセラミック基材53と外部端子43間での剥離が誘発する端面電極33と外部端子43の接続部近傍の断線およびそこから進行する接続半田のクラックによる導通不良(図5参照)を防止し、導通に関する信頼性をより一層向上させることができる。
また、本実施の形態のセラミック配線基板3を用いた半導体装置の構成及び製造方法については、セラミック配線基板3の構造が異なるが、それ以外は第1の実施の形態の内容と同じであり、ここでの詳細な説明は省略するが、上述した理由により第1の実施の形態で得られた2次実装接続部の接続信頼性より優れた信頼性が得られる。
(第4の実施の形態)
図14(a)は、第4の実施の形態にかかる中空型LCCパッケージ(パッケージ)304の外囲器層244の概略上面斜視図、図14(b)は段差層254の概略上面斜視図、図14(c)はダイアタッチ層264の概略上面斜視図である。
図15(a)は、本実施の形態にかかる中空型LCCパッケージ304の概略上面斜視図、図15(b)は概略下面斜視図である。また、図16(a)は、本発明の実施の形態にかかる中空型LCCパッケージ304の概略下面図、図16(b)は図16(a)に示すH−H線に沿った概略の断面図で、図16(c)は図16(b)に示すJ部の拡大図である。
以下に、図14から図16を参照して第4の実施の形態の中空型LCCパッケージ304の構成を説明する。
本実施の形態の中空型LCCパッケージ304は、図14に図示するように、投影面の形状が矩形で、アルミナや窒化アルミニウム等のセラミックからなり、上層の外囲器層(上層基板)244と、中層の段差層(中間基板)254と、下層のダイアタッチ層(下層基板)264で構成される。
外囲器層244には、中央部に半導体素子主面周辺に配置される複数のAl電極から引き出された金属細線の他端を収納しうる大きさの第1開口274が形成されており、且つ四辺の各外周側面には上面から下面にまで至る複数の凹溝104が形成された構造をなし、外囲器層244アルミナ基板の焼成後の厚みは100μmから600μmの範囲とし好ましくは300μmとする。
段差層254には、中央部に半導体素子を収納しうる大きさの第2開口284が形成さており、且つ四辺の各外周側面には外囲器層274に形成された凹溝104と一致する位置に上面から下面にまで至る複数の第1の凹溝1041が形成されている。そして段差層254の上面側には、第2開口284近傍から四辺の各外周の第1の凹溝1041角部までタングステン、モリブデン、モリブデンとマンガンの混合物等のうちのいずれかの高融点金属を主成分とする配線パターン24が形成されている。
前記段差層254側面の第1の凹溝1041には高融点金属からなる端面電極34が全面に形成されており、配線パターン24と接続されている。そして、外囲器層244と段差層254の積層時に外囲器層244下面と段差層254上面が重なる領域を除く配線パターン24や端面電極34の表面にはニッケルの厚みが1μmから5μmの範囲とし好ましくは3μmで、金の厚みが0.1μmから2μmの範囲とし好ましくは0.6μmのニッケルと金の積層メッキ層が形成された構造をなし、段差層254アルミナ基板の焼成後の厚みは100μmから600μmの範囲とし好ましくは300μmとする。なお、配線パターン24と端面電極34の高融点金属膜の厚みは8μmから30μmの範囲とし好ましくは15μmとする。そして、配線パターン24や端面電極34の高融点金属上層の金とニッケルの積層部の導電性薄膜64はニッケルの厚みが1μmから5μmの範囲とし好ましくは3μmで、金の厚みが0.1μmから2μmの範囲とし好ましくは0.6μmに形成されている。
ダイアタッチ層264は、四辺の各外周側面に上面から下面にまで至る複数の第2の凹溝1042が、外囲器層244に形成された凹溝104および段差層254に形成された第1の凹溝1041の位置と一致させて形成されている。第2の凹溝1042内には第1の凹溝1041と同様に端面電極34が形成されている。そして上面の中央部には段差層254の第2開口284寸法と同じかもしくはそれより小さな矩形のタングステン、モリブデン、モリブデンとマンガンの混合物等のうちのいずれかの高融点金属を主成分とするダイパターン14が形成されている。ダイパターン14は1箇所が端面電極34まで繋がれている。さらにダイアタッチ層264の下面には、四辺の第2の凹溝1042角部から所定の長さで前記の高融点金属を主成分とする外部端子44が複数の第2の凹溝1042毎に配置され、各外部端子44はダイアタッチ層264側面に形成された対応する第2の凹溝1042内に形成された端面電極34に接続されている。
この端面電極34と外部端子44の接続部は、図16(b)と図16(c)に示すように端面電極34が外部端子44の第2の凹溝1042に臨んでいる端面を完全に覆って接続された構造をなしており、両電極を形成する高融点金属の端面電極34と外部端子44の表面にはニッケル上に金を積層したメッキ層が形成された構造をなしている。つまり、第1の実施形態と同じ構造である。ダイアタッチ層264アルミナ基板の焼成後の厚みは150μmから500μmの範囲とし好ましくは200μmとする。そして、外部端子44、ダイパターン14および端面電極34を構成する高融点金属の厚みは8μmから30μmの範囲とし好ましくは15μmとし、外部端子44やダイパターン14や端面電極34の高融点金属表面上のニッケルと金の積層部からなる導電性薄膜64はニッケルの厚みが1μmから5μmの範囲とし好ましくは3μmで、金の厚みが0.1μmから2μmの範囲とし好ましくは0.6μmに形成されている。
これらの、外囲器層244、段差層254およびダイアタッチ層264からなる導体印刷された3層のシートは、焼成積層されて積層体を形成し、この積層体の配線パターン24、ダイパターン14と端面電極34と外部端子44の露出面上にニッケルと金の積層メッキをこの積層体に施すことで本発明の中空型LCCパッケージ304が得られる。
また、中空型LCCパッケージ304の段差層254とダイアタッチ層264の端面電極34の金とニッケルの積層メッキは、前記の3層が積層された後に積層体の状態で行って電気的に接続された構造を有するものであって、各層毎に行なうものではない。また他の端面電極34の高融点金属層と金とニッケルの積層導電性薄膜64の形成手段として、段差層254とダイアタッチ層264を積層後にスルーホール部を印刷と電解メッキでホール内に導電性薄膜64を形成し、その後に中空型パッケージ304に個片化してもよい。
なお、ここでは図14から図16に図示したようにダイアタッチ層264側面に形成された第2の凹溝1042の幅と外部端子44の幅が同じ寸法として説明してきたが、外部端子44の幅が第2の凹溝1042の幅より大きい寸法であってもよい。
上述のように、ダイアタッチ層264の端面電極34と外部端子44の接続構造を、端面電極34が外部端子44の第2の凹溝1042に臨んでいる端面を覆う構造とすることで、実装基板の接続ランドに、半導体素子を搭載したセラミックからなる中空型LCCパッケージ304の外部端子44と端面電極34とを半田リフローで接続して温度サイクル試験を実施した場合、低温環境で実装基板の接続ランドと中空型LCCパッケージ304の外部端子44との間に大きな剥離力が発生し、繰返し熱疲労環境内で剥離や亀裂が進行して最後に電送路の断線に至る故障が防止できる高信頼性の中空型LCCパッケージ304が実現できる。
また、本実施の形態の中空型LCCパッケージ304を用いた光学デバイス装置204の構成を図20に示す。図20(a)は光学デバイス装置204の概略上面斜視図、図20(b)は図20(a)に示すP−P線に沿った断面図である。
光学デバイス装置204の一例として、中空型LCCパッケージ304と撮像素子である光学デバイス154とからなる構成を図20を参照して説明する。
光学デバイス154を搭載した光学デバイス装置204においては、中空型LCCパッケージ304のダイパターン14上にダイボンド材164で光学デバイス154が固着されている。光学デバイス154は主面上の各Al電極174とそれに対応する中空型LCCパッケージ304の配線パターン24間が金属細線184で電気的に接続されている。そして、透明部材314が中空型LCCパッケージ304の外囲器層244上面の封着面294に封着材324により取り付けられた構成をなしている。
上述のような光学デバイス装置204の構成とすることで、第1の実施の形態のセラミック配線基板のところで説明した理由により2次実装時の接続部における信頼性が向上する。
(第5の実施の形態)
図13(a)は、第5の実施の形態にかかる中空型LCCパッケージの外囲器層(上部基板)244の概略上面斜視図、図13(b)はダイアタッチ層(下部基板)264’配線パターン層の概略上面斜視図である。
本実施形態では、外囲器層244が第4の実施形態と同じであるので、この部分については説明を省略する。また、本実施形態のダイアタッチ層264’は、第4の実施形態のダイアタッチ層264に配線パターン24’を加えたものとなっている。
本実施形態のダイアタッチ層264’は、四辺の各外周側面に上面から下面にまで至る複数の凹溝1043が、外囲器層244に形成された凹溝104の位置と一致させて形成されている。凹溝1043内には端面電極34が形成されている。そして上面の中央部には矩形のタングステン、モリブデン、モリブデンとマンガンの混合物等のうちのいずれかの高融点金属を主成分とするダイパターン14が形成されている。ダイパターン14は1箇所が端面電極34まで繋がれている。そしてダイパターン14の周辺には、四辺の各外周の凹溝1043角部まで延びる、タングステン、モリブデン、モリブデンとマンガンの混合物等のうちのいずれかの高融点金属を主成分とする配線パターン24’が形成されている。さらにダイアタッチ層264’の下面には、四辺の凹溝1043角部から所定の長さで延びる、前記の高融点金属を主成分とする外部端子が複数の凹溝1043毎に配置され、各外部端子は凹溝1043内に形成された端面電極34に接続されている。
次に、図19に示す本実施の形態の中空型LCCパッケージ307を用いた光学デバイス装置207の構成を説明する。図19(a)は光学デバイス装置207の概略上面斜視図、図19(b)は図19(a)に示すQ−Q線に沿った断面図である。
ここでは光学デバイス装置207の一例として、中空型LCCパッケージ307と撮像素子である光学デバイス154とからなる構成を図19を参照して説明する。
光学デバイス154を搭載した光学デバイス装置207においては、中空型LCCパッケージ307のダイパターン14上にダイボンド材164で光学デバイス154が固着されている。光学デバイス154は主面上の各Al電極174とそれに対応する中空型LCCパッケージ307の配線パターン24’間が金属細線184で電気的に接続されている。そして、透明部材314が中空型LCCパッケージ307の外囲器層244上面の封着面294に封着材324により取り付けられた構成をなしている。
上述のような光学デバイス装置207の構成とすることで、第1の実施の形態のセラミック配線基板のところで説明した理由により2次実装時の接続部における信頼性が向上する。
(第6の実施の形態)
図17は、第6の実施の形態にかかる中空型LCCパッケージ305の構成を示す図で、図17(a)は中空型LCCパッケージ305の概略下面図、図17(b)は図17(a)に示すK−K線に沿った断面図で、図17(c)は図17(b)に示すL部の拡大図である。
以下に、図17を参照して本実施の形態の中空型LCCパッケージ305の構成を説明する。
本実施の形態の中空型LCCパッケージ305は、図17(b)に図示するように、投影面の形状が矩形で、アルミナや窒化アルミニウム等のセラミックからなり、外囲器層(上層基板)245と、段差層(中間基板)255と、ダイアタッチ層(下層基板)265で構成されている。
外囲器層245および段差層255の構造は、第4の実施の形態と同じであり、ここでは詳細な説明を省略する。なお、ダイアタッチ層265は、傾斜部125が形成されている点が第4の実施形態と異なっているが、この点は第2の実施の形態と同様であり、この点を中心に以下に説明する。
ダイアタッチ層265は、端面電極35が形成されている側面が上面側の垂直面と下面側のダイアタッチ層265下面に対して20°から70°の範囲で好ましくは45°の傾斜部125とからなる本実施の形態特有の形状を備えている。この傾斜部125は、四辺の各外周側面にダイアタッチ層265下面から厚みの3分の1以上の高さで形成されている。
そして、四辺の各外周側面の垂直部と傾斜部125に沿って上面から下面に至る複数のダイアタッチ層265の第2の凹溝1052は、外囲器層245の凹溝105および段差層255の第1の凹溝1051の位置と一致させて形成されている。またダイアタッチ層265の上面の中央部には段差層255の第2開口285寸法と同じかもしくはそれより小さな矩形のタングステン、モリブデン、モリブデンとマンガンの混合物等のうちのいずれかの高融点金属を主成分とするダイパターン15が形成されている。なお、ダイパターン15は、ダイアタッチ層265周辺側面の第2の凹溝1052に形成された端面電極35に配線パターン25のうちの一つ以上を延在させて繋いでもよい。
さらにダイアタッチ層265の下面には、四辺の外周部に前記の高融点金属を主成分とする複数の外部端子45が配置され、各外部端子45は端面電極35と接続されている。この端面電極35と外部端子45の接続構造は、図17(c)に示すように第2の凹溝1052の垂直面と傾斜面に形成された端面電極35が外部端子45の第2の凹溝1052に臨んでいる端面を覆って接続された構造をなしており、両電極を形成する高融点金属層の表面にはニッケル上に金を積層したメッキ層が形成された構造をなしている。このダイアタッチ層265の焼成後の厚みは150μmから500μmの範囲とし好ましくは200μmとする。
そして、外部端子45やダイパターン15や配線パターン25や端面電極35の厚みは8μmから30μmの範囲とし好ましくは15μmとする。また、外部端子45部やダイパターン15や端面電極35部の高融点金属上のニッケルと金の積層部からなる導電性薄膜65はニッケルの厚みが1μmから5μmの範囲とし好ましくは3μmで、金の厚みが0.1μmから2μmの範囲とし好ましくは0.6μmに形成されている。
これらの外囲器層245、段差層255およびダイアタッチ層265からなり、導体印刷された3層のシートが焼成積層されて、積層体が得られ、この積層体の配線パターン25とダイパターン15と端面電極35と外部端子45の高融点金属層の露出面上にニッケルと金の積層メッキによる導電性薄膜65を施すことで本発明の中空型LCCパッケージ305が得られる。また、中空型LCCパッケージ305の段差層255とダイアタッチ層265の端面電極35のニッケルと金の積層メッキは3層が焼成積層された積層体の状態で行われて電気的に接続された構造を有し、各層毎に形成されるものではない。
また、ここでは図17(a)に図示したようにダイアタッチ層265側面に形成された第2の凹溝1052の幅が外部端子45の幅と同じ寸法として説明してきたが、外部端子45の幅が第2の凹溝1052の幅より大きい寸法であってもよい。
本実施の形態の中空型LCCパッケージ305は、ダイアタッチ層265の四方側面の凹溝105に垂直部と傾斜部125を形成し、四方の側面の端面電極35と外部端子45の接続構造が、外部端子45の第2の凹溝1052を臨む端面を端面電極35が覆う構造となるので、実装基板の接続ランドに半導体素子が搭載されてセラミックからなる中空型LCCパッケージ305の外部端子45と端面電極35を半田リフローで接続した場合、比較の形態構造で生じる温度サイクル試験の低温環境で接続ランドと外部端子45との間に剥離応力が発生し、さらに温度サイクル試験や熱衝撃試験を継続することによる繰返し熱疲労環境内でダイアタッチ層265と外部端子45の接続部界面で剥離や亀裂が進行して電送路が断線する故障を回避できる高接続信頼性の中空型LCCパッケージ305が実現できる。
また上述のように、本実施の形態の配線パターン25、端面電極35および外部端子45の構造にすることで、例えばダイパターン15面上に搭載された半導体素子のAl電極にAuワイヤーを用いてボールボンディングをする場合に、配線パターン15上でのボンダビリティの向上が図れる。また半導体素子が搭載された中空型LCCパッケージ305を実装基板に半田付けする際に端面電極35および外部端子45のはんだ濡れ性を改善できる。
また、本実施の形態の中空型LCCパッケージ305を用いた光学デバイス装置の一例として、光学デバイスに固体撮像素子を用いた構成では、固体撮像型の光学デバイス装置は中空型LCCパッケージ305のダイパターン15上にダイボンド材で光学デバイスが固着される。光学デバイスは主面上の各Al電極とそれに対応する中空型LCCパッケージ305の配線パターン15間が金属細線で電気的に接続されている。そして、透明部材が中空型LCCパッケージ305の外囲器層245上面の封着面295に封着材で取り付けられた構成をなしている。
上述のような光学デバイス装置の構成とすることで、第2の実施の形態のセラミック配線基板2のところで説明した理由により2次実装時の接続部における信頼性が向上する。
(第7の実施の形態)
図18は、第7の実施の形態にかかる中空型LCCパッケージ306の構成を示す図で、図18(a)は中空型LCCパッケージ306の概略下面図、図18(b)は(a)に示すM−M線に沿った断面図で、図18(c)は図18(b)に示すN部の拡大図である。
本実施形態の中空型LCCパッケージ306は投影面の形状が矩形で、アルミナや窒化アルミニウムのうちのいずれかのセラミックからなり、外囲器層246(上層基板)と、段差層256(中間基板)と、ダイアタッチ層(下層基板)266とで構成される。
外囲器層246と段差層256の構成は、第4の実施の形態の構成および部材の説明で述べた外囲器層244と段差層254の形状及び材質と同様であり、ここでは詳細な説明を省略する。なお、ダイアタッチ層266は、絶縁膜136が形成されている点が第4の実施形態と異なっているが、この点は第3の実施の形態と同様であり、この点を中心に以下に説明する。
ダイアタッチ層266は、第4の実施の形態の構成に加えて、下面最外周の周辺の第2の凹溝1062角部で端面電極36と接続される外部端子46面上の一部とセラミック露出面上にソルダレジストや低融点ガラスからなる絶縁膜136が形成された構造を有する。この絶縁膜136は端面電極36の下面側端面部と外部端子46の一部とを覆っている。
そして、外囲器層246、段差層256およびダイアタッチ層266を焼成積層し、ダイパターン16、配線パターン26、端面電極36および外部端子46の露出面上にニッケルと金の積層メッキを施し、その後に絶縁膜136を形成することで本発明の中空型LCCパッケージ306が得られる。
上述のように、ダイアタッチ層266の端面電極36と外部端子46の接続で、端面電極36が外部端子46の第2の凹溝1062を臨んでいる端面を覆う構造とし、且つダイアタッチ層266下面最外周に絶縁膜136を環状に配置する構造とすることで、実装基板の接続ランドに半導体素子を搭載したセラミックからなる中空型LCCパッケージ306の外部端子46と端面電極36を半田リフローで接続して温度サイクル試験を実施した場合、低温環境で実装基板の接続ランドと中空型LCCパッケージ306の外部端子46との間に発生する応力集中点を避けて半田付けされるために繰返し熱疲労環境内で剥離や亀裂が進行して最後に電送路の断線に至る故障が防止できる高信頼性の中空型LCCパッケージ306が実現できる。
また、本実施の形態の中空型LCCパッケージ306を用いた光学デバイス装置の一例として、光学デバイスに固体撮像素子を用いた構成では、固体撮像型の光学デバイス装置は中空型LCCパッケージ306のダイパターン16上にダイボンド材で光学デバイスが固着される。光学デバイスの主面上の各Al電極とそれに対応する中空型LCCパッケージ306の配線パターン26との間が金属細線で電気的に接続されている。そして、透明部材が中空型LCCパッケージ306の外囲器層246上面の封着面296に封着材で取り付けられた構成をなす。
上述のような半導体装置の構成とすることで、第3の実施の形態のセラミック配線基板3で説明した理由により2次実装時の接続部における信頼性が向上する。
(その他の実施形態)
上記の実施形態は本発明の例示であり、本発明はこれらの例に限定されない。光学デバイスは撮像素子のほか、フォトダイオードに代表される受光素子、レーザーやLED等に代表される発光素子であっても構わない。また、第1から第3の実施形態に係るセラミック配線基板において、セラミック基材の上面中央部に窪み(キャビティ)を設け、そこにダイパターンを形成し、その上に光学デバイスを固定し、配線パターンと光学デバイスのボンディングパッドとを金属細線で接続した後に光学デバイスの上面を覆うように透明部材を被せてセラミック配線基板と接着固定しても構わない。
本発明にかかるセラミック配線基板とそれを用いた固体撮像装置は、端面電極が外部端子の一方の端面を覆って接続される構造や、傾斜部がセラミック配線基板のダイアタッチ層側面の凹溝部に形成される構造や、薄い絶縁層がセラミック配線基板のダイアタッチ層下面外周部と外部端子の外周部面上に配置される構造とすることで実装基板の接続ランドに本発明のセラミック配線基板を用いた固体撮像装置の外部端子及び端面電極をハンダ付けした時に生じる接続部切断が解決できるので、小型薄型の電子機器などへの適用に有用である。
(a)は本発明の第1の実施の形態におけるセラミック配線基板の構成を示す概略上面斜視図、(b)は本発明の第1の実施の形態におけるセラミック配線基板の構成を示す概略下面斜視図である。 (a)は本発明の第1の実施の形態におけるセラミック配線基板の構成を示す概略平面図、(b)は(a)に示すA−A線に沿った断面図で、(c)は(b)に示すB部の拡大図である。 比較の形態の形態におけるセラミック配線基板の製造方法を説明する断面工程図である。 本発明の第1の実施の形態におけるセラミック配線基板の製造方法を説明する断面工程図である。 比較の形態の形態におけるセラミックLCC型半導体装置の断線不良を説明する断面図である。 (a)は本発明の第1の実施の形態におけるセラミックLCC型半導体装置の構成を示す概略上方斜視図で、(b)は本発明の第1の実施の形態におけるセラミックLCC型半導体装置の封止樹脂を省略した構成を示す概略上方斜視図である。 (a)は本発明の第1の実施の形態におけるセラミックLCC型半導体装置の部分封止樹脂開封後の構成を示す概略平面図で、(b)は(a)に示すC−C線に沿った断面図である。 本発明の第1の実施の形態におけるセラミックLCC型半導体装置の製造方法を説明する断面工程図である。 (a)は本発明の第2の実施の形態におけるセラミック配線基板の構成を示す概略下面図、(b)は(a)に示すD−D線に沿った断面図で、(c)は(b)に示すE部の拡大図である。 (a)は本発明の第3の実施の形態におけるセラミック配線基板の構成を示す概略下面図、(b)は(a)に示すF−F線に沿った断面図で、(c) は(b)に示すG部の拡大図である。 本発明の第3の実施の形態におけるセラミック配線基板の製造方法を説明する断面工程図である。 本発明の第3の実施の形態におけるセラミックLCC型半導体装 置の製造方法を説明する断面工程図である。 (a)は本発明の第4の実施の形態における中空型LCCパッケージの外囲器層の構成を示す概略上方斜視図、(b)は本発明の第4の実施の形態の中空型LCCパッケージのダイアタッチ層の構成を示す概略上方斜視図である。 (a)は本発明の第4の実施の形態における中空型LCCパッケージの外囲器層の構成を示す概略上方斜視図、(b)は本発明の第4の実施の形態の中空型LCCパッケージの段差層の構成を示す概略上方斜視図、(c)は本発明の第4の実施の形態の中空型LCCパッケージのダイアタッチ層の構成を示す概略上方斜視図である。 (a)は本発明の第4の実施の形態における中空型LCCパッケージの構成を示す概略上方斜視図、(b)は本発明の第4の実施の形態における中空型LCCパッケージの構成を示す概略下方斜視図である。 (a)は本発明の第4の実施の形態における中空型LCCパッケージの構成を示す概略下面図、(b)は(a)に示すH−H線に沿った断面図、(c)は(b)に示すJ部の拡大図である。 (a)は本発明の第5の実施の形態における中空型LCCパッケージの構成を示す概略下面図、(b)は(a)に示すK−K線に沿った断面図、(c)は(b)に示すL部の拡大図である。 (a)は本発明の第6の実施の形態における中空型LCCパッケージの構成を示す概略下面図、(b)は(a)に示すM−M線に沿った断面図、(c)は(b)に示すN部の拡大図である。 (a)は本発明の第4の実施の形態における中空型LCC半導体装置の構成を示す概略上方斜視図、(b)は(a)に示すQ−Q線に沿った断面図である。 (a)は本発明の第4の実施の形態における中空型LCC半導体装置の構成を示す概略上方斜視図、(b)は(a)に示すP−P線に沿った断面図である。
符号の説明
1,2,3,9 セラミック配線基板
11,12,13,14,15,16,19 ダイパターン
21,22,23,24,25,26,29 配線パターン
31,32,33,34,35,36,39 端面電極
41,42,43,44,45,46,49 外部端子
51,52,53,59 セラミック基材
61,62,63,64,65,66,69 導電性薄膜
71,72,73,79 グリーンシート
81,82,83,89 打ち抜き金型
91,92,93,99 スルーホール
101,102,103,104,1043,105,106,109 凹溝
122,125 傾斜部
133,136 絶縁膜
141,149 封止樹脂
151,154,159 光学デバイス
161,164,169 ダイボンド材
171,174 Al電極
181,184,189 金属細線
191,199 半田
201,209 半導体装置
204,207 光学デバイス装置
211,219 ランド
221,229 実装基板
231,239 断線
244,245,246 外囲器層
254,255,256 段差層
264,264’,265,266 ダイアタッチ層
274 第1開口
284,285 第2開口
294,295,296 封着面
304,305,306,307 中空型LCCパッケージ
314 透明部材
324 封着材
1041,1051,1061 第1の凹溝
1042,1052,1062 第2の凹溝

Claims (14)

  1. セラミック基材と、
    前記セラミック基材の上面に形成されたダイパターンおよび複数の配線パターンと、
    前記セラミック基材の下面に形成された複数の外部端子と、
    前記セラミック基材の少なくとも対向する一対の側面部に、前記セラミック基材の上面から下面まで形成された複数の凹溝と、
    前記凹溝中に形成され、前記配線パターンと前記外部端子とを接続する複数の端面電極とを備え、
    前記端面電極は前記セラミック基材の下面よりも下方へ突出しており、
    前記セラミック基材の側面部側において前記外部端子の端面は、前記端面電極の下方へ突出した部分に接していることを特徴とするセラミック配線基板。
  2. 前記凹溝は、前記外部端子が形成されている前記セラミック基材の下面側の角部において、面取りが施されていることを特徴とする請求項1に記載のセラミック配線基板。
  3. 少なくとも前記端面電極の下面側端面および前記外部端子の一部が絶縁層によって覆われていることを特徴とする請求項1または請求項2に記載のセラミック配線基板。
  4. 前記絶縁層がソルダーレジスト、フリットガラスおよび薄膜セラミックから選択された少なくとも1つを含むことを特徴とする請求項3記載のセラミック配線基板。
  5. 前記セラミック基材がアルミナ、窒化アルミニウムまたは低温焼成型ガラスセラミックから選択された少なくとも1つを含むことを特徴とする請求項1から請求項4のいずれか1項に記載のセラミック配線基板。
  6. 前記セラミック基材の上面側の中央領域にキャビティを設けたことを特徴とする請求項5に記載のセラミック配線基板。
  7. 上部基板と下部基板とが積層されてなるパッケージであって、
    前記上部基板の中央領域には第1開口が形成されており、
    前記下部基板は、上下方向に延びる凹溝を外周に有しているとともに、前記第1の開口を通して露出している導電性ダイパターンと該凹溝まで達する複数の配線パターンとを上面に有しており、
    前記下部基板の下面には、前記凹溝にまで達する外部端子が形成されており、
    前記凹溝内には前記配線パターンおよび前記外部端子と接続している端面電極が形成されており、
    前記凹溝に臨んでいる、前記外部端子の端面は、前記端面電極により覆われていることを特徴とするパッケージ。
  8. 前記凹溝は、前記外部端子が形成されている前記下部基板の下面側の角部において面取りが施されていることを特徴とする請求項7に記載のパッケージ。
  9. 上層基板と中間基板と下層基板とがこの順番で積層されてなるパッケージであって、
    前記上層基板の中央領域には第1開口が形成されており、
    前記中間基板は、上下方向に延びる第1の凹溝を外周に、該第1の凹溝にまで達する複数の配線パターンを上面に有しており、
    前記中間基板の中央領域には前記第1の開口よりも開口面積が小さい第2の開口が形成されており、
    前記下層基板は、上下方向に延びるとともに前記第1の凹溝と接続している第2の凹溝を外周に、前記第1の開口および第2の開口を通して露出している導電性ダイパターンを上面に有しており、
    前記下層基板の下面には、前記第2の凹溝にまで達する外部端子が形成されており、
    前記第1および第2の凹溝内には前記配線パターンおよび前記外部端子と接続している端面電極が形成されており、
    前記第2の凹溝に臨んでいる、前記外部端子の端面は、前記端面電極により覆われていることを特徴とするパッケージ。
  10. 前記第2の凹溝は、前記外部端子が形成されている前記下層基板の下面側の角部において面取りが施されていることを特徴とする請求項10に記載のパッケージ。
  11. 少なくとも前記端面電極の下面側端面および前記外部端子の一部が絶縁層によって覆われていることを特徴とする請求項7から10のいずれか一つに記載のパッケージ。
  12. 撮像領域と、その外周領域に複数のボンディングパッドを備えている光学デバイスと、請求項6に記載のセラミック配線基板とを備えた光学デバイス装置であって、
    前記光学デバイスは前記ダイパターン上に設置され、前記キャビティ内に配置されており、
    前記ボンディングパッドは前記配線パターンと金属細線によって電気的に接続されており、
    前記撮像領域の上方に配置され前記セラミック配線基板に接着された透明部材をさらに備えていることを特徴とする光学デバイス装置。
  13. 撮像領域と、その外周領域に複数のボンディングパッドを備える光学デバイスと、請求項7から11のいずれか一つに記載のパッケージとを備えた光学デバイス装置であって、
    前記光学デバイスは前記ダイパッド上に設置され、前記第1および第2の開口の少なくとも一方内に配置されており、
    前記ボンディングパッドは前記配線パターンと金属細線によって電気的に接続されており、
    前記撮像領域の上方に配置され前記上層基板または上部基板に接着された透明部材をさらに備えていることを特徴とする光学デバイス装置。
  14. セラミックグリーンシートを準備する工程と、
    前記セラミックグリーンシートの表裏面に複数の導電性のパターンを形成する工程と、
    前記セラミックグリーンシートのうち、前記導電性のパターンが形成されている部分の任意の位置に穴を開けて、スルーホールを形成する工程と、
    前記スルーホール表面に、前記導電性のパターンのうち該スルーホールに臨む端面を覆うように端面電極を形成する工程と
    を含むことを特徴とするセラミック配線基板の製造方法。
JP2006216834A 2006-08-09 2006-08-09 セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 Pending JP2008042064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006216834A JP2008042064A (ja) 2006-08-09 2006-08-09 セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006216834A JP2008042064A (ja) 2006-08-09 2006-08-09 セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2008042064A true JP2008042064A (ja) 2008-02-21

Family

ID=39176714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006216834A Pending JP2008042064A (ja) 2006-08-09 2006-08-09 セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2008042064A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102040A1 (ja) * 2010-02-19 2011-08-25 旭硝子株式会社 素子搭載用基板およびその製造方法
JP2012109547A (ja) * 2010-10-18 2012-06-07 Kyocera Corp 発光素子実装用基体および発光装置
WO2012165568A1 (ja) * 2011-06-02 2012-12-06 株式会社Neomaxマテリアル 発光素子用基板、基板用材料および発光モジュール
JP2013254937A (ja) * 2012-05-09 2013-12-19 Rohm Co Ltd 半導体発光装置
JP5823043B2 (ja) * 2013-01-31 2015-11-25 京セラ株式会社 電子素子搭載用基板、電子装置および撮像モジュール
US9774769B2 (en) 2014-10-23 2017-09-26 Canon Kabushiki Kaisha Mounted electronic component including connection portions
JP2018166161A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 配線基体および撮像装置
JP2020092234A (ja) * 2018-12-07 2020-06-11 日本特殊陶業株式会社 セラミックス配線基板
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置
WO2023124433A1 (zh) * 2021-12-30 2023-07-06 华为技术有限公司 光学器件、光模块及光交换系统

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640284A (zh) * 2010-02-19 2012-08-15 旭硝子株式会社 元件搭载用基板及其制造方法
JPWO2011102040A1 (ja) * 2010-02-19 2013-06-17 旭硝子株式会社 素子搭載用基板およびその製造方法
WO2011102040A1 (ja) * 2010-02-19 2011-08-25 旭硝子株式会社 素子搭載用基板およびその製造方法
JP2012109547A (ja) * 2010-10-18 2012-06-07 Kyocera Corp 発光素子実装用基体および発光装置
KR101869126B1 (ko) * 2011-06-02 2018-06-19 히타치 긴조쿠 가부시키가이샤 발광 소자용 기판, 기판용 재료 및 발광 모듈
WO2012165568A1 (ja) * 2011-06-02 2012-12-06 株式会社Neomaxマテリアル 発光素子用基板、基板用材料および発光モジュール
KR20140024383A (ko) * 2011-06-02 2014-02-28 가부시키가이샤 네오맥스 마테리아르 발광 소자용 기판, 기판용 재료 및 발광 모듈
JPWO2012165568A1 (ja) * 2011-06-02 2015-02-23 株式会社Neomaxマテリアル 発光素子用基板、基板用材料および発光モジュール
JP2013254937A (ja) * 2012-05-09 2013-12-19 Rohm Co Ltd 半導体発光装置
JP5823043B2 (ja) * 2013-01-31 2015-11-25 京セラ株式会社 電子素子搭載用基板、電子装置および撮像モジュール
US9774769B2 (en) 2014-10-23 2017-09-26 Canon Kabushiki Kaisha Mounted electronic component including connection portions
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置
CN112363292B (zh) * 2015-04-30 2023-08-18 Lg伊诺特有限公司 透镜移动装置
US11988892B2 (en) 2015-04-30 2024-05-21 Lg Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same
JP2018166161A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 配線基体および撮像装置
JP2020092234A (ja) * 2018-12-07 2020-06-11 日本特殊陶業株式会社 セラミックス配線基板
JP7244265B2 (ja) 2018-12-07 2023-03-22 日本特殊陶業株式会社 セラミックス配線基板
WO2023124433A1 (zh) * 2021-12-30 2023-07-06 华为技术有限公司 光学器件、光模块及光交换系统

Similar Documents

Publication Publication Date Title
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
KR101194713B1 (ko) 모듈, 배선판 및 모듈의 제조 방법
WO2006035528A1 (ja) スタックモジュール及びその製造方法
US9953958B2 (en) Electronic component device
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP6030370B2 (ja) 配線基板および電子装置
JP2009071299A (ja) 配線基板
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP5128180B2 (ja) チップ内蔵基板
JP6622812B2 (ja) 発光素子搭載用基板、発光装置および発光モジュール
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
US20160007463A1 (en) Electronic device module and method of manufacturing the same
JP2008131012A (ja) 発光素子収納用パッケージ
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US10879184B2 (en) Electronic device mounting board, electronic package, and electronic module
JP2007012716A (ja) 半導体装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP7062569B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JPH10242335A (ja) 半導体装置
JP2011029523A (ja) 電子部品収納用パッケージおよび電子装置
JPWO2020138210A1 (ja) 電子素子実装用基板、および電子装置
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP2012094731A (ja) 半導体装置および半導体装置の製造方法