JP2012109547A - 発光素子実装用基体および発光装置 - Google Patents

発光素子実装用基体および発光装置 Download PDF

Info

Publication number
JP2012109547A
JP2012109547A JP2011228974A JP2011228974A JP2012109547A JP 2012109547 A JP2012109547 A JP 2012109547A JP 2011228974 A JP2011228974 A JP 2011228974A JP 2011228974 A JP2011228974 A JP 2011228974A JP 2012109547 A JP2012109547 A JP 2012109547A
Authority
JP
Japan
Prior art keywords
electrode
emitting element
light
light emitting
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011228974A
Other languages
English (en)
Other versions
JP5777481B2 (ja
Inventor
Kenichi Nishimoto
健一 西本
Kenichi Nishida
憲一 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011228974A priority Critical patent/JP5777481B2/ja
Publication of JP2012109547A publication Critical patent/JP2012109547A/ja
Application granted granted Critical
Publication of JP5777481B2 publication Critical patent/JP5777481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】電極のはんだ喰われの少ない発光素子実装用基体およびそれを備える発光装置を提供する。
【解決手段】発光素子実装用基体1は、第2の電極4から第1の電極3に向けて、ガラス層7が被覆されていることから、はんだフロー等により直付けするときに、電極が、はんだ喰われすることを抑制でき、それにより、抵抗値の増大や断線といった問題の発生を抑えられる。発光装置は、上記発光素子実装用基体1を備えることから、信頼性が高く、安価な発光装置とすることができる。
【選択図】図1

Description

本発明は、LED等の発光素子を実装するための発光素子実装用基体および発光装置に関する。
近年、大量生産が可能な高輝度で消費電力の少ない発光素子としてLED(発光ダイオード)が注目されており、一般照明用から電光表示板用の光源、携帯電話機およびパソコン等のバックライトとしても広く利用されつつある。
このような発光装置は、発光素子(LED)を実装するためであって、セラミックス等からなる絶縁性の基体本体とを備えており、上記基体本体には、例えば、発光素子に電力を供給するための表面電極と、外部の電源と接続するための裏面電極と、上記の表面電極と裏面電極を接続するための基体の端面に形成された端面電極、あるいは基体を貫通するスルーホールに形成されたスルーホール電極が形成されている。
そして、発光装置を照明機器等に、はんだにより直づけしやすいように、予め、はんだフロー工程ではんだに浸漬して裏面電極にはんだ付けを行なうことも多い。
しかしながらこのはんだフロー工程では、電極の成分が、はんだに取りこまれる“はんだ喰われ”の現象が生じやすく、“はんだ喰われ”により電極が薄くなり抵抗値の増大や断線が生じる場合がある。
そこで、例えば、特許文献1には、集積回路装置となる厚膜回路基板において、基材の裏面に形成した導体層からスルーホールに形成した導体層の一部にかけて、保護ガラスを被覆することが開示されている。
また、特許文献2には、電子部品搭載用のプリント配線板において、スルーホールのコーナー部の導電層のメッキ層が、スルーホールに挿入し上記メッキ層との、はんだフィレットとの接続部が、はんだが破断することを防止するために、少なくともスルーホールのコーナー部を導電性樹脂層で被覆することが開示されている。
特開2004−343056号公報 特開2005−332988号公報
しかしながら、特許文献1に開示された厚膜回路基板や、特許文献2に開示されたプリント配線板においては、電極のはんだ喰われを抑制する点で、改善の余地があった。
それゆえ、本発明は、上記課題を解決するために案出されたものであり、発光装置を照明機器に、はんだ付けするときの、電極のはんだ喰われを抑制することができる発光素子実装用基体および、これを用いた発光装置を提供するものである。
本発明の発光素子実装用基体は、セラミック焼結体からなる基体本体と、該基体本体の
発光素子が実装される第1の主面に形成された第1の電極と、前記第1の主面に対向する第2の主面に形成された第2の電極と、前記第1電極と前記第2の電極とを導通するための端面電極またはスルーホール電極とを備え、前記第2の電極から前記第1の電極に向けて、ガラス層が被覆されていることを特徴とするものである。
また、本発明の発光装置は、上記構成の発光素子実装用基体の第1の主面に発光素子を実装したことを特徴とするものである。
本発明の発光素子実装用基体によれば、本発明の発光素子実装用基体は、セラミック焼結体からなる基体本体と、該基体本体の発光素子が実装される第1の主面に形成された第1の電極と、前記第1の主面に対向する第2の主面に形成された第2の電極と、前記第1の電極と前記第2の電極とを導通するための端面電極またはスルーホール電極とを備え、前記第2の電極から前記第1の電極に向けて、ガラス層が被覆されていることから、発光素子が実装される第1の主面に対向する第2の主面に形成された第2の電極に、はんだフロー工程等によりはんだを被覆するときに、第2の電極および第2の電極と繋がる端面電極またはスルーホール電極が、はんだ喰われすることを抑制できる。それにより、抵抗値の増大や断線が生じることを抑制することができる。
本発明の発光装置は、前記発光素子実装用基体の第1の主面に発光素子を実装したものであるから、信頼性が高く、安価な発光装置を提供できる。
本実施形態の発光素子実装用基体の構成の一例を示す断面図で、(a)は端面に電極が形成されたもの、(b)はスルーホールに電極が形成されたものである。 図1(a)(b)に示す発光素子実装用基体に発光素子を実装した発光装置の構成の一例を示す断面図である。 本実施形態の発光素子実装用基体を個片に分割する前の多数個取り基体の一例を示し、(a)は分割溝がスルーホール上を通る形状の多数個取り基体の第2の主面側の平面図であり、(b)は分割溝がスルーホール上を通らない形状の多数個取り基体の第2の主面側の平面図である。 本実施形態の発光素子実装用基体を備える発光装置の製造工程の一例を示すフロー図である。 本実施形態の発光素子実装用基体の第2の電極とガラス層とのさらに別の構成の一例を示す部分拡大した断面図である。 図1(a)および(b)に示す、本実施形態の発光素子実装用基体の第2の電極がガラス層で覆われていない破線で囲んだ円内Aを第2の主面側から見た一例を示す正面図である。 本実施形態の発光素子実装用基体の別の構成の一例を示す断面図で、(a)は端面に電極が形成されたもの(b)はスルーホールに電極が形成されたものである。
以下、本発明の発光素子実装用基体について説明する。
(実施の形態1)
以下、本発明の発光素子実装用基体の実施の形態の一例を図1および2を用いて説明する。
図1は、本実施形態の発光素子実装用基体の構成の一例を示す断面図で、(a)は端面に電極が形成されたもの(b)はスルーホールに電極が形成されたものであり、図2は、
図1(a)(b)に示す発光素子実装用基体に発光素子を実装した発光装置の構成の一例示す断面図である。
図1,2に示すように、本実施形態の発光素子実装用基体1、100を備える発光装置21
、22は、発光素子2が搭載される第1の主面1aに第1の電極3と、第1の主面1aと対向する第2の主面1bに第2の電極4とを備え、さらに、第1の電極3と第2の電極4とは、図1(a)に示す基体本体1gの端面1dに形成された端面電極5、または、(b)に示す基体本体1gのスルーホール1eに形成されたスルーホール電極6により個別に導通されている。
そして、第1の電極3上に、電極パッド11(11a、11b)を形成し、この電極パッド11aに発光素子2を実装し、この発光素子2と電極パッド11bとはボンディングワイヤ12により電気的に接続されている。さらに、樹脂等からなる封止部材13で、発光素子2、電極パッド11および第1の電極3の一部を被覆することで発光装置21,22が構成されている。
また、図2に示す発光装置21、22は、照明機器(不図示)等にはんだにより直づけされるが、このはんだ付けが容易に行なえるように第2の電極4上には、予め、はんだ層9が被覆されている。
そして、本実施形態の発光素子実装用基体1、100は、セラミック焼結体からなる基体
本体1gと、この基体本体1gの発光素子2が実装される第1の主面1aに形成された第1の電極3と、この第1の主面1aに対向する第2の主面1bに形成された第2の電極4と、第1の電極3と第2の電極4とを導通するための端面電極またはスルーホール電極6とを備え、第2の電極4側にはんだ層9を被覆して用いるための発光素子実装用基体21、22であって、第2の電極4から前記第1の電極3に向けて、ガラス層7が被覆されている。それにより、発光素子実装用基体の第2の電極4に、はんだフロー工程等ではんだ付けするときに、第2の電極4や第2の電極4と繋がる電極(端面電極5またはスルーホール電極6または第1の電極3)が、はんだ喰われすることを抑え、電極の抵抗値の増大や断線が生じることを抑制できる。
また、本実施形態の光素子実装用基体1,100は、ガラス層7は第2の電極4の一部を
除いた第2の主面1b上を覆うように設けられていることが好ましい。なお、第2の電極4の一部とは、照明機器等に直づけするために、はんだで接合される部分を意味し、以下同意である。
また、本実施形態の発光素子実装用基体1、100は、ガラス層7が導電性であるときに
は、電極の厚みが薄い場合でも、ガラス層7で抵抗値を補うことができるので、第1の電極3と第2の電極4との間の抵抗値の増大や断線が生じることを抑制できる。なお、ガラス層7が導電性であるときには、少なくとも、第2の電極4間が電気的に短絡することを防止するために、第2の電極4の間にガラス層7が架かることが無いように形成することが肝要である。また、導電性のガラス材料としては、チタン、亜鉛およびスズを含有したガラスもしくは、絶縁体のガラスの表面にスズドープ酸化インジウムや酸化スズ、フッ素ドープ酸化スズの薄膜を形成したものからなるガラス層7であっても良い。
ここで、図2において、はんだ層9は、発光装置21、22を照明機器(不図示)にはんだ付けする際の予備はんだとなるものであり、はんだ槽に第2の主面1b側から浸漬し第2の電極4にはんだ層9を被覆するが、ガラス層7が第2の電極4の一部を除いた第2の主面1b上を覆うように設けられているときには、第2の電極4が直接はんだと接触する面積が少なくなり、第2の電極4がはんだに取りこまれることによる、はんだ喰われが生じにくくなりやすい。それゆえ、電極の抵抗値の増大や断線が生じることを抑制できる。特
に、はんだフロー工程では、基体本体1gのエッジ部がはんだとの摩擦力が大きく、この箇所がはんだ喰われしやすい、そのため、第2の電極4から第1の電極3に向けてガラス層7を被覆するにあたり、少なくとも、第2の電極4と端面電極5またはスルーホール電極6とが交わるコーナー部1f(エッジ部)と第2の電極4の一部を除く第2の主面1b上とをガラス層7で覆うことが好ましい。
なお、図1、2では、ガラス層7は、第2の電極4の一部(破線で囲んだA部)を除く部分から第1の電極3に向けて端面電極5またはスルーホール電極6の途中まで被覆されているが、ガラス層7は、第1の電極3(破線で示すB部)まで連続して被覆してもよく、第2の電極4にはんだフローするときは、基体本体1gの厚み方向にある程度の深さまではんだ槽に浸積するために、少なくともはんだ槽に浸漬される部分、例えば基体本体1gの厚みの半分程度までの電極をガラス層7で被覆することが好ましい。
また、本実施形態の発光素子実装用基体1、100は、ガラス層7が、第2の電極4のは
んだフローされる部位を除いた第2の主面1b上を覆うように設けられているときには、基体本体1gの第1の主面1aから入射した光の一部が、基体本体1gの内部1cに透過光として入り込んでも、第2の主面1bに被覆されたガラス層7により拡散反射光となって、第1の主面1a側から放出され、発光素子2が搭載された面の正反射光と拡散反射光とを含むトータルの反射光を高めることができる。
ここで、ガラス層7は、透明ガラスであっても着色ガラスであっても良く、透明ガラスであったとしても、基体本体1gを構成するセラミックスとガラス層7とは光の屈折率が異なることから、屈折率の異なる境界で直進する光は減少し多くが拡散反射光となる。
また、本実施形態の発光素子実装用基体1,100は、図1および図2に示すように第1
の電極3がガラス層7で覆われていない(破線で示すB部が被覆されていない)ときには、第1の電極3および第1の電極3の周辺のセラミック焼結体が露出していることから、第1の電極3として例えば銀系の反射率の高い材料を用いれば、ガラス層7で被覆されているときよりもさらに第1の電極3および露出しているセラミック焼結体の高い反射率が維持できる。さらに、基体本体1gの第1の主面1a側に照射され、基体本体1gの内部1cに透過し、第2の主面1b側から拡散反射光として第1の主面1a側に戻ってきた光を遮るガラス層7がない分、第1の主面1a側からの反射光を高めることができる。
また、本実施形態の発光素子実装用基体1,100は、ガラス層7が白色であるときには
、基体本体1gの内部1cを透過した光が、第2の主面1bに被覆された白色のガラス層7により拡散反射光となりやすく、発光素子2が搭載された面の正反射光と拡散反射光とを含むトータルの反射光を、さらに高めることができる。ここで、ガラス層7が白色であるとは、CIE1976 L*a*b*色空間において、明度指数L*が85以上、クロマテックス指数a*およびb*が、−5〜+5の範囲内である場合のことである。また、好ましいガラスの材料は、ホウ珪酸ガラスで軟化点が500℃を超えるものであればよく、260℃を超える高温のはんだフロー工程でもガラス層7が変形することがないので、電極がガラス層7で保護され、はんだ喰われが生じにくくなる。
図3は、本実施形態の発光素子実装用基体を個片に分割する前の多数個取り基体の一例を示し、(a)は分割溝がスルーホール上を通る形状の多数個取り基体の第2の主面側の平面図であり、(b)は分割溝がスルーホール上を通らない形状の多数個取り基体の第2の主面側の平面図である。
このように、本実施形態の発光素子実装用基体を多数個取り基体として作製することにより、容易に多くの発光素子実装用基体を作製することができる。
つぎに、本発明の発光素子実装用基体1、100の製造方法について詳細な説明を行なう
基体本体1gに用いるセラミック焼結体は、アルミナ、ジルコニア、ムライト、窒化硅素および窒化アルミニウム等からなるものであれば良いが、焼結体そのものの反射率が高いものが良く、白色系であるアルミナを主成分とするものが特に好ましい。
また、厚膜ペーストを用いて電極を形成するときには、厚膜ペーストに含まれる金属が焼結体の内部に侵入しやすく、厚膜の密着強度を高める目的で、酸化珪素、酸化マグネシウムおよび酸化カルシウムの少なくとも一種を副成分として含有するものが好ましい。
これらの、セラミックスを水あるいは有機溶剤を含むバインダーと混合し、公知のドクターブレード法あるいはロールコンパクション法でシート状の成形体を作製する。
つぎに、個別に分割した際に、それぞれが発光素子実装用基体1、100となる多数個取
り基体10,10’を、金型もしくはレーザ加工により、成形体に、スルーホール10eや分割溝10iを形成し、同時に外辺寸法の加工を行なう。なお、スルーホール10eや分割溝10iは焼結体に加工しても良く、その場合には、レーザ加工やダイシング加工を用いればよい。また、電極やガラス層を形成してから分割溝10iを形成するときには、レーザ加工やダイシング加工により行なえばよい。成形体に金型を用いてスルーホール10eおよび分割溝10iを加工するときは、ピンを備えた金型でスルーホール10e用の孔を開け、刃を備えた金型で分割用の分割溝10iを形成すればよい。
つぎに、得られた成形体を、トンネル炉やバッチ炉で焼成する。アルミナを主成分とする成形体であれば、焼成の最高温度が1450〜1700℃程度であれば良い。
以降の工程について、図4に示すフロー図を用いて説明する。まず、スルーホール電極6を、多数個取り基体10、10’に厚膜法あるいはメッキ法で形成する。厚膜法であれば、多数個取り基体10、10’の第1の主面側から公知のスクリーン印刷等によりスキージ(不図示)で厚膜ペーストをスクリーンを用いて塗布する。このとき、第2の主面10b側からはスルーホール10e部を真空吸引する。その後、厚膜焼成を行なう。厚膜ペーストは、銀、白金もしくはパラジュウムを含む銀合金または銅、銅合金等であっても良いが、はんだ喰われに強い、白金あるいはパラジウムを含む銀合金が好ましい。
なお、スルーホール電極6の厚みは、10〜20μmで、スルーホール10eがガラス層7も含み完全に閉塞することが無いようにしなければならない。スルーホール10eが完全に閉塞していると、最後の個片への分割時に、スルーホール10eで分割したときに、焼結体の片方から端面電極5が剥がれてしまい他方の個片にくっついて分割されるおそれがある。また、スルーホール電極6として残る場合においても、スルーホール1eが完全に閉塞していると、発光素子実装用基体100として用いたときに、発光素子2が発熱を繰り返す度
に、スルーホール電極6が熱膨張し応力の逃げ場が無く、焼結体にクラック等が発生する要因となる場合がある。
つぎに、第2の主面10bに、スクリーン印刷法により、第2の電極4を形成し、厚膜焼成を行なう。焼成も含み、その他の条件は、スルーホール電極6と同じである。第2の電極4の厚みは、ある程度厚い方がはんだ喰われに対して耐えられるが、10〜20μm程度とするのが好ましい。
つぎに、第1の主面(不図示)に、スクリーン印刷法により、第1の電極3を形成し、
厚膜焼成を行なう。厚膜ペーストは、銀、白金もしくはパラジュウムを含む銀合金で良いが、第1の電極3は、発光素子2が実装される面にあることから反射率の高い高純度の銀であることが好ましい。また、第1の電極3の厚みは、10〜20μm程度であればよい。その他の焼成条件等はスルーホール電極6および第2の電極4と同一でよい。
つぎに、第2の電極4から第1の電極3に向けて、ガラス層7を、スクリーン印刷法によりコーナー部1f上の電極にガラス層7が厚み20μm程度被覆されるように形成し、その後、厚膜焼成を行なう。ガラス層7の焼成後の厚みは、コーナー部1fで、10〜30μm、コーナー部1f以外のスルーホール10e内の電極上は15〜40μmとすることが好ましく、スルーホール電極6と同様、スルーホール10eが完全に閉塞しないようにしなければならない。また、ガラス層7の焼成温度は500℃以上であることが好ましく、はんだフロー
の温度が高い場合で260〜280℃であることから、これに十分耐えられるガラス層7であることが重要である。
つぎに、第1の主面1aに形成した第1の電極3の一部分に電極パッド11a、11bを形成する。これは発光素子2または発光素子2と電気的に接続するためのボンディングワイヤ12とのボンディング性を高めるためのもので一般的には、無電解メッキ法で下地にニッケルメッキをして、その後ニッケルメッキの表面に金を電解メッキ法で被覆している。また、ニッケルの厚みは1〜15μm程度で、金の厚みは0.2〜1μm程度の範囲であれば高
価な金の使用量を少なくでき、コストを少なくできるとともに、ボンディング性を損なうことがない。
つぎに、後ほど発光素子2を保護するための封止部13を形成したときに封止部13でカバーされない第1の主面1a側の第1の電極3を、湿気やガスなどから保護するために、オーバーコートガラス(不図示)を第1の電極3上に形成する。オーバーコートガラスは、本実施形態のガラス層7と同一でのものを同一条件で形成してもよいが、第1の電極3の高反射率を維持するためには、透明性が高いほど好ましく、厚みも5〜15μm程度と薄くてもよい。
そして、このようにして作製した多数個取り基体10、10’は、図3に示すように、第2の主面10bの製品部10gのスルーホール10eの周囲に第2の電極4が形成され、その上にガラス層7が被覆されている。
そして、発光素子2を第1の電極3の上に実装し、ボンディングワイヤ12をワイヤボンディングする。
つぎに、分割溝10iに沿って分割することにより、基体本体1gの端面1dに電極を備えた図1(a)に示すような端面電極5タイプの発光装置21または、スルーホール1eに電極を備えた図1(b)に示すようなスルーホール電極6タイプの発光装置21が得られる。
(実施の形態2)
つぎに、本実施形態の発光素子実装用基体のさらに別の構成例について、図5を用いて説明する。
図5は、本実施形態の発光素子実装用基体の第2の電極4とガラス層7との構成の一例を示す部分拡大した断面図で、第2の電極4がガラス層7で覆われていない部位を表層4a,ガラス層7で覆われている部位を4bとしている。
本実施形態の発光素子実装用基体は、第2の電極4は、白金を含んでなり、第2の電極
4のガラス層7が設けられていない部位における表層4aが、第2の電極4のガラス層7が設けられている部位における表層4bよりも白金の含有率が高い例を示している。
この第2の電極4のガラス層7が設けられていない表層4aが、ガラス層7で覆われている表層4bよりも白金の含有率を高く形成する方法として、その一例として、第2の電極4をスクリーン印刷法で厚膜印刷する際に、まず、一層目を通常通りの印刷を行い、次に、二層目は、ガラス層7のスクリーン印刷と同じマスクを用いて、上記と同一のペーストで印刷し、ここで、印刷されない箇所には、ガラス層7のマスクの反対のマスク(ガラス層7を印刷するときをポジマスクとしたとき、その反対のマスクとはネガマスクに相当するものを指す)を用いて、白金の含有率を増した厚膜ペーストを用いて印刷すればよい。なお、銀と白金の含有率の割合は銀:白金が0.999:0.001〜0.99:0.01で、第2の電極4の表層4aが上記の範囲内で第2の電極4の表層4bより高ければよい。そして、この範囲の含有率であれば、第2の電極4を印刷した後の焼成温度も特に変更する必要もない。
そして表層4aにおける白金の含有率が、表層4bにおける白金の含有率よりも高いときには、白金は、電極材料の中では融点が高く、また、はんだへの溶解量が低いために、はんだフロー工程でのはんだ喰われの進行を特に抑制することができる。
なお、上記第2の電極に含まれる白金に代わるものとしてはパラジウムがあり、特には銀パラジウム合金が好ましい。
また、第2電極4のガラス層7で覆われていない部位の表層4aの上に、さらに第2の電極4と主成分が同一で、白金の量を多くした厚膜ペーストを用いたもの印刷・焼成して設けても良い。
図6は、図1(a)および(b)に示す、本実施形態の発光素子実装用基体1、100の
第2の電極4がガラス層7で覆われていない破線で囲んだ円内Aを、第2の主面1b側から見た一例を示す正面図である。
図6に示すように、第2の電極4をガラス層7で覆う部分と、後の工程で、図2(a)および(c)に示すようにはんだ層9を形成するためにガラス層7で覆われていない表層4aが設けてあるときには、この表層4aは、第2の電極4の縁4cに架からないことが好ましい。
例えば、第2の電極4の表層4aの縁4cが露出していると、発光素子実装用基体1,100の第2の電極4に、はんだフロー工程ではんだ槽に浸漬したときに、第2の電極4の
厚みの薄い縁4cが起点となってはんだ喰われしやすくなるため、ガラス層7で覆われていない表層4aが、第2の電極4の縁4cに架からない状態であれば、第2の電極4のはんだ喰われの発生が抑えられる。なお、表層4aの形状は、方形でも円形のいずれでもよいが、方形の場合においては角部4dをR面あるいはC面の隅取りであるときには、はんだ喰われの起点となるリスクを、さらに、少なくできる。
(実施の形態3)
つぎに、本実施形態の発光素子実装用基体の別の構成の一例について、図7を用いて説明する。
図7は、本実施形態の発光素子実装用基体の別の構成の一例を示す断面図で、(a)は端面電極5が形成されたもの(b)はスルーホール電極6が形成されたもので、第2の電極4にガラス層7が被覆され、さらにその上に第2の電極と同じ主成分からなるカバー電
極8が設けられている。
上記の構成からなる本実施形態の別の構成例である発光素子実装用基体101、110は、ガラス層7上に、第2の電極4と同じ主成分からなるカバー電極8が設けられていることから、例えば、ガラス層7上にカバー電極8を形成していることから、はんだフロー工程で先にカバー電極8がはんだ喰われすることで、第2の電極4の露出部のはんだ喰われの進行を遅くすることができ、電極の抵抗値の増大や断線が生じることを抑制できる。さらに、第2の電極4とカバー電極8とが厚膜印刷により形成されている場合であるときには、印刷、焼成時に双方の成分の拡散が良好に働き第2の電極4とカバー電極8とが高い接合強度が得られる。
また、図7では、第2の主面1b側を覆うガラス層7は基体本体1gの端面1dまたはスルーホール1eの途中まで被覆され、カバー電極8も端面1d,スルーホール1eの同様な位置まで被覆されているが、破線で示すB部のように第1の電極3まで被覆しても構わない。
また、実施の形態1で説明したように、はんだ喰われは、端面電極5またはスルーホール電極6のいずれの場合であっても、基体本体1gのコーナー部1fに生じやすいことから、カバー電極8は少なくとも第2の電極4からコーナー部1fまでを被覆することが好ましい。
そしてこの様なカバー電極8の材質としては、第2の電極4と同じ主成分であることが好ましく、低抵抗値で、さらに価格や厚膜印刷できることを考慮すれば銀白金の合金が好ましい。
また、図4に示す本実施形態の発光素子実装用基体を備える発光装置の製造工程では、カバー電極8は、多数個取り基板10、10’にスルーホール電極6、第2の電極4、ガラス層7および、第1の電極3の順に形成後に、カバー電極8を形成することができる。これは、最終的に得られる発光素子実装用基体が、端面電極5または、スルーホール電極6を備えた発光素子実装用基体のいずれであっても同じである。
以下に、本実施形態の発光素子実装用基体の実施例を示す。
ここでは、図3(b)に示す、多数個取り基体10’を、アルミナを主成分とし、シリカ、マグネシアおよびカルシアを含むセラミックスで作製した。
成形体は、ドクターブレード法でシート状のグリーンシートを作製し、金型加工により外辺、スルーホール10eや分割溝10iを同時に成型し、つぎに、得られた成形体を、トンネル炉で最高温度が1550℃で焼成した。
ここでは、図3(b)の多数個取り基体10で、個片に分割したときは図1(b)に示す発光素子実装用基体1となる厚みが0.6mm、スルーホール10eの直径が0.2mmで、ひとつの製品部10gに二つのスルーホール10eからなるものを作製した。
つぎに、まず、スルーホール電極6を、多数個取り基板10に厚膜法で形成した。厚膜ペーストを用いて多数個取り基体10の第1の主面側から公知のスクリーン印刷等によりスキージ(不図示)で厚膜ペーストをスクリーンを用いて塗布した。このとき、第2の主面10b側からはスルーホール10e部を真空吸引することによってスルーホール10eの表面に圧膜ペーストを塗布させる。その後、厚膜焼成を行なうことによって、スルーホール電極6
の平均厚みが10μmのものを作製した。厚膜ペーストは、田中貴金属工業株式会社製の品名:MH−1063銀の含有量が98%のものを用いた。
つぎに、第2の主面10bに、スクリーン印刷法により、第2の電極4を形成し、厚膜焼成を行なった。第2の電極4の厚みは、平均がで10μmで、焼成も含み、その他の条件は、スルーホール電極6と同じである。
つぎに、第1の主面1aに、スクリーン印刷法により、第1の電極3を形成し、厚膜焼成を行なった。第1の電極3の厚みは、平均で15μmで、焼成も含み、その他の条件はスルーホール電極6および第2の電極4と同じとした。
つぎに、第2の電極4から第1の電極3に向けて、ガラス層7を、スクリーン印刷法によりコーナー部1f上の電極にガラス層7が厚み20μm、コーナー部1f以外のスルーホール10e内の電極上は30μm被覆されるように形成し、その後、厚膜焼成を行なった。ここでは、ガラスは、品名:GF5780 奥野製薬株式会社製のホウ珪酸ガラスを用い、第2の電極4については、スルーホール10eの周囲の電極が十分隠れる程度に、焼結体にはみ出して被覆した。なお、この厚膜焼成温度は、850℃で行なった。本実施例の試料数は、10シート(製品部10gは、1シートに144個である。)作製した。
また、比較例として、ガラス層7を形成する前の試料も10シート作製した。
つぎに、これらの試料の電極の耐はんだ喰われ性の試験を実施した。試験方法は、JIS C 0055B表面実装部品(SMD)のはんだ耐熱性試験方法に準拠し、はんだ槽の温度を280℃(共晶はんだでスズ含有量63質量%、鉛含有量37質量%を使用)に、多数個
取り基体10の厚みの約半分がはんだに浸積するように水平移動させ、浸積時間を10秒で、第2の電極4からスルーホール電極6にかけて、コーナー部1fを含む周囲合計長さが0.1mmの電極が残っていることを金属顕微鏡倍率200倍で確認した。電極の耐はんだ喰われ性の評価は、はんだ槽に所定時間浸積したあとに、試験前の電極の面積の90%以上が残存しているものを合格と判断した。
以上の電極の耐はんだ喰われ性の試験結果では、本実施例は、10シート計1440個全てが合格であり、比較例は10シート1440個中、1370個が電極の残存面積が90%未満であった。
このことから、第2の電極4から第1の電極3に向けてガラス層7を設けることで、はんだフローにおける電極のはんだ喰われを少なくすることができることが分かった。
つぎに、ガラス層7が、発光素子実装用基体1の第1の主面1a側の光の反射率に、どのように影響するか確認した。
焼結体は実施例1で用いたものと同じ材質、厚みのものを使用し、ガラスは、品名:GF5780 奥野製薬株式会社製のホウ珪酸ガラスと、旭硝子株式会社製の、品名:AP5576
VEホウ珪酸ガラスを用いた。いずれも結晶質のガラスである。前者をガラスA、後者をガラスBとする。
上記の焼結体の第2の主面10bに、焼成後の厚みが30μmになるようにガラス層を形成した。それぞれ、焼成の最高温度を850℃10分とした。試料No.1A,2Bとする。
また、同じガラスA,Bを用いて、最高温度が1200℃で焼成した試料も作製した。試料No.11A、21Bとする。
さらに、比較例として、ガラス層を形成していない焼結体の試料も作製した。試料No.1とする。
なお、試料の外辺寸法は、幅長さ共に20mmで、試料数は、いずれも10個である。また、測定は、JIS Z 8722に準拠する分光式色差計 日本電色工業株式会社製の型名
:SE−2000を用い、観測光源D50を観測視野2°で測定した。
これらの試料を第2の主面10b側から色空間に於けるL*a*b*を測定したところ、試料No.1AがL*92、a*0.6、b*2.8の白色であった。同様に、2BはL*85、a*5、b*5の白色であった。また、同様に、試料No.11Aは、L*65、a*8.6、b*11で、試料No.21Bは、L*55、a*9.6、b*15で、透明に近い色であった。
つぎに、これらの試料について、株式会社島津製作所製の分光光度計 (型名:UV−315)と積分球ユニット(型名:ISR−3100)とを用い、光源に50Wハロゲンランプと重水素ランプとを使用し、波長範囲を200〜1000nmとし、測定範囲は拡散反射率(スリッ
ト20nm時7×9mm)としてフィルターおよびマスクは使用しないで、反射率の基準として硫酸バリウム粉体を用いて測定した。各試料の反射率は、ガラス層が被覆されていない主面側について、波長500nmのときの反射率の平均値をデータとした。
各試料の反射率は、試料No.1Aが92.5%、試料No.2Bが92.1%、試料No.11Aが91.8%、試料No.21Bが91.7%で、比較例の試料No.1が91.5%であった。
以上の結果から、第2の電極4から、はみ出してガラス層7が第2の主面10bに被覆されていると、第1の主面側からのトータルの光の反射率を高められることが分かった。
1,100,101,110:発光素子実装用基体
1a:第1の主面、1b:第2の主面、1c:内部、1d:端面、1e:スルーホール、1f:コーナー部、1g:基体本体
2:発光素子
3:第1の電極
4:第2の電極
4a,4b:表層、4c:縁、4d:角部
5:端面電極
6:スルーホール電極
7:ガラス層
8:カバー電極
9:はんだ層
10、10’:多数個取り基体
10b:第2の主面、10e:スルーホール、10g:製品部、10i:分割溝
11:電極パッド
12:ボンディングワイヤ
13:封止部
21、22:発光装置

Claims (8)

  1. セラミック焼結体からなる基体本体と、該基体本体の発光素子が搭載される第1の主面に形成された第1の電極と、前記第1の主面に対向する第2の主面に形成された第2の電極と、前記第1の電極と前記第2の電極とを導通するための端面電極またはスルーホール電極とを備え、前記第2の電極から前記第1の電極に向けて、ガラス層が被覆されていることを特徴とする発光素子実装用基体。
  2. 前記ガラス層は、前記第2の電極の一部を除いた前記第2の主面上を覆うように設けられていることを特徴とする請求項1に記載の発光素子実装用基体。
  3. 前記第2の電極は白金を含んでなり、該第2の電極の前記ガラス層が設けられていない部位における表層が、前記第2の電極の前記ガラス層が設けられている部位における表層よりも白金の含有率が高いことを特徴とする請求項2に記載の発光素子実装用基体。
  4. 前記ガラス層は導電性であることを特徴とする請求項1に記載の発光素子実装用基体。
  5. 前記第1の電極は、前記ガラス層で覆われていないことを特徴とする請求項1乃至4のいずれかに記載の発光素子実装用基板。
  6. 前記ガラス層は白色であることを特徴とする請求項1乃至5のいずれかに記載の発光素子実装用基体。
  7. 前記ガラス層上に、前記第2の電極と同じ主成分からなるカバー電極が設けられていることを特徴とする請求項1乃至6のいずれかに記載の発光素子実装用基体。
  8. 請求項1乃至7のいずれかに記載の発光素子実装用基体の第1の主面に発光素子を実装したことを特徴とする発光装置。
JP2011228974A 2010-10-18 2011-10-18 発光素子実装用基体および発光装置 Active JP5777481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011228974A JP5777481B2 (ja) 2010-10-18 2011-10-18 発光素子実装用基体および発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010233767 2010-10-18
JP2010233767 2010-10-18
JP2011228974A JP5777481B2 (ja) 2010-10-18 2011-10-18 発光素子実装用基体および発光装置

Publications (2)

Publication Number Publication Date
JP2012109547A true JP2012109547A (ja) 2012-06-07
JP5777481B2 JP5777481B2 (ja) 2015-09-09

Family

ID=46494795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011228974A Active JP5777481B2 (ja) 2010-10-18 2011-10-18 発光素子実装用基体および発光装置

Country Status (1)

Country Link
JP (1) JP5777481B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018166161A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 配線基体および撮像装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320041A (ja) * 1991-04-18 1992-11-10 Mitsubishi Electric Corp 厚膜混成集積回路
JPH10275875A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体装置
JPH10311937A (ja) * 1997-05-14 1998-11-24 Japan Aviation Electron Ind Ltd 端面発光素子或は受光素子の実装構造
JP2005332988A (ja) * 2004-05-20 2005-12-02 Nec Corp プリント配線板およびこれを用いた電子機器
WO2006080408A1 (ja) * 2005-01-31 2006-08-03 Shin-Etsu Handotai Co., Ltd. 発光素子及び発光素子の製造方法
JP2008042064A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP2010021507A (ja) * 2007-10-11 2010-01-28 Hitachi Chem Co Ltd 光半導体素子搭載用基板及びその製造方法、並びに光半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320041A (ja) * 1991-04-18 1992-11-10 Mitsubishi Electric Corp 厚膜混成集積回路
JPH10275875A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体装置
JPH10311937A (ja) * 1997-05-14 1998-11-24 Japan Aviation Electron Ind Ltd 端面発光素子或は受光素子の実装構造
JP2005332988A (ja) * 2004-05-20 2005-12-02 Nec Corp プリント配線板およびこれを用いた電子機器
WO2006080408A1 (ja) * 2005-01-31 2006-08-03 Shin-Etsu Handotai Co., Ltd. 発光素子及び発光素子の製造方法
JP2008042064A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP2010021507A (ja) * 2007-10-11 2010-01-28 Hitachi Chem Co Ltd 光半導体素子搭載用基板及びその製造方法、並びに光半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018166161A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 配線基体および撮像装置

Also Published As

Publication number Publication date
JP5777481B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
CN101036239B (zh) 芯片部件型发光器件及其使用的布线基板
JP5490876B2 (ja) 光反射基板、発光素子搭載用基板、発光装置および発光素子搭載用基板の製造方法
JP2009224536A (ja) Ledデバイスおよびその製造方法
JP2015023081A (ja) 発光装置
JPWO2007061033A1 (ja) 照明装置とその製造方法
TW200945938A (en) Wiring board for mounting light emitting element thereon, and light emitting device
JP5778654B2 (ja) セラミック基板及びその製造方法
JP3736679B2 (ja) プリント配線板
WO2012036219A1 (ja) 発光素子用基板および発光装置
JP5871174B2 (ja) Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP5323371B2 (ja) Ledデバイスの製造方法
JP5777481B2 (ja) 発光素子実装用基体および発光装置
JP5229123B2 (ja) 発光ダイオード搭載用基板およびその製造方法
JPWO2015033700A1 (ja) 発光装置用基板、発光装置、および発光装置用基板の製造方法
CN104766856A (zh) 一种mcpcb基板led集成光源及其生产方法
JP5546390B2 (ja) 発光素子搭載用基板およびその製造方法
JP5812092B2 (ja) 発光素子用基板および発光装置
JP2011258866A (ja) 発光素子搭載用基板および発光装置
KR101211719B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
JP2015090889A (ja) 多数個取り配線基板、配線基板および電子部品
JP2020053599A (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2011176083A (ja) 発光装置
JP2014072282A (ja) 連結基板、発光素子用基板及び発光装置
JP5958342B2 (ja) 発光素子用基板および発光装置
JP2007109930A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

R150 Certificate of patent or registration of utility model

Ref document number: 5777481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150