WO2006080408A1 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法

Info

Publication number
WO2006080408A1
WO2006080408A1 PCT/JP2006/301250 JP2006301250W WO2006080408A1 WO 2006080408 A1 WO2006080408 A1 WO 2006080408A1 JP 2006301250 W JP2006301250 W JP 2006301250W WO 2006080408 A1 WO2006080408 A1 WO 2006080408A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
solder layer
light
emitting element
based solder
Prior art date
Application number
PCT/JP2006/301250
Other languages
English (en)
French (fr)
Inventor
Hitoshi Ikeda
Masayoshi Obara
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to KR1020077018306A priority Critical patent/KR101192229B1/ko
Priority to DE602006014937T priority patent/DE602006014937D1/de
Priority to EP06712432A priority patent/EP1850400B1/en
Publication of WO2006080408A1 publication Critical patent/WO2006080408A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001Interlayers, transition pieces for metallurgical bonding of workpieces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013Au as the principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

発光素子1の化合物半導体層100の第二主表面に形成される第二電極16が、化合物半導体層100の第二主表面と接して配置されるとともに該化合物半導体層100との接合抵抗を減ずるための接合合金化層31と、該接合金属層を通電支持体52に接続するための半田層34とを備える。該半田層34には、接合合金化層31側に配置されるとともに、Snを主成分として接合合金化層31よりも低融点のSn系金属からなるSn系半田層34sと、該Sn系半田層34sに対し接合合金化層31とは反対側にこれと接して配置されるとともに、30質量%以上90質量%以下のAuと、10質量%以上70質量%以下のSnとを含有し、AuとSnとの合計含有量が80質量%以上であって、かつ融点がSn系半田層34sよりも高いAu-Sn系半田層34mとが形成されてなる。これにより、Au-Sn系半田層によるマウントが前提となる発光素子において、Au-Sn系半田層と接合合金化層との間の接合の信頼性により優れ、ひいてはAu-Sn系半田層の剥離等を生じにくくする素子構造を提供する。

Description

発光素子及び発光素子の製造方法
技術分野
[0001] この発明は発光素子及び発光素子の製造方法に関する。
背景技術
[0002] 特許文献 1 :特開平 2— 260671号公報
特許文献 2:特開平 9 - 27498号公報
特許文献 3 :特開 2003— 142731号公報
非特許文献 1:「高信頼性 Sn— Ag系鉛フリーはんだの開発」 豊田中央研究所 R& 。レビュー Vol. 35 No. 2 (2000) 39頁
[0003] 化合物半導体にて構成される発光素子は、光取り出し面側に位置する主表面を第 一主表面、これと反対側の主表面を第二主表面として、素子チップ裏面となる第二 主表面側の電極を、 Agペーストを用いて金属ステージに接着した構造が長らく採用 されてきたが(特許文献 1)、チップマウント工程の効率ィ匕を図るため、いわゆるフリツ プチップ法に類似した、半田リフローを用いたマウント工程への転換が検討されてい る(特許文献 2)。電子デバイスの実装工程にお ヽて通常「半田」と ヽぅ場合には Pb - Sn系半田を指し、特に低融点の Pb— 38質量%Sn合金力もなる共晶半田が広く使 用されてきた (融点 183°C)。しかし、最近では、環境汚染の問題から、従来の Sn— P b共晶半田に代えて、 Pbを含有しない(あるいは、いわゆる Pb含有量が上記共晶半 田よりも少な 、)低 Pb半田を使用する要求が高まって 、る。
[0004] 従来の Pb系半田の代替となる低 Pb半田としては、従来、 Snを主成分とする半田が 検討されてきたが (非特許文献 1)、 Snが主成分となる半田は酸ィ匕に対する懸念から 、発光素子チップマウント用としての採用はあまり検討されてこな力つた。具体的には 、 Au— Sn系半田が耐食性も良好なので、発光素子チップマウント用に好適な半田と して提案されて 、る (特許文献 3)。
[0005] 特許文献 3のマウント構造では、発光素子チップの第二主表面側にォーミツタコン タクト形成用の Au系の接合合金化層(ァロイ層)が形成され、この接合合金化層との 間の拡散防止層として Mo層が配置され、さらに、 Au— Sn系半田よりも高融点の金 属膜として AuGe合金層が配置され、この AuGe合金層上にリフロー用の Au—Sn系 半田層を形成した構造が配置されている。特許文献 3の記載によると、従来は Mo層 を Au層で覆い、その Au層上に Au—Sn系半田層を形成していたのである力 リフロ 一時に Au層が Au— Sn系半田層に喰われ、 Au— Sn系半田層と Mo層とが直接接 触するために密着性が低下して、 Au— Sn系半田層と Mo層との間での剥がれが生 じゃすい問題がある。そこで、 Au層に代えて Au—Sn系半田よりも高融点の(つまり、 リフロー時に溶融しない) AuGe合金層を配することにより、 Au—Sn系半田層と Mo 層との直接接触が回避され、密着性が向上する、というものである。
発明の開示
発明が解決しょうとする課題
[0006] しかし、本発明者が検討したところ、上記特許文献 3の構成を採用しても、 Au—Sn 系半田層の剥がれの問題は容易には解決しな 、ことが判明した。特許文献 3では、 Au— Sn系半田層と Mo層との密着不良が剥離の原因として挙げられている力 実際 には Au— Sn系半田層自体が硬質で延性が低ぐ密着先となる AuGe合金の延性も それ程高くな!/ヽので、衝撃や熱履歴が加わったときの応力を材料の塑性変形で吸収 できず、剥離につながるものと考えられる。
[0007] 本発明の課題は、 Au—Sn系半田層によるマウントが前提となる発光素子において 、 Au—Sn系半田層と接合合金化層との間の接合の信頼性により優れ、ひいては Au Sn系半田層の剥離等を生じにくくする素子構造 (及びそれを用いた発光素子モジ ユール)と、その製造方法とを提供することにある。
課題を解決するための手段及び発明の効果
[0008] 本発明の発光素子は、発光層部を有した化合物半導体層の、光取り出し面側に位 置する主表面を第一主表面、これと反対側の主表面を第二主表面として、化合物半 導体層の第一主表面に第一電極が、第二主表面に第二電極がそれぞれ形成され、 第二電極にて素子取付先となる通電支持体に導通接続して使用される発光素子で あって、上記課題を解決するために、
第二電極は、化合物半導体層の第二主表面と接して配置されるとともに該化合物 半導体層との接合抵抗を減ずるための接合合金化層と、該接合合金化層を通電支 持体 (例えば金属フレーム等)に接続するための半田層とを備え、該半田層には、接 合合金化層側に配置されるとともに、 Snを主成分として接合合金化層よりも低融点の Sn系金属からなる Sn系半田層と、該 Sn系半田層に対し接合合金化層とは反対側 にこれと接して配置されるとともに、 30質量%以上 90質量%以下の Auと、 10質量% 以上 70質量%以下の Snとを含有し、 Auと Snとの合計含有量が 80質量%以上であ つて、 Au—Sn系半田層とが形成されてなることを特徴とする。なお、 Sn系半田にお ける「Snを主成分とする」とは、 Snの含有量が 50質量%以上であることを 、う。
[0009] 上記本発明の発光素子によると、化合物半導体層のマウント側に位置する第二電 極に、そのマウント用の半田材として、 Auを主成分として融点が Sn系半田層よりも高 ぐかつ 500°C以下となるように Sn含有量が定められた Au— Sn系半田層を採用す る。この Au—Sn系半田層を、第二電極内において接合抵抗低減用の接合合金化 層(後述の Au Ge合金や Au Be合金など、硬質であるのが一般的である)と直接 接触させるのではなぐ両者の間に、 Snを主成分として接合合金化層よりも低融点の Sn系金属からなる Sn系半田層を介在させる点に本発明の特徴がある。 Snを主成分 とする半田層は、 Au— Sn系半田層との密着性が良好であるば力りでなぐ Au—Sn 系半田層と比較すればはるかに軟質であり、衝撃や熱履歴による応力を受けた場合 に塑性変形して応力を吸収'緩和する、いわゆる緩衝層としての働きをなす。その結 果、 Au—Sn系半田層の剥離等を大幅に生じにくくすることができる。
[0010] また、本発明の発光素子モジュールは、上記本発明の発光素子と、該発光素子の 化合物半導体層が第二電極の半田層にて接合される通電支持体と、該通電支持体 上にて発光素子を被覆するエポキシ榭脂モールドとを有してなることを特徴とする。 エポキシ榭脂モールドは、未硬化のエポキシ榭脂により発光素子を覆い、その後こ れを硬化させて形成する。エポキシ榭脂は比較的高屈折率であり、発光素子をなす 化合物半導体 (より詳しくは ΠΙ— V族化合物半導体や II VI族化合物半導体)との 屈折率差を小さく抑えることができるので、モールド界面での全反射が起こり難く光取 り出し効率の向上に寄与する。しかし、硬化重合時に酸性遊離物を生じやすぐ Sn 系半田単独で半田層を構成すると、この酸性遊離物の腐食アタックにより半田層の 劣化が進みやすい問題がある。しかし、本発明においては、半田層のうち、通電支持 体との接合主体となる部分を Au— Sn系半田層により構成するので、上記腐食ァタツ クによる半田層の劣化を進みに《することができる。
[0011] 次に、本発明の発光素子の製造方法は、上記本発明の発光素子を製造するため の方法であって、
化合物半導体層の第二主表面に接合合金化層の原料金属層を形成する原料金 属層形成工程と、
原料金属層を化合物半導体層と合金化して接合合金化層とするための合金化熱 処理工程と、
接合合金化層上に Sn系半田層を成膜する Sn系半田層成膜工程と、
Sn系半田層上に Au— Sn系半田層を成膜する Au— Sn系半田層成膜工程と、 Sn系半田層の融点以上であって接合合金化層及び Au— Sn系半田層の融点未 満に加熱することにより、接合合金化層、 Sn系半田層及び Au— Sn系半田層がこの 順序で積層された電極積層構造において、 Sn系半田層を選択的に溶融する Sn系 半田層溶融熱処理工程と、
をこの順序にて実施することを特徴とする。
[0012] 上記方法によると、比較的高融点の接合合金化層の形成処理を先に行なっておき 、その後、 Sn系半田層及び Au— Sn系半田層を成膜する。 Sn系半田層は、接合合 金化層及び Au— Sn系半田層のいずれよりも融点が低いので、 Sn系半田層を選択 的に溶融する熱処理が可能であり、該 Sn系半田層の溶融→再凝固の過程を経るこ とで、 Sn系半田層と Au—Sn系半田層とを強固に密着させることができる。また、 Sn 系半田層と Au— Sn系半田層とは Au及び Snの含有量が当然異なるため、上記溶融 熱処理時に両成分が層間で拡散し、これも密着強度向上に寄与する。
[0013] Sn系半田層の Sn含有量は 75質量%以上(100質量%を含む)とすることが望まし い。 Sn含有量が 75質量%未満になると Sn系半田層の延性が低下し、 Au—Sn系半 田層の剥離防止効果が不十分となる。 Sn系半田層の Sn成分を除いた残余成分は、 Au— Sn系半田層と接した状態で前述の溶融熱処理工程が実施されることを考慮す れば、その主要部が Auにより占められることとなる(具体的には、 Sn系半田層の Sn 成分を除いた残部の 80質量%以上が Auとなる)。この場合、 Sn系半田層の Sn含有 量が 75質量%未満になると、残余成分の Auの含有量が上昇することになり、延性に 乏しい Au—Sn系化合物(AuSn、 AuSn、 AuSn)の生成量が増し、 Sn系半田層
4 2
の延性が特に損なわれやすくなる。
[0014] 他方、 Au—Sn系半田層は、 30質量%以上 90質量%以下の Auと、 10質量%以 上 70質量%以下の Snとを含有し、 Auと Snとの合計含有量が 80質量%以上であつ て、かつ融点が前記 Sn系半田層よりも高くなるように糸且成調整される。 Au含有量が 3 0質量%未満 (あるいは Sn含有量が 70質量%超)では半田層の耐食性が不十分と なり、 Au含有量が 90質量%超 (あるいは Sn含有量が 10質量%未満)になると半田 層の融点が高くなりすぎ、素子チップをマウントする際のリフロー温度が高くなりすぎ る問題がある。また、半田の融点をより下げるために、他の副成分 (例えば、 Zn、 Ge、 Bi、 Te、 Si、 Sb)を、半田全体の組成の 20質量%以下であれば、添加することも可 能である。従って、 Auと Snとの合計含有量は 80質量%以上(100質量%以下)とす る。
[0015] 半田層全体の耐食性を高めるには、 Au—Sn系半田層を、それよりも耐食性に劣る Sn系半田層よりも厚く形成しておくことが望ましい。特に、発光素子チップを前述の ごとくエポキシ榭脂モールドで被覆する場合には、該構成を採用することの効果が顕 著である。
[0016] 次に、化合物半導体層は、発光層部の第二主表面側に、第二電極を分散形成し た構成とすることができる。第二電極の接合合金化層の領域は反射率が低ぐ発光 層部からの直接光束を第一主表面側 (あるいはチップ側面側)に反射する効果は小 さい。しかし、第二電極を分散形成しておけば、化合物半導体層の第二主表面側に おける第二電極の非形成領域を反射領域として活用でき、直接光束を第一主表面 側に反射して光取り出し効率を高める効果が期待できる。この効果は、発光層部から の発光光束に対して透光性を有する化合物半導体からなる透光性化合物半導体層 が設けられ、該透光性ィ匕合物半導体層の第二主表面に第二電極を分散形成した場 合に特に著しい。発光層部が AlGalnP発光層部力 なる場合、透光性化合物半導 体層は例えば GaP層にて構成できる。 [0017] この場合、化合物半導体層の第二主表面に、第二電極を予め定められた形状にパ ターニングされた形で分散形成されてなり、かつ、該第二電極において半田層は周 側面位置を接合合金化層と一致させた形態にて形成することが望ましい。この構成 によると、リフロー時に接合合金化層外側へはみ出る溶融半田層の面積を小さく留 めることができ、隣接する第二電極間に、反射面として活用できる領域をより多く確保 することができる。本発明の製造方法を採用すると、このような第二電極の構造を以 下のように極めて簡単に得ることができる。
[0018] すなわち、化合物半導体層の第二主表面に接合合金化層を分散形成する一方、 Sn系半田層を、接合合金化層とその背景をなす化合物半導体層の露出領域とを一 括して覆う形で形成する。そして、さらに Au—Sn系半田層を形成した後、 Sn系半田 層溶融熱処理工程を実施し、その後、 Sn系半田層と Au— Sn系半田層との積層膜 を、接合合金化層の被覆部分については該接合合金化層上に密着残留させつつ、 該接合合金化層の背景領域の被覆部分を選択的に剥離するリフトオフ工程を実施 する。 Sn系半田層溶融熱処理工程において、 Sn系半田層の、化合物半導体層の 露出領域と直接接している部分の当該化合物半導体層との密着力は、同じく接合合 金化層の形成領域における下地金属との密着力よりもはるかに小さぐ接合合金化 層の背景領域の被覆部分は、例えば粘着シートの貼着及び剥離により極めて簡単 にリフトオフできる。結果として得られる半田層の構造は、その周側面が、接合合金化 層との接合境界面の外周縁を破断起点とした層厚方向の機械的破断面として形成さ れる。
図面の簡単な説明
[0019] [図 1]本発明の適用対象となる発光素子の一例を示す断面模式図。
[図 2]図 1の発光素子を用いた本発明の発光素子モジュールの一例を示す断面模式 図。
[図 3]本発明の発光素子に係る製造工程の一例を示す第一説明図。
[図 4]同じく第二説明図
[図 5]同じく第三説明図
[図 6]Au— Sn系二元系状態図。 [図 7]図 6の Sn側を拡大して示す状態図。
[図 8]リフトオフ工程の説明図。
[図 9]リフトオフ工程後の第二電極の断面模式図。
[図 10]バリア金属層を設ける場合の工程説明図。
[図 11]バリア金属層を設ける場合における第二電極の構造の第一例を示す断面模 式図。
[図 12]同じく第二例を示す断面模式図。
[図 13]本発明の効果を確認するための試験結果を示す第一の画像。
[図 14]同じく第二の画像。
[図 15]同じく第三の画像。
発明を実施するための最良の形態
[0020] 以下、本発明に係る発光素子の製造方法の実施形態を、図面を参照して説明する 。図 1は、本発明の適用対象となる発光素子の概念図である。発光素子 1は、発光層 部 24を有した化合物半導体層 100の、光取り出し面側に位置する主表面を第一主 表面、これと反対側の主表面を第二主表面として、第一主表面に第一電極 9が、第 二主表面に第二電極 16がそれぞれ形成される。第二電極 16は、化合物半導体層 1 00の第二主表面と接して配置されるとともに該化合物半導体層 100との接合抵抗を 減ずるための接合合金化層 31と、該接合金属層を通電支持体 52(図 2参照)に接続 するための半田層 34とを備え、該半田層 34には、接合合金化層 31側に配置される とともに、 Snを主成分として接合合金化層 31よりも低融点の Sn系金属力もなる Sn系 半田層 34sと、該 Sn系半田層 34sに対し接合合金化層 31とは反対側にこれと接して 配置されるとともに、 30質量%以上 90質量%以下の Auと、 10質量%以上 70質量 %以下の Snとを含有し、 Auと Snとの合計含有量が 80質量%以上であって、かつ融 点が Sn系半田層 34sよりも高い Au—Sn系半田層 34mとが形成されてなる。
[0021] 本実施形態の発光素子 1は、発光層部 24が、ノンドープの AlGalnPからなる活性 層 5を、 p型 AlGalnPからなる p型クラッド層 6と、 n型 AlGalnPからなる n型クラッド層 4とにより挟んだ構造を有し、活性層 5の組成に応じて、発光波長を、緑色から赤色 領域 (発光波長 (ピーク発光波長)が 550nm以上 670nm以下)にて調整できる。本 実施形態では、化合物半導体層 100の第一主表面側 (第一電極 9側)が n型であり、 第二主表面側 (第二電極 16側)が p型とされている。第二電極 16を構成する接合合 金化層 31は、本実施形態では Au— Be合金 (例えば組成: Au— 1質量%Be)にて 形成されている。他方、化合物半導体層 100の第二主表面側が n型となる場合は、 接合合金化層 31を AuSi合金ある ヽは AuGeNi合金にて構成する。
[0022] 発光層部 24の第一主表面上には、 n型 GaPからなる電流拡散層 20が形成され、 第二主表面上には P型 GaPからなる透光性ィ匕合物半導体層 70が形成されている。 第一電極 9は電流拡散層 20の第一主表面の略中央に形成され、 GaP電流拡散層 2 0との間にォーミックコンタクトを形成する AuSi合金(あるいは AuGeNi合金)からなる 接合合金化層 41が配置され、その上に Auカゝらなる電極本体 43が配置されている。 また、電極本体 43と接合合金化層 41との間には、電極本体 43側への Si等の拡散を 防止するバリア金属層 42 (例えば Ti、 Niあるいは Moの!ヽずれかを主成分(50質量 %以上)とする金属:本実施形態では Ti)が配置されている。そして、電流拡散層 20 の第一主表面における光取出面側電極 9の周囲の領域が、発光層部 24からの光取 出領域 PFを形成している。また、本実施形態では、 n型クラッド層 4が光取出面側に 位置する積層形態として 、るが、 p型クラッド層 6が光取出面側に位置する積層形態 としてもよい (この場合、電流拡散層 20は p型にする必要があり、また、接合合金化層 41は AuBe合金等で構成する)。
[0023] 図 2は、上記発光素子 1を用いた発光素子モジュールの例を示すものである。該発 光素子モジュール 50は、上記発光素子 1と、該発光素子 1の化合物半導体層 100が 第二電極 16の半田層にて接合される通電支持体 52と、該通電支持体 52上にて発 光素子 1を被覆するエポキシ榭脂モールド 50mとを有してなる。通電支持体 52は板 状の金属ステージとして構成され、その第一主表面は Ag等力もなる反射金属層 52g で覆われており、発光素子 1はその第二電極 16の半田層 34により接合される形でマ ゥントされている。一方、発光素子 1の第一電極 9は導体金具 51 Aに Auワイヤ等で 構成されたボンディングワイヤ 9wを介して電気的に接続される。導体金具 51 Aは金 属ステージ 52を貫通して裏面側に延びている。他方、金属ステージ 52の裏面側に は通電端子 52aが突出形成されている。導体金具 51Aと金属ステージ 52との間には 絶縁リング 51sが配置されている。発光層部 24には、導体金具 51 A及び通電端子 5 2aを介して発光駆動電圧が印加される。金属ステージ 52上において発光素子 1は、 前述のエポキシ榭脂モールド部 50mにて覆われている。エポキシ榭脂は、硬化重合 時に酸性遊離物を生じやすいが、半田層 34の要部が Au— Sn系半田層 34m (図 1 参照)により構成されていることで、上記酸性遊離物による腐食アタックを受けても劣 化しにくい利点がある。
[0024] 通電支持体 52上に発光素子 1を実装する際には、次のようにする。すなわち、第二 主表面側を下にして発光素子 1を通電支持体 52上に載置する。その状態で全体をリ フロー炉に挿入し、所定のリフロー温度に昇温することにより、第二電極 16の半田層 34を溶融させる。その後冷却することにより第二電極 16は通電支持体 52上に半田 付け接合される。図 1に示すごとぐ第二電極 16は、そのマウント用の半田材として、 Auを主成分として融点が Sn系半田層 34sよりも高ぐかつ 500°C以下となるように Sn 含有量が定められた Au— Sn系半田層 34mを用 、て!/、る。 Au— Sn系半田層 34m は、第二電極 16内にお 、て接合抵抗低減用の接合合金化層 31と直接接触するの ではなぐ両者の間に、 Snを主成分として接合合金化層 31よりも低融点の Sn系金属 力もなる Sn系半田層 34sが介在している。 Sn系半田層 34sは、 Au— Sn系半田層 3 4mとの密着性が良好である。また、 Sn系半田層 34sは、 Au— Sn系半田層 34mと比 較すればはるかに軟質であり、衝撃や熱履歴による応力を受けた場合に塑性変形し て応力を吸収 '緩和する、いわゆる緩衝層としての働きをなす。その結果、 Au-Sn 系半田層 34mの剥離等が大幅に生じに《なる。
[0025] 以下、上記発光素子 1の製造方法の具体例について説明する。
まず、図 3の工程 1に示すように、 GaAs単結晶基板 101の主表面に、 n型 GaAsバ ッファ層 102及び AlAsからなる剥離層 103を、この順序にてェピタキシャル成長させ る。その後、発光層部 24として、 n型クラッド層 4、活性層 5及び p型クラッド層 6を、こ の順序にェピタキシャル成長させる。また、さらに p型 GaPよりなる透光性ィ匕合物半導 体層 70をェピタキシャル成長させる。上記各層のェピタキシャル成長は、公知の MO VPE法により行なうことができる (透光性ィ匕合物半導体層 70については、ハイドライド 気相成長法を用いてもよい)。 [0026] 次に、工程 2に示すように、 GaAs単結晶基板 101を除去する。該除去は、バッファ 層 102と発光層部 24との間に形成した AlAs剥離層 103を適当なエッチング液 (例え ば 10%フッ酸水溶液)により選択エッチングし、該 GaAs単結晶基板 101を剥離する 形で実施することができる。なお、 AlAs剥離層 103に代えて AllnPよりなるエッチスト ップ層を形成しておき、 GaAsに対して選択エッチング性を有するエッチング液 (例え ばアンモニア Z過酸ィ匕水素混合液)を用いて GaAs単結晶基板 101の全体をエッチ オフしてもよい。また、エッチング工程の前に、 GaAs単結晶基板 101の一部を機械 研磨により除去してもよい。
[0027] このようにして GaAs単結晶基板 101が除去されたィ匕合物半導体の成長層を上下 反転し、工程 3に示すように、発光層部 24の第二主表面上に、 n型 GaPからなる電流 拡散層 20をノヽイドライド気相成長法あるいは MOVPE法等の周知の気相成長法に よりェピタキシャル成長する。以上で化合物半導体層 100の製造工程が終了する。 なお、電流拡散層 20及び透光性ィ匕合物半導体層 70の一方又は双方について、こ れを別途用意した GaP基板の貼り合せにより形成してもよい。
[0028] その後、工程 4に示すように、化合物半導体層 100の第一主表面に第一電極 9を、 同じく第二主表面に第二電極 16を形成する。なお、理解を容易にする便宜上、工程 を素子単体の積層形態にて図示しつつ説明しているが、実際は、複数の素子チップ がマトリックス状に配列した形で一括形成されたゥエーハが作製される。そして、この ゥエーハを通常の方法によりダイシングして素子チップとし、これを支持体に接合して リード線のワイヤボンディング等を行った後、榭脂モールドをすることにより最終的な 発光素子が得られる。
[0029] 第一電極 9側の製造工程は周知であるので、本発明の要部である第二電極 16の 製造工程についてさらに詳しく説明する。まず、図 4の工程 5に示すように、化合物半 導体層 100の第二主表面に接合合金化層 31の原料金属層 31 'を形成する (原料金 属層形成工程)。本実施形態において、原料金属層 31 'は、 Au— Be合金よりなる本 体層 31bと、これを上下から挟む Au層 3 laからなる。次に、工程 6に示すように、原料 金属層 31 'を化合物半導体層 100と合金化して接合合金化層 31とするための合金 化熱処理を行なう(合金化熱処理工程)。これにより、原料金属層 31b, 31aは接合 合金化層 31となる。合金化熱処理は例えば 350°C以上 600°C以下にて実施するこ とがでさる。
[0030] そして、工程 7に示すように、接合合金化層 31上に Sn系半田層 34s' (半田層の構 成要素について、「'」付きの符号は溶融熱処理前の状態であることを示し、「'」のな い符号は溶融熱処理後であることを示す)を成膜する (Sn系半田層成膜工程)。また 、その Sn系半田層 34s '上に Au— Sn系半田層 34m,を成膜する(Au— Sn系半田 層成膜工程)。これら金属層の成膜は、真空蒸着やスパッタリング等の気相成膜法に より行なうことができるが、化学めつき法を採用することも可能である。
[0031] 次に、図 5の工程 8〜工程 9に示すように、上記のように接合合金化層 31、 Sn系半 田層 34s '及び Au— Sn系半田層 34m 'がこの順序で積層された電極積層構造を、 Sn系半田層 34s 'の融点以上であって接合合金化層 31及び Au— Sn系半田層 34 m'の融点未満に加熱する熱処理を行なう(Sn系半田層溶融熱処理工程)。これによ り、 Sn系半田層 34s'が選択的に溶融する。この溶融状態の Sn系半田層 34s" ( 」 は溶融熱処理中であることを表す)を、工程 10に示すように再度凝固させればこのェ 程は完了である。本実施形態では、 Sn系半田層溶融熱処理を、専用の雰囲気熱処 理炉 F中にて行なって!/、る力 例えば Sn系半田層 34s '及び Au— Sn系半田層 34m 'の成膜を真空蒸着にて行なう場合は、 Sn系半田層溶融熱処理の加熱を蒸着装置 内の蒸着熱源力もの放熱を用いて行なうことも可能である。
[0032] 上記方法によると、比較的高融点の接合合金化層 31の形成処理 (合金化熱処理) を先に行なっておき、その後、 Sn系半田層 34s'及び Au—Sn系半田層 34m'を成 膜する。 Sn系半田層 34s'は、接合合金化層 31及び Au—Sn系半田層 34m,のい ずれよりも融点が低 、ので、 Sn系半田層 34s 'を選択的に溶融する熱処理が可能で ある。該 Sn系半田層 34s'の溶融→再凝固の過程を経ることで、凝固後において Sn 系半田層 34sと Au—Sn系半田層 34mとを強固に密着させることができる。また、 Sn 系半田層 34s'と Au—Sn系半田層 34m,とは Au及び Snの含有量が当然異なるた め、上記溶融熱処理時に両成分が層間で拡散し、これも密着強度向上に寄与する。
[0033] Sn系半田層溶融熱処理工程(図 5 :工程 9)においては、 Au— Sn系半田層 34m" 又は接合合金化層 31からの Au成分拡散により、溶融した Sn系半田層 34s"の Au濃 度を高めて液相線温度を上昇させ、それによつて Sn系半田層溶融熱処理時に該 Sn 系半田層 34s"を再凝固させる工程を採用することができる。溶融した Sn系半田層 3 4s"には、これと接する固相状態の Au—Sn系半田層 34m"から Au成分が拡散によ り流れ込みやすくなる。この場合、溶融した Sn系半田層 34s"への Au成分の拡散量 が無制限に大きくなると、凝固後の Sn系半田層 34sの Au濃度が過度に高くなつて延 性が低下し、剥離防止効果が不十分となることも考えられる。しかし、 Sn系半田層溶 融熱処理の温度が Au— Sn系半田層 34m 'の融点よりも低温に留まる限り、溶融した Sn系半田層 34s"の Au濃度が一定以上に高まれば、図 6に示す Au— Sn系二元系 状態図の Sn側組成の液相線形状を見てもわ力る通り、 Sn系半田層 34s"の液相線( 融点)温度が上昇し、ー且溶融した Sn系半田層 34s"が再凝固する。その結果、以 降は Sn系半田層 34s" (再凝固後)への Auの固相拡散となって拡散速度が低下し、 熱処理時間を延長しない限り、最終的な Sn系半田層 34sの Au濃度が過剰となる不 具合を効果的に回避できる。
[0034] 図 1において、最終的な Sn系半田層 34sの Sn含有量は 75質量%以上(100質量 %を含む)とすることが望ましい。 Sn含有量が 75質量%未満になると Sn系半田層 34 sの延性が低下し、 Au—Sn系半田層 34mの剥離防止効果が不十分となる。 Sn系半 田層 34sの Sn成分を除く残余成分は、図 5の工程 9において、 Sn系半田層 34s'が Au—Sn系半田層 34m'と接した状態で溶融熱処理工程が実施されることを考慮す れば、その主要部が Auにより占められることとなる(例えば、 Sn系半田層 34sの Sn成 分を除いた残部の 80質量%以上が Auとなる)。この場合、図 1において、 Sn系半田 層 34sの Sn含有量が 75質量%未満になると、残余成分の Auの含有量が上昇する ことになり、延性に乏しい Au—Sn系化合物(AuSn、 AuSn、 AuSn)の生成量が
4 2
増し、 Sn系半田層 34sの延性が特に損なわれやすくなる。
[0035] AuSnィ匕合物の形成量を極力低減し、熱処理後の Sn系半田層 34sの延性を高くし て Au— Sn系半田層 34mの剥離防止効果を高めるためには、溶融熱処理実施前に おける Sn系半田層 34s'の組成として、 Sn含有量がなるべく高いものを採用すること が望ましいといえ、例えば Snの融点 232°C以下に留める観点からは、 Sn系半田層 3 4s'中の Sn含有量 (溶融熱処理前)を 85質量%以上 100質量%以下に設定するの が望ましいといえる(溶融熱処理終了後の状態での組成は、 Auの拡散を考慮すれ ば、 85質量%以上 93質量%以下程度とするのが妥当である)。
[0036] 図 7 (符号について図 5を参照)に示すように、共晶組成(10質量%Au)よりも Snリ ツチな Sn系半田層 34s 'を溶融させた場合、組成は Au— Sn系半田層 34m"からの Au溶解により共晶側にシフトし、融点 (液相線温度)はー且低下する。溶融中の Sn 系半田層 34s"の Au濃度が共晶組成よりも増加すると融点は再び上昇に転ずる。そ して、液相中の Au濃度は、二元状態図の液相線上にて溶融熱処理温度に対応する Au組成まで上昇し、以降は液相の Au濃度が一定に保たれつつ AuSnが晶出する
4
ことになる。この晶出反応は、 Au濃度の低い液相側から Au濃度の高い AuSn固相
4 側への、 Au濃度勾配に逆らった Au成分移動を伴うので進行は比較的鈍ぐ AuSn
4 の晶出量が過剰とならな 、うちに(つまり、溶融熱処理後の Sn系半田層 34sの Sn含 有量が 75質量%未満とならないうちに)、溶融熱処理を打ち切って冷却することが望 ましい。
[0037] 共晶組成よりも Snリッチな Sn系半田層 34s'を採用した場合、 Sn系半田層 34s 'を 溶融させるための初期温度を共晶点以上に高める必要があり、溶融熱処理温度が 一定に保持される場合、 Au— Sn系半田層 34m"からの Au拡散が開始すると、 Sn系 半田層 34s"中の Au濃度は、共晶組成よりも Auリッチ側の液相線に対応した組成 ( 図中 Q点)まで増えざるを得なくなり、結果的に凝固後の Sn系半田層 34s中の AuSn 量が増加することにつながる。しかし、共晶組成付近 (例えば Au: 7質量%以上 13
4
質量%以下)の SnAu合金力 なる半田層を用いて、溶融熱処理温度を共晶点直上 温度 (例えば 217°C以上 225°C以下)に設定すれば、 AuSnの生成量を共晶組成
4
付近の対応量に留めることが可能となり、より延性に富んだ (つまり、剥離防止効果の 高い) Sn系半田層 34sが得られる。
[0038] 次に、図 1において、 Au— Sn系半田層 34mは、 30質量%以上 90質量%以下の Auと、 10質量%以上 70質量%以下の Snとを含有し、 Auと Snとの合計含有量が 80 質量%以上であって、かつ融点が前記 Sn系半田層 34sよりも高くなるように組成調 整される。 Au含有量が 30質量%未満(あるいは Sn含有量が 70質量%超)では半田 層の耐食性が不十分となり、 Au含有量が 90質量%超 (あるいは Sn含有量が 10質 量%未満)になると半田層の融点が高くなりすぎ、素子チップをマウントする際のリフ ロー温度が高くなりすぎる問題がある。また、半田の融点をより下げるために、他の副 成分(例えば、 Zn、 Ge、 Bi、 Te、 Si、 Sb)を、半田全体の組成の 20質量0 /0以下であ れば、添加することも可能である。従って、 Auと Snとの合計含有量は 80質量%以上 (100質量%以下)とする。 Au— Sn系半田層 34mは、後述のごとぐその厚さが Sn 系半田層 34sよりも十分大きく設定される限り、溶融熱処理の前後で組成はそれ程変 化しない。
[0039] 発光素子チップを通電支持体 52にマウントする際の Au—Sn系半田層 34mのリフ ローは、 Au—Sn系半田層 34mと Sn系半田層 34sとが完全に溶け合う温度で行なつ たのでは、緩衝層として機能する Sn系半田層 34sが消失するので、 Au—Sn系半田 層 34mに対する剥離防止効果は全く発揮されなくなる。この場合、 Au— Sn系半田 層 34mの全体と Sn系半田層 34sの全体とを完全に溶かし合せたと仮定したときの平 均的な半田組成を考え、その仮想平均半田組成の融点よりも低いリフロー温度を採 用する必要がある。例えば、 Au— Sn二元系で考えた場合、図 6の状態図から明らか な通り、 AuSn化合物の共融温度(congruent temperature:418°C)よりも低温でリフ ロー処理を行なわなければならな 、。
[0040] 図 6に示すように、 AuSnィ匕合物の共融点では、 Snリッチ側の液相線と Auリッチ側 の液相線とが臨界温度を形成しつつ接続している。従って、共融温度よりも低温では 、 Snリッチ側の液相と Auリッチ側の液相とが互いに分離して共存する形となる。従つ て、 Au—Sn系半田層 34mを、 AuSnィ匕合物(38質量%Sn)よりも Auリッチの組成 にて構成すると、リフロー処理時に Au—Sn系半田層 34m側の液相と Sn系半田層 3 4s側の液相とが混ざり合わず、リフロー後も Sn系半田層 34s側の Sn含有量を高く維 持することができ、 Sn系半田層 34sの緩衝層としての機能を損な 、にく 、利点がある 。この観点にて、 Au—Sn系半田層 34mは、 Auを主成分(60質量%以上)とし、 Sn 含有量を 15質量%以上 35質量%以下の組成を採用することにより、 400°C以下の 比較的低温でリフローが可能となり、かつ、 Sn系半田層 34sとの間での成分混合も効 果的に抑制できる。この組成域では、 Auリッチ側の相(中間層 ζか、または準安定の Au— Sn固溶体)と、 AuSn化合物とが共晶を形成するので、特にその共晶組成(20 質量%Sn)付近の Sn含有量 (例えば Sn: 17質量%以上 23質量%以下)を採用する とき、リフロー温度低下の効果が顕著である。
[0041] 半田層全体の耐食性を高めるには、 Au— Sn系半田層 34mを、それよりも耐食性 に劣る Sn系半田層 34sよりも厚く形成しておくことが望ましい。特に、発光素子チップ を前述のごとくエポキシ榭脂モールド 50mで被覆する場合には、該構成を採用する ことの効果が顕著である。この場合、 Au— Sn系半田層 34mは Sn系半田層 34sの 5 倍以上 20倍以下の厚さに調整することが望ま 、。 Au - Sn系半田層 34mの厚さが Sn系半田層 34sの 5倍未満では、 Sn系半田層 34sの相対厚さが大きくなりすぎて、 半田層全体の耐食性を高める効果が不十分となる場合がある。他方、 Au— Sn系半 田層 34mの厚さが Sn系半田層 34sの 20倍を超えると、 Sn系半田層 34sの相対厚さ 力 、さくなりすぎ、 Sn系半田層 34sの機械的緩衝層としての機能が不十分となって、 剥離等の問題を生じやすくなる場合がある。 Sn系半田層 34sの厚さは lOOnm以上 1 μ m以下(本実施形態では 200nm)であることが望ましぐ Au— Sn系半田層 34mの 厚さは 500nm以上 10 μ m以下 (本実施形態では 3 μ m)であることが望ましい。
[0042] 次に、第二電極 16は、図 1に示すように、化合物半導体層 100に対し発光層部 24 の第二主表面側に分散形成することができる。第二電極 16の接合合金化層 31の領 域は反射率が低ぐ発光層部 24からの直接光束を第一主表面側 (あるいはチップ側 面側)に反射する効果は小さい。しかし、第二電極 16を分散形成しておけば、化合 物半導体層 100の第二主表面側における第二電極 16の非形成領域を反射領域( 本実施形態では、図 2に示すように、反射層 52gにより発光光束が反射される)として 活用でき、直接光束を第一主表面側に反射して光取り出し効率を高める効果が期待 できる。この効果は、本実施形態のごとぐ発光層部 24からの発光光束に対して透光 性を有する化合物半導体からなる透光性化合物半導体層 70が設けられ、該透光性 化合物半導体層 70の第二主表面に第二電極 16を分散形成した場合に特に著しい
[0043] 図 1の構成においては、化合物半導体層 100の第二主表面に、第二電極 16を予 め定められた形状にパターニングされた形で分散形成されてなり、かつ、該第二電 極 16にお ヽて半田層は周側面位置を接合合金化層 31と一致させた形態にて形成 されている。この構成〖こよると、リフロー時に接合合金化層 31の外側へはみ出る溶融 半田層の面積を小さく留めることができ、隣接する第二電極 16間に、反射面として活 用できる領域をより多く確保することができる。本発明の製造方法を採用すると、この ような第二電極 16の構造を以下のように極めて簡単に得ることができる。
[0044] すなわち、図 4の工程 7に示すごとぐ化合物半導体層 100の第二主表面に接合合 金化層 31を分散形成する一方、 Sn系半田層 34s'を、接合合金化層 31とその背景 をなす化合物半導体層 100 (透光性化合物半導体層 70)の露出領域とを一括して覆 う形で形成する。そして、さらに Au—Sn系半田層 34m'を形成する。その後、図 5の 工程 9, 10のごとぐ Sn系半田層溶融熱処理工程を実施する。
[0045] 次に、図 8の工程 11及び工程 12に示すように、 Sn系半田層 34sと Au— Sn系半田 層 34mとの積層膜を、接合合金化層 31の被覆部分にっ ヽては該接合合金化層 31 上に密着残留させつつ、該接合合金化層 31の背景領域の被覆部分 34yについて は、これを選択的に剥離するリフトオフ工程を実施する。 Sn系半田層溶融熱処理ェ 程において、 Sn系半田層 34sの、化合物半導体層 100の露出領域と直接接してい る部分の当該化合物半導体層 100との密着力は、同じく接合合金化層 31の形成領 域における下地金属との密着力よりもはるかに小さぐ接合合金化層 31の背景領域 の被覆部分は、例えば粘着シート 60の貼着及び剥離により極めて簡単にリフトオフ できる。結果として得られる半田層の構造は、図 9に示すように、その周側面 34pが、 接合合金化層 31との接合境界面の外周縁 EGを破断起点とした層厚方向の機械的 破断面として形成される。
[0046] 図 13〜図 15に、上記の効果を確認するために行なった実験結果を示す拡大画像 を示す。図 13は、半田層 34を形成後、溶融熱処理を行なった後の第二主表面側を 示す拡大画像であり、図中、千鳥状に配列する円径の領域が第二電極 16の形成領 域であり、その背景は半田層 34で覆われた状態になっている。左上の半月状の第二 電極と、その直下の第二電極との間の背景領域には、両電極領域を結ぶ形態で半 田層 34にクラック(画像では白い線状に表れている)が生じている。これは、該背景 領域で半田層 34の密着力が低く、半田層 34が浮き上がって 、ることを示すものであ る。図 14はリフトオフ後の画像であり、半田層は第二電極との円状の境界位置に沿つ て破断し、背景領域の半田層はリフトオフにより略完全に剥離除去されるとともに、第 二電極上の半田層にはその剥離の影響が全く及んでいない。図 15は、リフトオフ後 の第二電極表面を金属製のピンの先端で引つかいた後の状態を示す力、このような 引つ搔き傷を付けても半田層の剥がれは生じておらず、半田層が接合合金化層と強 固に密着して 、ることが確認できた。
[0047] なお、図 11に示すように、本発明の発光素子 1においては、第二電極 16において 接合合金化層 31と半田層との間には、それら接合合金化層 31と半田層との間での 合金成分拡散を抑制するバリア金属層 32を配置することができる。これにより、例え ば半田層のリフロー工程等において、成分拡散により接合合金化層 31あるいは半田 層が変質する不具合を効果的に抑制できる。特に、半田層側から接合合金化層 31 側に Snが多量に拡散すると、接合合金化層 31と化合物半導体層 100との間のォー ミック接合特性に悪影響が及ぶこともありえ、この観点にてノ リア金属層 32は、 Ti、 Pt 及び Moのいずれかを主成分(50質量%以上)とする 1層又は 2層以上力 なるもの として構成することが望ましい。図 11の構成では、ノリア金属層 32を Tiにて構成して いる。また、図 12は、 2層からなるノリア金属層 32A, 32Bを設けた例であり、接合合 金化層 31側に Ti層 32A、 Sn系半田層 34s側に Pt層 32Bを形成している。バリア金 属層を 3層もしくはそれ以上の層数に形成することも可能である。
[0048] ノリア金属層 32を設ける場合、本発明の製造方法は次のようにして実施可能であ る。すなわち、図 10の工程 13に示すように、接合合金化層 31上に、接合合金化層 3 1と半田層との間での合金成分拡散を抑制するバリア金属層 32を形成する。そして、 該バリア金属層 32上に Auを主成分 (50質量%以上)とする Au系補助金属層 33を 形成する(本実施形態では、 Au系補助金属層 33は Au層である)。次に、工程 14に 示すように、該 Au系補助金属層 33上に Sn系半田層 34s及び Au—Sn系半田層 34 mを形成し、工程 15に示すように、 Sn系半田層溶融熱処理工程を実施する。バリア 金属層 32上に予め Au系補助金属層 33を形成しておくことで、 Sn系半田層 34sとバ リア金属層 32との密着力を高めることができる。この場合、 Sn系半田層溶融熱処理 工程において、 Au系補助金属層 33は Sn系半田層 34s"中に溶解させることができ る。このようにすると、 Au溶解に伴う融点上昇により、 Sn系半田層 34sを再凝固させ る工程を容易に実施できる。

Claims

請求の範囲
[1] 発光層部を有した化合物半導体層の、光取り出し面側に位置する主表面を第一主 表面、これと反対側の主表面を第二主表面として、前記化合物半導体層の第一主表 面に第一電極が、第二主表面に第二電極がそれぞれ形成され、前記第二電極にて 素子取付先となる通電支持体に導通接続して使用される発光素子において、 前記第二電極は、前記化合物半導体層の第二主表面と接して配置されるとともに 該化合物半導体層との接合抵抗を減ずるための接合合金化層と、該接合合金化層 を前記通電支持体に接続するための半田層とを備え、該半田層には、前記接合合 金化層側に配置されるとともに、 Snを主成分として前記接合合金化層よりも低融点の Sn系金属からなる Sn系半田層と、該 Sn系半田層に対し前記接合合金化層とは反 対側にこれと接して配置されるとともに、 30質量%以上 90質量%以下の Auと、 10質 量%以上 70質量%以下の Snとを含有し、 Auと Snとの合計含有量が 80質量%以上 であって、かつ融点が前記 Sn系半田層よりも高い Au— Sn系半田層とが形成されて なることを特徴とする発光素子。
[2] 前記 Sn系半田層の Sn含有量が 75質量%以上である請求の範囲第 1項に記載の発 光素子。
[3] 前記 Au—Sn系半田層は Auを主成分とし、 Sn含有量が 15質量%以上 35質量%以 下である請求の範囲第 1項又は第 2項に記載の発光素子。
[4] 前記 Au— Sn系半田層が前記 Sn系半田層よりも厚く形成されてなる請求の範囲第 1 項な 、し第 3項の 、ずれか 1項に記載の発光素子。
[5] 前記化合物半導体層の第二主表面に前記第二電極が分散形成されている請求の 範囲第 1項な 、し第 4項の 、ずれか 1項に記載の発光素子。
[6] 前記化合物半導体層の前記第二主表面には、前記第二電極が予め定められた形 状にパターニングされた形で分散形成されてなり、かつ、該第二電極において前記 半田層は周側面位置を前記接合合金化層と一致させた形態にて形成されてなる請 求の範囲第 5項に記載の発光素子。
[7] 前記半田層の周側面は、前記接合合金化層との接合境界面の外周縁を破断起点と した層厚方向の機械的破断面として形成されている請求の範囲第 6項に記載の発光 素子。
[8] 前記第二電極において前記接合合金化層と前記半田層との間に、それら接合合金 化層と半田層との間での合金成分拡散を抑制するバリア金属層が配置されている請 求の範囲第 1項な 、し第 7項の 、ずれか 1項に記載の発光素子。
[9] 前記バリア金属層は、 Ti、 Pt及び Moのいずれかを主成分とする 1層又は 2層以上か らなる請求の範囲第 8項に記載の発光素子。
[10] 請求の範囲第 1項ないし第 9項のいずれか 1項に記載の発光素子と、該発光素子の 前記化合物半導体層が前記第二電極の前記半田層にて接合される通電支持体と、 該通電支持体上にて前記発光素子を被覆するエポキシ榭脂モールドとを有してなる ことを特徴とする発光素子モジュール。
[11] 請求の範囲第 1項な 、し第 9項の 、ずれか 1項に記載の発光素子の製造方法であつ て、
前記化合物半導体層の第二主表面に前記接合合金化層の原料金属層を形成す る原料金属層形成工程と、
前記原料金属層を前記化合物半導体層と合金化して前記接合合金化層とするた めの合金化熱処理工程と、
前記接合合金化層上に前記 Sn系半田層を成膜する Sn系半田層成膜工程と、 前記 Sn系半田層上に前記 Au— Sn系半田層を成膜する Au— Sn系半田層成膜 工程と、
前記 Sn系半田層の融点以上であって前記接合合金化層及び前記 Au— Sn系半 田層の融点未満に加熱することにより、前記接合合金化層、前記 Sn系半田層及び 前記 Au— Sn系半田層がこの順序で積層された電極積層構造において、前記 Sn系 半田層を選択的に溶融する Sn系半田層溶融熱処理工程と、
をこの順序にて実施することを特徴とする発光素子の製造方法。
[12] Sn系半田層溶融熱処理工程において、前記 Au— Sn系半田層又は前記接合合金 化層からの Au成分拡散により、溶融した Sn系半田層の Au濃度を高めて液相線温 度を上昇させて前記 Sn系半田層溶融熱処理時に該 Sn系半田層を再凝固させる請 求の範囲第 11項に記載の発光素子の製造方法。 前記化合物半導体層の第二主表面に前記接合合金化層を分散形成する一方、前 記 Sn系半田層を、前記接合合金化層とその背景をなすィ匕合物半導体層の露出領 域とを一括して覆う形で形成し、さらに前記 Au—Sn系半田層を形成した後、前記 Sn 系半田層溶融熱処理工程を実施し、その後、前記 Sn系半田層と前記 Au— Sn系半 田層との積層膜を、前記接合合金化層の被覆部分については該接合合金化層上に 密着残留させつつ、該接合合金化層の背景領域の被覆部分を選択的に剥離するリ フトオフ工程を実施する請求の範囲第 11項又は第 12項に記載の発光素子の製造 方法。
PCT/JP2006/301250 2005-01-31 2006-01-26 発光素子及び発光素子の製造方法 WO2006080408A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020077018306A KR101192229B1 (ko) 2005-01-31 2006-01-26 발광 소자 및 발광 소자의 제조방법
DE602006014937T DE602006014937D1 (de) 2005-01-31 2006-01-26 Licht emittierendes element und verfahren zur herstellung eines licht emittierenden elements
EP06712432A EP1850400B1 (en) 2005-01-31 2006-01-26 Light-emitting element and method for manufacturing light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-023988 2005-01-31
JP2005023988A JP4617902B2 (ja) 2005-01-31 2005-01-31 発光素子及び発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2006080408A1 true WO2006080408A1 (ja) 2006-08-03

Family

ID=36740434

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/301250 WO2006080408A1 (ja) 2005-01-31 2006-01-26 発光素子及び発光素子の製造方法

Country Status (8)

Country Link
US (1) US7829910B2 (ja)
EP (1) EP1850400B1 (ja)
JP (1) JP4617902B2 (ja)
KR (1) KR101192229B1 (ja)
CN (1) CN100530723C (ja)
DE (1) DE602006014937D1 (ja)
TW (1) TWI389336B (ja)
WO (1) WO2006080408A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064869A2 (ko) * 2008-12-04 2010-06-10 주식회사 에피밸리 반도체 발광소자
JP2012109547A (ja) * 2010-10-18 2012-06-07 Kyocera Corp 発光素子実装用基体および発光装置
US20140097232A1 (en) * 2011-06-16 2014-04-10 Fujikura Ltd. Bonding method and production method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
CN101361203B (zh) * 2006-10-13 2012-05-02 三洋电机株式会社 半导体发光元件、照明装置和半导体发光元件的制造方法
US7929587B2 (en) 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
JP5251185B2 (ja) * 2008-03-17 2013-07-31 信越半導体株式会社 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
DE102008035254A1 (de) * 2008-07-29 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Bauteil
US8129888B2 (en) 2008-08-05 2012-03-06 Daishinku Corporation Sealing member of piezoelectric resonator device and manufacturing method therefor
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
US8128868B2 (en) * 2009-02-12 2012-03-06 International Business Machines Corporation Grain refinement by precipitate formation in PB-free alloys of tin
US8493746B2 (en) 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
DE102009044086A1 (de) 2009-09-23 2011-03-24 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
CN102115833B (zh) * 2009-12-30 2013-11-27 北京有色金属与稀土应用研究所 半导体器件用金铍中间合金材料的制备方法和应用
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
CN103811607A (zh) * 2012-11-12 2014-05-21 天津中环新光科技有限公司 高亮度发光二极管及制备方法
US9691959B2 (en) 2013-12-19 2017-06-27 Koninklijke Philips N.V. Light emitting device package
JP2017501577A (ja) * 2014-01-07 2017-01-12 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 発光デバイスパッケージ
CN105981185A (zh) * 2014-02-11 2016-09-28 世迈克琉明有限公司 半导体发光元件
KR101578485B1 (ko) * 2014-04-24 2015-12-21 주식회사 세미콘라이트 반도체 발광소자
FR3033272B1 (fr) * 2015-03-04 2017-03-24 Labinal Power Systems Procede de brasage pour assembler deux elements via un compose intermetallique
CN105489732B (zh) * 2015-12-08 2017-12-22 天津三安光电有限公司 垂直发光二极管的制作方法
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
US20220069185A1 (en) * 2018-12-26 2022-03-03 Kyocera Corporation Electronic component joining method and joined structure
CN110739376B (zh) * 2019-10-23 2021-06-18 东莞市中晶半导体科技有限公司 一种led芯片、显示屏模组及其制作方法
US11605608B2 (en) 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
US11158602B2 (en) 2019-11-11 2021-10-26 Infineon Technologies Austria Ag Batch diffusion soldering and electronic devices produced by batch diffusion soldering
CN111373553B (zh) * 2019-12-30 2022-01-07 重庆康佳光电技术研究院有限公司 一种发光器件及其制备方法、显示装置
US11798924B2 (en) 2020-06-16 2023-10-24 Infineon Technologies Ag Batch soldering of different elements in power module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794786A (ja) 1993-04-27 1995-04-07 Nec Corp 光半導体素子接合構造と接合方法
JP2001057468A (ja) * 1999-08-18 2001-02-27 Hitachi Ltd はんだ接続構造を有する回路装置およびその製造方法
JP2003086877A (ja) 2001-09-12 2003-03-20 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260671A (ja) 1989-03-31 1990-10-23 Nec Corp 光半導体装置
JP3755166B2 (ja) 1995-07-11 2006-03-15 昭和電工株式会社 半導体装置の製造方法
JP3719624B2 (ja) * 1997-06-07 2005-11-24 内橋エステック株式会社 電子部品実装用はんだ及び電子部品の実装方法
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
JP2000307190A (ja) * 1999-04-23 2000-11-02 Furukawa Electric Co Ltd:The 面発光型半導体レーザの作製方法
JP2002016311A (ja) * 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP4363761B2 (ja) * 2000-08-28 2009-11-11 京セラ株式会社 配線基板
JP2002359328A (ja) * 2001-03-29 2002-12-13 Hitachi Ltd 半導体装置
US6660548B2 (en) * 2002-03-27 2003-12-09 Intel Corporation Packaging of multiple active optical devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794786A (ja) 1993-04-27 1995-04-07 Nec Corp 光半導体素子接合構造と接合方法
JP2001057468A (ja) * 1999-08-18 2001-02-27 Hitachi Ltd はんだ接続構造を有する回路装置およびその製造方法
JP2003086877A (ja) 2001-09-12 2003-03-20 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1850400A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064869A2 (ko) * 2008-12-04 2010-06-10 주식회사 에피밸리 반도체 발광소자
WO2010064869A3 (ko) * 2008-12-04 2010-08-19 주식회사 에피밸리 반도체 발광소자
KR101062754B1 (ko) 2008-12-04 2011-09-06 주식회사 에피밸리 반도체 발광소자
JP2012109547A (ja) * 2010-10-18 2012-06-07 Kyocera Corp 発光素子実装用基体および発光装置
US20140097232A1 (en) * 2011-06-16 2014-04-10 Fujikura Ltd. Bonding method and production method

Also Published As

Publication number Publication date
CN101111946A (zh) 2008-01-23
JP2006210829A (ja) 2006-08-10
EP1850400A1 (en) 2007-10-31
EP1850400A4 (en) 2009-06-03
DE602006014937D1 (de) 2010-07-29
KR101192229B1 (ko) 2012-10-17
US20080164488A1 (en) 2008-07-10
EP1850400B1 (en) 2010-06-16
CN100530723C (zh) 2009-08-19
TWI389336B (zh) 2013-03-11
US7829910B2 (en) 2010-11-09
TW200629610A (en) 2006-08-16
KR20070104402A (ko) 2007-10-25
JP4617902B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
KR101192229B1 (ko) 발광 소자 및 발광 소자의 제조방법
JP3271475B2 (ja) 電気素子の接合材料および接合方法
JP3918858B2 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
JP5073917B2 (ja) 電気的なコンタクトを有する光電子半導体チップならびに該光電子半導体チップを製造するための方法
US20040104395A1 (en) Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP2006287226A (ja) はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
TWI440068B (zh) 基材接合方法以及半導體元件
WO2003075341A1 (fr) Embase et dispositif semi-conducteur
WO2004077579A1 (ja) 発光素子及び発光素子の製造方法
JP2004193338A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2010027768A (ja) 発光装置及び発光装置の製造方法
JP2000332343A (ja) 半導体発光装置およびその製造方法
JP2000216439A (ja) チップ型発光素子およびその製造方法
JP3997523B2 (ja) 発光素子
JP4935136B2 (ja) 発光素子
TWI342074B (ja)
JP2002118294A (ja) フリップチップ型発光ダイオード及び製造方法
JP2012069545A (ja) 発光素子の搭載方法
WO2003069743A1 (fr) Embase et dispositif a semiconducteur
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP2007134744A (ja) サブマウントおよび半導体装置
JP2001028459A (ja) 発光装置およびその製造方法
JP4699811B2 (ja) 半導体発光装置の製造方法
JP2007317913A (ja) 半導体発光素子およびその製造方法
JP2013080863A (ja) 接続材料付き半導体素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11883078

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680003703.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077018306

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006712432

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2006712432

Country of ref document: EP