JP2001057468A - はんだ接続構造を有する回路装置およびその製造方法 - Google Patents

はんだ接続構造を有する回路装置およびその製造方法

Info

Publication number
JP2001057468A
JP2001057468A JP23170799A JP23170799A JP2001057468A JP 2001057468 A JP2001057468 A JP 2001057468A JP 23170799 A JP23170799 A JP 23170799A JP 23170799 A JP23170799 A JP 23170799A JP 2001057468 A JP2001057468 A JP 2001057468A
Authority
JP
Japan
Prior art keywords
layer
solder
barrier layer
solder layer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23170799A
Other languages
English (en)
Other versions
JP3718380B2 (ja
Inventor
Shohei Hata
昌平 秦
Koji Serizawa
弘二 芹沢
Kazutami Kawamoto
和民 川本
Isao Sato
勲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23170799A priority Critical patent/JP3718380B2/ja
Publication of JP2001057468A publication Critical patent/JP2001057468A/ja
Application granted granted Critical
Publication of JP3718380B2 publication Critical patent/JP3718380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】薄いはんだ層により基板と素子とを接続する回
路装置であって、接続不良の生じにくい接続構造を備え
た回路装置を提供する。 【解決手段】表面にメタライズ層32を備えた基板1
と、基板1上に搭載された回路素子30、31と、メタ
ライズ層32と回路素子30、31とを接続するはんだ
層7とを有する。はんだ層7とメタライズ層32との間
には、はんだ層7とメタライズ層32との反応を防止す
るためのバリア層6が配置されている。バリア層6は、
特定の温度においてはんだ層7の液相とバリア層6の固
相とが平衡状態となる材料により構成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、はんだ接続により
基板上に電子回路素子を接続した装置の構成に関し、特
に、はんだとしてAu−Sn共晶はんだを用いて接続を
行う装置に関する。
【0002】
【従来の技術】従来より、基板上に電子回路等の素子を
接続する際のはんだとしては、共晶点の組成のAu−S
n合金(Au−Sn共晶はんだ)が多く使用されてい
る。その接続手順としては、予めメタライズ層が形成さ
れている基板上の素子接続部に、蒸着などの方法により
Au−Sn共晶はんだ層を形成した後、このはんだ層に
素子の接続面を搭載する。そして、はんだの融点以上に
加熱してはんだ層を溶融させ、その後冷却することによ
り接続するというものである。
【0003】また、特開平11−74448号公報に
は、接続部の組成を必ず共晶点の組成にするための構成
が開示されている。この構成では、組成が共晶点よりも
Snリッチ側にずれたAuSn合金層を基板側に形成し
ておき、Au層を素子側に形成しておく。この基板側の
合金層を液相線温度以下の接続温度で加熱し、固相と液
相を共存させ、ここに基板側のAu層を接触させること
により不足しているAuを補い、共晶組成のAu−Sn
合金接合層を形成するというものである。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
AuSn共晶はんだを用いる接続方法は、はんだ層と基
板との間に形成されているメタライズ層が、はんだ層の
合金と反応する。これを詳しく説明する。下地メタライ
ズは、一般的には、図1のように、基板1の表面に配置
されたTi層あるいはCr層等の接着層2、その上に配
置されたPt、Ni、Cuなどの金属層3、さらにその
上に酸化防止のために配置されたAu層4等により構成
されている。Au−Snはんだ層5は、接続時に加熱さ
れて溶融すると、表面のAu層4を溶解しながら濡れ広
がるため、溶融はんだ中のAu濃度が増大し、はんだの
組成は共晶組成よりもAuリッチになる。さらに、溶融
したはんだは、その下のPt、Ni、Cuなどの金属層
3とも反応し、Pt、Ni、Cu等がはんだ中のSnと
結合して化合物を生成することにより、はんだ中のSn
濃度が減少し、相対的にさらにAu濃度が増大し、ます
ますAuリッチになる。
【0005】これらの要因により、はんだの組成が、共
晶組成(図2の共晶点201の組成、Au−29at%
Sn)よりAuリッチの組成になると、融点の高いζ相
AuSn合金(Au5Sn)が析出する組成領域203
に入るため、液相線202の温度(融点)は、共晶点2
01から離れるのに伴い急上昇する。このため、通常の
接続温度(330〜350℃)ではζ相と液相の共存領
域となり、ζ相が析出して、はんだが一部凝固する現象
が発生する。これにより、はんだの濡れ不良などの問題
が発生し、歩留まりを低下させる大きな要因となる。
【0006】このような組成変化による融点上昇の問題
は、はんだ層が厚い場合には、組成変化が小さく、あま
り問題とならないが、はんだ層が薄い場合には、はんだ
量が少ないために影響が大きく、接続途中にはんだが一
部凝固する現象がしばしば観察される。このため、薄く
小さな体積のはんだを使用することの多い、微小な部品
を基板に接合させる場合、はんだの高融点化により濡れ
不良などの問題を引き起こしやすい。さらに、反応が進
みすぎると、メタライズ層とはんだ層の界面で、はがれ
を生じる場合もある。
【0007】本発明は、薄いはんだ層により基板と素子
とを接続する回路装置であって、接続不良の生じにくい
接続構造を備えた回路装置を提供することを目的とす
る。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、以下のような回路装置が提供され
る。すなわち、表面にメタライズ層を備えた基板と、前
記基板上に搭載された回路素子と、前記メタライズ層と
前記回路素子とを接続するはんだ層とを有し、前記はん
だ層と前記メタライズ層との間には、前記はんだ層と前
記メタライズ層との反応を防止するためのバリア層が配
置され、前記バリア層は、特定の温度において前記はん
だ層の液相と前記バリア層の固相とが平衡状態となる材
料により構成されていることを特徴とする回路装置が提
供される。
【0009】
【発明の実施の形態】本発明の一実施の形態について説
明する。
【0010】本発明の第1の実施の形態の電子回路装置
について図3を用いて説明する。図3の電子回路装置
は、基板1上に、電子回路素子30を搭載し、基板1上
のメタライズ層32と素子30の電極層31とを、はん
だ層7により接続した構成である。メタライズ層32
は、一般的な3層構成であり、基板1との接着性の高い
金属材料からなる接着層2と、Pt、Ni、Cu等の金
属材料からなる金属層3と、酸化防止のためのAu層4
の3層により構成されている。また、電極層31も、メ
タライズ層32と同じく、接着層2、金属層3、Au層
4の3層構造である。
【0011】はんだ層7は、図2の共晶点201の組成
の共晶組織のAu−Sn合金からなり、具体的な組成
は、Sn29at.%、残部Auである。共晶点201
は、278℃である。
【0012】また、本実施の形態では、はんだ層7とメ
タライズ層32との間、ならびに、はんだ層7と電極層
31との間にそれぞれ、バリア層6を配置している。バ
リア層6は、はんだ層7がAu層4および金属層3と反
応するのを防止する作用をする。このバリア層6を、本
実施の形態ではδ相のAu−Sn合金により形成してい
る。δ相のAu−Sn合金の組成領域204は、図2お
よび図5のように、Au50at.%、Sn50at.
%を中心とした幅の狭い領域であるので、バリア層6
は、この組成範囲に入るように形成されている。δ相の
Au−Sn合金の液相線温度は、419.3℃である。
【0013】つぎに、上述してきた図3の電子回路装置
の製造方法について説明する。
【0014】まず、あらかじめ3層構造のメタライズ層
32が形成されている基板1上の、電子回路素子30を
搭載すべき領域に、バリア層6、はんだ層7を順に、蒸
着法により形成する。このとき、バリア層6は、上述し
たようにAu−Sn合金のδ相領域204の組成(Au
50at.%、Sn50at.%付近)になるように、
供給するAuとSnの量を制御する。また、はんだ層7
は、Au−Sn合金の共晶組成(Au71at.%、S
n29at.%)となるように、供給するAuとSnの
量を制御する。
【0015】つぎに、あらかじめ電極層31が形成され
た電子回路素子30の電極層31の上に、バリア層6を
蒸着法により形成する。バリア層6の組成は、基板1側
のバリア層6と同じく、δ相領域204の組成(Au5
0at.%、Sn50at.%付近)となるようにす
る。
【0016】つぎに、基板1の上の予め定められた搭載
位置に、電子回路素子30を搭載する。このとき、電子
回路素子30側のバリア層6が、はんだ層7と接触する
ように搭載する。
【0017】つぎに、はんだ層7および2層のバリア層
6を、予め定めた接続温度に加熱する。接続温度は、は
んだ層7を溶融することができる温度である。ここで
は、はんだ層7の液相線温度が共晶点278℃であるた
め、接続温度を278℃とした。はんだ層7およびバリ
ア層6を278℃に加熱すると、はんだ層7は溶融し、
バリア層6は固相のままである。
【0018】Au−Sn合金には、図2および図5に示
したようにδ相と液相との共存領域205が存在する。
このことから明らかなように、278℃以上419.3
℃以下のある温度のδ相のAu−Sn合金(固相)は、
液相線206上のある点の組成Au−Sn合金(液相)
と平衡である。すなわち、278℃以上419.3℃以
下のある温度においては、液相線206上の組成のAu
−Sn合金(液相)とδ相のAu−Sn合金(固相)と
が互いに接触していても、固相が液相に溶けることはな
く、液相が凝固することもなく、固相と液相とが共存す
る。
【0019】したがって、はんだ接続時に、はんだ層7
をこの共晶組成の液相線206の温度(共晶点278
℃)に加熱すると、はんだ層7は溶融するが、278℃
のδ相のAu−Sn合金のバリア層6は、固体のまま
で、両者は平衡する。よって、バリア層6は、固相のま
まメタライズ層32および電極層31を覆っているた
め、溶融したはんだ層7が、メタライズ層32および電
極層31と接触するのを防止するバリアとして作用す
る。これにより、溶融したはんだ層72が、メタライズ
層32や電極層31と反応することを防ぐことができ、
はんだ層72の組成を変化させることなく、安定した溶
融状態を持続させることができる。したがって、融液状
態を一定の時間維持することにより、はんだ層7の融液
の表面張力により、素子30をセルフアライメントする
効果を得ることができる。
【0020】その後、はんだ層72を冷却する。これに
より、はんだ層7の融液からはδ相とζ相の共晶が析出
し、はんだ層7は共晶組織の固相となり、上下のバリア
層6と接合する。このとき、はんだ層7とバリア層6は
組成は異なるが、いずれもAu−Sn合金であるため、
バリア層6とはんだ層7とは密着性がよく、強固に接合
する。また、素子30側および基板1側のバリア層6
は、それぞれ電極層31およびメタライズ層32の上に
蒸着法により形成されているため、これらの間も強く密
着している。したがって、電極層31付きの電子回路素
子30とメタライズ層32付きの基板とは、Au−Sn
合金の共晶のはんだ層7と、δ層のバリア層6とで強く
接合される。これにより、電子回路素子30を基板1上
に搭載した電気回路装置を製造することができる。
【0021】このように、図3の構造の電子回路装置の
製造方法は、バリア層6の作用によりはんだ層7の融液
の組成を変化させることなく、溶融状態を持続させるこ
とができるため、はんだ層7を薄くすることが可能であ
る。例えば、厚さ1μm程度のはんだ層7であっても、
十分な接合を行うことができる。よって、上述の実施の
形態の電子回路装置は、微小な素子30を基板1上に高
密度に搭載する電子回路装置の構造として適している。
また、バリア層6の厚さは、メタライズ層32および電
極層31を膜として覆うことができる厚さがあればよ
く、例えばバリア層6の厚さを0.3μm程度の薄膜に
することができる。
【0022】本実施の形態の製造方法により製造した電
子回路装置の接続部の断面を斜めに研磨したものを、拡
大して観察した各層の組織を図4に示す。図4からわか
るように、素子30側および基板1側に形成されたδ相
のバリア層6が、はんだ層7と、電極層31およびメタ
ライズ層32との反応を抑制し、健全な共晶組織のはん
だ層7により接続されている。また、バリア層6と電極
層31およびメタライズ層32との界面についても十分
な密着が得られており、界面はくり等が生じていないこ
とがわかる。このように、本実施の形態の接合構造を用
いた電子回路装置は、はんだ層7の反応が生じないた
め、接続不良が生じにくい構成である。
【0023】なお、バリア層6の組成は、上述したよう
に、δ相領域204の組成であることが望ましいが、δ
相領域204から多少ずれてもそれを許容することがで
きる。具体的には、Snの組成範囲が45%以上55%
以下、残部AuのAu−Sn合金によりバリア層6を形
成することが可能である。このような組成のバリア層6
にした場合、接合時にバリア層6を加熱すると、バリア
層6は、δ相(固体)の結晶粒と液相とが共存する状態
となる。しかしながら、上記したSn45%以上55%
以下組成範囲であれば生じる液相の量が少ないため、δ
相の結晶粒子が、はんだ層7の融液のメタライズ層32
等への到達を妨げ、バリア層6として機能できる。した
がって、上述のδ相組成のバリア層6の場合と同様の効
果を得ることができる。このように、Snの組成範囲が
45%以上55%以下、残部Auのバリア層6を用いて
接合した場合、接合後のバリア層6の組織は、δ相結晶
粒と、その間を埋める、δ相から組成のずれたAu−S
n合金とにより構成される。
【0024】また、バリア層6は、上述の製造方法で
は、Au−Sn合金の単層膜として成膜したが、図6の
ように、Au膜とSn膜とを交互に積層した多層膜10
として成膜することもできる。その場合、多層膜10全
体の平均組成が、Snが45%以上55%以下で残部が
Auの組成、望ましくはδ相領域201の組成範囲にな
るように形成する。このように、バリア層6を多層膜構
造にした場合、接合時に予め定められた接続温度に加熱
されることにより、Au膜とSn膜とが相互に拡散し、
δ相の結晶粒が形成され、Au−Sn合金の単層膜で成
膜した場合と同様の効果が得られる。よって、成膜時の
バリア層6を多層膜10にした場合も、接合後のバリア
層6は、図3と同様にδ相もしくはその近傍の組成の単
層膜となる。
【0025】また、はんだ層7の組成についても、上述
した共晶組成に限定されるものではなく、これ以外の組
成であってもよい。すなわち、図2および図5のように
278℃以上419.3℃以下の液相線206上の組成
および温度のAu−Sn合金は、バリア層6のδ相と平
衡であるから、Sn29at.%以上50at.%未満
のAu−Sn合金によりはんだ層7を形成することがで
きる。この場合、接合時に接続温度をそのはんだ層7の
組成の液相線温度に設定する。これにより、接合時に、
上記平衡状態が得られ、バリア層6の効果を得ることが
できる。ただし、Sn29at.%以上50at.%未
満であっても、Snの割合が多くなるにつれ、液相線温
度が高くなるため、接続温度を高くする必要があるた
め、接続温度を低くするためには、Sn45at.%程
度以下にすることが望ましい。
【0026】また、接続温度が設定温度からずれてしま
ったり、はんだ層7の成膜時に組成が設定した組成から
ずれることにより、接続温度でのはんだ層7の組成が、
液相線上の組成からずれることがあるが、ある程度の組
成ずれが生じても、本実施の形態の接合構造はそれを許
容することができる。これを以下詳しく説明する。
【0027】まず、成膜時の組成ずれ、もしくは接続温
度のずれにより、はんだ層7の組成が、図7のように接
続温度における液相線206上の点700の組成よりも
Snリッチ側の点701の組成にずれている場合につい
て説明する。この場合、点701は、δ相と液相の共存
領域205内に位置するので、はんだ層7を接続温度ま
で加熱すると、点700の組成の液相とδ相とが生じ
る。このとき、液相の占める割合は、図7の線分Cの長
さと線分Bの長さとの比B/Cであり、δ相の占める割
合は、線分Cの長さと線分Aの長さとの比A/Cにな
る。したがって、はんだ層7の組成が、接続温度におけ
る液相線上の組成よりもSnリッチの場合は、はんだ層
7中にδ相が析出するだけであり、液相とδ相とは平衡
しているから、はんだ層7の液相部分の溶融は持続す
る。また、析出したδ相は、バリア層6と同じ組成であ
るから、δ相がはんだ層7中に析出してもはんだ層7と
バリア層6との密着性は変化しない。よって、はんだ層
7の組成が、接続温度における液相線上の組成よりもS
nリッチ側にずれていても、問題は生じない。ただし、
Sn濃度が45at.%以上になると、析出するδ相の
割合が多くなるため、液相の量がはんだ接続に必要な量
だけ得にくく、接続不良が発生する恐れがあるため、S
n濃度は45at.%以下であることが望ましい。
【0028】一方、成膜時の組成ずれもしくは接続温度
のずれにより、はんだ層7の組成が、図8のように接続
温度における液相線206上の点700の組成よりもA
uリッチ側(すなわちSnプア側)の点801にずれて
いる場合について説明する。この場合、接続温度におい
て点801は液相領域に位置するので、はんだ層7は液
相になるが、液相線206上の組成ではないため、δ相
のバリア層6とは平衡状態にならず、はんだ層7の融液
がバリア層6を一部溶解する。バリア層6が一部溶解す
ると、はんだ層7にSnが供給され、はんだ層7の平均
組成がSnリッチ側にずれ(図8)、液相線206上の
組成700に達すると、はんだ層7の液相とバリア層6
のδ相とが平衡する。したがって、バリア層6の厚さが
十分にある場合には、バリア層6が一部溶解されはんだ
層7の組成が液相線206上に達した時点で平衡状態に
なる。この状態で溶解しなかったバリア層6の厚さが、
メタライズ層32および電極層31を被覆する分だけ残
っていれば、バリア層6はバリア層として機能でき、は
んだ層7の組成のずれは問題とならない。しかしなが
ら、はんだ層7の組成のずれが大きく、平衡に達するま
でにバリア層6をすべて溶解してしまうとバリア層7が
機能しない。したがって、予想されるはんだ層7の組成
のずれの大きさを予測し、それによりバリア層6の溶解
厚さを推定しておき、バリア層6の厚さをそれ以上の厚
さ成膜しておくことにより、はんだ層7のSnプア側へ
の組成ずれを許容できる。
【0029】ここで、はんだ層7の組成の、液相線20
6上の組成からのずれの大きさと、溶解されるバリア層
6の厚さとの関係を見積もる。まず、接続温度における
液相線206上の組成からのはんだ層7のSn組成のず
れをN(wt.%)とする。また、はんだ層7とバリア
層6との接続面積をSとする。また、はんだ層7の厚さ
をt1、はんだ層7の密度をd1とする。この場合、平
衡組成になるために、はんだ層7に補われるべきSn重
量は、 N・S・t1・d1 で表される。一方、δ相のバリア層6のSn濃度(w
t.%)をN’、溶解するバリア層6の厚さをt2、バ
リア層の密度をd2とすると、バリア層6が溶解しては
んだ層7に供給するSn重量は、 N’・S・t2・d2 であるから、 N・S・t1・d1=N’・S・t2・d2 となる。したがって、溶解するバリア層の厚さt2は、 t2=(N・d1・t1)/(N’・d2) となる。はんだの厚さを5μm、接続温度を350℃と
し、はんだ層7の液相線組成からの組成ずれNと、バリ
ア層6の溶解厚さt2とを概算すると、 N=1(wt.%)のときt2=0.168(μm) N=2(wt.%)のときt2=0.335(μm) N=3(wt.%)のときt2=0.503(μm) N=4(wt.%)のときt2=0.671(μm) N=5(wt.%)のときt2=0.838(μm) N=6(wt.%)のときt2=1.006(μm) となる。ただし、はんだ層7の密度d1は組成に依存す
るが、ここではSn29at.%のときの密度d1=1
4.8(g/cm3)を用いた。また、δ相のバリア層
6の密度d2=11.74(g/cm3)を用いた。
【0030】したがって、予測される溶解厚さt2に、
溶解後にバリア層6として機能するために必要な厚さ、
例えば0.3〜1μmを加えた厚さにバリア層6を成膜
するようにすることにより、はんだ層7のSnプア側の
組成ずれを許容できる。溶解後にバリア層6として機能
するために必要な厚さは、最小で0.3μm程度である
が、バリア層6の溶解が一様に生じず、部分的にバリア
層が大きく溶解する可能性を考慮し、余裕をもって1μ
m程度残るようにすることが望ましい。したがって、成
膜時に2μmの厚さにバリア層6を成膜しておけば、上
述の条件の場合はんだ層7の組成ずれを少なくとも6%
程度までは許容できる。本実施の形態の製造方法のよう
に、蒸着法ではんだ層7を形成する場合、高精度に組成
制御を行うことが可能であり、組成のばらつきを数%以
内に抑えることは容易である。したがって、はんだ層7
の組成を液相線上の組成に高精度に制御できる製造プロ
セスの場合は、バリア層6の厚さを0.3μm程度まで
薄く成膜することが可能であるし、はんだ層7の組成の
ずれが数%生じる製造プロセスの場合には、バリア層6
の厚さを2μm程度の厚めの膜に成膜しておくことが望
ましい。
【0031】このように、はんだ層7の組成がAuリッ
チ側にずれた場合であっても、バリア層6が溶解するこ
とにより平衡状態にできるため、本実施の形態の接合構
造はこれを許容することができる。しかしながら、はん
だ層7の組成が、図2のζ相の生じる領域203に入っ
てしまうと、さらに多量(平均で1μm以上)のバリア
層6が溶解することになり、溶解が不均一に起こった場
合には部分的にバリア層6が無くなってしまう可能性が
ある。したがって、はんだ層7の組成が領域203に入
らないように制御する必要がある。そのために、はんだ
層7の平均組成は、共晶組成のSn29at.%よりも
Snリッチ側になるように制御することが望ましい。
【0032】また、上記実施の形態では、はんだ層7を
単一層として形成した場合について説明したが、Au薄
膜とSn薄膜とを交互に積層した多層膜構造にすること
もできる。その場合、多層膜のはんだ層7の平均組成
が、上記した組成範囲になるように制御することによ
り、上述の場合と同様の効果を得ることができる。
【0033】また、上述の実施の形態の製造方法では、
バリア層6とはんだ層7とを別々の層として、成膜した
が、基板1側に積層するバリア層6とはんだ層7は、ど
ちらもAu−Sn合金であり、組成が異なるだけである
ので、図9のように厚さ方向に組成が変化する層9とし
て、バリア層6とはんだ層7を連続した一層で形成する
ことも可能である。この場合、層9の組成は、メタライ
ズ層32と接している部分でSn45at.%〜55a
t.%の範囲とし、層9の厚さ方向に徐々にAuリッチ
な組成に変化させる。そして、層9の上部の部分の予め
定めた厚さの部分は、平均組成が、接続温度における液
相線の平均組成となるようにする。この層9を接続温度
に加熱すると、上部部分は、溶融して液相となりはんだ
層7となる。下部部分は、δ相の結晶粒が析出し、バリ
ア層6となる。よって、冷却後は、図3のようなはんだ
層7とバリア層6の2層に分かれる。
【0034】以上のように本実施の形態は、Au−Sn
はんだ層7とメタライズ層32との間のバリア層6とし
て、δ相のAu−Sn合金を利用することにより、はん
だ層7の組成変動を防ぎ、はんだの高融点化、接続途中
の凝固を抑制し、安定したはんだ溶融・接続を実現する
ことができる。また微量体積のはんだ層7でも、安定し
て溶融させることができるため、微量はんだによる微小
部品のセルフアライメントが可能になる。また、付随的
な効果として、基板1あるいは素子30側のメタライズ
層32および電極層31の構成を簡略化したり、薄くす
ることも可能となる。これにより、全体のコスト低減に
寄与できる。
【0035】また、上記した実施の形態では、メタライ
ズ層32とはんだ層7との間にバリア層6を配置すると
ともに、電極層31とはんだ層7との間にバリア層6を
配置する構成であったが、メタライズ層32と電極層3
1そのものを、上述してきたバリア層6に置き換えるこ
ともできる。この場合、バリア層6を別途形成しなくて
も、メタライズ層32と電極層31との間ではんだ層7
が溶融状態を維持できるため、層構成を簡略化しなが
ら、膜剥がれ等の接続不良を防止でき、しかも、セルフ
アライメントの効果が得られる。
【0036】上記した実施の形態では、Au−Sn二元
系合金をそれぞれはんだ層7とバリア層6とに用いる構
成であったが、Au−Sn二元系合金に限らず、接続温
度において液相と固相が平衡状態になる合金であれば、
液相になる合金をはんだ層7とし、固相のままの合金を
バリア層6として本実施の形態の電子回路装置に用いる
ことが可能である。また、Au−Snに平衡が崩れない
程度の添加物を加えた材料をはんだ層7とバリア層6と
して用いることもできる。
【0037】また、上記した実施の形態では、はんだ層
7およびバリア層を蒸着法により成膜する製造方法につ
いて説明したが、成膜方法は蒸着法に限定されるもので
はなく、下の層との密着性が高く、膜剥がれが生じない
成膜方法であれば種々の成膜方法を用いることができ
る。例えば、スパッタ法を用いることができる。
【0038】
【発明の効果】本発明によれば、薄いはんだ層により基
板と素子とを接続する回路装置であって、接続不良の生
じにくい接続構造を備えた回路装置を提供することがで
きる。
【図面の簡単な説明】
【図1】従来のはんだ接続のための基板上のメタライズ
層とはんだ層の構成を示す断面図。
【図2】Au−Sn二元系平衡状態図。
【図3】本発明の一実施の形態の電子回路装置の構成を
示す断面図。
【図4】本実施の形態で製造した電子回路装置の断面を
斜めに研磨したものを拡大して観察した組織を示す説明
図。
【図5】図2の平衡状態図の一部の拡大図。
【図6】本発明の一実施の形態の電子回路装置の製造方
法において、バリア層を多層膜10で成膜した層構成を
示す断面図。
【図7】本発明の一実施の形態の電子回路装置の製造方
法において、はんだ層7の組成が液相線206上の組成
からずれた状態をAu−Sn二元系平衡状態図上で説明
する説明図。
【図8】本発明の一実施の形態の電子回路装置の製造方
法において、はんだ層7の組成が液相線206上の組成
からずれた状態をAu−Sn二元系平衡状態図上で説明
する説明図。
【図9】本発明の一実施の形態の電子回路装置の製造方
法において、バリア層とはんだ層とを厚さ方向に組成が
変化する層9として成膜した層構成を示す断面図。
【符号の説明】
1…基板、2…接着層、3…金属層、4…Au層、5…
共晶はんだ層、6…バリア層、7…はんだ層、9…厚さ
方向に組成が変化するAu−Sn合金層、30…電子回
路素子、31…電極層、32…メタライズ層、10…多
層膜、201…共晶、203…ζ相と液相の共存領域、
204…δ相領域、205…δ相と液相の共存領域、2
06…液相線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川本 和民 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 佐藤 勲 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5E319 AC18 BB01 BB09

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】表面にメタライズ層を備えた基板と、前記
    基板上に搭載された回路素子と、前記メタライズ層と前
    記回路素子とを接続するはんだ層とを有し、 前記はんだ層と前記メタライズ層との間には、前記はん
    だ層と前記メタライズ層との反応を防止するためのバリ
    ア層が配置され、 前記バリア層は、特定の温度において前記はんだ層の液
    相と前記バリア層の固相とが平衡状態となる材料により
    構成されていることを特徴とする回路装置。
  2. 【請求項2】表面にメタライズ層を備えた基板と、前記
    基板上に搭載された回路素子と、前記メタライズ層と前
    記回路素子とを接続するはんだ層とを有し、 前記はんだ層と前記メタライズ層との間には、前記はん
    だ層と前記メタライズ層との反応を防止するためのバリ
    ア層が配置され、 前記はんだ層は、AuとSnとを含む合金からなり、前
    記バリア層は、AuとSnとの合金のδ相の結晶粒子を
    含むことを特徴とする回路装置。
  3. 【請求項3】請求項2に記載の回路装置において、前記
    バリア層は、平均組成が、Sn45at.%以上55a
    t.%以下、残部AuのAuSn合金からなることを特
    徴とする回路装置。
  4. 【請求項4】請求項2または3に記載の回路装置におい
    て、前記はんだ層は、AuとSnとの合金の結晶構造の
    異なる2種類の結晶を含むことを特徴とする回路装置。
  5. 【請求項5】請求項1または2に記載の回路装置におい
    て、前記回路素子は、前記はんだ層により接続される側
    に電極層を有し、前記バリア層は、前記はんだ層と前記
    電極層との間にも配置されていることを特徴とする回路
    装置。
  6. 【請求項6】基板表面に予め形成されているメタライズ
    層の上に、平均組成がSn45at.%以上55at.
    %以下、残部AuのAuSn合金を含む金属材料により
    バリア層を形成する第1工程と、 前記バリア層の上にAuとSnとを含む合金によりはん
    だ層を形成する第2工程と、 前記はんだ層の上に回路素子を搭載する第3工程と、 前記はんだ層と前記バリア層とを、前記はんだ層の少な
    くとも一部を液相にする温度であって、前記バリア層の
    少なくとも一部を固相のままにする温度まで加熱した
    後、冷却する第3工程とを有することを特徴とする回路
    装置の製造方法。
  7. 【請求項7】請求項6に記載の製造方法において、前記
    第2工程では、前記はんだ層として、平均組成がSn2
    9at.%以上45at.%以下、残部AuのAuSn
    合金の層を形成することを特徴とする回路装置の製造方
    法。
  8. 【請求項8】請求項6に記載の製造方法において、前記
    第3工程において、前記温度は、前記はんだ層を構成す
    る合金の液相線温度であることを特徴とする回路装置の
    製造方法。
  9. 【請求項9】請求項6に記載の製造方法において、前記
    第1工程では、前記バリア層を、Au層とSn層とを交
    互に積層した多層膜構造に形成することを特徴とする回
    路装置の製造方法。
  10. 【請求項10】請求項6、7または9に記載の製造方法
    において、前記第2工程では、前記はんだ層を、Au層
    とSn層とを交互に積層した多層膜構造に形成すること
    を特徴とする回路装置の製造方法。
  11. 【請求項11】請求項6に記載の製造方法において、前
    記第1および第2工程では、組成が膜厚方向に変化する
    AuSn合金層により、前記バリア層および前記はんだ
    層を連続した一層として形成することを特徴とする回路
    装置の製造方法。
JP23170799A 1999-08-18 1999-08-18 はんだ接続構造を有する回路装置およびその製造方法 Expired - Fee Related JP3718380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23170799A JP3718380B2 (ja) 1999-08-18 1999-08-18 はんだ接続構造を有する回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23170799A JP3718380B2 (ja) 1999-08-18 1999-08-18 はんだ接続構造を有する回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001057468A true JP2001057468A (ja) 2001-02-27
JP3718380B2 JP3718380B2 (ja) 2005-11-24

Family

ID=16927758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23170799A Expired - Fee Related JP3718380B2 (ja) 1999-08-18 1999-08-18 はんだ接続構造を有する回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3718380B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100625A (ja) * 2004-09-30 2006-04-13 Tokuyama Corp ハンダ層付き基板
WO2006080408A1 (ja) * 2005-01-31 2006-08-03 Shin-Etsu Handotai Co., Ltd. 発光素子及び発光素子の製造方法
JP2006287226A (ja) * 2005-03-31 2006-10-19 Osram Opto Semiconductors Gmbh はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
JP2006286945A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd サブマウント及びその製造方法
JP2007268613A (ja) * 2006-03-06 2007-10-18 Qimonda Ag 拡散はんだ付け方法
CN100369530C (zh) * 2004-03-29 2008-02-13 株式会社日立制作所 元件装载用基板及其制造方法与半导体元件安装方法
JP2009055283A (ja) * 2007-08-27 2009-03-12 Epson Toyocom Corp 圧電デバイスおよびその製造方法
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
JP2011223035A (ja) * 2011-07-25 2011-11-04 Toshiba Corp 半導体装置
KR20120112036A (ko) * 2011-03-31 2012-10-11 엔지케이 인슐레이터 엘티디 반도체 제조 장치용 부재
WO2013051463A1 (ja) * 2011-10-06 2013-04-11 オムロン株式会社 ウエハの接合方法及び接合部の構造
US8472208B2 (en) 2005-03-18 2013-06-25 Dowa Electronics Materials Co., Ltd. Submount and method of manufacturing the same
CN113287206A (zh) * 2018-12-26 2021-08-20 京瓷株式会社 电子部件的接合方法以及接合构造体

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369530C (zh) * 2004-03-29 2008-02-13 株式会社日立制作所 元件装载用基板及其制造方法与半导体元件安装方法
US7476977B2 (en) 2004-03-29 2009-01-13 Hitachi, Ltd. Semiconductor chip mounting substrate, a method of producing the same, and a method of mounting a semiconductor chip
US7452798B2 (en) 2004-03-29 2008-11-18 Hitachi, Ltd. Semiconductor chip mounting substrate, a method of producing the same, and a method of mounting a semiconductor chip
JP2006100625A (ja) * 2004-09-30 2006-04-13 Tokuyama Corp ハンダ層付き基板
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
US7829910B2 (en) 2005-01-31 2010-11-09 Shin-Etsu Handotai Co., Ltd. Light emitting device and method of fabricating light emitting device
KR101192229B1 (ko) 2005-01-31 2012-10-17 신에쯔 한도타이 가부시키가이샤 발광 소자 및 발광 소자의 제조방법
WO2006080408A1 (ja) * 2005-01-31 2006-08-03 Shin-Etsu Handotai Co., Ltd. 発光素子及び発光素子の製造方法
JP2006210829A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
US8581106B2 (en) 2005-03-18 2013-11-12 Dowa Electronics Materials Co., Ltd. Submount
US8472208B2 (en) 2005-03-18 2013-06-25 Dowa Electronics Materials Co., Ltd. Submount and method of manufacturing the same
JP2006287226A (ja) * 2005-03-31 2006-10-19 Osram Opto Semiconductors Gmbh はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
JP2006286945A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd サブマウント及びその製造方法
JP2007268613A (ja) * 2006-03-06 2007-10-18 Qimonda Ag 拡散はんだ付け方法
JP2009055283A (ja) * 2007-08-27 2009-03-12 Epson Toyocom Corp 圧電デバイスおよびその製造方法
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
JP2012216786A (ja) * 2011-03-31 2012-11-08 Ngk Insulators Ltd 半導体製造装置用部材
KR20120112036A (ko) * 2011-03-31 2012-10-11 엔지케이 인슐레이터 엘티디 반도체 제조 장치용 부재
KR101867625B1 (ko) * 2011-03-31 2018-06-15 엔지케이 인슐레이터 엘티디 반도체 제조 장치용 부재
JP2011223035A (ja) * 2011-07-25 2011-11-04 Toshiba Corp 半導体装置
WO2013051463A1 (ja) * 2011-10-06 2013-04-11 オムロン株式会社 ウエハの接合方法及び接合部の構造
JP2013084689A (ja) * 2011-10-06 2013-05-09 Omron Corp ウエハの接合方法及び接合部の構造
TWI484532B (zh) * 2011-10-06 2015-05-11 Omron Tateisi Electronics Co 晶圓之接合方法及接合部之構造
CN113287206A (zh) * 2018-12-26 2021-08-20 京瓷株式会社 电子部件的接合方法以及接合构造体
EP3905343A4 (en) * 2018-12-26 2022-09-28 Kyocera Corporation METHOD OF CONNECTING AN ELECTRONIC COMPONENT AND CONNECTED STRUCTURE

Also Published As

Publication number Publication date
JP3718380B2 (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP2001057468A (ja) はんだ接続構造を有する回路装置およびその製造方法
JP3994980B2 (ja) 素子搭載用基板及びその製造方法並びに半導体素子実装方法
US5234153A (en) Permanent metallic bonding method
TWI302722B (en) Ubm pad, solder contact and methods for creating a solder joint
JPH1084003A (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
KR20010093652A (ko) 반도체장치 및 그 제조방법
CA2775032C (en) Method for the production of an electronic component and electronic component produced according to this method
US20030051912A1 (en) Solder pads and method of making a solder pad
JPH02117772A (ja) 金属表面の結合方法
JP2000288770A (ja) AuSn多層ハンダ
JP3303227B2 (ja) AuSn多層ハンダ
JP4825403B2 (ja) サブマウントおよびその製造方法
JP2002190490A (ja) バンプを有する電子部品
JP3347342B2 (ja) 合金はんだバンプの形成方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JPH02128486A (ja) 半導体レーザ素子放熱体のサブマウントの接合層
JP4104506B2 (ja) 半導体装置の製造方法
JPS62163335A (ja) 半導体装置
JP2002373713A (ja) リード端子の構造
JP2004022608A (ja) 半田接合構造
JP2567442B2 (ja) 半導体装置及びその製造方法
JPH04352432A (ja) 半導体装置及びその製造方法
JP2021150464A (ja) 電極構造および当該電極構造を備えた接合構造体
JPH05299443A (ja) 半導体装置
JPS62249435A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050902

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees