JP2004022608A - 半田接合構造 - Google Patents
半田接合構造 Download PDFInfo
- Publication number
- JP2004022608A JP2004022608A JP2002171949A JP2002171949A JP2004022608A JP 2004022608 A JP2004022608 A JP 2004022608A JP 2002171949 A JP2002171949 A JP 2002171949A JP 2002171949 A JP2002171949 A JP 2002171949A JP 2004022608 A JP2004022608 A JP 2004022608A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- solder
- layer
- anchor structure
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成していることを特徴とする半田アンカー構造およびその半田アンカー構造を含む導電パターン、さらに、その半田アンカー構造を含む導電パターンを具備するチップ部品、回路部品、基板部品、電子部品および電気部品。
【選択図】 なし
Description
【発明の属する技術分野】
本発明は、Au−Sn合金とSn含有半田層との界面の構造、その構造を含む導体パターン及びその導体パターンを具備するチップ部品、回路部品、基板部品、電子部品又は電気部品に関する。
【0002】
【従来の技術】
従来、半田は、通常Sn含有半田であって、鉛含有半田、例えばSn−Pb合金、Sn−Pb−Ag合金、Sn−Pb−Bi合金、Sn−Pb−In合金、Sn−Pb−In−Sb合金、あるいは無鉛半田、例えばSn−Ag系合金、Sn−Cu系合金、Sn単体金属などが知られている。これらの半田は、プリント回路基板の厚膜導体膜(Al, Ni等)やCu箔などを含む導体パターンを形成し、この導体パターンに電子部品や他の回路基板を接合する際や、半導体電子回路を持つSi基板と他の半導体電子回路を持つチップを接合する際に広く利用されている。
【0003】
導体パターンの最表面には、パッドのワイヤボンディング用のAu膜が被着されている場合が多い。その他の場合においても、半田濡れ性を良くする目的や、導体パターンの腐食変化がなく、安定した電気的な特性を維持するために、故意にAu膜をメッキしたり、スパッタでAu膜を被着したりしている。また、Auメッキ層を表面に有する導体パターンの構造として、例えば、Cu箔基板の表面に、Niメッキ層およびAuメッキ層の多層構造などを構築する例が挙げられる。
【0004】
従来は、このような導体パターンに電子部品などを半田接合するにあたり、導体パターンの表面メッキ層の材料であるAu成分と、半田の成分であるSnとでAuSn合金が形成されないように留意していた。このAuSn合金が半田中に形成されると、これを起点に物理的破壊、電気的な故障を招いてしまうからである。特にAuSn4金属間化合物は固く脆いので、この現象が顕著である。このために、従来、Au層上に半田を直接使用することができなかった。
【0005】
そこで、従来、Auメッキが施された導体パターン上に半田接合する場合には、半田中のAu含有量が5%を超えない様に、Auメッキ層の厚みを、例えば0.1μm以下と非常に薄くしたり、Auメッキ層上にさらにNiメッキ層を形成したり(特開平6−283844号公報)、あるいは、Cuを1.0重量%以下含有している半田を用いて接合したりすることで、AuSn合金よりも優先的にCu3SnとCu6Sn5の2種合金層を形成させ(特開平11−245083号公報)、半田中に、SnとAuとの共晶合金が形成されないように制御していた。
【0006】
しかしながら、これらは共にAuSn4金属間化合物を形成しない様に接合するための技術である。また、AuSn4金属間化合物が形成されない場合でも、他の層でAuSn合金、NiSn合金またはCuSn合金等の合金が形成され、その生成形状が平坦な層状である場合は、それら合金層とSn層あるいは半田の界面で剥離が発生する。
【0007】
【発明が解決しようとする課題】
本発明は、半田接合を強固にし、An−Sn合金層とSn含有半田層との界面での剥離の発生を抑制する半田アンカー構造およびその半田アンカー構造を含む導電パターンを提供することを目的とする。さらに、その半田アンカー構造を含む導電パターンを具備するチップ部品、回路部品、基板部品、電子部品および電気部品を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明者らは、上記課題を解決すべく鋭意検討した結果、Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造が、半田接合を驚くほど強固にできることを見出した。また、さらに詳しくは、Au−Sn合金がSn含有半田層側に楔状又は絨毛状に入り込む山谷構造を構成していることが好ましいことを知見した。Sn含有半田は、好ましくはSn−Pb合金、Sn−Pb−Ag合金、Sn−Pb−Bi合金、Sn−Pb−In合金、Sn−Pb−In−Sb合金、Sn−Ag系合金、Sn−Cu系合金又はSn単体金属であることもわかった。
【0009】
また、AuとSnの融点の違いに着目し、Au層とSn含有半田層を隣接させ、急速加熱後急冷することで、Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造が形成されることを見出した。さらに、Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンは、例えばAu−Sn合金層とSn含有半田層との界面での剥離の発生を抑制できることを見出した。
【0010】
そして、導体パターンは、半田アンカー構造で接合された複数の電子部品であることが好ましいことを知見した。さらに本発明の導体パターンは、本発明の半田アンカー構造によって例えば2枚の基板、2個のチップ又は基板とチップ等の接合に有利に使用されることがわかった。本発明者らは、本発明の半田アンカー構造は、半田接合が強固になるため、Au−Sn合金層とSn含有半田層との界面での剥離の発生を抑制できることを見出し、チップ部品、回路部品、基板部品、電子部品または電気部品を構成するのに有用であることをも見出した。
本発明者らは、かかる種々の新知見を得たのち、さらに検討を重ね、本発明を完成するに至った。
【0011】
すなわち、本発明は、
(1) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成していることを特徴とする半田アンカー構造、
(2) Au−Sn合金がSn含有半田層側に楔状又は絨毛状に入り込み山谷構造を構成して、Au−Sn合金とSn含有半田層とが接合していることを特徴とする(1)記載の半田アンカー構造、
(3) Sn含有半田が、Sn−Pb合金、Sn−Pb−Ag合金、Sn−Pb−Bi合金、Sn−Pb−In合金、Sn−Pb−In−Sb合金、Sn−Ag系合金、Sn−Cu系合金又はSn単体金属であることを特徴とする(1)記載の半田アンカー構造、
(4) Au層とSn含有半田層を隣接させ、急速加熱することを特徴とするAu−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造の形成方法、
(5) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターン、
に関する。
【0012】
また、本発明は、
(6) Au−Sn合金がSn含有半田層側に楔状又は絨毛状に入り込み山谷構造を構成して、Au−Sn合金とSn含有半田層とが接合している(5)記載の導体パターン、
(7) 導体パターンが(1)記載の半田アンカー構造で接合された複数の電子部品であることを特徴とする(5)記載の導体パターン、
(8) 導体パターンが(1)記載の半田アンカー構造で接合された2枚の基板、2個のチップ又は基板とチップであることを特徴とする(5)記載の導体パターン、
(9) 基板がプリント基板であることを特徴とする(8)記載の導体パターン、
(10) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備するチップ部品、
に関する。
【0013】
また、本発明は、
(11) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する回路部品、
(12) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する基板部品、
(13) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する電子部品、
(14) Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する電気部品、
(15) Au層とSn含有半田層とを重ね合わせ、アロイ処理し、Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを有する半田アンカー構造を形成することを特徴とするAu−Sn合金の製造方法、
に関する。
【0014】
【発明の実施の形態】
本発明において用いられるSn含有半田としては、Snが含まれていればそれで良く、Sn以外の構成物質が含まれていてよく、Snの構成比率など特に限定されない。また、本発明における半田として、従来公知のものを用いても良く、例えばSn−Pb合金、Sn−Pb−Ag合金、Sn−Pb−Bi合金、Sn−Pb−In合金、Sn−Pb−In−Sb合金、Sn−Ag系合金、Sn−Cu系合金又はSn単体金属等を用いることができる。
【0015】
本発明における半田アンカー構造は、Au−Sn合金とSn含有半田層との界面において、多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンが形成されていることを特徴とする構造である。そして、本発明におけるこのような山谷構造は、チップ−チップ間、チップ−基板間または部品−プリント基板間等の接合を強固にすることができる。本発明において、Au−Sn合金がSn含有半田層側に楔状又は絨毛状に入り込み山谷構造を構成して、Au−Sn合金とSn含有半田層とが接合していることが特に好ましい。また、上記Au−Sn合金は、Au層とSn含有半田層とにアロイ処理を施すことによって形成され得る。本発明におけるAu−Sn合金としては、AuとSnが含まれていればそれで良く、Sn含有半田層のSn以外の構成金属等も含まれていても良い。また、上記Au−Sn合金の組成比率等も特に限定されない。
【0016】
本発明における半田アンカー構造は、Au層とSn含有半田層とを重ね合わせ、アロイ処理することにより形成される。アロイ処理は通常、Au層とSn含有半田層とを予備加熱し、急速加熱後急冷することによって形成され得る。半田アンカー構造の形成は、各部品サイズの大きさに応じて、予備加熱時間を調整し、アロイ処理は急速加熱後急冷すること以外には特に限定されず、所望に応じて適宜条件を設定されることが望ましい。また、予備加熱条件として、3段ステップあるいは4段5段6段等の多段ステップや連続加熱も設定可能である。さらに、予備加熱の初期加熱を50℃以下で始め、予備加熱最終ステップはPbを含む場合は85℃以下で、Pbを含まない場合は150℃以下で加熱することが好ましい。初期加熱時間は最終加熱時間の5〜10倍に設定することも好ましい。アロイ処理はまた、Pbを含む場合は210〜240℃で、Pbを含まない場合は260〜290℃で急速加熱後急冷することが好ましい。
【0017】
本発明における半田アンカー構造は、導体パターンの他、チップ部品、回路部品、基板部品、電子部品または電気部品など様々な用途に用いられる。
本発明における導体パターンは、端子電子部品の電極パッドや端子部または配線などの電子部品等であって、上記半田アンカー構造を特徴としていれば、特に限定されない。また、半田アンカー構造で接合された2枚の基板、2個のチップ又は基板とチップ等の複数の電子部品であっても用いることができ、特に限定されない。なお、本発明においては、通常、導体パターン上に半田を介して電子部品を半田接合するが、導体パターンを端子電極として用いて、他の回路基板の導体パターンと半田接合しても構わない。
【0018】
本発明におけるチップ部品は、例えばチップに半田付けされている抵抗、半導体、コンデンサまたは端子等が挙げられるが、上記半田アンカー構造を特徴としていれば、特に限定されるものではない。また、本発明においては、上記半田アンカー構造を特徴とするチップのみ単体でも本発明におけるチップ部品に含まれる。上記チップ部品として、例えば、従来公知のチップ部品を用いることができ、具体的には、PD素子を高精度に搭載することのできる光半導体チップやLDチップ等を用いることができる。本発明においては、GaAsのLDチップが特に好ましい。なお、チップ部品に本発明を適用する場合には、バリア層、金属層および配線層等を設けてよい。
【0019】
本発明におけるバリア層として、例えばTi、W、Ta、TiN、Ti/TiNまたはTaN等を用いることができる。また、バリア層は、電極材又はAuがチップ部品中に拡散するのを抑制することができる。本発明における電極層として、例えばCu、Ni又はAl等を用いることができる。本発明における半田層として、例えばSn−Pb合金、Sn−Pb−Ag合金、Sn−Pb−Bi合金、Sn−Pb−In合金、Sn−Pb−In−Sb合金、Sn−Ag系合金、Sn−Cu系合金又はSn単体金属等を用いることができる。本発明における金属層として、例えばAg、Pb、Ti、BiまたはCu等を用いることができる。また、上記金属層によって、半田強度及び接合強度を増すことができる。本発明における配線層として、例えばCu、NiまたはAl等を用いることができる。
【0020】
上記各層の堆積方法は、真空蒸着法、スパッタ法、メッキ法または印刷法等を用いることができる。
【0021】
本発明における回路部品は、回路に半田付けされているトランジスタ、ダイオード、抵抗、コンデンサまたは端子等であって、上記半田アンカー構造を特徴としていれば、特に限定されるものではない。また、上記半田アンカー構造を特徴とする回路基板等の単体でも本発明における回路部品に含まれる。
本発明における基板部品は、基板に半田付けされているトランジスタ、ダイオード、抵抗、コンデンサまたは端子等であって、上記半田アンカー構造を特徴としていれば、特に限定されるものではない。また、上記半田アンカー構造を特徴とする基板のみ単体でも本発明における基板部品に含まれる。本発明においては、基材の上に銅箔で配線を施したプリント基板が特に好ましい。また、1層基板、2層基板または多層基板などについても、特に限定されるものではない。
本発明における電子部品や電気部品も、電子・電気製品や機器を構成している部品であって、半田アンカー構造を特徴としていれば、特に限定されない。
【0022】
【実施例】
以下に実施例を挙げるが、本発明がこれらに限定されることはない。
本発明における実施の形態を図1〜図4に示す。チップ部品1上にバリア層2−1、電極層3、Au層4を堆積した状態を図1に示す。配線層7を持つ基板8上に、バリア層2−2、金属層6、Sn含有半田層5としてのSnを堆積した状態を図2に示す。図3はそれらを重ね合わせた断面構造図である。
【0023】
チップ部品1としてGaAsのLDチップを用いた。バリア層2−1には、電極材あるいはAuがチップ部品中に拡散するのを防ぐ目的で、Tiを用いた。バリア層2−1の膜厚は0.05〜0.1μmであった。電極層3として、膜厚0.1〜0.2μmのPtを用い、Au層4の膜厚は0.2〜0.3μmであった。
【0024】
基板8としてSiを用いた。バリア層2−2には、配線材7と金属材6の相互拡散を防ぐ目的で、Tiを用いた。バリア層2−2の膜厚は0.1〜0.2μmであった。金属層6には半田強度および接合強度を増す目的で、Agを用いて堆積し、その膜厚は1.5〜2.5μmであった。Sn含有半田層5には、Snを用い、その膜厚は5.5〜6.5μmであった。
LDチップ1のサイズは長さが約200μm、幅が約200μm、厚さが約120μmであった。Si基板8は長さが約1,000μm、幅が800μm、厚さが約400μmであった。チップ上と基板上の両方の各層を合計した厚さは、9.5〜10.0μmになるように調整した。
【0025】
各膜の堆積方法は真空蒸着法を用いた。
図3のように重ね合わせた基板とチップにアロイ処理を施した。アロイ処理後の断面構造図を図4に示す。チップ部品1の下にバリア層2−1が変化せずに残り、その下に、電極層3がAu層に拡散しきらず高濃度で層状に残ってアロイ化後の電極層3’を形成した。Au層4はアロイ化後のAu−Sn合金層4’になり、楔型あるいは絨毛型にアロイ処理中のSn液状層中へ突起して、Sn母層5中に分布する構造を形作った。加熱速度を抑えることによって、アロイ処理中のSn液状層中へのAu−Sn合金の落ち込みや下方への拡散をなるべく少なくすることができた。Sn母層は一部連続層として残った。金属層6のAg層はAgSn合金層6’となり、下方に連続した多結晶の層を残し、上層は激しい凹凸になる結晶粒子形状になった。
【0026】
チップ側Au層とSi基板側Sn層は、楔型あるいは絨毛型に突起して、複雑に入り組んだ、Au−Sn合金とSn母相との界面で接合した。接合面積が非常に広い接合構造を形成した。
本実施例のアロイ処理条件においては、予備加熱として35〜45℃で10〜15分保持後、1分間の急速加熱を行って100〜120℃とし、その昇温後2分間保持して、その後アロイ処理として160〜220℃/minの急速加熱を行い260〜290℃としてから、ただちに大気中放冷した。
【0027】
また、本接合構造は、チップ・チップ間、チップ・基板間、部品・プリント基板間等の接合の場合も、上記に準じて半田アンカー構造が実現できる。
【0028】
【発明の効果】
以上の結果により、アロイ処理時にSn層中に拡散したAuがAu−Sn合金を形成し、そして半田アンカー構造が形成され、その構造はSn含有半田層とAu−Sn合金層とが入り込み、さらに釘付けする効果があり、半田接合を強固なものとすることができる。また、Sn含有半田層中に拡散したAuは、初期からAu−Sn合金を形成するため、従来の問題点であったAuSn4金属間化合物は形成されにくく、物理的破壊、電気的な故障についても本発明は効果を発揮できる。
【図面の簡単な説明】
【図1】チップ部品上にバリア層、電極層およびAu層の堆積直後の断面構造図。
【図2】配線層を持つ基板上に、バリア層、金属層さらに半田層としてSnを堆積し、その直後の断面構造図。
【図3】図1の構造物と図2の構造物とを重ね合わせた直後の断面構造図。
【図4】図3の構造物をアロイ化した後の接合された断面構造図。
【符号の説明】
1 電子部品又は半導体電子回路チップ
2−1 バリア層
2−2 バリア層
3 電極層
3’ アロイ化後の電極層
4 Au層
4’ アロイ化後のAu−Sn合金層
5 Sn含有半田層
6 金属層
6’ AgSn合金層
7 配線層
8 基板
Claims (15)
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成していることを特徴とする半田アンカー構造。
- Au−Sn合金がSn含有半田層側に楔状又は絨毛状に入り込み山谷構造を構成して、Au−Sn合金とSn含有半田層とが接合していることを特徴とする請求項1記載の半田アンカー構造。
- Sn含有半田が、Sn−Pb合金、Sn−Pb−Ag合金、Sn−Pb−Bi合金、Sn−Pb−In合金、Sn−Pb−In−Sb合金、Sn−Ag系合金、Sn−Cu系合金又はSn単体金属であることを特徴とする請求項1記載の半田アンカー構造。
- Au層とSn含有半田層を隣接させ、急速加熱することを特徴とするAu−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造の形成方法。
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターン。
- Au−Sn合金がSn含有半田層側に楔状又は絨毛状に入り込み山谷構造を構成して、Au−Sn合金とSn含有半田層とが接合している半田アンカー構造を含む請求項5記載の導体パターン。
- 導体パターンが請求項1記載の半田アンカー構造で接合された複数の電子部品であることを特徴とする請求項5記載の導体パターン。
- 導体パターンが請求項1記載の半田アンカー構造で接合された2枚の基板、2個のチップ又は基板とチップであることを特徴とする請求項5記載の導体パターン。
- 基板がプリント基板であることを特徴とする請求項8記載の導体パターン。
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備するチップ部品。
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する回路部品。
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する基板部品。
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する電子部品。
- Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを形成している半田アンカー構造を含む導体パターンを具備する電気部品。
- Au層とSn含有半田層とを重ね合わせ、アロイ処理し、Au−Sn合金とSn含有半田層との界面が多様な高さ及び深さの複数の山及び谷からなる不規則な非直線状パターンを有する半田アンカー構造を形成することを特徴とするAu−Sn合金の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171949A JP2004022608A (ja) | 2002-06-12 | 2002-06-12 | 半田接合構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171949A JP2004022608A (ja) | 2002-06-12 | 2002-06-12 | 半田接合構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004022608A true JP2004022608A (ja) | 2004-01-22 |
Family
ID=31171678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002171949A Pending JP2004022608A (ja) | 2002-06-12 | 2002-06-12 | 半田接合構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004022608A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010421A (ja) * | 2008-10-01 | 2009-01-15 | Toyota Motor Corp | 半導体装置を回路基板に実装する方法 |
US7684459B2 (en) | 2005-08-18 | 2010-03-23 | Fuji Xerox Co., Ltd. | Semiconductor laser apparatus and fabrication method of the same |
JP2010232259A (ja) * | 2009-03-26 | 2010-10-14 | Kyocera Corp | 熱電変換モジュールならびに光伝送モジュール、冷却装置、発電装置および温度調節装置 |
US7902681B2 (en) | 2005-08-22 | 2011-03-08 | Rohm Co., Ltd. | Semiconductor device, production method for the same, and substrate |
-
2002
- 2002-06-12 JP JP2002171949A patent/JP2004022608A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7684459B2 (en) | 2005-08-18 | 2010-03-23 | Fuji Xerox Co., Ltd. | Semiconductor laser apparatus and fabrication method of the same |
US7902681B2 (en) | 2005-08-22 | 2011-03-08 | Rohm Co., Ltd. | Semiconductor device, production method for the same, and substrate |
US8368234B2 (en) | 2005-08-22 | 2013-02-05 | Rohm Co., Ltd. | Semiconductor device, production method for the same, and substrate |
JP2009010421A (ja) * | 2008-10-01 | 2009-01-15 | Toyota Motor Corp | 半導体装置を回路基板に実装する方法 |
JP2010232259A (ja) * | 2009-03-26 | 2010-10-14 | Kyocera Corp | 熱電変換モジュールならびに光伝送モジュール、冷却装置、発電装置および温度調節装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI233684B (en) | Electronic device | |
TWI230105B (en) | Solder | |
TWI390642B (zh) | 穩定之金凸塊焊料連接 | |
US5038996A (en) | Bonding of metallic surfaces | |
US6281106B1 (en) | Method of solder bumping a circuit component | |
KR101574911B1 (ko) | 실장 구조 및 그 제조 방법 | |
US9847310B2 (en) | Flip chip bonding alloys | |
US20070158391A1 (en) | Method for joining electronic parts finished with nickel and electronic parts finished with electroless nickel | |
JP2003198117A (ja) | はんだ付け方法および接合構造体 | |
JP2003230980A (ja) | 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 | |
US8679964B2 (en) | Prevention and control of intermetallic alloy inclusions | |
WO2014115858A1 (ja) | 配線基板およびその製造方法 | |
JP6643749B2 (ja) | はんだ継手、およびはんだ継手の形成方法 | |
US7473476B2 (en) | Soldering method, component to be joined by the soldering method, and joining structure | |
US6630251B1 (en) | Leach-resistant solder alloys for silver-based thick-film conductors | |
JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
JP2001274539A (ja) | 電子デバイス搭載プリント配線板の電極接合方法 | |
JP2004022608A (ja) | 半田接合構造 | |
CN1169413C (zh) | 在有机电路板上进行电镀焊锡的方法 | |
JP5648533B2 (ja) | 電子部品実装基板およびその製造方法 | |
WO2011036829A1 (ja) | 半導体装置及びその製造方法 | |
TWI664686B (zh) | 核柱的安裝方法 | |
Chen et al. | Interfacial reactions of Ag and Ag-4Pd stud bumps with Sn-3Ag-0.5 Cu solder for flip chip packaging | |
WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
JP4071049B2 (ja) | 鉛フリー半田ペースト |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20031217 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070528 |