JP5648533B2 - 電子部品実装基板およびその製造方法 - Google Patents
電子部品実装基板およびその製造方法 Download PDFInfo
- Publication number
- JP5648533B2 JP5648533B2 JP2011043974A JP2011043974A JP5648533B2 JP 5648533 B2 JP5648533 B2 JP 5648533B2 JP 2011043974 A JP2011043974 A JP 2011043974A JP 2011043974 A JP2011043974 A JP 2011043974A JP 5648533 B2 JP5648533 B2 JP 5648533B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electronic component
- intermetallic compound
- component mounting
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
表面に複数の端子電極を有する電子部品と、を含む電子部品実装基板であって、
上記ランド電極と上記端子電極とが、接合部材を介して電気的に接続されており、
上記接合部材は、Snを含有する第1金属と該第1金属よりも高い融点を有する第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含み、
上記第2金属の表面に最初に生成する金属間化合物の格子定数と上記第2金属の格子定数との差が、上記第2金属の格子定数に対して50%以上であり、かつ、複数の気孔を有することを特徴とする、電子部品実装基板である。
上記絶縁性基板は熱可塑性樹脂を含むことが好ましい。
表面に複数の端子電極を有する電子部品とを準備するステップと、
上記配線基板の表面上の上記ランド電極の表面を含む所定の位置に導電性ペーストを塗布するステップと、
上記導電性ペーストと上記端子電極が接触するように、上記電子部品を上記配線基板に搭載するステップと、
上記電子部品が搭載された上記配線基板に熱処理を行い、上記導電性ペースト由来の接合部材を形成して上記ランド電極と上記端子電極を相互に電気的に接続するステップと、を含む電子部品実装基板の製造方法であって、
上記導電性ペーストは、SnまたはSnを85重量%以上含有する合金である第1金属粉末、および、上記第1金属よりも高い融点を有する第2金属粉末からなる金属成分と、フラックス成分とからなり、
上記接合部材は、上記第1金属粉末と上記第2金属粉末との反応により生成する300℃以上の融点を有する金属間化合物を含み、
上記熱処理において上記第2金属粉末の表面に最初に生成する金属間化合物の格子定数と上記第2金属の格子定数との差が、上記第2金属の格子定数に対して50%以上であり、かつ、複数の気孔を有することを特徴とする、電子部品実装基板の製造方法にも関する。
上記金属成分中の上記第2金属の比率が30重量%以上であることが好ましい。
以下に、本発明の電子部品実装基板の各構成について詳細に説明する。
絶縁性基板は、電気絶縁性を有する材料からなる板状またはフィルム状の基板であれば特に限定されないが、少なくとも樹脂を含むものである。樹脂としては、熱可塑性樹脂を含むものであることが好ましい。熱可塑性樹脂としては、例えば、ポリイミド、液晶ポリマー(LCP)、ポリエーテルケトン樹脂(PEEK)、ポリフェニレンスルフィド樹脂(PPS)が挙げられる。ただし、熱可塑性樹脂を含む絶縁性基板に限定されず、例えば、接着剤を予めコーティングした熱硬化性樹脂(ポリイミド:PI)フィルムなどを用いることもできる。
導体配線層としては、種々公知の配線基板に用いられる導体配線層を使用することができる。導体配線層の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。
本発明の電子部品実装基板における接合部材は、Snを含有する第1金属と該第1金属よりも高い融点を有する第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含んでいる。
電子部品としては、例えば、ICなどの能動部品や、コンデンサ、抵抗、インダクタなどの受動部品が挙げられる。電子部品は、チップコンデンサ、チップ抵抗およびチップインダクタからなる群から選択される少なくとも1種を含むことが好ましい。
[実施形態1]
本発明の電子部品実装基板の製造方法の一実施形態について、以下に図2〜図4を用いて詳細に説明する。
まず、樹脂を含む絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも1枚備え、表面に複数のランド電極を有する配線基板と、表面に複数の端子電極を有する電子部品とを準備する。
このようにして形成されたランド電極の表面を含む所定の位置に、第1金属81および第2金属82を含む導電性ペーストを塗布する(図3)。導電性ペーストの塗布は、メタルマスクを用いたコンタクト印刷法もしくはディスペンス法などにより行われる。
金属成分としては、上述の第1金属および第2金属と同様のものが用いられる。導電性ペースト中における金属成分とは、具体的には、例えば、ペースト中に分散された状態で存在する第1金属からなる粉末(第1金属粉末)および第2金属からなる粉末(第2金属粉末)である。
フラックス成分としては、導電性ペーストの材料に用いられる種々公知のフラックス成分を用いることができ、例えば、ビヒクル、溶剤、チキソ剤、活性剤などが挙げられる。
次に、図3に示すように、導電性ペースト第1金属成分81および第2金属成分82を含む導電性ペーストと、端子電極(端子電極61、Auバンプ71)が接触するように、電子部品6および電子部品(IC)7を配線基板に搭載する。
次に、電子部品6および電子部品(IC)7が搭載された配線基板に熱処理を施す。熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。
実施形態1で説明した図2に示すようなランド電極を有する配線基板を用意する。なお、ランド電極3は、Cu電極31の表面にNi/Auめっき32が施されたものである。
[リフロー接合]
Sn粉末とCu−10Ni合金粉末の算術平均粒径および配合比率を表1に示すように変化させた導電性ペースト1〜6を用い、電子部品としてAuバンプを有する導通検査用IC(デイジーチェーンIC)を用いた以外は、実施例1と同様にして、試験用の電子部品実装基板を作製した。なお、配線基板には、一端がランド電極に接続された貫通ビアホール導体が形成されており、このビアホール導体の他端には配線基板の外部電極が形成されている。
Sn粉末とCu−10Ni合金粉末の算術平均粒径および配合比率を表1に示すように変化させた導電性ペースト1〜6を用い、電子部品として1005コンデンサを用いた以外は、実施例1と同様にして、試験用の電子部品実装基板を作製した。
配線基板にICおよびコンデンサ(1005コンデンサ、0603コンデンサおよび0402コンデンサ)を実装した以外は、実施例1と同様にして(実施例1と同様の導電性ペーストを用いて)、試験用の電子部品実装基板(試料1)を作製した。なお、本試験例で用いた配線基板には、ICを実装するための、直径300μmの円形のランド電極が0.6mmピッチで形成されている。また、1005コンデンサ、0603コンデンサ、0402コンデンサを実装するための、一辺の長さがそれぞれ0.4mm、0.3mm、0.2mmの正方形のランド電極とが形成されている。
260℃で30秒間の再加熱(リフロー)を10回繰り返した後に、試験例1と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。表2の「繰り返しリフロー」では、導通している場合を「可」、導通していないオープン(導通不良)の場合を「不可」と表示した。
−55℃/+125℃で1000サイクルのヒートショック耐久試験を行い、耐久試験前後の接合不良を評価した。表2の「H/S」では、接合部材のクラックが発生しないものを「可」、接合部材のクラックが発生した場合を「不可」と評価した。
1.8mの高さからコンクリート上に落下試験を行い、落下試験前後の接合不良を評価した。表2の「落下衝撃耐性」では、接合部材のクラックが発生しないものを「可」、接合部材のクラックが発生した場合を「不可」と評価した。
導電性ペースト中のCu−Ni合金中のNiの比率を10重量%から15重量%に変更した導電性ペースト7を用いた以外は、上記試験例1の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表3に示す。
Cu−10Ni合金をCu−10Mn合金に変更した導電性ペースト8を用いた以外は、上記試験例1の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表4に示す。
第1金属をSn−0.75Cu(Snを主成分とするはんだ)に変更した導電性ペースト9を用いた以外は、上記試験例1の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表5に示す。
第1金属をSn−3Ag−0.5Cu(Snを主成分とするはんだ)に変更した導電性ペースト10を用いた以外は、上記試験例1の「リフロー接合」、「反転リフロー」と同様にして、導電性ペースト由来の接合部材での電気的導通の有無を測定した。結果を表6に示す。
Claims (7)
- 樹脂を含む絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも1枚備え、表面に複数のランド電極を有する配線基板と、
表面に複数の端子電極を有する電子部品と、を含む電子部品実装基板であって、
前記ランド電極と前記端子電極とが、接合部材を介して電気的に接続されており、
前記接合部材は、Snを含有する第1金属と該第1金属よりも高い融点を有する第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含み、
前記第2金属の表面に最初に生成する金属間化合物の格子定数と前記第2金属の格子定数との差が、前記第2金属の格子定数に対して50%以上であり、かつ、複数の気孔を有し、
前記第2金属はCu−Ni合金またはCu−Mn合金であることを特徴とする、電子部品実装基板。 - 前記絶縁性基板は熱可塑性樹脂を含む、請求項1に記載の電子部品実装基板。
- 前記電子部品は、チップコンデンサ、チップ抵抗およびチップインダクタからなる群から選択される少なくとも1種を含む、請求項1または2に記載の電子部品実装基板。
- 前記配線基板は、複数の前記プリント基板が積層されてなる多層配線基板である、請求項1〜3のいずれかに記載の電子部品実装基板。
- 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記絶縁性基板の内部に有し、前記ビアホール導体は前記接合部材と同じ材質からなる、請求項1〜4のいずれかに記載の電子部品実装基板。
- 樹脂を含む絶縁性基板、および、該絶縁性基板の少なくとも一方の表面に形成された導体配線層を有するプリント基板を少なくとも1枚備え、表面に複数のランド電極を有する配線基板と、
表面に複数の端子電極を有する電子部品とを準備するステップと、
前記配線基板の表面上の前記ランド電極の表面を含む所定の位置に導電性ペーストを塗布するステップと、
前記導電性ペーストと前記端子電極が接触するように、前記電子部品を前記配線基板に搭載するステップと、
前記電子部品が搭載された前記配線基板に熱処理を行い、前記導電性ペースト由来の接合部材を形成して前記ランド電極と前記端子電極を相互に電気的に接続するステップと、を含む電子部品実装基板の製造方法であって、
前記導電性ペーストは、SnまたはSnを85重量%以上含有する合金である第1金属粉末、および、前記第1金属よりも高い融点を有する第2金属粉末からなる金属成分と、フラックス成分とからなり、
前記接合部材は、前記第1金属粉末と前記第2金属粉末との反応により生成する300℃以上の融点を有する金属間化合物を含み、
前記熱処理において前記第2金属粉末の表面に最初に生成する金属間化合物の格子定数と前記第2金属の格子定数との差が、前記第2金属の格子定数に対して50%以上であり、かつ、複数の気孔を有し、
前記第2金属はCu−Ni合金またはCu−Mn合金であることを特徴とする、電子部品実装基板の製造方法。 - 前記金属成分中の前記第2金属の比率が30重量%以上である、請求項6に記載の電子部品実装基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011043974A JP5648533B2 (ja) | 2011-03-01 | 2011-03-01 | 電子部品実装基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011043974A JP5648533B2 (ja) | 2011-03-01 | 2011-03-01 | 電子部品実装基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182293A JP2012182293A (ja) | 2012-09-20 |
JP5648533B2 true JP5648533B2 (ja) | 2015-01-07 |
Family
ID=47013247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011043974A Active JP5648533B2 (ja) | 2011-03-01 | 2011-03-01 | 電子部品実装基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5648533B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205428912U (zh) | 2013-02-25 | 2016-08-03 | 株式会社村田制作所 | 模块以及模块元器件 |
WO2016076094A1 (ja) * | 2014-11-14 | 2016-05-19 | 株式会社村田製作所 | 接合部材の接合方法、金属組成物 |
JP2016115825A (ja) * | 2014-12-16 | 2016-06-23 | 株式会社村田製作所 | 被保護物の保護方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358452A (ja) * | 2000-06-15 | 2001-12-26 | Murata Mfg Co Ltd | 電子部品の実装方法 |
KR100867871B1 (ko) * | 2005-01-11 | 2008-11-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 솔더 페이스트, 및 전자장치 |
US8388724B2 (en) * | 2006-04-26 | 2013-03-05 | Senju Metal Industry Co., Ltd. | Solder paste |
WO2011027659A1 (ja) * | 2009-09-03 | 2011-03-10 | 株式会社村田製作所 | ソルダペースト、それを用いた接合方法、および接合構造 |
-
2011
- 2011-03-01 JP JP2011043974A patent/JP5648533B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012182293A (ja) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5146627B2 (ja) | 多層配線基板およびその製造方法 | |
WO2012066795A1 (ja) | 導電性材料、それを用いた接続方法、および接続構造 | |
JP5533665B2 (ja) | 電子装置の製造方法、電子部品搭載用基板及びその製造方法 | |
WO2011027659A1 (ja) | ソルダペースト、それを用いた接合方法、および接合構造 | |
WO2012108395A1 (ja) | 接続構造 | |
US20220314376A1 (en) | Metal composition, bonding material | |
WO2013038816A1 (ja) | 導電性材料、それを用いた接続方法、および接続構造 | |
WO2018216597A1 (ja) | 多層配線基板、電子機器、及び、多層配線基板の製造方法 | |
WO2017154329A1 (ja) | 接合体の製造方法及び接合材料 | |
WO2013132942A1 (ja) | 接合方法、接合構造体およびその製造方法 | |
JP2012182379A (ja) | 多層チップ部品およびその製造方法 | |
EP3509785A1 (en) | Lead-free solder alloy comprising sn, bi and at least one of mn, sb, cu and its use for soldering an electronic component to a substrate | |
JP6349615B1 (ja) | はんだ合金、はんだ接合材料及び電子回路基板 | |
JP5648533B2 (ja) | 電子部品実装基板およびその製造方法 | |
US10980112B2 (en) | Multilayer wiring board | |
JP2004241542A (ja) | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 | |
JP5160576B2 (ja) | ソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージ、並びにピングリッドアレイパッケージ用基板の製造方法 | |
JP4008799B2 (ja) | 無鉛はんだペースト組成物およびはんだ付け方法 | |
JP2012182298A (ja) | 電子部品実装基板およびその製造方法 | |
JP6089243B2 (ja) | 接合構造体の製造方法 | |
JP2005297011A (ja) | ソルダーペーストおよび半田付け物品 | |
KR102150263B1 (ko) | 무연솔더 페이스트 | |
JP6427752B1 (ja) | はんだ合金、はんだ接合材料及び電子回路基板 | |
JP2020110809A (ja) | 接合構造体 | |
JP2002270633A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5648533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |